JPS6372180A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPS6372180A JPS6372180A JP21686586A JP21686586A JPS6372180A JP S6372180 A JPS6372180 A JP S6372180A JP 21686586 A JP21686586 A JP 21686586A JP 21686586 A JP21686586 A JP 21686586A JP S6372180 A JPS6372180 A JP S6372180A
- Authority
- JP
- Japan
- Prior art keywords
- conductive substrate
- electronic component
- insulating material
- region
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims description 42
- 239000011810 insulating material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 description 9
- 239000011800 void material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 210000003298 dental enamel Anatomy 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- QMQXDJATSGGYDR-UHFFFAOYSA-N methylidyneiron Chemical compound [C].[Fe] QMQXDJATSGGYDR-UHFFFAOYSA-N 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101100434657 Aspergillus oryzae (strain ATCC 42149 / RIB 40) aclJ gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は複数の電位の下に動作する電子回路の一部とし
て使用し得る電子部品及びその製造方法に関する。
て使用し得る電子部品及びその製造方法に関する。
(従来の技術)
従来、各種ICC絡路を搭載し各種用途に用いられる電
気回路の一部として機能する導電性の基板(例えば、低
炭素含有鉄板)として第10図に示すものが知られてい
る。
気回路の一部として機能する導電性の基板(例えば、低
炭素含有鉄板)として第10図に示すものが知られてい
る。
同図に示す基板20は、メタルコア部21にエナメル層
の如き絶縁層22を被覆することにより構成されている
。そして、絶縁層22上に各種用途に応じたIC部品2
3を搭載し、このIC部品23の電源端子と前記メタル
コア部21とを絶縁層22を貫通させた電極層24によ
り接続し、メタルコア部21に図示しない電源部から所
定の電圧を印加することにより、IC部品23を駆動す
るようになっている。
の如き絶縁層22を被覆することにより構成されている
。そして、絶縁層22上に各種用途に応じたIC部品2
3を搭載し、このIC部品23の電源端子と前記メタル
コア部21とを絶縁層22を貫通させた電極層24によ
り接続し、メタルコア部21に図示しない電源部から所
定の電圧を印加することにより、IC部品23を駆動す
るようになっている。
しかしながら、上記構成の基板20では、メタルコア部
21が一体構成であるため、電気回路として単一の電位
のみしか供給できず、複数の異なる電位の電源を必要と
する場合には使用できないという問題がある。また、同
様な理由により、メタルコア部21の一部を電源供給用
に、他の部分を信号伝送用にというような積極的な使用
態様にも適用できなかった。
21が一体構成であるため、電気回路として単一の電位
のみしか供給できず、複数の異なる電位の電源を必要と
する場合には使用できないという問題がある。また、同
様な理由により、メタルコア部21の一部を電源供給用
に、他の部分を信号伝送用にというような積極的な使用
態様にも適用できなかった。
(発明が解決しようとする問題点)
上述したように従来の電子部品としての基板は、異なる
電位を供給する場合又はある電位の供給と信号伝送とを
同時に行なう場合等には使用できないという問題がある
。
電位を供給する場合又はある電位の供給と信号伝送とを
同時に行なう場合等には使用できないという問題がある
。
そこで本発明は、異なる電位の供給又はある電位の供給
と信号の伝送を支障なく行なうことができる電子部品及
びその製造方法を提供することを目的とするものである
。
と信号の伝送を支障なく行なうことができる電子部品及
びその製造方法を提供することを目的とするものである
。
(問題点を解決するための手段)
本発明の電子部品は、導電性基板と、この導電性基板を
複数領域に分割する間隙部と、この間隙部に充填され前
記複数領域に分割された導電性基板を一体的に結合する
絶縁材とを有し、前記各領域の導電性基板をそれぞれ異
なる電位若しくは信号の供給部として用いるようにした
ものである。
複数領域に分割する間隙部と、この間隙部に充填され前
記複数領域に分割された導電性基板を一体的に結合する
絶縁材とを有し、前記各領域の導電性基板をそれぞれ異
なる電位若しくは信号の供給部として用いるようにした
ものである。
また、本発明の電子部品の製造方法は、一枚の導電性基
板に複数の間隙を形成する工程と、前記複数の間隙にそ
れぞれ絶縁材を充填する工程と、絶縁材が充填された各
間隙を含む導電性基板の所定の領域を切断し絶縁材によ
り複数領域に電気的に分割され、かつ、一体的に結合さ
れた電子部品を形成する工程とを含んで構成される。
板に複数の間隙を形成する工程と、前記複数の間隙にそ
れぞれ絶縁材を充填する工程と、絶縁材が充填された各
間隙を含む導電性基板の所定の領域を切断し絶縁材によ
り複数領域に電気的に分割され、かつ、一体的に結合さ
れた電子部品を形成する工程とを含んで構成される。
(作 用)
上記構成の電子部品は、導電性基板の各領域が間隙部に
充填された絶縁材により電気的に絶縁され、かつ、これ
らが一体的に結合されるので、各領域が異なる電位の供
給部として又はある電位の供給部と信号の伝送部として
機能する。
充填された絶縁材により電気的に絶縁され、かつ、これ
らが一体的に結合されるので、各領域が異なる電位の供
給部として又はある電位の供給部と信号の伝送部として
機能する。
前記電子部品の製造方法によれば、上述したような機能
を発揮する電子部品を製造することができる。
を発揮する電子部品を製造することができる。
(実施例)
以下に本発明の詳細な説明する。
第1図及び第2図は、本実施例の電子部品を示すもので
ある。
ある。
同図に示す電子部品1は、例えば低炭素含有鉄板製の導
電性基板2と、この導電性基板2を3個の領域3A、3
B、3Cに分割する第1.第2の空隙4A、4Bからな
る空隙部と、第1.第2の空隙部4A、4Bに充填され
、かつ、絶縁性基板2の表裏両面をも被覆する例えばエ
ナメル製の絶縁材5とを有して構成されている。
電性基板2と、この導電性基板2を3個の領域3A、3
B、3Cに分割する第1.第2の空隙4A、4Bからな
る空隙部と、第1.第2の空隙部4A、4Bに充填され
、かつ、絶縁性基板2の表裏両面をも被覆する例えばエ
ナメル製の絶縁材5とを有して構成されている。
前記第1の空隙4Aは、導電性基板2の第1図における
上部側においてU字状に形成され、これにより、導電性
基板2を領域3Aと領域3Bとに分割するようになって
いる。
上部側においてU字状に形成され、これにより、導電性
基板2を領域3Aと領域3Bとに分割するようになって
いる。
前記第2の空隙4Bは、導電性基板2の第1図における
左下隅部において]状に形成され、これにより、導電性
基板2を領域3Bと領域3Cとに分割するようになって
いる。
左下隅部において]状に形成され、これにより、導電性
基板2を領域3Bと領域3Cとに分割するようになって
いる。
前記第1.第2の空隙4A、4Bには、それぞれ絶縁材
5が充填されて、分割された各領域3A。
5が充填されて、分割された各領域3A。
3B、3Cを電気的に絶縁するとともに各領域3A、3
B、3Cを一体的に結合するようになっている。
B、3Cを一体的に結合するようになっている。
次に上記構成の電子部品1の製造方法の一例を、第4図
(a)、 (b)及び第5図(al、 (b)をも参照
して説明する。
(a)、 (b)及び第5図(al、 (b)をも参照
して説明する。
まず、第4図(a)、 (b)に示すように、前記導電
性基板2よりも広面積を有する一枚の導電性基板2Aを
用意し、これに対し、U字上の第1の空隙4A、逆り宇
土の第2の空隙4Bを予め定めた寸法に沿って形成する
。第1.第2の空隙4A。
性基板2よりも広面積を有する一枚の導電性基板2Aを
用意し、これに対し、U字上の第1の空隙4A、逆り宇
土の第2の空隙4Bを予め定めた寸法に沿って形成する
。第1.第2の空隙4A。
4Bの形成位置は、いずれも導電性基板2Aの端縁まで
至らないように設定する。また、第1.第2の空隙4A
、4Bの空隙部tlは後述する絶縁材5の被覆厚t2よ
りも小さくすることが各領域3A。
至らないように設定する。また、第1.第2の空隙4A
、4Bの空隙部tlは後述する絶縁材5の被覆厚t2よ
りも小さくすることが各領域3A。
3B、3C相互間の一体的に結合を図る上で必要となる
。
。
次に、第5図(al、 (blに示すように、導電性基
板2Aの表裏両面にエナメル製の絶縁材5をたとえば電
気泳動法、ディップ等の方法で厚さt2となるように被
覆するとともに、第1.第2の空隙4A。
板2Aの表裏両面にエナメル製の絶縁材5をたとえば電
気泳動法、ディップ等の方法で厚さt2となるように被
覆するとともに、第1.第2の空隙4A。
4Bにもこの絶縁材5を充填する。
次に、第5図(alで二点鎖線により示す如(前記第1
.第2の空隙4A、4Bがそれぞれ上方部、左下隅部に
位置するような四角形状の切断線りを描き、この切断線
りに沿って導電性基板2Aを切断する。
.第2の空隙4A、4Bがそれぞれ上方部、左下隅部に
位置するような四角形状の切断線りを描き、この切断線
りに沿って導電性基板2Aを切断する。
これにより、第1図、第2図に示すような構成を有する
電子部品1を製造することができる。
電子部品1を製造することができる。
このようにして製造される電子部品1によれば、3個の
領域3A、3B、aclJ<電気的に絶縁され、かつ、
全体として一体的に結合されているので、この各領域3
A、3B、3Cをそれぞれ異なる電位の供給部、例えば
領域3Aを24(Vl用、領域表裏面の絶縁も空隙充填
と同時に行なうことができる 尚、第3図(a)、 (b)に示すように導電性基板2
の各側面をも絶縁材5で被覆するようにしてもよい。
領域3A、3B、aclJ<電気的に絶縁され、かつ、
全体として一体的に結合されているので、この各領域3
A、3B、3Cをそれぞれ異なる電位の供給部、例えば
領域3Aを24(Vl用、領域表裏面の絶縁も空隙充填
と同時に行なうことができる 尚、第3図(a)、 (b)に示すように導電性基板2
の各側面をも絶縁材5で被覆するようにしてもよい。
次に、この電子部品1の具体的使用例を第6図(a)、
(b)、第7図(a)、 (b)をも参照して説明す
る。
(b)、第7図(a)、 (b)をも参照して説明す
る。
まず、第6図(a)、 (b)に示すように電子部品l
の領域3Aにおいて絶縁材5の表面から導電性基板10
表面に至る2個のスルーホール6a、6bを、領域3B
において同様なスルーホール6cを、領域3Cにおいて
同様なスルーホール6dをそれぞれ穿設する。次に、第
7図(a)、 (b)に示すように前記スルーホール6
a、6bを介して領域3Aの導電性基板2に接続され、
かつ、両領域3A、3Bに亘る第1.第2の電極層7a
、7bと、前記スルーホール6cを介して領域3Bの導
電性基板2に接続され、かつ、領域3B上に位置する第
3の電極]W7cと、前記スルーホール6dを介して領
域3Cの導電性基板2に接続され、かつ、両領域3B、
3Cに亘る第4の電極層7dとをそれぞれ絶縁材5上に
形成する。
の領域3Aにおいて絶縁材5の表面から導電性基板10
表面に至る2個のスルーホール6a、6bを、領域3B
において同様なスルーホール6cを、領域3Cにおいて
同様なスルーホール6dをそれぞれ穿設する。次に、第
7図(a)、 (b)に示すように前記スルーホール6
a、6bを介して領域3Aの導電性基板2に接続され、
かつ、両領域3A、3Bに亘る第1.第2の電極層7a
、7bと、前記スルーホール6cを介して領域3Bの導
電性基板2に接続され、かつ、領域3B上に位置する第
3の電極]W7cと、前記スルーホール6dを介して領
域3Cの導電性基板2に接続され、かつ、両領域3B、
3Cに亘る第4の電極層7dとをそれぞれ絶縁材5上に
形成する。
そして、この各電極Ji7a、7b、7c、7d間に図
示しないIC部品等を搭載して、電極層?a、7bを介
して例えば24(V)、電極WJ 7 cを介して例え
ば5(V)、電極i7dを介して接地電位をそれぞれそ
のIC部品に供給することができる。
示しないIC部品等を搭載して、電極層?a、7bを介
して例えば24(V)、電極WJ 7 cを介して例え
ば5(V)、電極i7dを介して接地電位をそれぞれそ
のIC部品に供給することができる。
本発明は上述した実施例に限定されるものでなくその要
旨の範囲内で種々の変形が可能である。
旨の範囲内で種々の変形が可能である。
例えば、上述した実施例では各領域3A、3B。
3Cを3つの異なる電位の供給部として用いる場合につ
いて説明したが、これらのうち2個を電位の供給部とし
て用いるとともに残りの1個を信号の伝送用として用い
ることもできる。
いて説明したが、これらのうち2個を電位の供給部とし
て用いるとともに残りの1個を信号の伝送用として用い
ることもできる。
また、分割される領域は3個に限らず任意個数とするこ
とができる。
とができる。
本発明の応用例としては第8図、第9図に示すものを挙
げることができる。
げることができる。
同図は上記構成の電子部品をサーマルヘッド用基板とし
て用いた場合を示すものである。すなわち、上述した電
子部品1と同様に3個の領域11A、IIB、IICに
分割された電子部品10に対して、領域11Aにおける
導電性基tr1i2にスルーホール12aを介して接続
される発熱体層14を設け、この発熱体層14上にさら
に一対の電極層13a、13bを積層する。
て用いた場合を示すものである。すなわち、上述した電
子部品1と同様に3個の領域11A、IIB、IICに
分割された電子部品10に対して、領域11Aにおける
導電性基tr1i2にスルーホール12aを介して接続
される発熱体層14を設け、この発熱体層14上にさら
に一対の電極層13a、13bを積層する。
また、領域11Bにおける絶縁材5上には駆動用ICl
3を搭載し、領域11Bにおけるスルーホール12bを
介してこの領域11Bの導電性基板2に接続される電極
層13cを、領域11Gにおけるスルーホール12cを
介してこの領域11Cの導電性基板2に接続される電極
層13dをそれぞれ積層する。さらに、前記電極層13
bと駆動用ICl3との間を4線(例えば金線)1
′6aで、駆動用ICl3と電極層13Cとの間を導
線16bで、駆動用ICl3と電極層13dとの間を導
線16cでそれぞれワイヤボンディングの手法を用いて
電気的に接続する。
3を搭載し、領域11Bにおけるスルーホール12bを
介してこの領域11Bの導電性基板2に接続される電極
層13cを、領域11Gにおけるスルーホール12cを
介してこの領域11Cの導電性基板2に接続される電極
層13dをそれぞれ積層する。さらに、前記電極層13
bと駆動用ICl3との間を4線(例えば金線)1
′6aで、駆動用ICl3と電極層13Cとの間を導
線16bで、駆動用ICl3と電極層13dとの間を導
線16cでそれぞれワイヤボンディングの手法を用いて
電気的に接続する。
そして、前記領域11Aの導電性基板2を介して発熱体
層14に例えば24(Vlの電圧を、領域11Bの導電
性基板2を介して駆動用ICl3に例えば5(v)の電
圧を、領域11Cの導電性基板2を介して接地電位(0
(Vl )をそれぞれ供給するようにしてサーマルヘッ
ドを構成するようにしたものである。
層14に例えば24(Vlの電圧を、領域11Bの導電
性基板2を介して駆動用ICl3に例えば5(v)の電
圧を、領域11Cの導電性基板2を介して接地電位(0
(Vl )をそれぞれ供給するようにしてサーマルヘッ
ドを構成するようにしたものである。
尚、第8図、第9図には図示してないが、このサーマル
ヘッドの実際の製造に際しては、前記電極層13a乃至
13d、駆動用ICl3等の外周を、耐摩耗層で被覆す
ることはいうまでもない。
ヘッドの実際の製造に際しては、前記電極層13a乃至
13d、駆動用ICl3等の外周を、耐摩耗層で被覆す
ることはいうまでもない。
以上詳述した本発明によれば、単一の導電性基板を用い
ながら、異なる電位若しくは信号の供給部として用いる
ことができる電子部品及びその製造方法を提供すること
ができる。
ながら、異なる電位若しくは信号の供給部として用いる
ことができる電子部品及びその製造方法を提供すること
ができる。
第1図は本発明の電子部品の実施例を示す平面図、第2
図は第1図の1−1線断面図、第3図(alは本発明の
実施例の他側を示す平面図、第3図伽)は第3図(a)
のn−n線断面図、第4図(a)は第1図に示す電子部
品の製造工程を示す平面図、第4図(b)は第4図(a
)のm−m線断面図、第5図(a)は第1図に示す電子
部品の製造工程を示す平面図、第5図(′b)は第5図
(a)のIV−IVV線断面図第6図(a)は第1図に
示す電子部品にスルーホールを穿設した状態を示す平面
図、第6図(b)は第6図(a)のV−V線断面図、第
7図(alは第6図(a)に示す電子部品にさらに電極
層を形成した状態を示す平面図、第7図(b)は第7図
(a)のVI−VI線断面図、第8図は本発明の応用例
を示す部分拡大平面図、第9図は第8図の■−■線断面
図、第10図は従来の電子部品の断面図である。 1・・・電子部品、2・・・導電性基板、3A、3B、
3C・・・領域、4A・・・第1の空隙、4B・・・第
2の空隙、5・・・絶縁材。 4B 3B 44 3A 、7′ 第3図 (G) (b)第 6 図 第7図 第8図
図は第1図の1−1線断面図、第3図(alは本発明の
実施例の他側を示す平面図、第3図伽)は第3図(a)
のn−n線断面図、第4図(a)は第1図に示す電子部
品の製造工程を示す平面図、第4図(b)は第4図(a
)のm−m線断面図、第5図(a)は第1図に示す電子
部品の製造工程を示す平面図、第5図(′b)は第5図
(a)のIV−IVV線断面図第6図(a)は第1図に
示す電子部品にスルーホールを穿設した状態を示す平面
図、第6図(b)は第6図(a)のV−V線断面図、第
7図(alは第6図(a)に示す電子部品にさらに電極
層を形成した状態を示す平面図、第7図(b)は第7図
(a)のVI−VI線断面図、第8図は本発明の応用例
を示す部分拡大平面図、第9図は第8図の■−■線断面
図、第10図は従来の電子部品の断面図である。 1・・・電子部品、2・・・導電性基板、3A、3B、
3C・・・領域、4A・・・第1の空隙、4B・・・第
2の空隙、5・・・絶縁材。 4B 3B 44 3A 、7′ 第3図 (G) (b)第 6 図 第7図 第8図
Claims (2)
- (1)導電性基板と、この導電性基板を複数領域に分割
する間隙部と、この間隙部に充填され前記複数領域に分
割された導電性基板を一体的に結合する絶縁材とを有し
、前記各領域の導電性基板をそれぞれ異なる電位若しく
は信号の供給部として用いるようにしたことを特徴とす
る電子部品。 - (2)一枚の導電性基板に複数の間隙を形成する工程と
、前記複数の間隙にそれぞれ絶縁材を充填する工程と、
絶縁材が充填された各間隙を含む導電性基板の所定の領
域を切断し絶縁材により複数領域に電気的に分割され、
かつ、一体的に結合された電子部品を形成する工程とを
含むことを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21686586A JPS6372180A (ja) | 1986-09-12 | 1986-09-12 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21686586A JPS6372180A (ja) | 1986-09-12 | 1986-09-12 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6372180A true JPS6372180A (ja) | 1988-04-01 |
Family
ID=16695117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21686586A Pending JPS6372180A (ja) | 1986-09-12 | 1986-09-12 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6372180A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0217847U (ja) * | 1988-07-20 | 1990-02-06 | ||
JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Icカード及びその製造方法 |
JP2008047843A (ja) * | 2006-07-20 | 2008-02-28 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
WO2008069260A1 (ja) * | 2006-11-30 | 2008-06-12 | Sanyo Electric Co., Ltd. | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ |
JP2012204603A (ja) * | 2011-03-25 | 2012-10-22 | Furukawa Electric Co Ltd:The | メタルコア基板およびコア板構造 |
JP2013021742A (ja) * | 2011-07-07 | 2013-01-31 | Yazaki Corp | 電気接続箱 |
US9024446B2 (en) | 2009-06-30 | 2015-05-05 | Panasonic Intellectual Property Management Co., Ltd. | Element mounting substrate and semiconductor module |
-
1986
- 1986-09-12 JP JP21686586A patent/JPS6372180A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0217847U (ja) * | 1988-07-20 | 1990-02-06 | ||
JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Icカード及びその製造方法 |
JP2008047843A (ja) * | 2006-07-20 | 2008-02-28 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
WO2008069260A1 (ja) * | 2006-11-30 | 2008-06-12 | Sanyo Electric Co., Ltd. | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ |
JPWO2008069260A1 (ja) * | 2006-11-30 | 2010-03-25 | 三洋電機株式会社 | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ |
US8436250B2 (en) | 2006-11-30 | 2013-05-07 | Sanyo Electric Co., Ltd. | Metal core circuit element mounting board |
US9024446B2 (en) | 2009-06-30 | 2015-05-05 | Panasonic Intellectual Property Management Co., Ltd. | Element mounting substrate and semiconductor module |
JP2012204603A (ja) * | 2011-03-25 | 2012-10-22 | Furukawa Electric Co Ltd:The | メタルコア基板およびコア板構造 |
JP2013021742A (ja) * | 2011-07-07 | 2013-01-31 | Yazaki Corp | 電気接続箱 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2000004584A3 (de) | Halbleiterbauelement im chip-format und verfahren zu seiner herstellung | |
JPS6372180A (ja) | 電子部品及びその製造方法 | |
EP1324646A3 (en) | Jumper chip component and mounting structure therefor | |
JPS6395271U (ja) | ||
JPS61158910U (ja) | ||
JPS6027101A (ja) | 多連チツプ抵抗器 | |
JPS62133743A (ja) | 多層配線基板 | |
JPH05102336A (ja) | 半導体装置 | |
JPS58205780A (ja) | 感熱印字ヘツド | |
JPH06120368A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
JPS59166435U (ja) | 磁器コンデンサブロツク | |
JPS6226888A (ja) | 成形回路板 | |
JPH0338845A (ja) | 混成集積回路 | |
JPH03284858A (ja) | 半導体装置 | |
JPH0730060A (ja) | 両面型ハイブリッド集積回路装置の構造 | |
JPS60156747U (ja) | 半導体装置 | |
JPH04133341A (ja) | 半導体チップキャリア | |
JPS59194056U (ja) | 固体電解質酸素センサ | |
JPS6194397A (ja) | 複合回路部品 | |
JPS6113891U (ja) | 薄膜elパネル | |
JPS60109352U (ja) | 金属コア入り回路基板 | |
JPS59225587A (ja) | セラミツク配線基板 | |
JPS63304645A (ja) | 半導体集積回路 | |
JPS5952668U (ja) | 混成集積回路 | |
JPS59189262U (ja) | 配線基板 |