JP2000003980A - 半導体搭載用回路基板及びその製造方法 - Google Patents

半導体搭載用回路基板及びその製造方法

Info

Publication number
JP2000003980A
JP2000003980A JP10243642A JP24364298A JP2000003980A JP 2000003980 A JP2000003980 A JP 2000003980A JP 10243642 A JP10243642 A JP 10243642A JP 24364298 A JP24364298 A JP 24364298A JP 2000003980 A JP2000003980 A JP 2000003980A
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
circuit board
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10243642A
Other languages
English (en)
Inventor
Nobuo Fuji
信男 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10243642A priority Critical patent/JP2000003980A/ja
Publication of JP2000003980A publication Critical patent/JP2000003980A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 微細配線化による高密度配線が可能な半導体
搭載用回路基板を安価に製造する。 【解決手段】 金属板上に感光性樹脂や熱硬化性樹脂に
より絶縁樹脂層１２を形成した後、この絶縁樹脂層１２
にフォトエッチング又はレーザー加工によりビアホール
１３を形成する。この後、ビアホール１３に無電解メッ
キ等で導体１４を充填すると共に、絶縁樹脂層１２上に
配線パターン１５を形成する。この後、絶縁樹脂層１２
の上面全体に、絶縁性の保護膜１６を形成した後、この
保護膜１６のうちのフリップチップ接続部１８ａに対応
する部分に開口部１７を形成する。この後、絶縁樹脂層
１２の下面の金属板をエッチングすることで、絶縁樹脂
層１２の下面に外部端子１９と基板補強体２０と搭載部
補強体２１を同時に形成した後、回路基板１１の金属露
出部に、無電解メッキ等によりバッファメタル層２５〜
２７とパッド１８を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１層又は複数層の
絶縁樹脂層を有する半導体搭載用回路基板及びその製造
方法に関するものである。
【０００２】
【従来の技術】近年の半導体素子の高性能化・小型化に
伴い、半導体素子を搭載する回路基板の配線密度の高密
度化が重要な技術的課題となっている。現在、実用化さ
れている高密度実装基板の一例としてビルドアップ多層
基板がある。このビルドアップ多層基板の代表的な製造
方法は、コア基板となるガラスエポキシ基板の両面又は
片面にエポキシ系の感光性絶縁樹脂層を形成し、この感
光性絶縁樹脂層にフォトリソグラフィ法でビアホールを
形成し、その上から、銅メッキで内層配線パターンやビ
ア導体を形成し、以後、同様の工程を順次繰り返して多
層化するものである。現在の製造技術では、線間／線幅
＝５０／５０〜１００／１００μｍ、ビア径＝５０〜１
００μｍ程度の配線設計基準で４〜８層のビルドアップ
多層基板が製造されている。
【０００３】
【発明が解決しようとする課題】最近のＭＰＵ等の半導
体素子の飛躍的な高周波化や多機能化に伴って、この半
導体素子を搭載するビルドアップ多層基板は、ノイズ防
護用のグランド線の本数やＩ／Ｏ数が急激に増加して、
信号線数が急激に増加する傾向がある。現状のビルドア
ップ多層基板では、このような信号線数の増加に対して
積層数を増加することで対応するようにしているが、積
層数を増加すると、ノイズ低減のために層間にグランド
層（Ｃｕメッキベタ層）を形成する必要がある。その結
果、積層数が益々増加して製造が益々難しくなり、製造
コストの上昇、歩留まり低下といった問題が生じてい
る。
【０００４】この問題を解決するため、配線パターンの
微細化（配線密度の高密度化）により積層数を低減する
ことが検討されている。現状のビルドアップ多層基板の
配線設計基準は、線間／線幅＝５０／５０〜１００／１
００μｍであるが、これを１５／１５〜２０／２０μｍ
程度に微細配線化できれば、積層数の低減も十分に可能
である。
【０００５】しかしながら、コア基板としてガラスエポ
キシ基板を用いた現状のビルドアップ多層基板では、次
の理由により微細配線化が困難である。 （１）コア基板として用いられるガラスエポキシ基板
は、基板面の平坦性が低いため、Ｓｉウエハーのような
高精度なパターン露光が困難である。
【０００６】（２）ビルドアップ多層基板の製造時に、
絶縁層のキュアやメッキ配線の密着性確保のための熱処
理を行うため、この熱処理によってガラスエポキシ基板
の硬化収縮が進行する。ガラスエポキシ基板は、ガラス
クロスとエポキシ樹脂とから構成された複合材料である
が、その分布は不均一であるため、熱処理による硬化収
縮も不均一に現れる。このため、微細パターンの露光工
程で、フォトマスクを基板面に位置合せする際に、基板
の硬化収縮のばらつき分の位置ずれが生じてしまい、フ
ォトマスクの位置決め精度をあまり高くすることはでき
ない。微細配線化するほど、フォトマスクの位置決め精
度が要求されるため、基板の硬化収縮のばらつきによっ
ても微細配線化が制限される。
【０００７】以上の理由から、現状のビルドアップ多層
基板では、半導体の高周波化、多機能化に伴う信号線数
の増加に対して積層数を増加することで対応せざるをえ
ず、製造コストの上昇、歩留まり低下といった問題が生
じている。
【０００８】近年、高密度実装型の半導体パッケージ
は、動作周波数の高周波化（低誘電率化）、高密度化、
低コスト化の要求を満たすためにセラミックＰＧＡ(Pin
GridArray)パッケージからプラスチックＢＧＡ(Ball G
rid Array）パッケージに移行しつつある。しかし、Ｂ
ＧＡパッケージは、基板下面に多数の半田ボールを格子
状に配列した構造であるため、実装後の基板下面中央部
分の半田接続部の検査が難しく、また実装後のパッケー
ジ交換性（リペア性）も良くないという欠点がある。こ
のため、検査性、リペア性を重要視する製品では、ＰＧ
Ａパッケージの方が好まれる。しかし、プラスチック基
板は、セラミック基板と比較して強度が弱いため、プラ
スチック基板に入出力ピンを直接、半田付けすると、入
出力ピンのプル強度が２〜３ｋｇｆ／ｐｉｎ程度の弱い
強度となってしまい、実用に耐え得ない（実用には１０
ｋｇｆ／ｐｉｎ程度のプル強度が必要である）。
【０００９】そこで、従来より、図３７に示すように、
プラスチック基板１のスルーホール２に入出力ピン３を
打ち込むことで、プル強度を確保するようにしている。
しかし、この構造では、入出力ピン３の数と同数のスル
ーホール２が必要となるため、プラスチック基板１内の
配線領域が狭められてしまい、高密度な配線形成が困難
となる欠点がある。
【００１０】本発明はこれらの事情を考慮してなされた
ものであり、第１の目的は、微細配線化による高密度配
線が可能であり、半導体の高周波化、多機能化に伴う信
号線数の増加に対して積層数を増加する必要がない半導
体搭載用回路基板及びその製造方法を提供することにあ
り、更に、第２の目的は、プラスチックＰＧＡパッケー
ジに適用する場合に、入出力ピンのプル強度の確保と高
密度配線とを両立させることができる半導体搭載用回路
基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体搭載用回路基板は、１層又は
複数層の絶縁樹脂層からなる絶縁基板部と、前記絶縁樹
脂層に形成された配線パターン及びビア導体と、前記絶
縁基板部の下面に列設された多数の外部端子とを備え、
前記絶縁基板部の下面に、該絶縁基板部を補強する基板
補強体を有し、この基板補強体と前記外部端子を、前記
絶縁基板部の下面に設けられた同一の金属板をエッチン
グすることで形成したものである（請求項１）。
【００１２】本発明の半導体搭載用回路基板を単層基板
として形成する場合には、まず、金属板の上面に絶縁樹
脂層を形成した後、この絶縁樹脂層にビアホールを形成
する。この後、絶縁樹脂層のビアホールにビア導体を形
成すると共に、絶縁樹脂層上に配線パターンを形成した
後、前記絶縁樹脂層の上面のうち、半導体チップ接続部
を除く部分に、保護層を形成する。その後、前記金属板
をエッチングすることで、前記絶縁樹脂層の下面のう
ち、前記ビア導体に導通する部分に外部端子を形成し、
この外部端子以外の部分に基板補強体を形成する（請求
項８）。
【００１３】また、ビルドアップ多層基板を形成する場
合には、前記ビア導体と前記配線パターンが形成された
前記絶縁樹脂層上に、次の層の絶縁樹脂層を形成して、
ビアホール、ビア導体、配線パターンを形成する工程を
繰り返して、前記金属板上に多層回路を形成すれば良い
（請求項９）。
【００１４】このように、本発明は、単層基板、ビルド
アップ多層基板のいずれにも適用可能であるが、いずれ
の場合も、配線パターンを形成する際に、金属板がコア
基板と同じように絶縁樹脂層を保持する役割を果たす。
金属板は、従来のコア基板（ガラスエポキシ基板）と比
較して平坦であると共に、熱処理しても、寸法変化しな
いため、金属板によって絶縁樹脂層の平坦性が維持され
ると共に、絶縁樹脂層の硬化収縮が抑制され、絶縁樹脂
層上に微細パターンの形成が可能となる。しかも、パタ
ーン形成後は、金属板をエッチングして外部端子と基板
補強体を形成するので、外部端子の形成が容易であると
共に、絶縁基板部が基板補強体によって補強され、絶縁
基板部自体が薄くて反りやすくても、基板補強体の補強
効果によって絶縁基板部の反りが抑えられる。これによ
り、基板上面の半導体チップ搭載部の平坦性が確保さ
れ、半導体チップの搭載信頼性が向上すると共に、外部
端子が形成された基板下面の平坦性も確保されるため、
マザーボードへの搭載信頼性も向上する。
【００１５】この場合、基板上面の半導体チップ搭載部
にフリップチップボンディング用のパッド又はバンプを
形成しても良い（請求項２）。つまり、基板補強体によ
って半導体チップ搭載部の平坦性が確保されるため、信
頼性の高いフリップチップボンディングが可能となる。
【００１６】更に、基板下面のうち、半導体チップ搭載
部の直下に位置する部分に、該半導体チップ搭載部を補
強する搭載部補強体を金属板のエッチングにより基板補
強体と一体に形成するようにしても良い（請求項３）。
このようにすれば、搭載部補強体の補強効果によって半
導体チップ搭載部の平坦性を更に向上でき、半導体チッ
プの搭載信頼性を更に向上できる。
【００１７】また、金属板の上面の所定位置に誘電体薄
膜を形成すると共に、この誘電体薄膜上にコンデンサ電
極を形成することで、内蔵コンデンサを形成しても良い
（請求項４）。このようにすれば、金属板の一部をコン
デンサ電極として利用して内蔵コンデンサを形成するこ
とができる。
【００１８】この場合、金属板をアルミニウム又はアル
ミニウム合金により形成し、その上面の少くとも一部に
酸化被膜を形成する共に、この酸化被膜上にコンデンサ
電極を形成することで、酸化被膜を誘電体薄膜とする内
蔵コンデンサを形成するようにしても良い（請求項
５）。アルミニウム又はアルミニウム合金の金属板は、
その表面に酸化被膜（アルマイト被膜）を形成すること
で、絶縁性、耐酸・耐アルカリ性に優れた良質の絶縁被
膜（誘電体薄膜）が得られる。アルマイト系の酸化被膜
は、薄い膜厚で高い絶縁信頼性（高誘電率）が得られる
ため、この酸化被膜を用いて内蔵コンデンサを形成する
ことで、大容量の内蔵コンデンサを形成できる。
【００１９】また、絶縁樹脂層の上面にフリップチップ
ボンディング用のパッド又はバンプを形成する場合に
は、絶縁樹脂層の上面全体に保護層を形成した後、この
保護層のうちの半導体チップ接続部に対応する部分に開
口部を形成し、その後、この開口部にフリップチップボ
ンディング用のパッド又はバンプを形成するようにすれ
ば良い（請求項１０）。この場合、パッドの形成は、無
電解メッキ又は電解メッキにより行うことができ、ま
た、バンプは半田等で形成すれば良い。
【００２０】また、本発明をプラスチックＰＧＡパッケ
ージに適用する場合には、外部端子に入出力ピンを接合
すれば良い（請求項６）。本発明では、外部端子は、金
属板のエッチングにより形成されているため、外部端子
に入出力ピンを接合することで、高密度配線形成を維持
しつつ、入出力ピンの接合強度を向上させることができ
る。
【００２１】更に、基板下面側に、入出力ピンの接合部
を補強する補強材を設けることが好ましい（請求項
７）。これにより、入出力ピンの接合強度を更に向上さ
せることができる。
【００２２】この場合、基板下面に、外部端子及び基板
補強体を覆うように絶縁樹脂層を形成し、該絶縁樹脂層
のうちの該外部端子に対応する部分に開口部を形成した
後、該開口部内に露出する該外部端子に入出力ピンを接
合し、その後、該絶縁樹脂層の下面に、該入出力ピンの
接合部を補強する補強材を設けるようにすれば良い（請
求項１１）。このようにすれば、基板下面側の絶縁樹脂
層と補強材とによって、入出力ピンの接合部の補強と共
に基板下面側の封止も行うことができる。
【００２３】更に、補強材を絶縁性樹脂のモールド成形
により形成するようにしても良い（請求項１２）。モー
ルド成形は、量産性に優れ、しかも、基板下面側の封止
効果を高めることができる。
【００２４】
【発明の実施の形態】［実施形態（１）］以下、本発明
の実施形態（１）を図１乃至図８に基づいて説明する。
【００２５】まず、図６乃至図８に基づいて半導体搭載
用回路基板１１の構造を説明する。この回路基板１１の
絶縁基板部は、１層のみの絶縁樹脂層１２により構成さ
れている。この絶縁樹脂層１２には、ビアホール１３が
形成され、このビアホール１３内にはビア導体１４が隙
間なく充填されている。絶縁樹脂層１２の上面には、配
線パターン１５が形成され、その上から保護層１６が絶
縁樹脂層１２の上面全体に形成されている。この保護層
１６のうちのフリップチップ接続部１８ａに対応する部
分には開口部１７が形成され、この開口部１７内に、フ
リップチップボンディング用のパッド１８（バッファメ
タル層）が形成されている。各パッド１８はそれぞれ別
々のビア導体１４に配線パターン１５により接続されて
いる。
【００２６】一方、絶縁樹脂層１２の下面には、ＢＧＡ
（Ball Grid Array ）用の外部端子１９と基板補強体２
０と搭載部補強体２１とが１枚の金属板２２（図１参
照）をエッチングすることで形成されている。各外部端
子１９は、各ビア導体１４と配線パターン１５を介して
各パッド１８に導通している。基板補強体２０は、図８
に示すように、外部端子１９の配列領域を取り囲むよう
に四角枠状に形成されている。搭載部補強体２１は、フ
リップチップ搭載部２３（図７参照）の直下に位置する
部分に四角形状又は四角枠状に形成されている。本実施
形態では、搭載部補強体２１は、四角枠の内側に四角形
を配置した形状となっている。この搭載部補強体２１と
基板補強体２０は、対角線方向に延びる連結部２４（図
８参照）により一体化されている。外部端子１９、基板
補強体２０及び搭載部補強体２１の表面には、半田付け
に対するバッファメタル層２５〜２７が形成されてい
る。尚、基板補強体２０は、電源端子やグランド端子と
して用いても良い。
【００２７】以上のように構成した半導体搭載用回路基
板１１を製造するプロセスを説明する。
【００２８】（１）絶縁樹脂層１２の形成 図１に示すように、金属板２２上に絶縁樹脂層１２を形
成する。ここで使用する金属板２２の種類は、特に限定
するものではないが、高放熱で低抵抗の金属板、例えば
Ｃｕ板を用いると良い。金属板２２と絶縁樹脂層１２と
の接着強度を確保するために、予め、金属板２２の表面
処理を行っておく。具体的な表面処理方法としては、金
属板２２の表面を研磨やエッチングにより粗化する方法
や、金属板２２の表面にバッファメタルを形成する方法
がある。金属板２２としてＣｕ板を用いた場合には、針
状メッキやエッチングにより表面を粗化する方法や、Ｃ
ｒ等をバッファメタルとして用いる方法がある。
【００２９】金属板２２の表面処理後に、この金属板２
２上に、予めシート状に成形されたプリプレグ樹脂等の
絶縁樹脂層１２を重ね合わせて、熱プレスして金属板２
２上に絶縁樹脂層１２をラミネートする。或は、金属板
２２上に溶融樹脂をスピンコーター等で塗布して絶縁樹
脂層１２を形成しても良い。絶縁樹脂層１２は、信頼性
の高いエポキシ系、ポリミド系の感光性樹脂や熱硬化性
樹脂により形成することが望ましい。また、金属板２２
と絶縁樹脂層１２との接合界面にＣｒ−亜鉛−カップリ
ング材等の化学的結合剤を入れると、接着強度が大きく
なる。
【００３０】（２）ビアホール１３の形成 絶縁樹脂層１２を感光性樹脂で形成した場合には、フォ
トリソグラフィ技術により露光現像処理して絶縁樹脂層
１２にビアホール１３を形成する（図２参照）。この方
法では、ビアホール径と深さのアスペクト比が１程度
で、直径２５μｍまでのビアホール加工が可能である。
【００３１】一方、絶縁樹脂層１２を熱硬化性樹脂で形
成した場合には、レーザー加工により絶縁樹脂層１２に
ビアホール１３を形成する。この方法では、直径１０μ
ｍまでのビアホール加工が可能である。
【００３２】（３）ビア導体１４と配線パターン１５の
形成 ビアホール１３内に導体１４を隙間なく充填すると共
に、絶縁樹脂層１２上に配線パターン１５を微細配線に
適したセミアディティブ法又はフルアディティブ法で形
成する。その他、サブトラクティブ法を用いても良い。
図３はセミアディティブ法を用いてビア導体１４と配線
パターン１５を形成した例を示している。
【００３３】セミアディティブ法では、まず、絶縁樹脂
層１２の上面全体とビアホール１３内周面に無電解Ｃｕ
メッキにより無電解Ｃｕメッキ被膜を形成した後、無電
解メッキ被膜の表面全体に感光性レジストをスピンコー
ター等で塗布する（或は、ドライフィルムをラミネート
する）。この後、感光性レジストを露光現像処理して感
光性レジストのうちのビア導体１４と配線パターン１５
を形成する部分を除去して、メッキレジストパターンを
形成する。
【００３４】この後、無電解Ｃｕメッキ被膜のうちのメ
ッキレジストパターンから露出する部分に電解Ｃｕメッ
キにより電解Ｃｕメッキパターンを形成する。この電解
Ｃｕメッキパターンの膜厚の適正値は、形成する配線パ
ターン１５の線幅により異なるが、例えば線幅１〜１０
μｍの微細配線パターンを形成するには、電解Ｃｕメッ
キパターンの膜厚を２〜５μｍ程度とすることが好まし
い。
【００３５】電解Ｃｕメッキ後、メッキレジストパター
ンを剥離液を使って剥離除去した後、電解Ｃｕメッキパ
ターンをエッチングレジスト（マスク）として用いて、
無電解Ｃｕメッキ被膜の不要部分をエッチングにより取
り除く。これにより、ビア導体１４と配線パターン１５
とが同時に形成される。
【００３６】尚、片面配線であるので、半導体の薄膜形
成技術（スパッタ法、蒸着法、ＣＶＤ、噴流メッキ法、
アッシング等）を使用することも可能であり、薄膜形成
技術を使用すれば、更に微細配線化できる。また、絶縁
樹脂層１２の下面に設けられた金属板２２は、電解メッ
キ時にメッキ電極として用いることができるため、ビア
導体１４の充填は、ビアポスト法等のメッキ法を用いて
も良い。ビア導体１４の充填で重要なことは、ビアホー
ル１３内を隙間なくビア導体１４で充填することであ
る。これにより、ビア導体１４上に直接、パッド１８を
形成することが可能になると共に、多層化する場合に
は、各層のビア導体１４を上下に重ねて形成できるた
め、集積化できる。
【００３７】以上説明した（１）〜（３）の工程で１層
分の配線回路を形成できるが、多層回路を形成する場合
には、ビア導体１４と配線パターン１５が形成された絶
縁樹脂層１２上に、次の層の絶縁樹脂層を形成して、ビ
アホール、ビア導体、配線パターンを形成する工程を必
要な積層数だけ繰り返して、金属板２２上に多層回路を
形成する。最上層の配線パターン１５（表層配線パター
ン）の表面には、Ｎｉ，Ｐｄ，Ａｕ等のバッファメタル
膜をメッキ等により形成しても良い。
【００３８】（４）保護層１６の形成 最上層の絶縁樹脂層１２の上面全体に、エポキシ系、ポ
リミド系の感光性樹脂や熱硬化性樹脂により保護層１６
を形成した後、この保護層１６のうちのフリップチップ
接続部１８ａに対応する部分に開口部１７を形成する
（図４参照）。開口部１７の形成方法は、ビアホール１
３の形成方法とほぼ同じであり、保護層１６が感光性樹
脂の場合には、フォトリソグラフィ技術を用い、熱硬化
性樹脂の場合には、レーザー加工を用いれば良い。
【００３９】（５）外部端子１９、基板補強体２０、搭
載部補強体２１の形成 絶縁樹脂層１２の下面の金属板２２をエッチングするこ
とにより、図５及び図８（下面図）に示すように、絶縁
樹脂層１２の下面に、外部端子１９と基板補強体２０と
搭載部補強体２１を同時に形成する。エッチング方法
は、金属板２２の下面にメッキレジストパターンを形成
して、金属板２２のうちのメッキレジストパターンから
露出する部分をエッチングして取り除いた後、メッキレ
ジストパターンを剥離液を使って剥離除去する。尚、基
板補強体２０と搭載部補強体２１の形状は、図８の形状
に限定されず、外部端子１９の配列領域の外側と内側の
スペースを有効に利用して形成すれば良い。搭載部補強
体２１の理想的な形状は、フリップチップ搭載部２３の
直下にチップサイズよりも一回り大きなベタフレームを
形成することである。
【００４０】（６）バッファメタル層２５〜２７とパッ
ド１８の形成 上記（１）〜（５）の工程を経て形成した半導体搭載用
回路基板１１の金属露出部（外部端子１９、基板補強体
２０、搭載部補強体２１、フリップチップ接続部１８
ａ）に、半田付けに対するバッファメタル層２５〜２７
とパッド１８をＮｉ、Ｐｄ、Ａｕ等で形成する（図６参
照）。これらは、無電解メッキ（例えばＮｉ／Ａｕメッ
キ）を用いると、容易に形成することができる。以上の
工程で、半導体搭載用回路基板１１の製造が完了する。
【００４１】以上説明した本実施形態（１）によれば、
配線パターン１５を形成する際に、金属板２２がコア基
板と同じように絶縁樹脂層１２を保持する役割を果た
す。金属板２２は、従来のコア基板（ガラスエポキシ基
板）と比較して平坦であると共に、熱処理しても、寸法
変化しないため、金属板２２によって絶縁樹脂層１２の
平坦性が維持されると共に、絶縁樹脂層１２の硬化収縮
が抑制され、絶縁樹脂層１２上に微細な配線パターン１
５の形成が可能となる。
【００４２】しかも、パターン形成後は、金属板２２を
エッチングして外部端子１９と基板補強体２０及び搭載
部補強体２１を形成するので、外部端子１９の形成が容
易であると共に、絶縁樹脂層１２が基板補強体２０と搭
載部補強体２１によって補強される。このため、絶縁樹
脂層１２自体が薄くて反りやすくても、基板補強体２０
と搭載部補強体２１の補強効果によって絶縁樹脂層１２
の反りが抑えられる。これにより、基板上面のフリップ
チップ搭載部２３の平坦性が確保され、フリップチップ
の搭載信頼性が向上すると共に、外部端子１９が形成さ
れた基板下面の平坦性も確保されるため、マザーボード
への搭載信頼性も向上する。
【００４３】［実施形態（２）］次に、本発明の実施形
態（２）を図９乃至図１５に基づいて説明する。本実施
形態（２）の半導体搭載用回路基板３１（図１５参照）
は、内蔵コンデンサ３２を形成したところに特徴があ
り、内蔵コンデンサ３２以外の部分は、前記実施形態
（１）と同じである。従って、前記実施形態（１）と同
じ部分については同一符号を付して説明を簡略化する。
以下、本実施形態（２）の半導体搭載用回路基板３１を
製造するプロセスを説明する。
【００４４】（１）誘電体薄膜３３の形成 図９に示すように、金属板２２上面の所定位置に誘電体
薄膜３３を形成する。本実施形態（２）では、図１４に
示すように、外部端子１９上に誘電体薄膜３３を形成し
ているが、基板補強体２０上に誘電体薄膜３３を形成し
ても良い。誘電体薄膜３３は、例えばチタン酸バリウ
ム、チタン酸鉛等の誘電体材料を用いて蒸着技術（スパ
ッタ法、ＣＶＤ法等）にて成膜する。
【００４５】或は、金属板２２をアルミニウム又はアル
ミニウム合金により形成した場合には、金属板２２の上
面の少くとも一部に酸化被膜（アルマイト被膜）を形成
し、この酸化被膜を誘電体薄膜３３として用いても良
い。酸化処理（アルマイト処理）の手順は、金属板２２
のうちの酸化被膜を形成する部分をシュウ酸、硫酸、ク
ロム酸等の酸化剤溶液に浸して陽極酸化してアルマイト
被膜を形成した後、このアルマイト被膜を高圧水蒸気中
で処理することで、アルマイト被膜の微細孔を封止し
て、絶縁性、耐酸・耐アルカリ性に優れた緻密な酸化被
膜を形成する。このようにして形成されたアルマイト系
の酸化被膜は、薄い膜厚で高い絶縁信頼性（高誘電率）
が得られるため、この酸化被膜を誘電体薄膜３３として
用いて内蔵コンデンサ３２を形成することで、大容量の
内蔵コンデンサ３２を形成できる。
【００４６】（２）絶縁樹脂層１２の形成 前記実施形態（１）と同じ方法で、図１０に示すよう
に、金属板２２上及び誘電体薄膜３３上に絶縁樹脂層１
２を形成する。
【００４７】（３）ビアホール１３，３４の形成 前記実施形態（１）と同じ方法で、図１１に示すよう
に、絶縁樹脂層１２に配線用のビアホール１３を形成す
ると共に、誘電体薄膜３３上にコンデンサ電極用のビア
ホール３４を形成する。
【００４８】（４）ビア導体１４、コンデンサ電極３５
及び配線パターン１５の形成 前記実施形態（１）と同じ方法で、図１２に示すよう
に、ビアホール１３，３４に導体を充填してビア導体１
４とコンデンサ電極３５を形成すると共に、絶縁樹脂層
１２上に配線パターン１５を形成する。
【００４９】以上説明した（１）〜（４）の工程で１層
分の配線回路を形成できるが、多層回路を形成する場合
には、配線パターン１５等が形成された絶縁樹脂層１２
上に次の層の絶縁樹脂層を形成して、ビアホール、ビア
導体、配線パターンを形成する工程を必要な積層数だけ
繰り返して、金属板２２上に多層回路を形成する。多層
回路の場合は、内蔵コンデンサ３２をいずれの層に形成
しても良い。
【００５０】（５）保護層１６の形成 前記実施形態（１）と同じ方法で、図１３に示すよう
に、最上層の絶縁樹脂層１２の上面に保護層１６を形成
して、この保護層１６のうちのフリップチップ接続部１
８ａに対応する部分に開口部１７を形成する。
【００５１】（６）外部端子１９、基板補強体２０、搭
載部補強体２１の形成 前記実施形態（１）と同じ方法で、絶縁樹脂層１２の下
面の金属板２２をエッチングすることにより、図１４に
示すように、絶縁樹脂層１２の下面に外部端子１９と基
板補強体２０と搭載部補強体２１を同時に形成する。
【００５２】（７）バッファメタル層２５〜２７とパッ
ド１８の形成 前記実施形態（１）と同じ方法で、図１５に示すよう
に、バッファメタル層２５〜２７とパッド１８をＮｉ、
Ｐｄ、Ａｕ等で形成する。以上説明した本実施形態
（２）では、金属板２２から形成した外部端子１９（又
は基板補強体２０）をコンデンサ電極として利用して内
蔵コンデンサ３２を簡単に形成することができる。
【００５３】［実施形態（３）］次に、本発明をプラス
チックＰＧＡパッケージに適用した実施形態（３）を図
１６乃至図２５に基づいて説明する。本実施形態（３）
の半導体搭載用回路基板４１（図２５参照）は、入出力
ピン４２を外部端子１９に接合したところに特徴があ
り、前記実施形態（１）と実質的に同じ部分については
同一符号を付して説明を簡略化する。以下、本実施形態
（３）の半導体搭載用回路基板４１を製造するプロセス
を説明する。
【００５４】（１）１層目の絶縁樹脂層１２の形成 前記実施形態（１）と同じ方法で、図１６に示すよう
に、金属板２２上に絶縁樹脂層１２を形成する。
【００５５】（２）外部端子１９、基板補強体２０、搭
載部補強体（図示せず）の形成 前記実施形態（１）と同じ方法で、絶縁樹脂層１２の下
面の金属板２２をエッチングすることにより、図１７に
示すように、絶縁樹脂層１２の下面に外部端子１９と基
板補強体２０と搭載部補強体を同時に形成する。尚、図
１７〜図２５には、搭載部補強体の図示が省略されてい
るが、本実施形態（３）においても、前記実施形態
（１），（２）と同様の搭載部補強体を形成する。
【００５６】（３）ビアホール１３の形成 前記実施形態（１）と同じ方法で、図１８に示すよう
に、フォトリソグラフィ技術又はレーザー加工により絶
縁樹脂層１２のうちの外部端子１９に対応する位置にビ
アホール１３を形成する。
【００５７】（４）１層目のビア導体１４と配線パター
ン１５の形成 前記実施形態（１）と同じ方法で、図１９に示すよう
に、ビアホール１３に導体を充填してビア導体１４を形
成すると共に、絶縁樹脂層１２上に配線パターン１５を
形成する。
【００５８】（５）両面の絶縁樹脂層４３，４４の形成
と片面のビアホール４５の形成 図２０に示すように、基板の上下両面に絶縁樹脂層４
３，４４を形成する。絶縁樹脂層４３，４４の形成方法
は、１層目の絶縁樹脂層１２と同じ方法で形成すれば良
い。そして、基板上面側の絶縁樹脂層４３にフォトリソ
グラフィ技術又はレーザー加工によりビアホール４５を
形成する。
【００５９】（６）２層目のビア導体４６と配線パター
ン４７の形成 １層目のビア導体１４と配線パターン１５と同じ形成方
法で、図２１に示すように、２層目のビア導体４６と配
線パターン４７の形成する。以上説明した工程で、２層
分の配線回路を形成できるが、３層以上の多層回路を形
成する場合には、絶縁樹脂層４３上に、次の層の絶縁樹
脂層を形成して、ビアホール、ビア導体、配線パターン
を形成する工程を必要な積層数だけ繰り返せば良い。そ
して、最上層の配線パターン４７（表層配線パターン）
の表面には、Ｎｉ，Ｐｄ，Ａｕ等のバッファメタル膜を
メッキ等により形成しても良い。
【００６０】（７）両面の保護用絶縁樹脂層４８，４９
の形成と開口部５０，５１の形成 図２２に示すように、基板両面に、エポキシ系、ポリミ
ド系の感光性樹脂や熱硬化性樹脂により保護用の絶縁樹
脂層４８，４９を形成する。そして、基板上面の絶縁樹
脂層４８（保護層）には、フリップチップ接続部１８ａ
に対応する部分にフォトリソグラフィ技術又はレーザー
加工により開口部５０を形成する。更に、基板下面の保
護用の絶縁樹脂層４９には、外部端子１９に対応する部
分にレーザー加工又はドリルにより２層の絶縁樹脂層４
９，４４を貫通する開口部５１を形成し、その開口部５
１により外部端子１９を露出させる。
【００６１】（８）バッファメタル層５２，５３の形成 図２３に示すように、開口部５０，５１内に露出するフ
リップチップ接続部１８ａと外部端子１９の表面にバッ
ファメタル層５２，５３をＮｉ、Ｐｄ、Ａｕ等で形成す
る。これらは、無電解メッキ（例えばＮｉ／Ａｕメッ
キ）を用いると、容易に形成することができる。
【００６２】（９）入出力ピン４２の接合 図２４に示すように、基板下面の開口部５１内に露出す
る外部端子１９に入出力ピン４２をＡｇろう材又は高温
半田等により接合する。この際、外部端子１９表面のバ
ッファメタル層５３によって接合力が高められる。
【００６３】（１０）補強材５４の形成とバンプ５５の
形成 図２５に示すように、基板下面の絶縁樹脂層４９の下面
に、補強材５４を絶縁性樹脂のモールド成形により形成
する。この補強材５４は、入出力ピン４２の接合部を補
強すると共に基板下面の開口部５１を封止する役割も果
たす。尚、モールド成形に代えて、予め形成された補強
材５４を絶縁樹脂層４９の下面に接合するようにしても
良い。そして、基板上面の絶縁樹脂層４８の開口部５０
内に露出するフリップチップ接続部１８ａに半田等で半
球状のバンプ５５を形成する。
【００６４】以上説明した本実施形態（３）のプラスチ
ックＰＧＡパッケージによれば、金属板２２のエッチン
グにより形成した外部端子１９に入出力ピン４２を接合
するようにしたので、従来のように入出力ピン４２をス
ルーホールに打ち込まなくても、入出力ピン４２の接合
強度を向上させることができる。このため、入出力ピン
４２を固定するためのスルーホールを形成する必要がな
くなり、配線密度を高密度化することができる。
【００６５】しかも、本実施形態（３）では、基板下面
の絶縁樹脂層４９の下面に、入出力ピン４２の接合部を
補強する補強材５４を設けたので、入出力ピン４２のプ
ル強度を更に高めることができ、１０ｋｇｆ／ｐｉｎ以
上のプル強度を確保することができる。
【００６６】［実施形態（４）］次に、本発明の実施形
態（４）を図２６乃至図３６に基づいて説明する。本実
施形態（４）の半導体搭載用回路基板４１（図３６参
照）は、内蔵コンデンサ３２を形成したところに特徴が
あり、内蔵コンデンサ３２以外の部分は、前記実施形態
（３）と同じである。従って、前記実施形態（３）と同
じ部分については同一符号を付して説明を簡略化する。
以下、本実施形態（４）の半導体搭載用回路基板４１を
製造するプロセスを説明する。
【００６７】（１）誘電体薄膜３３の形成 図２６に示すように、金属板２２上面の所定位置に誘電
体薄膜３３を形成する。誘電体薄膜３３の形成方法は、
前記実施形態（２）と同じである。
【００６８】（２）絶縁樹脂層１２の形成 前記実施形態（１）と同じ方法で、図２６に示すよう
に、金属板２２上及び誘電体薄膜３３上に絶縁樹脂層１
２を形成する。
【００６９】（３）外部端子１９、基板補強体２０、搭
載部補強体（図示せず）の形成 前記実施形態（１）と同じ方法で、絶縁樹脂層１２の下
面の金属板２２をエッチングすることにより、図２８に
示すように、絶縁樹脂層１２の下面に外部端子１９と基
板補強体２０と搭載部補強体を同時に形成する。尚、図
２８〜図３６には、搭載部補強体の図示が省略されてい
るが、本実施形態（４）においても、前記実施形態
（１）〜（３）と同様の搭載部補強体を形成する。
【００７０】（４）ビアホール１３の形成 前記実施形態（１）と同じ方法で、図２９に示すよう
に、フォトリソグラフィ技術又はレーザー加工により絶
縁樹脂層１２のうちの外部端子１９と誘電体薄膜３３に
対応する位置にビアホール１３を形成する。
【００７１】（５）１層目のビア導体１４、コンデンサ
電極３５及び配線パターン１５の形成 前記実施形態（１）と同じ方法で、図３０に示すよう
に、各ビアホール１３に導体を充填してビア導体１４と
コンデンサ電極３５を形成すると共に、絶縁樹脂層１２
上に配線パターン１５を形成する。
【００７２】（６）両面の絶縁樹脂層４３，４４の形成
と片面のビアホール４５の形成 図３１に示すように、基板の上下両面に絶縁樹脂層４
３，４４を形成する。絶縁樹脂層４３，４４の形成方法
は、１層目の絶縁樹脂層１２と同じ方法で形成すれば良
い。そして、基板上面側の絶縁樹脂層４３にフォトリソ
グラフィ技術又はレーザー加工によりビアホール４５を
形成する。
【００７３】（７）２層目のビア導体４６と配線パター
ン４７の形成 １層目のビア導体１４と配線パターン１５と同じ形成方
法で、図３２に示すように、２層目のビア導体４６と配
線パターン４７の形成する。以上説明した工程で、２層
分の配線回路を形成できるが、３層以上の多層回路を形
成する場合には、絶縁樹脂層４３上に、次の層の絶縁樹
脂層を形成して、ビアホール、ビア導体、配線パターン
を形成する工程を必要な積層数だけ繰り返せば良い。
【００７４】（８）両面の保護用絶縁樹脂層４８，４９
の形成と開口部５０，５１の形成 前記実施形態（３）と同じ方法で、図３３に示すよう
に、基板両面に保護用の絶縁樹脂層４８，４９を形成す
る。そして、基板上面の絶縁樹脂層４８（保護層）に
は、フリップチップ接続部１８ａに対応する部分にフォ
トリソグラフィ技術又はレーザー加工により開口部５０
を形成する。更に、基板下面の保護用の絶縁樹脂層４９
には、外部端子１９に対応する部分にレーザー加工又は
ドリルにより２層の絶縁樹脂層４９，４４を貫通する開
口部５１を形成し、その開口部５１により外部端子１９
を露出させる。
【００７５】（９）バッファメタル層５２，５３の形成 前記実施形態（３）と同じ方法で、図３４に示すよう
に、開口部５０，５１内に露出するフリップチップ接続
部１８ａと外部端子１９の表面にバッファメタル層５
２，５３をＮｉ、Ｐｄ、Ａｕ等で形成する。
【００７６】（１０）入出力ピン４２の接合 前記実施形態（３）と同じ方法で、図３５に示すよう
に、基板下面の開口部５１内に露出する外部端子１９に
入出力ピン４２をＡｇろう材又は高温半田等により接合
する。
【００７７】（１１）補強材５４の形成とバンプ５５の
形成 前記実施形態（３）と同じ方法で、図３６に示すよう
に、基板下面の絶縁樹脂層４９の下面に、補強材５４を
絶縁性樹脂のモールド成形により形成する。或は、予め
形成された補強材５４を絶縁樹脂層４９の下面に接合し
ても良い。そして、基板上面の絶縁樹脂層４８の開口部
５０内に露出するフリップチップ接続部１８ａに半田等
で半球状のバンプ５５を形成する。
【００７８】以上説明した本実施形態（４）では、入出
力ピン４２のプル強度の確保と高密度配線とを両立させ
たプラスチックＰＧＡパッケージを製造できると共に、
金属板２２から形成した外部端子１９（又は基板補強体
２０）をコンデンサ電極として利用して内蔵コンデンサ
３２を簡単に形成することができる。尚、本発明は、フ
リップチップ搭載用の回路基板に限定されず、半導体チ
ップをワイヤボンディングする回路基板にも適用可能で
ある。
【００７９】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１では、金属板によって絶縁樹脂層の平坦性が
維持されると共に、絶縁樹脂層の硬化収縮が抑制される
ため、絶縁樹脂層上に微細な配線パターンの形成が可能
となる。これにより、半導体の高周波化、多機能化に伴
う信号線数の増加に対して微細配線化による高密度配線
で対応することが可能となり、低コスト化、歩留まり向
上の要求を満たすことができる。しかも、絶縁樹脂層が
基板補強体によって補強されるため、絶縁樹脂層自体が
薄くて反りやすくても、絶縁樹脂層の反りが抑えられ
て、平坦性が保持され、半導体チップの搭載信頼性が向
上すると共に、マザーボードへの搭載信頼性も向上す
る。
【００８０】また、請求項２では、基板上面の半導体チ
ップ搭載部に、フリップチップボンディング用のパッド
又はバンプを形成したので、信頼性の高いＣ４(Control
ledCollapse Chip Connection) ＢＧＡを構成すること
ができる。
【００８１】更に、請求項３では、半導体チップ搭載部
をその下面側から搭載部補強体によって補強できるた
め、半導体チップ搭載部の平坦性を更に向上できる。
【００８２】また、請求項４では、金属板の上面に形成
した誘電体薄膜を用いて内蔵コンデンサを形成したの
で、金属板の一部をコンデンサ電極として利用して内蔵
コンデンサを形成することができる。
【００８３】更に、請求項５では、金属板をアルミニウ
ム又はアルミニウム合金により形成し、その上面に形成
した酸化被膜を誘電体として内蔵コンデンサを形成した
ので、大容量の内蔵コンデンサを形成することができ、
デカップリング用のチップコンデンサが不要となる。
【００８４】また、請求項６では、金属板のエッチング
により形成された外部端子に入出力ピンを接合するよう
にしたので、プラスチックＰＧＡパッケージとして構成
しても、入出力ピンのプル強度の確保と高密度配線とを
両立させることができる。
【００８５】更に、請求項７では、基板下面側に、入出
力ピンの接合部を補強する補強材を設けたので、入出力
ピンの接合強度を更に向上させることができる。
【００８６】また、請求項８，９では、高密度配線が可
能でチップ搭載信頼性の高い単層又は多層の半導体搭載
用回路基板を製造できる。
【００８７】また、請求項１０では、フリップチップボ
ンディング用のパッド又はバンプを精度良く形成するこ
とができる。
【００８８】また、請求項１１では、入出力ピンのプル
強度の確保と高密度配線とを両立させたプラスチックＰ
ＧＡパッケージを製造することができる。
【００８９】更に、請求項１２では、補強材を絶縁性樹
脂のモールド成形により形成するようにしたので、補強
材によって入出力ピンの接合部の補強効果と共に基板下
面側の封止効果も高めることができる。
【図面の簡単な説明】
【図１】実施形態（１）の絶縁樹脂層形成工程を説明す
る断面図
【図２】実施形態（１）のビアホール形成工程を説明す
る断面図
【図３】実施形態（１）のビア導体・配線パターン形成
工程を説明する断面図
【図４】実施形態（１）の保護膜形成工程を説明する断
面図
【図５】実施形態（１）の外部端子、基板補強体、搭載
部補強体の形成工程を説明する断面図
【図６】実施形態（１）のバッファメタル層とパッドの
形成工程を説明する断面図
【図７】実施形態（１）の半導体搭載用回路基板の上面
図
【図８】実施形態（１）の半導体搭載用回路基板の下面
図
【図９】実施形態（２）の誘電体薄膜形成工程を説明す
る断面図
【図１０】実施形態（２）の絶縁樹脂層形成工程を説明
する断面図
【図１１】実施形態（２）のビアホール形成工程を説明
する断面図
【図１２】実施形態（２）のビア導体、コンデンサ電
極、配線パターンの形成工程を説明する断面図
【図１３】実施形態（２）の保護膜形成工程を説明する
断面図
【図１４】実施形態（２）の外部端子、基板補強体、搭
載部補強体の形成工程を説明する断面図
【図１５】実施形態（２）のバッファメタル層とパッド
の形成工程を説明する断面図
【図１６】実施形態（３）の絶縁樹脂層形成工程を説明
する断面図
【図１７】実施形態（３）の外部端子、基板補強体、搭
載部補強体の形成工程を説明する断面図
【図１８】実施形態（３）のビアホール形成工程を説明
する断面図
【図１９】実施形態（３）の１層目のビア導体・配線パ
ターン形成工程を説明する断面図
【図２０】実施形態（３）の２回目の絶縁樹脂層の形成
と片面のビアホールの形成の工程を説明する断面図
【図２１】実施形態（３）の２層目のビア導体・配線パ
ターン形成工程を説明する断面図
【図２２】実施形態（３）の３回目の絶縁樹脂層の形成
とビアホールの形成の工程を説明する断面図
【図２３】実施形態（３）のバッファメタル層の形成工
程を説明する断面図
【図２４】実施形態（３）の入出力ピンの接合工程を説
明する断面図
【図２５】実施形態（３）の補強材の形成とバンプの形
成の工程を説明する断面図
【図２６】実施形態（４）の誘電体薄膜形成工程を説明
する断面図
【図２７】実施形態（４）の絶縁樹脂層形成工程を説明
する断面図
【図２８】実施形態（４）の外部端子、基板補強体、搭
載部補強体の形成工程を説明する断面図
【図２９】実施形態（４）のビアホール形成工程を説明
する断面図
【図３０】実施形態（４）の１層目のビア導体・配線パ
ターン形成工程を説明する断面図
【図３１】実施形態（４）の２回目の絶縁樹脂層の形成
と片面のビアホールの形成の工程を説明する断面図
【図３２】実施形態（４）の２層目のビア導体・配線パ
ターン形成工程を説明する断面図
【図３３】実施形態（４）の３回目の絶縁樹脂層の形成
とビアホールの形成の工程を説明する断面図
【図３４】実施形態（４）のバッファメタル層の形成工
程を説明する断面図
【図３５】実施形態（４）の入出力ピンの接合工程を説
明する断面図
【図３６】実施形態（４）の補強材の形成とバンプの形
成の工程を説明する断面図
【図３７】従来のプラスチックＰＧＡパッケージの入出
力ピンの接合構造を示す断面図
【符号の説明】
１１…半導体搭載用回路基板、１２…絶縁樹脂層（絶縁
基板部）、１３…ビアホール、１４…ビア導体、１５…
配線パターン、１６…保護層、１７…開口部、１８…パ
ット、１８ａ…フリップチップ接続部（半導体チップ接
続部）、１９…外部端子、２０…基板補強体、２１…搭
載部補強体、２２…金属板、２３…フリップチップ搭載
部、２４…連結部、２５〜２７…バッファメタル層、３
１…半導体搭載用回路基板、３２…内蔵コンデンサ、３
３…誘電体薄膜、３４…コンデンサ電極用のビアホー
ル、３５…コンデンサ電極、４１…半導体搭載用回路基
板、４２…入出力ピン、４３，４４…絶縁樹脂層、４５
…ビアホール、４６…ビア導体、４７…配線パターン、
４８，４９…絶縁樹脂層（保護層）、５０，５１…開口
部、５２，５３…バッファメタル層、５４…補強材、５
５…バンプ。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 １層又は複数層の絶縁樹脂層からなる絶
    縁基板部と、前記絶縁樹脂層に形成された配線パターン
    及びビア導体と、前記絶縁基板部の下面に列設された多
    数の外部端子とを備え、各外部端子を前記ビアによって
    前記配線パターンに導通させた半導体搭載用回路基板に
    おいて、 前記絶縁基板部の下面に、該絶縁基板部を補強する基板
    補強体が設けられ、この基板補強体と前記外部端子は、
    前記絶縁基板部の下面に設けられた同一の金属板のエッ
    チングにより形成されていることを特徴とする半導体搭
    載用回路基板。
  2. 【請求項２】 前記絶縁基板部上面の半導体チップ搭載
    部には、フリップチップボンディング用のパッド又はバ
    ンプが形成されていることを特徴とする請求項１に記載
    の半導体搭載用回路基板。
  3. 【請求項３】 前記絶縁基板部の下面のうち、半導体チ
    ップ搭載部の直下に位置する部分には、該半導体チップ
    搭載部を補強する搭載部補強体が前記金属板のエッチン
    グにより前記基板補強体と一体に形成されていることを
    特徴とする請求項１又は２に記載の半導体搭載用回路基
    板。
  4. 【請求項４】 前記金属板の上面の所定位置に、誘電体
    薄膜を形成すると共に、この誘電体薄膜上にコンデンサ
    電極を形成することで、内蔵コンデンサを形成したこと
    を特徴とする請求項１乃至３のいずれかに記載の半導体
    搭載用回路基板。
  5. 【請求項５】 前記金属板をアルミニウム又はアルミニ
    ウム合金により形成し、その上面の少くとも一部に酸化
    被膜を形成する共に、この酸化被膜上にコンデンサ電極
    を形成することで、前記酸化被膜を誘電体薄膜とする内
    蔵コンデンサを形成したことを特徴とする請求項１乃至
    ４のいずれかに記載の半導体搭載用回路基板。
  6. 【請求項６】 前記外部端子に入出力ピンが接合されて
    いることを特徴とする請求項１乃至５のいずれかに記載
    の半導体搭載用回路基板。
  7. 【請求項７】 基板下面側に、前記入出力ピンの接合部
    を補強する補強材が設けられていることを特徴とする請
    求項６に記載の半導体搭載用回路基板。
  8. 【請求項８】 金属板の上面に絶縁樹脂層を形成する工
    程と、 前記絶縁樹脂層にビアホールを形成する工程と、 前記ビアホールにビア導体を形成すると共に、該絶縁樹
    脂層上に配線パターンを形成して、該配線パターンを前
    記ビア導体を介して前記金属板に導通させる工程と、 前記絶縁樹脂層の上面のうち、半導体チップ接続部を除
    く部分に、保護層を形成する工程と、 前記金属板をエッチングすることで、前記絶縁樹脂層の
    下面のうち、前記ビア導体に導通する部分に外部端子を
    形成し、この外部端子以外の部分に基板補強体を形成す
    る工程とを含む半導体搭載用回路基板の製造方法。
  9. 【請求項９】 前記ビア導体と前記配線パターンが形成
    された絶縁樹脂層上に、次の層の絶縁樹脂層を形成し
    て、ビアホール、ビア導体、配線パターンを形成する工
    程を繰り返して、前記金属板上に多層回路を形成するこ
    とを特徴とする請求項８に記載の半導体搭載用回路基板
    の製造方法。
  10. 【請求項１０】 前記保護層を形成する際に、前記絶縁
    樹脂層の上面全体に保護層を形成した後、この保護層の
    うちの前記半導体チップ接続部に対応する部分に開口部
    を形成し、その後、この開口部にフリップチップボンデ
    ィング用のパッド又はバンプを形成することを特徴とす
    る請求項８又は９に記載の半導体搭載用回路基板の製造
    方法。
  11. 【請求項１１】 基板下面に、前記外部端子及び前記基
    板補強体を覆うように絶縁樹脂層を形成し、該絶縁樹脂
    層のうちの該外部端子に対応する部分に開口部を形成し
    た後、該開口部内に露出する該外部端子に入出力ピンを
    接合し、その後、該絶縁樹脂層の下面に、該入出力ピン
    の接合部を補強する補強材を設けることを特徴とする請
    求項８乃至１０のいずれかに記載の半導体搭載用回路基
    板の製造方法。
  12. 【請求項１２】 前記補強材を絶縁性樹脂のモールド成
    形により形成することを特徴とする請求項１１に記載の
    半導体搭載用回路基板の製造方法。
JP10243642A 1998-04-17 1998-08-28 半導体搭載用回路基板及びその製造方法 Pending JP2000003980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10243642A JP2000003980A (ja) 1998-04-17 1998-08-28 半導体搭載用回路基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-106835 1998-04-17
JP10683598 1998-04-17
JP10243642A JP2000003980A (ja) 1998-04-17 1998-08-28 半導体搭載用回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000003980A true JP2000003980A (ja) 2000-01-07

Family

ID=26446944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10243642A Pending JP2000003980A (ja) 1998-04-17 1998-08-28 半導体搭載用回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000003980A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039267A1 (fr) * 1999-11-26 2001-05-31 Ibiden Co., Ltd. Carte de circuit imprime multicouches et dispositif semi-conducteur
JP2001284809A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 多層回路基板および、その製造方法
JP2004006989A (ja) * 2000-06-30 2004-01-08 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2005039282A (ja) * 2003-07-17 2005-02-10 E I Du Pont De Nemours & Co コンデンサ用薄膜誘電体およびその製造方法
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP2006157065A (ja) * 2000-06-30 2006-06-15 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
JP2008047843A (ja) * 2006-07-20 2008-02-28 Sanyo Electric Co Ltd 回路装置およびその製造方法、配線基板およびその製造方法
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2008164427A (ja) * 2006-12-28 2008-07-17 Micronics Japan Co Ltd プローブユニット基板
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2009065114A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009224415A (ja) * 2008-03-13 2009-10-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法、及び多層配線基板の中間製品
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
US7772703B2 (en) 2006-08-09 2010-08-10 Unimicron Technology Corp. Package substrate
KR101037470B1 (ko) 2009-09-15 2011-05-26 삼성전기주식회사 방열기판 및 그 제조방법
CN103956265A (zh) * 2013-08-08 2014-07-30 珠海越亚封装基板技术股份有限公司 嵌入在聚合物电介质中的薄膜电容器
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534723B1 (en) 1999-11-26 2003-03-18 Ibiden Co., Ltd. Multilayer printed-circuit board and semiconductor device
WO2001039267A1 (fr) * 1999-11-26 2001-05-31 Ibiden Co., Ltd. Carte de circuit imprime multicouches et dispositif semi-conducteur
JP2001284809A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 多層回路基板および、その製造方法
JP2004006989A (ja) * 2000-06-30 2004-01-08 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2006157065A (ja) * 2000-06-30 2006-06-15 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4522774B2 (ja) * 2003-07-17 2010-08-11 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー コンデンサ用薄膜誘電体およびその製造方法
JP2005039282A (ja) * 2003-07-17 2005-02-10 E I Du Pont De Nemours & Co コンデンサ用薄膜誘電体およびその製造方法
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US7701726B2 (en) 2006-07-14 2010-04-20 Nec Electronics Corporation Method of manufacturing a wiring substrate and semiconductor device
JP2008047843A (ja) * 2006-07-20 2008-02-28 Sanyo Electric Co Ltd 回路装置およびその製造方法、配線基板およびその製造方法
US7772703B2 (en) 2006-08-09 2010-08-10 Unimicron Technology Corp. Package substrate
JP2008164427A (ja) * 2006-12-28 2008-07-17 Micronics Japan Co Ltd プローブユニット基板
JP2009224415A (ja) * 2008-03-13 2009-10-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2009065114A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
KR101037470B1 (ko) 2009-09-15 2011-05-26 삼성전기주식회사 방열기판 및 그 제조방법
CN103956265A (zh) * 2013-08-08 2014-07-30 珠海越亚封装基板技术股份有限公司 嵌入在聚合物电介质中的薄膜电容器
KR101542749B1 (ko) * 2013-08-08 2015-08-07 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 폴리머 유전체에 매립된 박막 커패시터
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
US9922918B2 (en) 2014-09-26 2018-03-20 Murata Manufacturing Co., Ltd. Substrate for stacked module, stacked module, and method for manufacturing stacked module

Similar Documents

Publication Publication Date Title
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US8633587B2 (en) Package structure
JP2000003980A (ja) 半導体搭載用回路基板及びその製造方法
US7041534B2 (en) Semiconductor chip package and method for making the same
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP2003163323A (ja) 回路モジュール及びその製造方法
JPH11233678A (ja) Ｉｃパッケージの製造方法
KR100664500B1 (ko) 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
KR20060101284A (ko) 배선 기판의 제조 방법
KR20020086741A (ko) 반도체 장치 및 그 제조 방법
KR20060086346A (ko) 반도체 장치 및 그 제조 방법
JP2002164467A (ja) 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
US7489517B2 (en) Die down semiconductor package
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004193186A (ja) 配線基板及びその製造方法並びに半導体装置
US20240096838A1 (en) Component-embedded packaging structure
US11532543B2 (en) Manufacturing method of package carrier
US20240096836A1 (en) Chip high-density interconnection package structure and manufacturing method thereof
JPH08330472A (ja) 半導体装置とその製造方法