JP5165153B2 - 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 - Google Patents
走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 Download PDFInfo
- Publication number
- JP5165153B2 JP5165153B2 JP2012505439A JP2012505439A JP5165153B2 JP 5165153 B2 JP5165153 B2 JP 5165153B2 JP 2012505439 A JP2012505439 A JP 2012505439A JP 2012505439 A JP2012505439 A JP 2012505439A JP 5165153 B2 JP5165153 B2 JP 5165153B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- electrode
- switching element
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 claims description 254
- 230000003071 parasitic effect Effects 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 80
- 238000012986 modification Methods 0.000 description 80
- 239000003990 capacitor Substances 0.000 description 65
- 238000010586 diagram Methods 0.000 description 65
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 description 42
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 description 42
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 description 42
- 102100032471 Transmembrane protease serine 4 Human genes 0.000 description 42
- 230000007423 decrease Effects 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 230000002829 reductive effect Effects 0.000 description 24
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 230000008859 change Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 13
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 11
- 108010077333 CAP1-6D Proteins 0.000 description 9
- 102100029500 Prostasin Human genes 0.000 description 9
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 9
- 108010031970 prostasin Proteins 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 201000005569 Gout Diseases 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101150002381 ckb-1 gene Proteins 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Description
互いに直列に接続された複数の双安定回路を含み、外部から入力されオンレベルとオフレベルとを周期的に繰り返す複数のクロック信号に基づいて前記複数の双安定回路の出力信号が順次にアクティブとなるシフトレジスタを備え、
各双安定回路は、
当該各双安定回路よりも前の段の双安定回路の出力信号をセット信号として受け取るための第1入力ノードと、
当該各双安定回路よりも後の段の双安定回路の出力信号をリセット信号として受け取るための第2入力ノードと、
当該各双安定回路の出力信号を前記走査信号線を駆動する走査信号として出力するための、前記走査信号線に接続された第1出力ノードと、
前記複数のクロック信号の1つが第2電極に与えられ、前記第1出力ノードに第3電極が接続された第1の出力制御用スイッチング素子と、
前記セット信号に基づいて、前記第1の出力制御用スイッチング素子の第1電極に接続された第1ノードのレベルをオンレベルに向けて変化させるための第1ノードターンオン用スイッチング素子と、
前記第1ノードに第2電極が接続され前記第1ノードのレベルをオフレベルに向けて変化させるための第1の第1ノードターンオフ用スイッチング素子と、
前記第1出力ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記第1出力ノードのレベルをオフレベルに向けて変化させるための第1の第1出力ノードターンオフ用スイッチング素子と、
前記リセット信号に基づいて、前記第1の第1ノードターンオフ用スイッチング素子の第1電極および前記第1の第1出力ノードターンオフ用スイッチング素子の第1電極に接続された第2ノードのレベルをオンレベルに向けて変化させるための第1の第2ノードターンオン用スイッチング素子と、
前記第1入力ノードに第1電極が接続され、前記第2ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記セット信号に基づいて前記第2ノードのレベルをオフレベルに向けて変化させるための第1の第2ノードターンオフ用スイッチング素子と、
前記第2ノードに一端が接続され、前記第1入力ノードに他端が接続された、容量素子と
を有し、
前記第1の出力制御用スイッチング素子,前記第1ノードターンオン用スイッチング素子,前記第1の第1ノードターンオフ用スイッチング素子,前記第1の第1出力ノードターンオフ用スイッチング素子,前記第1の第2ノードターンオン用スイッチング素子,および前記第1の第2ノードターンオフ用スイッチング素子はそれぞれ第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、
前記容量素子の容量値をC2とし、前記第1の第2ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC3とし、前記第1の第1ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC5とし、前記第1の第1出力ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC6としたとき、下記の式を満たすことを特徴とする。
C2≧C5+C6−C3
各双安定回路において、前記第1ノードがオフレベルで維持されるべき期間には、前記第2ノードの電位はオンレベルの直流電源電位で維持されることを特徴とする。
前記第1の第2ノードターンオフ用スイッチング素子は、第1電極としてのゲート電極,第2電極としてのドレイン電極,および第3電極としてのソース電極からなる薄膜トランジスタであって、
前記容量素子は、前記薄膜トランジスタのゲート電極とドレイン電極との間に形成されていることを特徴とする。
各双安定回路は、前記第1の第1ノードターンオフ用スイッチング素子を備え、
前記第1の第1ノードターンオフ用スイッチング素子の第3電極は、前記第1出力ノードに接続されていることを特徴とする。
各双安定回路は、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、前記第1出力ノードに第1電極が接続され、前記第2ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられる第2の第2ノードターンオフ用スイッチング素子を更に有することを特徴とする。
各双安定回路は、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、前記第2入力ノードに第1電極が接続され、前記第1出力ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられる第2の第1出力ノードターンオフ用スイッチング素子を更に有することを特徴とする。
各双安定回路は、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、前記第2入力ノードに第1電極が接続され、前記第1ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられる第2の第1ノードターンオフ用スイッチング素子を更に有することを特徴とする。
前記第1ノードターンオン用スイッチング素子は、マルチチャネル構造を有する薄膜トランジスタであることを特徴とする。
各双安定回路は、前記第1の第1ノードターンオフ用スイッチング素子を備え、
前記第1の第1ノードターンオフ用スイッチング素子は、マルチチャネル構造を有する薄膜トランジスタであることを特徴とする。
各双安定回路は、
当該各双安定回路の出力信号を当該各双安定回路以外の双安定回路の動作を制御する他段制御信号として出力するための第2出力ノードと、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、第1電極が前記第1ノードに接続され、第2電極が前記第1の出力制御用スイッチング素子の第2電極に接続され、第3電極が前記第2出力ノードに接続された第2の出力制御用スイッチング素子と
を有し、
各双安定回路から出力される前記他段制御信号は、当該各双安定回路よりも前の段の双安定回路に前記リセット信号として与えられることを特徴とする。
各双安定回路から出力される前記他段制御信号は、更に、当該各双安定回路よりも後の段の双安定回路に前記セット信号として与えられることを特徴とする。
前記複数のクロック信号は、2相のクロック信号であって、
前記第1の第2ノードターンオン用スイッチング素子の第2電極には、前記2相のクロック信号のうち前記第1の出力制御用スイッチング素子の第2電極に与えられる信号とは異なる信号が与えられることを特徴とする。
前記第1の出力制御用スイッチング素子の第2電極には、前記複数のクロック信号の1つに代えて直流電源電位が与えられることを特徴とする。
前記複数のクロック信号の振幅電圧をVCKとし、前記複数のクロック信号のオフレベル側の電位を基準として前記走査信号線が駆動される時の前記走査信号の電圧をVGHとしたとき、下記の式を満たすことを特徴とする。
VGH≧VCK≧VGH/2
各双安定回路は、
外部から送られる信号をクリア信号として受け取るための第3入力ノードと、
前記クリア信号に基づいて、前記第2ノードのレベルをオンレベルに向けて変化させるための第2の第2ノードターンオン用スイッチング素子と
を更に有することを特徴とする。
各双安定回路は、
外部から送られる信号をリフレッシュ信号として受け取るための第4入力ノードと、
前記リフレッシュ信号に基づいて、前記第2ノードのレベルをオフレベルよりも低いレベルに向けて変化させるための第2ノードレベル低下用スイッチング素子と
を更に有することを特徴とする。
各双安定回路は、
外部から送られる信号をクリア信号として受け取るための第3入力ノードと、
前記クリア信号に基づいて、前記第2ノードのレベルをオンレベルに向けて変化させるための第2の第2ノードターンオン用スイッチング素子と、
前記クリア信号に基づいて、前記第2ノードのレベルをオフレベルよりも低いレベルに向けて変化させるための第2ノードレベル低下用スイッチング素子と
を更に有することを特徴とする。
各双安定回路に含まれるスイッチング素子は、すべてが同一チャネルの薄膜トランジスタであることを特徴とする。
本発明の第19の局面は、本発明の第1の局面において、
各双安定回路に含まれるスイッチング素子は、半導体層が酸化インジウムガリウム亜鉛(IGZO)からなる薄膜トランジスタであることを特徴とする。
前記表示部を含み、本発明の第1の局面に係る走査信号線駆動回路を備えていることを特徴とする。
本発明の第21の局面は、第1の状態と第2の状態とを有し互いに直列に接続された複数の双安定回路からなるシフトレジスタであって、外部から入力されオンレベルとオフレベルとを周期的に繰り返す複数のクロック信号に基づいて前記複数の双安定回路の出力信号が順次にアクティブとなるシフトレジスタを備えた走査信号線駆動回路によって、表示部に配設された複数の走査信号線を駆動する方法であって、
各双安定回路について、
前記第2の状態から前記第1の状態に変化させるための予備状態にする第1の駆動ステップと、
前記予備状態から前記第1の状態に変化させる第2の駆動ステップと、
前記第1の状態から前記第2の状態に変化させる第3の駆動ステップと
を含み、
各双安定回路は、
当該各双安定回路よりも前の段の双安定回路の出力信号をセット信号として受け取るための第1入力ノードと、
当該各双安定回路よりも後の段の双安定回路の出力信号をリセット信号として受け取るための第2入力ノードと、
当該各双安定回路の出力信号を前記走査信号線を駆動する走査信号として出力するための、前記走査信号線に接続された第1出力ノードと、
前記複数のクロック信号の1つが第2電極に与えられ、前記第1出力ノードに第3電極が接続された第1の出力制御用スイッチング素子と、
前記セット信号に基づいて、前記第1の出力制御用スイッチング素子の第1電極に接続された第1ノードのレベルをオンレベルに向けて変化させるための第1ノードターンオン用スイッチング素子と、
前記第1ノードに第2電極が接続され前記第1ノードのレベルをオフレベルに向けて変化させるための第1の第1ノードターンオフ用スイッチング素子と、
前記第1出力ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記第1出力ノードのレベルをオフレベルに向けて変化させるための第1の第1出力ノードターンオフ用スイッチング素子と、
前記リセット信号に基づいて、前記第1の第1ノードターンオフ用スイッチング素子の第1電極および前記第1の第1出力ノードターンオフ用スイッチング素子の第1電極に接続された第2ノードのレベルをオンレベルに向けて変化させるための第1の第2ノードターンオン用スイッチング素子と、
前記第1入力ノードに第1電極が接続され、前記第2ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記セット信号に基づいて前記第2ノードのレベルをオフレベルに向けて変化させるための第1の第2ノードターンオフ用スイッチング素子と、
前記第2ノードに一端が接続され、前記第1入力ノードに他端が接続された、容量素子と
を有し、
前記第1の出力制御用スイッチング素子,前記第1ノードターンオン用スイッチング素子,前記第1の第1ノードターンオフ用スイッチング素子,前記第1の第1出力ノードターンオフ用スイッチング素子,前記第1の第2ノードターンオン用スイッチング素子,および前記第1の第2ノードターンオフ用スイッチング素子はそれぞれ第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、
各双安定回路について、
前記第1の駆動ステップでは、前記セット信号が前記第2のレベルから前記第1のレベルに変化することによって前記第1ノードターンオン用スイッチング素子がオン状態となり、
前記第2の駆動ステップでは、前記セット信号が前記第1のレベルから前記第2のレベルに変化することによって前記第1ノードターンオン用スイッチング素子がオフ状態となるとともに、前記複数のクロック信号のうち前記第1の出力制御用スイッチング素子の第2電極に与えられる信号が前記第2のレベルから前記第1のレベルに変化することによって前記第1ノードのレベルが変化し、
前記第3の駆動ステップでは、前記リセット信号が前記第2のレベルから前記第1のレベルに変化することによって前記第1の第2ノードターンオフ用スイッチング素子がオン状態となり、
前記容量素子の容量値をC2とし、前記第1の第2ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC3とし、前記第1の第1ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC5とし、前記第1の第1出力ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC6としたとき、下記の式を満たすことを特徴とする。
C2≧C5+C6−C3
本発明の第19の局面によれば、額縁面積の縮小や高精細化を実現しつつ、本発明の第1の局面と同様の効果が得られる。
<1.1 全体構成および動作>
図2は、本発明の第1の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図2に示すように、この液晶表示装置は、電源100とDC/DCコンバータ110と表示制御回路200とソースドライバ(映像信号線駆動回路)300とゲートドライバ(走査信号線駆動回路)400と共通電極駆動回路500と表示部600とを備えている。なお、ゲートドライバ400は、アモルファスシリコン,多結晶シリコン,微結晶シリコン,酸化物半導体(例えばIGZO)などを用いて、表示部600を含む表示パネル上に形成されている。すなわち、本実施形態においては、ゲートドライバ400と表示部600とは同一基板(液晶パネルを構成する2枚の基板のうちの一方の基板であるアレイ基板)上に形成されている。
次に、図3〜図5を参照しつつ、本実施形態におけるゲートドライバ400の構成および動作の概要について説明する。図3に示すように、ゲートドライバ400は複数段からなるシフトレジスタ410によって構成されている。表示部600にはi行×j列の画素マトリクスが形成されているところ、それら画素マトリクスの各行と1対1で対応するようにシフトレジスタ410の各段が設けられている。また、シフトレジスタ410の各段は、各時点において2つの状態(第1の状態および第2の状態)のうちのいずれか一方の状態となっていて当該状態を示す信号(以下「状態信号」という。)を出力する双安定回路となっている。このように、このシフトレジスタ410はi個の双安定回路40(1)〜40(i)で構成されている。なお、本実施形態においては、双安定回路が第1の状態となっていれば、当該双安定回路からはハイレベル(Hレベル)の状態信号が出力され、双安定回路が第2の状態となっていれば、当該双安定回路からはローレベル(Lレベル)の状態信号が出力される。また、以下においては、双安定回路からハイレベルの状態信号が出力され当該双安定回路に対応するゲートバスラインにハイレベルの走査信号が印加される期間のことを「選択期間」という。
図1は、本実施形態における双安定回路の構成(シフトレジスタ410の一段分の構成)を示す回路図である。図1に示すように、この双安定回路は、6個の薄膜トランジスタM1〜M3,M5〜M7と、2個のキャパシタCAP1,CAP2とを備えている。また、この双安定回路は、ローレベルの直流電源電位VSS用の入力端子のほか、3個の入力端子41〜43と1個の出力端子48とを有している。ここで、セット信号Sを受け取る入力端子には符号41を付し、リセット信号Rを受け取る入力端子には符号42を付し、第1クロックCKを受け取る入力端子には符号43を付している。また、状態信号Qを出力する出力端子には符号48を付している。
C2≧C5+C6−C3 ・・・(1)
C2≧CN1+C48−C41 ・・・(2)
次に、図1および図6を参照しつつ、本実施形態における双安定回路の動作について説明する。図6では、時点t1から時点t2までの期間が選択期間に相当する。なお、以下においては、選択期間直前の1水平走査期間のことを「セット期間」といい、選択期間直後の1水平走査期間のことを「リセット期間」という。また、選択期間,セット期間,およびリセット期間以外の期間のことを「通常動作期間」という。
図7〜図9を参照しつつ、本実施形態における効果について説明する。図7は、本実施形態における第1ノードN1および第2ノードN2の電位の変化を示す信号波形図である。図8は、図51に示した従来構成における第1ノードN1および第2ノードN2の電位の変化を示す信号波形図である。図9は、図52に示した従来構成における第1ノードN1および第2ノードN2の電位の変化を示す信号波形図である。
次に、上記第1の実施形態の変形例について説明する。
上記第1の実施形態では、薄膜トランジスタM1については、ゲート端子およびドレイン端子は入力端子41に接続され、ソース端子は第1ノードN1に接続されていた。しかしながら、本発明はこれに限定されない。図10に示すように、ゲート端子が入力端子41に接続され、ドレイン端子がクロック信号CKB(以下「第2クロック」という。)を受け取るための入力端子44(以下においても、第2クロックCKBを受け取るための入力端子には符号44を付す)に接続され、ソース端子が第1ノードN1に接続されるように、薄膜トランジスタM1が構成されていても良い(第1の変形例)。この構成が採用される場合、図11に示すように1水平走査期間毎に交互にハイレベルとなる第1クロックCKと第2クロックCKBとが双安定回路に与えられるよう、シフトレジスタ411は図12に示すように構成される。すなわち、第1の変形例においては、シフトレジスタ411の奇数段目については、第1ゲートクロック信号GCK1が第1クロックCKとして与えられ、第2ゲートクロック信号GCK2が第2クロックCKBとして与えられる。シフトレジスタ411の偶数段目については、第2ゲートクロック信号GCK2が第1クロックCKとして与えられ、第1ゲートクロック信号GCK1が第2クロックCKBとして与えられる。
上記第1の実施形態では、薄膜トランジスタM7については、ゲート端子およびドレイン端子は入力端子42に接続され、ソース端子は第2ノードN2に接続されていた。しかしながら、本発明はこれに限定されない。図14に示すように、ゲート端子が入力端子42に接続され、ドレイン端子が入力端子44に接続され、ソース端子が第2ノードN2に接続されるように、薄膜トランジスタM7が構成されていても良い(第3の変形例)。第3の変形例によれば、薄膜トランジスタM7のドレイン端子には第2クロックCKBが与えられるので、電源電圧が第2ノードN2の電荷供給源となる。このため、上記第1の実施形態とは異なり、入力端子42から第2ノードN2への電荷の流れが抑止され、入力端子42の電位が速やかに上昇する。なお、薄膜トランジスタM7のドレイン端子がハイレベルの直流電源電位VDD用の入力端子に接続された構成であっても、図14に示す構成と同様の効果が得られる。
上記第1の実施形態では、薄膜トランジスタM3については、ゲート端子は入力端子41に接続され、ドレイン端子は第2ノードN2に接続され、ソース端子は直流電源電位VSS用の入力端子に接続されていた。しかしながら、本発明はこれに限定されない。図17に示すように、薄膜トランジスタM3のソース端子は出力端子48に接続されていても良い(第6の変形例)。また、図18に示すように、薄膜トランジスタM3のソース端子は入力端子43に接続されていても良い(第7の変形例)。この理由は以下のとおりである。セット期間には、第1ノードN1の電位を上昇させなければならないので、第2ノードN2の電位はローレベルで維持されるべきである。また、図6から把握されるように、セット期間には出力端子48の電位(状態信号Qの電位)および入力端子43の電位(第1クロックCKの電位)はローレベルとなっている。以上より、ゲート端子にセット信号Sが与えられ、かつ、ドレイン端子に第2ノードN2が接続された薄膜トランジスタM3に関し、ソース端子が出力端子48や入力端子43に接続されていても、セット期間には第2ノードN2の電位はローレベルとなる。
次に、キャパシタCAP2の配置に関する好ましい構成について説明する。図19は、ゲートドライバ400や画素回路などが形成されているアレイ基板の部分断面図である。アレイ基板はゲートドライバ400や画素回路などを形成すべく積層構造となっており、その積層構造内には2つの金属膜(金属層)が含まれている。具体的には、図19に示すように、ガラス基板700上に金属膜702,保護膜712,金属膜701,および保護膜711が積層されている。金属膜701は、ゲートドライバ400や画素回路に設けられる薄膜トランジスタのソース電極(およびドレイン電極)を形成するために用いられている。そこで、以下、このような金属膜701のことを「ソースメタル」701という。金属膜702は、薄膜トランジスタのゲート電極を形成するために用いられている。そこで、以下、このような金属膜702のことを「ゲートメタル」702という。なお、ソースメタル701およびゲートメタル702については、薄膜トランジスタの電極として利用されるだけではなく、ゲートドライバ400内あるいは画素回路内に形成される配線パターンとしても利用される。
<2.1 双安定回路の構成>
図21は、本発明の第2の実施形態における双安定回路の構成を示す回路図である。なお、液晶表示装置の全体構成および動作,ゲートドライバの構成および動作については、上記第1の実施形態と同様であるので説明を省略する。
本実施形態によれば、薄膜トランジスタM5のソース端子には状態信号Qの電位が与えられる。ここで、選択期間には、薄膜トランジスタM5のドレイン端子に接続されている第1ノードN1の電位はハイレベルとなっていて、状態信号Qもハイレベルとなっている(図6参照)。このため、薄膜トランジスタM5のソース端子に直流電源電位VSSが与えられる構成である上記第1の実施形態と比較して、選択期間における薄膜トランジスタM5のドレイン−ソース間の電圧が低減される。これにより、選択期間において、第1ノードN1からの薄膜トランジスタM5を介した電荷の流出が抑制される。その結果、選択期間には第1ノードN1の電位が確実に高いレベルで維持され、回路動作の安定性が効果的に高められる。
<3.1 双安定回路の構成>
図22は、本発明の第3の実施形態における双安定回路の構成を示す回路図である。なお、液晶表示装置の全体構成および動作,ゲートドライバの構成および動作については、上記第1の実施形態と同様であるので説明を省略する。
上述したように、薄膜トランジスタM4のゲート端子は出力端子48に接続されている。また、選択期間には、状態信号Qの電位(出力端子48の電位)はハイレベルとなる。以上より、選択期間には、薄膜トランジスタM4はオン状態となる。これにより、選択期間中、第2ノードN2の電位はローレベルへと引き込まれる。従って、本実施形態によれば、選択期間には第2ノードN2の電位が確実にローレベルで維持され、回路動作の安定性が効果的に高められる。
<4.1 双安定回路の構成>
図23は、本発明の第4の実施形態における双安定回路の構成を示す回路図である。なお、液晶表示装置の全体構成および動作,ゲートドライバの構成および動作については、上記第1の実施形態と同様であるので説明を省略する。
上記第1〜第3の実施形態においては、リセット期間には、リセット信号Rがローレベルからハイレベルに変化して薄膜トランジスタM7がオン状態となることによって、第2ノードN2の電位がローレベルからハイレベルに変化していた。そして、第2ノードN2の電位がローレベルからハイレベルに変化して薄膜トランジスタM6がオン状態となることによって、状態信号Qの電位が低下していた。これに対して、本実施形態においては、リセット信号Rがローレベルからハイレベルに変化することによって、薄膜トランジスタM10がオン状態となる。このため、リセット信号Rがローレベルからハイレベルに変化することによって直接的に状態信号Qの電位が低下する。また、本実施形態においては、リセット期間には状態信号Qの電位が低下するよう2つの薄膜トランジスタM6,M10が機能する。このため、ゲートバスラインの負荷容量が大きい場合であっても、リセット期間に状態信号Qの電位を速やかにローレベルにまで低下させることが可能となる。図24は、状態信号Qの電位の変化についてのシミュレーション結果を示す図である。図24に示すように、薄膜トランジスタM10を有する構成においては、薄膜トランジスタM10を有さない構成に比べて、リセット期間中に状態信号Qの電位が速やかに低下している。以上のように、本実施形態によれば、ゲートバスラインの負荷容量が大きい場合であっても、状態信号Qの電位がリセット期間に速やかに低下し、出力端子48からの異常パルスの出力が抑制される。
図25は、上記第4の実施形態の変形例における双安定回路の構成を示す回路図である。本変形例においては、双安定回路には、図23に示した構成要素に加えて、薄膜トランジスタM11が設けられている。薄膜トランジスタM11については、ゲート端子は入力端子42に接続され、ドレイン端子は第1ノードN1に接続され、ソース端子は直流電源電位VSS用の入力端子に接続されている。薄膜トランジスタM11は、リセット信号Rがハイレベルになっているときに第1ノードN1の電位をVSS電位に向けて変化させるよう機能する。この薄膜トランジスタM11によって、第2の第1ノードターンオフ用スイッチング素子が実現されている。
<5.1 双安定回路の構成>
図26は、本発明の第5の実施形態における双安定回路の構成を示す回路図である。なお、液晶表示装置の全体構成および動作,ゲートドライバの構成および動作については、上記第1の実施形態と同様であるので説明を省略する。
Vn=VDD−Vth ・・・(3)
Vn=2×VDD−Vth ・・・(4)
Vn=VDD−n*Vth ・・・(5)
上式(3)および上式(5)から把握されるように、本実施形態においては、セット期間におけるプリチャージ直後の第1ノードN1の電位が上記第1〜第4の実施形態と比較して低くなる。このため、本実施形態と上記第1〜第4の実施形態とを比較すると、選択期間終了直前における第1ノードN1の電位は、上記第1〜第4の実施形態よりも本実施形態の方が低くなる。これにより、薄膜トランジスタM2のゲート端子に与えられる電圧が低下し、薄膜トランジスタM2についてのゲート絶縁膜破壊が抑制される。特に、酸化物半導体(例えばIGZO)を半導体層に用いた薄膜トランジスタについては、比較的耐圧が低いので、本実施形態における構成を採用することによって薄膜トランジスタM2のゲート絶縁膜破壊が効果的に抑制される。
図28は、上記第5の実施形態の変形例における双安定回路の構成を示す回路図である。本変形例においては、薄膜トランジスタM1に加えて、薄膜トランジスタM5がマルチゲート化されている。
<6.1 双安定回路の構成>
図30は、本発明の第6の実施形態における双安定回路の構成を示す回路図である。本実施形態においては、双安定回路には、図22に示した第3の実施形態における構成要素に加えて、薄膜トランジスタM9と出力端子49とが設けられている。薄膜トランジスタM9によって第2の出力制御用スイッチング素子が実現され、出力端子49によって、第2出力ノードが実現されている。各双安定回路の出力端子49から出力される信号は、当該各双安定回路とは異なる段の双安定回路の動作を制御するための信号(以下「他段制御信号」という。)Zとして、当該異なる段の双安定回路に与えられる。また、本実施形態においては、シフトレジスタ412は、図31に示すように構成される。すなわち、シフトレジスタ412の各段の出力端子49から出力される他段制御信号Zは、リセット信号Rとして前段に与えられるとともに、セット信号Sとして次段に与えられる。シフトレジスタ412の各段の出力端子48から出力される状態信号Qについては、当該出力端子48に接続されたゲートバスラインを駆動するための信号としてのみ用いられる。なお、図1に示した第1の実施形態における構成要素に加えて薄膜トランジスタM9と出力端子49とが設けられた構成であっても良い。
本実施形態によれば、シフトレジスタ412の各段について、当該各段に対応するゲートバスラインを駆動するための信号と当該各段の前段および次段の動作を制御するための信号とが異なる信号となる。このため、各双安定回路においてセット信号Sおよびリセット信号Rの波形なまりを小さくすることができる。これにより、ゲートバスラインの負荷容量が大きい場合であっても、各双安定回路においてセット信号Sに基づく動作およびリセット信号Rに基づく動作が速やかに行われ、回路動作の安定性が高められる。
<6.3.1 第1の変形例>
図32は、上記第6の実施形態の第1の変形例におけるゲートドライバ400内のシフトレジスタ413の構成を示すブロック図である。本変形例においては、上記第6の実施形態とは異なり、双安定回路から出力される他段制御信号Zはセット信号Sとして次段には与えられない。すなわち、本変形例においては、双安定回路から出力される他段制御信号Zはリセット信号Rとしてのみ用いられる。このため、双安定回路から出力される状態信号Qについては、ゲートバスラインを駆動するための信号として用いられるほか、次段の動作を制御するためのセット信号Sとして用いられる。
図33は、上記第6の実施形態の第2の変形例における双安定回路の構成を示す回路図である。本変形例においては、薄膜トランジスタM7のドレイン端子が第2クロックCKBを受け取るための入力端子44に接続されている。この構成が採用される場合、図11に示すように1水平走査期間毎に交互にハイレベルとなる第1クロックCKと第2クロックCKBとが双安定回路に与えられるよう、シフトレジスタ414は図34に示すように構成される。
図35は、上記第6の実施形態の第3の変形例における双安定回路の構成を示す回路図である。本変形例においては、薄膜トランジスタM2のドレイン端子がハイレベルの直流電源電位VDD用の入力端子に接続されている。本変形例によれば、セット期間および選択期間に双安定回路は以下のように動作する(図36参照)。
VCK≧VGH/2 ・・・(6)
VCK≦VGH ・・・(7)
(1+A)×VCK−V1th−V2th≧VGH ・・・(8)
上式(8)については、次式(9)のように変形することができる。
VCK≧(VGH+V1th+V2th)/(1+A) ・・・(9)
上式(9)において、閾値電圧V1th,V2thを0とし、Aを1とすると、上式(6)が導き出される。
<7.1 双安定回路の構成>
図37は、本発明の第7の実施形態における双安定回路の構成を示す回路図である。本実施形態においては、双安定回路には、図1に示した第1の実施形態における構成要素に加えて、薄膜トランジスタM8が設けられている。この薄膜トランジスタM8によって、第2の第2ノードターンオン用スイッチング素子が実現されている。薄膜トランジスタM8については、ゲート端子およびドレイン端子は各双安定回路を初期化するためのクリア信号CLRを受け取るための入力端子45に接続され、ソース端子は第2ノードN2に接続されている。なお、入力端子45によって、第3入力ノードが実現されている。薄膜トランジスタM8は、クリア信号CLRがハイレベルのときに第2ノードN2の電位をハイレベルに向けて変化させるよう機能する。この構成が採用される場合、各双安定回路にクリア信号CLRが与えられるよう、シフトレジスタ415は図38に示すように構成される。なお、クリア信号CLRは、図39に示すように、装置の電源投入後の期間のうちゲートスタートパルス信号GSPの最初のパルスが発生する前の一部の期間についてのみハイレベルとされ、それ以外の期間にはローレベルとされる。また、図39ではクリア信号CLRの変化タイミングと第1クロックCKの変化タイミングとが同期しているが、両者は同期していなくても良い。
<7.2.1 第1の変形例>
図42は、上記第7の実施形態の第1の変形例における双安定回路の構成を示す回路図である。本変形例においては、図37に示した第7の実施形態における構成要素に加えて、薄膜トランジスタM12が設けられている。この薄膜トランジスタM12によって、第2ノードレベル低下用スイッチング素子が実現されている。薄膜トランジスタM12については、ゲート端子はローレベルの直流電源電位VSS用の入力端子に接続され、ドレイン端子は第2ノードN2に接続され、ソース端子は第2ノードN2の電位をVSS電位よりも低い電位にまで低下させるためのリフレッシュ信号RFRを受け取るための入力端子46に接続されている。なお、入力端子46によって、第4入力ノードが実現されている。
図44は、上記第7の実施形態の第2の変形例における双安定回路の構成を示す回路図である。本変形例においては、上記第1の変形例と同様、図37に示した第7の実施形態における構成要素に加えて、薄膜トランジスタM12が設けられている。ところで、上記第1の変形例においては、薄膜トランジスタM8のゲート端子およびドレイン端子にはクリア信号CLRが与えられ、薄膜トランジスタM12のソース端子にはリフレッシュ信号RFRが与えられるよう、双安定回路は構成されていた。これに対して、本変形例においては、薄膜トランジスタM8のゲート端子,ドレイン端子,および薄膜トランジスタM12のソース端子にクリア信号CLRが与えられるよう、双安定回路は構成されている。
上記各実施形態では、キャパシタCAP2については、一端は第2ノードN2に接続され、他端は入力端子41に接続されていた。しかしながら、キャパシタCAP2の他端の接続先は、入力端子41以外であっても良い。これについて、参考例として以下に説明する。
図46は、第1の参考例における双安定回路の構成を示す回路図である。本参考例においては、キャパシタCAP2の他端は、出力端子48に接続されている。以下、図46および図47を参照しつつ、本参考例における双安定回路の動作について説明する。
図49は、第2の参考例における双安定回路の構成を示す回路図である。本参考例においては、キャパシタCAP2の他端は、第1ノードN1に接続されている。以下、図49および図50を参照しつつ、本参考例における双安定回路の動作について説明する。
上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機EL(Electro Luminescence)等の他の表示装置にも本発明を適用することができる。
41〜46…(双安定回路の)入力端子
48,49…(双安定回路の)出力端子
300…ソースドライバ(映像信号線駆動回路)
400…ゲートドライバ(走査信号線駆動回路)
410〜415…シフトレジスタ
600…表示部
CAP1,CAP2…キャパシタ(容量素子)
M1〜M12…薄膜トランジスタ
N1,N2…第1ノード,第2ノード
GL1〜GLi…ゲートバスライン
SL1〜SLj…ソースバスライン
GCK1,GCK2…第1ゲートクロック信号,第2ゲートクロック信号
CK,CKB…第1クロック,第2クロック
S…セット信号
R…リセット信号
Q…状態信号
Z…他段制御信号
GOUT…走査信号
VDD…ハイレベルの直流電源電位
VSS…ローレベルの直流電源電位
Claims (21)
- 表示部に配設された複数の走査信号線を駆動する、表示装置の走査信号線駆動回路であって、
互いに直列に接続された複数の双安定回路を含み、外部から入力されオンレベルとオフレベルとを周期的に繰り返す複数のクロック信号に基づいて前記複数の双安定回路の出力信号が順次にアクティブとなるシフトレジスタを備え、
各双安定回路は、
当該各双安定回路よりも前の段の双安定回路の出力信号をセット信号として受け取るための第1入力ノードと、
当該各双安定回路よりも後の段の双安定回路の出力信号をリセット信号として受け取るための第2入力ノードと、
当該各双安定回路の出力信号を前記走査信号線を駆動する走査信号として出力するための、前記走査信号線に接続された第1出力ノードと、
前記複数のクロック信号の1つが第2電極に与えられ、前記第1出力ノードに第3電極が接続された第1の出力制御用スイッチング素子と、
前記セット信号に基づいて、前記第1の出力制御用スイッチング素子の第1電極に接続された第1ノードのレベルをオンレベルに向けて変化させるための第1ノードターンオン用スイッチング素子と、
前記第1ノードに第2電極が接続され前記第1ノードのレベルをオフレベルに向けて変化させるための第1の第1ノードターンオフ用スイッチング素子と、
前記第1出力ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記第1出力ノードのレベルをオフレベルに向けて変化させるための第1の第1出力ノードターンオフ用スイッチング素子と、
前記リセット信号に基づいて、前記第1の第1ノードターンオフ用スイッチング素子の第1電極および前記第1の第1出力ノードターンオフ用スイッチング素子の第1電極に接続された第2ノードのレベルをオンレベルに向けて変化させるための第1の第2ノードターンオン用スイッチング素子と、
前記第1入力ノードに第1電極が接続され、前記第2ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記セット信号に基づいて前記第2ノードのレベルをオフレベルに向けて変化させるための第1の第2ノードターンオフ用スイッチング素子と、
前記第2ノードに一端が接続され、前記第1入力ノードに他端が接続された、容量素子と
を有し、
前記第1の出力制御用スイッチング素子,前記第1ノードターンオン用スイッチング素子,前記第1の第1ノードターンオフ用スイッチング素子,前記第1の第1出力ノードターンオフ用スイッチング素子,前記第1の第2ノードターンオン用スイッチング素子,および前記第1の第2ノードターンオフ用スイッチング素子はそれぞれ第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、
前記容量素子の容量値をC2とし、前記第1の第2ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC3とし、前記第1の第1ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC5とし、前記第1の第1出力ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC6としたとき、下記の式を満たすことを特徴とする、走査信号線駆動回路。
C2≧C5+C6−C3 - 各双安定回路において、前記第1ノードがオフレベルで維持されるべき期間には、前記第2ノードの電位はオンレベルの直流電源電位で維持されることを特徴とする、請求項1に記載の走査信号線駆動回路。
- 前記第1の第2ノードターンオフ用スイッチング素子は、第1電極としてのゲート電極,第2電極としてのドレイン電極,および第3電極としてのソース電極からなる薄膜トランジスタであって、
前記容量素子は、前記薄膜トランジスタのゲート電極とドレイン電極との間に形成されていることを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路は、前記第1の第1ノードターンオフ用スイッチング素子を備え、
前記第1の第1ノードターンオフ用スイッチング素子の第3電極は、前記第1出力ノードに接続されていることを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路は、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、前記第1出力ノードに第1電極が接続され、前記第2ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられる第2の第2ノードターンオフ用スイッチング素子を更に有することを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路は、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、前記第2入力ノードに第1電極が接続され、前記第1出力ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられる第2の第1出力ノードターンオフ用スイッチング素子を更に有することを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路は、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、前記第2入力ノードに第1電極が接続され、前記第1ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられる第2の第1ノードターンオフ用スイッチング素子を更に有することを特徴とする、請求項1に記載の走査信号線駆動回路。 - 前記第1ノードターンオン用スイッチング素子は、マルチチャネル構造を有する薄膜トランジスタであることを特徴とする、請求項1に記載の走査信号線駆動回路。
- 各双安定回路は、前記第1の第1ノードターンオフ用スイッチング素子を備え、
前記第1の第1ノードターンオフ用スイッチング素子は、マルチチャネル構造を有する薄膜トランジスタであることを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路は、
当該各双安定回路の出力信号を当該各双安定回路以外の双安定回路の動作を制御する他段制御信号として出力するための第2出力ノードと、
第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、第1電極が前記第1ノードに接続され、第2電極が前記第1の出力制御用スイッチング素子の第2電極に接続され、第3電極が前記第2出力ノードに接続された第2の出力制御用スイッチング素子と
を有し、
各双安定回路から出力される前記他段制御信号は、当該各双安定回路よりも前の段の双安定回路に前記リセット信号として与えられることを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路から出力される前記他段制御信号は、更に、当該各双安定回路よりも後の段の双安定回路に前記セット信号として与えられることを特徴とする、請求項10に記載の走査信号線駆動回路。
- 前記複数のクロック信号は、2相のクロック信号であって、
前記第1の第2ノードターンオン用スイッチング素子の第2電極には、前記2相のクロック信号のうち前記第1の出力制御用スイッチング素子の第2電極に与えられる信号とは異なる信号が与えられることを特徴とする、請求項10に記載の走査信号線駆動回路。 - 前記第1の出力制御用スイッチング素子の第2電極には、前記複数のクロック信号の1つに代えて直流電源電位が与えられることを特徴とする、請求項10に記載の走査信号線駆動回路。
- 前記複数のクロック信号の振幅電圧をVCKとし、前記複数のクロック信号のオフレベル側の電位を基準として前記走査信号線が駆動される時の前記走査信号の電圧をVGHとしたとき、下記の式を満たすことを特徴とする、請求項13に記載の走査信号線駆動回路。
VGH≧VCK≧VGH/2 - 各双安定回路は、
外部から送られる信号をクリア信号として受け取るための第3入力ノードと、
前記クリア信号に基づいて、前記第2ノードのレベルをオンレベルに向けて変化させるための第2の第2ノードターンオン用スイッチング素子と
を更に有することを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路は、
外部から送られる信号をリフレッシュ信号として受け取るための第4入力ノードと、
前記リフレッシュ信号に基づいて、前記第2ノードのレベルをオフレベルよりも低いレベルに向けて変化させるための第2ノードレベル低下用スイッチング素子と
を更に有することを特徴とする、請求項15に記載の走査信号線駆動回路。 - 各双安定回路は、
外部から送られる信号をクリア信号として受け取るための第3入力ノードと、
前記クリア信号に基づいて、前記第2ノードのレベルをオンレベルに向けて変化させるための第2の第2ノードターンオン用スイッチング素子と、
前記クリア信号に基づいて、前記第2ノードのレベルをオフレベルよりも低いレベルに向けて変化させるための第2ノードレベル低下用スイッチング素子と
を更に有することを特徴とする、請求項1に記載の走査信号線駆動回路。 - 各双安定回路に含まれるスイッチング素子は、すべてが同一チャネルの薄膜トランジスタであることを特徴とする、請求項1に記載の走査信号線駆動回路。
- 各双安定回路に含まれるスイッチング素子は、半導体層が酸化インジウムガリウム亜鉛(IGZO)からなる薄膜トランジスタであることを特徴とする、請求項1に記載の走査信号線駆動回路。
- 前記表示部を含み、請求項1に記載の走査信号線駆動回路を備えていることを特徴とする、表示装置。
- 第1の状態と第2の状態とを有し互いに直列に接続された複数の双安定回路からなるシフトレジスタであって、外部から入力されオンレベルとオフレベルとを周期的に繰り返す複数のクロック信号に基づいて前記複数の双安定回路の出力信号が順次にアクティブとなるシフトレジスタを備えた走査信号線駆動回路によって、表示部に配設された複数の走査信号線を駆動する方法であって、
各双安定回路について、
前記第2の状態から前記第1の状態に変化させるための予備状態にする第1の駆動ステップと、
前記予備状態から前記第1の状態に変化させる第2の駆動ステップと、
前記第1の状態から前記第2の状態に変化させる第3の駆動ステップと
を含み、
各双安定回路は、
当該各双安定回路よりも前の段の双安定回路の出力信号をセット信号として受け取るための第1入力ノードと、
当該各双安定回路よりも後の段の双安定回路の出力信号をリセット信号として受け取るための第2入力ノードと、
当該各双安定回路の出力信号を前記走査信号線を駆動する走査信号として出力するための、前記走査信号線に接続された第1出力ノードと、
前記複数のクロック信号の1つが第2電極に与えられ、前記第1出力ノードに第3電極が接続された第1の出力制御用スイッチング素子と、
前記セット信号に基づいて、前記第1の出力制御用スイッチング素子の第1電極に接続された第1ノードのレベルをオンレベルに向けて変化させるための第1ノードターンオン用スイッチング素子と、
前記第1ノードに第2電極が接続され前記第1ノードのレベルをオフレベルに向けて変化させるための第1の第1ノードターンオフ用スイッチング素子と、
前記第1出力ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記第1出力ノードのレベルをオフレベルに向けて変化させるための第1の第1出力ノードターンオフ用スイッチング素子と、
前記リセット信号に基づいて、前記第1の第1ノードターンオフ用スイッチング素子の第1電極および前記第1の第1出力ノードターンオフ用スイッチング素子の第1電極に接続された第2ノードのレベルをオンレベルに向けて変化させるための第1の第2ノードターンオン用スイッチング素子と、
前記第1入力ノードに第1電極が接続され、前記第2ノードに第2電極が接続され、第3電極にオフレベルの電位が与えられ、前記セット信号に基づいて前記第2ノードのレベルをオフレベルに向けて変化させるための第1の第2ノードターンオフ用スイッチング素子と、
前記第2ノードに一端が接続され、前記第1入力ノードに他端が接続された、容量素子と
を有し、
前記第1の出力制御用スイッチング素子,前記第1ノードターンオン用スイッチング素子,前記第1の第1ノードターンオフ用スイッチング素子,前記第1の第1出力ノードターンオフ用スイッチング素子,前記第1の第2ノードターンオン用スイッチング素子,および前記第1の第2ノードターンオフ用スイッチング素子はそれぞれ第1電極,第2電極,および第3電極を有し第1電極に印加される信号によって第2電極−第3電極間の導通/非導通が制御されるスイッチング素子であって、
各双安定回路について、
前記第1の駆動ステップでは、前記セット信号が前記第2のレベルから前記第1のレベルに変化することによって前記第1ノードターンオン用スイッチング素子がオン状態となり、
前記第2の駆動ステップでは、前記セット信号が前記第1のレベルから前記第2のレベルに変化することによって前記第1ノードターンオン用スイッチング素子がオフ状態となるとともに、前記複数のクロック信号のうち前記第1の出力制御用スイッチング素子の第2電極に与えられる信号が前記第2のレベルから前記第1のレベルに変化することによって前記第1ノードのレベルが変化し、
前記第3の駆動ステップでは、前記リセット信号が前記第2のレベルから前記第1のレベルに変化することによって前記第1の第2ノードターンオフ用スイッチング素子がオン状態となり、
前記容量素子の容量値をC2とし、前記第1の第2ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC3とし、前記第1の第1ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC5とし、前記第1の第1出力ノードターンオフ用スイッチング素子についての第1電極−第2電極間の寄生容量の容量値をC6としたとき、下記の式を満たすことを特徴とする、駆動方法。
C2≧C5+C6−C3
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012505439A JP5165153B2 (ja) | 2010-03-15 | 2010-10-14 | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057179 | 2010-03-15 | ||
JP2010057179 | 2010-03-15 | ||
JP2012505439A JP5165153B2 (ja) | 2010-03-15 | 2010-10-14 | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 |
PCT/JP2010/068018 WO2011114562A1 (ja) | 2010-03-15 | 2010-10-14 | 走査信号線駆動回路およびそれを備えた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5165153B2 true JP5165153B2 (ja) | 2013-03-21 |
JPWO2011114562A1 JPWO2011114562A1 (ja) | 2013-06-27 |
Family
ID=44648681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012505439A Expired - Fee Related JP5165153B2 (ja) | 2010-03-15 | 2010-10-14 | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8565369B2 (ja) |
EP (1) | EP2549465A4 (ja) |
JP (1) | JP5165153B2 (ja) |
KR (1) | KR101254473B1 (ja) |
CN (1) | CN102792363B (ja) |
WO (1) | WO2011114562A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5245292B2 (ja) * | 2007-05-30 | 2013-07-24 | カシオ計算機株式会社 | シフトレジスタ回路及び表示装置 |
WO2011036911A1 (ja) * | 2009-09-25 | 2011-03-31 | シャープ株式会社 | 液晶表示装置 |
KR101626054B1 (ko) * | 2009-10-19 | 2016-06-01 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
WO2011162057A1 (ja) * | 2010-06-25 | 2011-12-29 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
JP2014157638A (ja) * | 2011-06-10 | 2014-08-28 | Sharp Corp | シフトレジスタおよびそれを備えた表示装置 |
CN103988252B (zh) * | 2011-12-15 | 2016-06-22 | 夏普株式会社 | 液晶显示装置及其驱动方法 |
CN102610206B (zh) * | 2012-03-30 | 2013-09-18 | 深圳市华星光电技术有限公司 | 显示器的闸极驱动电路 |
US9742378B2 (en) * | 2012-06-29 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Pulse output circuit and semiconductor device |
US9171842B2 (en) * | 2012-07-30 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Sequential circuit and semiconductor device |
TWI511459B (zh) * | 2012-10-11 | 2015-12-01 | Au Optronics Corp | 可防止漏電之閘極驅動電路 |
KR20150081872A (ko) | 2014-01-07 | 2015-07-15 | 삼성디스플레이 주식회사 | 표시 장치 |
US10199006B2 (en) * | 2014-04-24 | 2019-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display module, and electronic device |
JP6521794B2 (ja) | 2014-09-03 | 2019-05-29 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
CN104483771B (zh) | 2014-10-28 | 2018-02-06 | 上海中航光电子有限公司 | 一种tft阵列基板、显示面板及显示装置 |
CN104537970B (zh) | 2014-11-27 | 2017-03-15 | 上海天马微电子有限公司 | 栅极驱动单元、栅极驱动电路及驱动方法、显示装置 |
US20160365042A1 (en) * | 2015-06-15 | 2016-12-15 | Apple Inc. | Display Driver Circuitry With Gate Line and Data Line Delay Compensation |
CN105185339B (zh) * | 2015-10-08 | 2017-12-29 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅线驱动装置以及驱动方法 |
KR102511947B1 (ko) * | 2016-06-17 | 2023-03-21 | 삼성디스플레이 주식회사 | 스테이지 및 이를 이용한 유기전계발광 표시장치 |
CN108630155B (zh) * | 2017-03-24 | 2019-12-31 | 合肥鑫晟光电科技有限公司 | 复位电路、移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
CN106991979B (zh) * | 2017-05-25 | 2019-06-07 | 上海天马微电子有限公司 | 一种电子纸及显示装置 |
JP2019091516A (ja) * | 2017-11-15 | 2019-06-13 | シャープ株式会社 | シフトレジスタおよびそれを備えた表示装置 |
JP2019191327A (ja) | 2018-04-24 | 2019-10-31 | シャープ株式会社 | 表示装置およびその駆動方法 |
KR102633064B1 (ko) | 2018-11-12 | 2024-02-06 | 삼성디스플레이 주식회사 | 스테이지 및 이를 포함하는 발광 제어 구동부 |
US11348506B1 (en) * | 2020-12-01 | 2022-05-31 | Lg Display Co., Ltd. | Gate circuit and display device |
CN114203103B (zh) * | 2021-12-20 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 发光电路、背光模组以及显示面板 |
JP2023096258A (ja) * | 2021-12-27 | 2023-07-07 | シャープディスプレイテクノロジー株式会社 | シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263027A (ja) * | 1995-03-06 | 1996-10-11 | Thomson Multimedia Sa | シフトレジスタ |
JP2005149624A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | シフトレジスタ回路および表示装置 |
JP2009252269A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | シフトレジスタ回路、表示パネル及び電子機器 |
JP2009301698A (ja) * | 2008-06-10 | 2009-12-24 | Beijing Boe Optoelectronics Technology Co Ltd | シフトレジスター及びそのゲート駆動器 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3777894B2 (ja) | 1999-08-06 | 2006-05-24 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
JP4310939B2 (ja) | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
JP4044020B2 (ja) * | 2003-06-10 | 2008-02-06 | シャープ株式会社 | 双方向シフトレジスタ、および、それを備えた表示装置 |
JP4189585B2 (ja) * | 2003-09-17 | 2008-12-03 | カシオ計算機株式会社 | シフトレジスタ回路及び電子装置 |
KR101056375B1 (ko) | 2004-10-01 | 2011-08-11 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널 |
JP2006106394A (ja) | 2004-10-06 | 2006-04-20 | Alps Electric Co Ltd | 液晶駆動回路および液晶表示装置 |
JP2006127630A (ja) | 2004-10-28 | 2006-05-18 | Alps Electric Co Ltd | シフトレジスタ及び液晶ドライバ |
TWI386904B (zh) * | 2008-05-12 | 2013-02-21 | Chimei Innolux Corp | 平面顯示器 |
WO2010150574A1 (ja) * | 2009-06-25 | 2010-12-29 | シャープ株式会社 | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 |
BR112012011605A2 (pt) * | 2009-11-04 | 2016-06-28 | Sharp Kk | registrador de deslocamento, circuito de transmissão de linha de sinal de varredura fornecido com o mesmo, e dispositivo de exibição |
US8054935B2 (en) * | 2009-11-13 | 2011-11-08 | Au Optronics Corporation | Shift register with low power consumption |
WO2011080936A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | シフトレジスタ |
JP5457826B2 (ja) * | 2009-12-28 | 2014-04-02 | 株式会社ジャパンディスプレイ | レベルシフト回路、信号駆動回路、表示装置および電子機器 |
US8731135B2 (en) * | 2010-01-29 | 2014-05-20 | Sharp Kabushiki Kaisha | Shift register and display device |
WO2011129126A1 (ja) * | 2010-04-12 | 2011-10-20 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
US8982107B2 (en) * | 2010-05-24 | 2015-03-17 | Sharp Kabushiki Kaisha | Scanning signal line drive circuit and display device provided with same |
WO2011148655A1 (ja) * | 2010-05-24 | 2011-12-01 | シャープ株式会社 | シフトレジスタ |
WO2012008186A1 (ja) * | 2010-07-13 | 2012-01-19 | シャープ株式会社 | シフトレジスタおよびこれを備えた表示装置 |
-
2010
- 2010-10-14 WO PCT/JP2010/068018 patent/WO2011114562A1/ja active Application Filing
- 2010-10-14 JP JP2012505439A patent/JP5165153B2/ja not_active Expired - Fee Related
- 2010-10-14 US US13/580,466 patent/US8565369B2/en active Active
- 2010-10-14 CN CN201080065293.1A patent/CN102792363B/zh active Active
- 2010-10-14 EP EP10847969.2A patent/EP2549465A4/en not_active Withdrawn
- 2010-10-14 KR KR1020127026527A patent/KR101254473B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263027A (ja) * | 1995-03-06 | 1996-10-11 | Thomson Multimedia Sa | シフトレジスタ |
JP2005149624A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | シフトレジスタ回路および表示装置 |
JP2009252269A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | シフトレジスタ回路、表示パネル及び電子機器 |
JP2009301698A (ja) * | 2008-06-10 | 2009-12-24 | Beijing Boe Optoelectronics Technology Co Ltd | シフトレジスター及びそのゲート駆動器 |
Also Published As
Publication number | Publication date |
---|---|
EP2549465A4 (en) | 2013-08-21 |
WO2011114562A1 (ja) | 2011-09-22 |
EP2549465A1 (en) | 2013-01-23 |
KR101254473B1 (ko) | 2013-04-12 |
US20120320008A1 (en) | 2012-12-20 |
CN102792363B (zh) | 2014-01-29 |
US8565369B2 (en) | 2013-10-22 |
KR20130006657A (ko) | 2013-01-17 |
JPWO2011114562A1 (ja) | 2013-06-27 |
CN102792363A (zh) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165153B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 | |
JP5372268B2 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
JP5535374B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
JP5442103B2 (ja) | 表示装置 | |
JP5318117B2 (ja) | 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法 | |
JP6033225B2 (ja) | 表示装置および走査信号線の駆動方法 | |
TWI529682B (zh) | A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line | |
WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
WO2011148658A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
WO2011114569A1 (ja) | シフトレジスタ、走査信号線駆動回路、および表示装置 | |
JP5972267B2 (ja) | 液晶表示装置および補助容量線の駆動方法 | |
JP2010250030A (ja) | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 | |
US10276119B2 (en) | Shift register and display device provided therewith | |
JP6076253B2 (ja) | 表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5165153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |