JP6076253B2 - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP6076253B2 JP6076253B2 JP2013526831A JP2013526831A JP6076253B2 JP 6076253 B2 JP6076253 B2 JP 6076253B2 JP 2013526831 A JP2013526831 A JP 2013526831A JP 2013526831 A JP2013526831 A JP 2013526831A JP 6076253 B2 JP6076253 B2 JP 6076253B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- period
- scanning
- source
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
複数の映像信号線と、該複数の映像信号線と交差する複数の走査信号線を含み、複数の原色に基づくカラー画像を表示するための表示部と、
前記表示部と一体的に形成され、前記複数の映像信号線を駆動するための映像信号線駆動回路と、
前記映像信号線駆動回路に、オンレベルとオフレベルとを周期的に繰り返すクロック信号、および前記複数の原色にそれぞれ対応する所定数の映像信号を与える表示制御回路と、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路とを備え、
前記映像信号線駆動回路は、
前記クロック信号に基づいて複数の出力信号を順次にオンレベルにするシフトレジスタと、
前記複数の原色にそれぞれ対応する所定数の映像信号線を含む映像信号線群を1組として前記複数の映像信号線を組み分けすることにより得られる複数組の映像信号線群にそれぞれ対応し前記複数の出力信号がそれぞれ与えられる複数のサンプリングブロックとを含み、
各サンプリングブロックが、該サンプリングブロックの受け取る前記出力信号に基づいて、前記所定数の映像信号のそれぞれを、該サンプリングブロックに対応する組における前記所定数の映像信号線のうち同一の原色に対応する映像信号線に与え、
前記休止期間が前記走査期間よりも長く、
前記走査期間における前記クロック信号の周波数よりも、前記休止期間における該クロック信号の周波数が低いことを特徴とする。
前記休止期間における前記クロック信号の振幅が、前記走査期間における該クロック信号の振幅よりも小さいことを特徴とする。
各サンプリングブロックは、前記複数の原色にそれぞれ対応する所定数のスイッチング素子を有し、
各サンプリングブロックにおける前記所定数のスイッチング素子のそれぞれは、該サンプリングブロックの受け取る前記出力信号を制御端子に与えられ、前記所定数の映像信号のうち同一の原色に対応する映像信号を第1導通端子に与えられ、該サンプリングブロックに対応する組における前記所定数の映像信号線のうち同一の原色に対応する映像信号線を第2導通端子に接続されていることを特徴とする。
前記表示制御回路は、前記複数の原色にそれぞれ対応する所定数の映像信号を1組とする2以上の組の映像信号群を前記映像信号線駆動回路に与え、
各サンプリングブロックは、前記複数の原色にそれぞれ対応する所定数のスイッチング素子を1組として、前記2以上の組の映像信号群にそれぞれ対応する2以上の組のスイッチング素子群を含み、
各組の映像信号線群は、前記複数の原色にそれぞれ対応する所定数の映像信号線を1つのサブグループとして、対応するサンプリングブロックに含まれる前記2以上の組のスイッチング素子群にそれぞれ対応する2以上のサブグループの映像信号線群からなり、
各サンプリングブロックにおける各組のスイッチング素子群を構成する各スイッチング素子は、該サンプリングブロックの受け取る前記出力信号を制御端子に与えられ、該組のスイッチング素子群に対応する組の映像信号群における同一の原色に対応する映像信号を第1導通端子に与えられ、該サンプリングブロックに対応する組の映像信号線群のうち該組のスイッチング素子群に対応するサブグループの映像信号線群における同一の原色に対応する映像信号線を第2導通端子に接続されていることを特徴とする。
前記映像信号線駆動回路は、
前記表示部に対して一方に位置する第1映像信号線駆動回路と、
前記表示部に対して他方に位置する第2映像信号線駆動回路とにより構成されることを特徴とする。
前記映像信号線駆動回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
前記映像信号線駆動回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように前記複数の走査信号線を駆動するステップと、
各サンプリングブロックの受け取る前記出力信号に基づいて、前記所定数の映像信号のそれぞれを、該サンプリングブロックに対応する組における前記所定数の映像信号線のうち同一の原色に対応する映像信号線に与えるステップと、
前記走査期間における前記クロック信号の周波数よりも、前記休止期間における該クロック信号の周波数を低くするステップとを備え、
前記休止期間が前記走査期間よりも長いことを特徴とする。
前記休止期間における前記クロック信号の振幅が、前記走査期間における該クロック信号の振幅よりも小さいことを特徴とする。
<1.1 全体構成および動作>
図1は、本発明の第1の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、電源100とDC/DCコンバータ110と表示制御回路200とソースドライバ(映像信号線駆動回路)300とゲートドライバ(走査信号線駆動回路)400と共通電極駆動回路500と表示部600とを備えている。
図2は、本実施形態におけるソースドライバ300の構成を示すブロック図である。図2に示すように、このソースドライバ300は、シフトレジスタ310およびサンプリング回路320により構成されている。
図3は、本実施形態におけるシフトレジスタ310の構成を示すブロック図である。このシフトレジスタ310は、k個の双安定回路30(1)〜30(k)と、1個のダミー用双安定回路30(k+1)により構成されている。なお、以下の説明では、x段目(x=1〜k+1)の双安定回路のことを、単に「x段目」ということがある。また、k+1段目を「ダミー段」ということがある。各双安定回路は、各時点において2つの状態(第1の状態および第2の状態)のうちのいずれか一方の状態となっていて当該状態を示す信号(以下「状態信号」という。)を出力する。本実施形態では、双安定回路が第1の状態となっていれば、当該双安定回路からはハイレベル(オンレベル)電位の状態信号が出力され、双安定回路が第2の状態となっていれば、当該双安定回路からはローレベル(オフレベル)電位の状態信号が出力される。この状態信号は、上述の選択信号に相当する。すなわち、双安定回路30(1)〜30(k)の状態信号はそれぞれ、選択信号SEL(1)〜SEL(k)に相当する。
図5は、本実施形態における各双安定回路の構成を示す回路図である。図5に示すように、この双安定回路は、4個の薄膜トランジスタ(スイッチング素子)M1〜M4、コンデンサC1、4個の入力端子31〜34、ローレベルの直流電源電位Vss用の入力端子、および出力端子39により構成されている。ここで、第1クロック信号CK1を受け取る入力端子には符号31を付し、第2クロック信号CK2を受け取る入力端子には符号32を付し、セット信号Sを受け取る入力端子には符号33を付し、リセット信号Rを受け取る入力端子には符号34を付している。また、状態信号Zを出力する出力端子には符号39を付している。なお、シフトレジスタ310の双安定回路としては、本実施形態における双安定回路の構成に限定されるものではなく、種々の構成の双安定回路を採用することができる。
図7は、本実施形態におけるサンプリング回路320の構成を説明するための回路図である。図7に示すように、このサンプリング回路320は、k個のサンプリングブロック40(1)〜40(k)により構成されている。表示部600には上述のようにm行×n列の画素マトリクスが形成されており、これらの画素マトリクスの各列と3対1で対応するように上記サンプリングブロックが設けられている。
本実施形態では、上述のように1フレーム期間が走査期間T1と、当該走査期間T1の後に設けられた休止期間T2とからなっている。ここで、本実施形態に係る液晶表示装置の動作を、走査期間T1における動作と休止期間T2における動作とに分けて説明する。
図8は、本実施形態に係る液晶表示装置の走査期間T1における動作を説明するための信号波形図である。図8に示すように、走査期間T1では走査信号GS(1)〜GS(m)がゲートクロック信号GCKに基づいて順次に選択状態になる。各選択期間では、ブロック単位(ソース組単位)でソースラインに映像信号が順次に与えられる。図8では、第1走査選択期間における、ソースドライバ300の駆動に関する各種信号波形を示している。なお、第1走査選択期間以外の走査選択期間での動作についても同様であるので、その説明を省略する。
図9は、本実施形態に係る液晶表示装置の休止期間T2における動作を説明するための信号波形図である。図9に示すように、休止期間T2では、m本のゲートラインGL1〜GLm(走査信号GS(1)〜GS(m))のいずれもがローレベル電位になっている。実施形態および後述の各実施形態では、休止期間T2が走査期間T1よりも長く設けられている。ただし、本発明はこれに限定されるものではなく、休止期間T2が走査期間T1よりも短くても良い。図9では、休止期間T2における最初の、X回分の1走査選択期間(1水平走査期間)の長さに相当する期間(以下「X水平走査期間」という)でのソースドライバ300の駆動に関する各種信号波形を示している。ここで、Xは例えば2以上の整数であるが、本発明はこれに限定されるものではない。なお、他のX水平走査期間での動作についても同様であるので、その説明を省略する。
上記従来のソースドライバモノリシック型の液晶表示装置において特許文献2に記載の駆動方法を単純に用いる場合、休止期間T2においてソースラインを所定電位(Vcom電位)に固定するために、休止期間T2においてサンプリング回路320内の各薄膜トランジスタをオフ状態に維持するか、または、休止期間T2において当該薄膜トランジスタをオン状態維持すると共に各映像信号をVcom電位にすることが考えられる。
本実施形態におけるサンプリング回路320内の各薄膜トランジスタの半導体層には、例えば、a−Siまたは酸化物半導体等を用いることができる。なお、酸化物半導体としては、典型的には、インジウム、ガリウム、亜鉛、および酸素を主成分とする酸化物半導体であるInGaZnOx(以下、「IGZO」という)が用いられるが本発明はこれに限定されるものではない。例えば、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも1つを含む酸化物半導体であれば良い。
本実施形態によれば、点順次駆動方式のソースドライバモノリシック型の液晶表示装置において、1フレーム期間内で走査期間T1の後に休止期間T2が設けられる。休止期間周波数fck2が走査期間周波数fck1よりも低いので、ソースドライバ300の1フレーム期間全体の駆動周波数が低減される。このため、ソースドライバ300の駆動に要する消費電力が低減される。また、ソースドライバ300がモノリシック化されて形成されているので、液晶表示パネル700の額縁面積が縮小されると共に、ソースドライバ300のコストが低減される。
<2.1 休止期間の動作>
図12は、本発明の第2の実施形態における液晶表示装置の休止期間T2での動作を説明するための信号波形図である。なお、本実施形態は、休止期間の動作を除き上記第1の実施形態と同様であるので、当該同様の部分についての説明を省略する。本実施形態における休止期間振幅Vck2は走査期間振幅Vck1よりも小さい。なお、休止期間T2においてサンプリング回路320内の各薄膜トランジスタを確実にオン状態にするためには、この薄膜トランジスタのしきい値電圧よりも大きい必要がある。すなわち、本実施形態における休止期間振幅Vckは、走査期間振幅Vck2よりも小さく且つサンプリング回路320内の各薄膜トランジスタのしきい値電圧よりも大きい。
本実施形態によれば、休止期間T2における第1ソースクロック信号SCK1および第2ソースクロック信号SCK2のそれぞれの振幅である休止期間振幅Vck2が、走査期間T1における第1ソースクロック信号SCK1および第2ソースクロック信号SCK2のそれぞれの振幅である走査期間振幅Vck1よりも小さい。このため、さらなる低消費電力化を図ることができる。また、休止期間T2にR用薄膜トランジスタ、G用薄膜トランジスタ、およびB用薄膜トランジスタに掛かるゲートバイアスストレスがさらに低減されるので、これらのR用薄膜トランジスタ、G用薄膜トランジスタ、およびB用薄膜トランジスタのさらなる高信頼性化を図ることができる。
<3.1 サンプリング回路の構成>
図13は、本発明の第3の実施形態におけるサンプリング回路320の構成を説明するための回路図である。なお、本実施形態は、サンプリング回路320の構成および液晶表示装置の詳細な動作を除き上記第1の実施形態と同様であるので、当該同様の部分についての説明を省略する。本実施形態では、サンプリングブロック40(1)〜40(k)とソースラインSL1〜SLnとの関係が上記第1の実施形態と異なり、画素マトリクスの各列と24対1で対応するようにサンプリングブロックが設けられている。
<3.2.1 走査期間の動作>
図14は、本実施形態に係る液晶表示装置の走査期間T1における動作を説明するための信号波形図である。ここで、本実施形態において上記第1の実施形態との共通部分については適宜説明を省略する。図14では、第1走査選択期間における、ソースドライバ300の駆動に関する各種信号波形を示している。なお、第1走査選択期間以外の走査選択期間での動作についても同様であるので、その説明を省略する。
図15は、本実施形態に係る液晶表示装置の休止期間T2における動作を説明するための信号波形図である。図15に示すように、この休止期間T2では第xR用Vidrx、第xG用Vidgx、および第xB用VidbxがVcom電位になっている。なお、Vcom電位に限らず、他の固定電位となっていても良い。
本実施形態によれば、上記第1の実施形態によりも映像信号を一度に書き込める画素形成部数が増加する。このため、上記第1の実施形態よりも走査期間T1を短くすることにより十分な休止期間T2を確保することができるか、または、上記第1の実施形態と同じ長さ走査期間T1を設けることにより各画素形成部に対する映像信号の書き込み時間を十分に確保することができる。また、サンプリングブロックの数を削減することにより、シフトレジスタ310の段数を削減することができる。
<4.1 ソースドライバの構成>
図16は、本発明の第4の実施形態におけるソースドライバ300の構成を説明するための回路図である。本実施形態はソースドライバ300の構成を除く上記第1の実施形態と同様であるので、当該同様の部分についての説明を省略する。図16に示すように、本実施形態におけるソースドライバ300は、表示部600の両側(図16における上下)にそれぞれ分れて構成されている。以下では、ソースドライバ300のうち、表示部600の上側に配置されている部分を「第1ソースドライバ」といい、符号300aで表す。また、ソースドライバ300のうち、表示部600の下側に配置されている部分を「第2ソースドライバ」といい、符号300bで表す。
本実施形態によれば、表示部の上側および下側にそれぞれ配置された第1ソースドライバ300aおよび第2ソースドライバ300bのそれぞれの段数が、上記第1の実施形態におけるソースドライバ300の段数の約半分になる。このため、ゲートラインの延びる方向におけるレイアウトピッチが倍に広がる。これにより、例えばより高精細な液晶表示パネルに対応可能となる。
上記各実施形態では、ソースクロック信号SCKの周波数および振幅の制御は表示制御回路200において行われることが望ましいが、ソースドライバ300においてこのような制御が行われる構成としても良い。
41x(j)…薄膜トランジスタ(x=r、g、b)
41x1(j)〜41x8(j)…薄膜トランジスタ(x=r、g、b)
200…表示制御回路
300…ソースドライバ(映像信号線駆動回路)
310…シフトレジスタ
320…サンプリング回路
400…ゲートドライバ(走査信号線駆動回路)
600…表示部
700…液晶表示パネル
SCK1、SCK2…ソースクロック信号
Vidx…映像信号(x=r、g、b)
Vidx1〜Vidx8…映像信号(x=r、g、b)
SLxj…ソースライン(映像信号線)(x=r、g、b)
SLxj_1〜SLxj_8…ソースライン(映像信号線)(x=r、g、b)
SGj…ソースライン組(映像信号線組)
xij…画素形成部(x=r、g、b)
xij_1〜xij_8…画素形成部(x=r、g、b)
T1…走査期間
T2…休止期間
tck1…走査期間周期
tck2…休止期間周期
fck1…走査期間周波数
fck2…休止期間周波数
Vck1…走査期間振幅
Vck2…休止期間振幅
Vss…ローレベルの直流電源電位
Vdd…ハイレベルの直流電源電位
Claims (9)
- 複数の映像信号線と、該複数の映像信号線と交差する複数の走査信号線を含み、複数の原色に基づくカラー画像を表示するための表示部と、
前記表示部と一体的に形成され、前記複数の映像信号線を駆動するための映像信号線駆動回路と、
前記映像信号線駆動回路に、オンレベルとオフレベルとを周期的に繰り返すクロック信号、および前記複数の原色にそれぞれ対応する所定数の映像信号を与える表示制御回路と、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路とを備え、
前記映像信号線駆動回路は、
前記クロック信号に基づいて複数の出力信号を順次にオンレベルにするシフトレジスタと、
前記複数の原色にそれぞれ対応する所定数の映像信号線を含む映像信号線群を1組として前記複数の映像信号線を組み分けすることにより得られる複数組の映像信号線群にそれぞれ対応し前記複数の出力信号がそれぞれ与えられる複数のサンプリングブロックとを含み、
各サンプリングブロックが、該サンプリングブロックの受け取る前記出力信号に基づいて、前記所定数の映像信号のそれぞれを、該サンプリングブロックに対応する組における前記所定数の映像信号線のうち同一の原色に対応する映像信号線に与え、
前記休止期間が前記走査期間よりも長く、
前記走査期間における前記クロック信号の周波数よりも、前記休止期間における該クロック信号の周波数が低いことを特徴とする、表示装置。 - 前記休止期間における前記クロック信号の振幅が、前記走査期間における該クロック信号の振幅よりも小さいことを特徴とする、請求項1に記載の表示装置。
- 各サンプリングブロックは、前記複数の原色にそれぞれ対応する所定数のスイッチング素子を有し、
各サンプリングブロックにおける前記所定数のスイッチング素子のそれぞれは、該サンプリングブロックの受け取る前記出力信号を制御端子に与えられ、前記所定数の映像信号のうち同一の原色に対応する映像信号を第1導通端子に与えられ、該サンプリングブロックに対応する組における前記所定数の映像信号線のうち同一の原色に対応する映像信号線を第2導通端子に接続されていることを特徴とする、請求項1に記載の表示装置。 - 前記表示制御回路は、前記複数の原色にそれぞれ対応する所定数の映像信号を1組とする2以上の組の映像信号群を前記映像信号線駆動回路に与え、
各サンプリングブロックは、前記複数の原色にそれぞれ対応する所定数のスイッチング素子を1組として、前記2以上の組の映像信号群にそれぞれ対応する2以上の組のスイッチング素子群を含み、
各組の映像信号線群は、前記複数の原色にそれぞれ対応する所定数の映像信号線を1つのサブグループとして、対応するサンプリングブロックに含まれる前記2以上の組のスイッチング素子群にそれぞれ対応する2以上のサブグループの映像信号線群からなり、
各サンプリングブロックにおける各組のスイッチング素子群を構成する各スイッチング素子は、該サンプリングブロックの受け取る前記出力信号を制御端子に与えられ、該組のスイッチング素子群に対応する組の映像信号群における同一の原色に対応する映像信号を第1導通端子に与えられ、該サンプリングブロックに対応する組の映像信号線群のうち該組のスイッチング素子群に対応するサブグループの映像信号線群における同一の原色に対応する映像信号線を第2導通端子に接続されていることを特徴とする、請求項1に記載の表示装置。 - 前記映像信号線駆動回路は、
前記表示部に対して一方に位置する第1映像信号線駆動回路と、
前記表示部に対して他方に位置する第2映像信号線駆動回路とにより構成されることを特徴とする、請求項1に記載の表示装置。 - 前記映像信号線駆動回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項1から5までのいずれか1項に記載の表示装置。
- 前記映像信号線駆動回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項1から5までのいずれか1項に記載の表示装置。
- 複数の映像信号線および該複数の映像信号線と交差する複数の走査信号線を含み、複数の原色に基づくカラー画像を表示するための表示部と、オンレベルとオフレベルとを周期的に繰り返すクロック信号および前記複数の原色にそれぞれ対応する所定数の映像信号を出力する表示制御回路と、該表示部と一体的に形成され、該クロック信号に基づいて複数の出力信号を順次にオンレベルにするシフトレジスタと前記複数の原色にそれぞれ対応する所定数の映像信号線を含む映像信号線群を1組として前記複数の映像信号線を組み分けすることにより得られる複数組の映像信号線群にそれぞれ対応し該複数の出力信号がそれぞれ与えられる複数のサンプリングブロックとを含む映像信号線駆動回路と、前記複数の走査信号線を駆動するための走査信号線駆動回路とを備える表示装置の駆動方法であって、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように前記複数の走査信号線を駆動するステップと、
各サンプリングブロックの受け取る前記出力信号に基づいて、前記所定数の映像信号のそれぞれを、該サンプリングブロックに対応する組における前記所定数の映像信号線のうち同一の原色に対応する映像信号線に与えるステップと、
前記走査期間における前記クロック信号の周波数よりも、前記休止期間における該クロック信号の周波数を低くするステップとを備え、
前記休止期間が前記走査期間よりも長いことを特徴とする、駆動方法。 - 前記休止期間における前記クロック信号の振幅が、前記走査期間における該クロック信号の振幅よりも小さいことを特徴とする、請求項8に記載の駆動方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169051 | 2011-08-02 | ||
JP2011169051 | 2011-08-02 | ||
PCT/JP2012/068757 WO2013018595A1 (ja) | 2011-08-02 | 2012-07-25 | 表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013018595A1 JPWO2013018595A1 (ja) | 2015-03-05 |
JP6076253B2 true JP6076253B2 (ja) | 2017-02-08 |
Family
ID=47629122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013526831A Expired - Fee Related JP6076253B2 (ja) | 2011-08-02 | 2012-07-25 | 表示装置およびその駆動方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6076253B2 (ja) |
CN (1) | CN103843056B (ja) |
WO (1) | WO2013018595A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017033844A1 (ja) * | 2015-08-27 | 2017-03-02 | シャープ株式会社 | 表示装置およびその電源制御方法 |
US20200020271A1 (en) * | 2018-07-13 | 2020-01-16 | Innolux Corporation | Display device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01174186A (ja) * | 1987-12-28 | 1989-07-10 | Sharp Corp | 液晶駆動回路 |
JP3498570B2 (ja) * | 1998-04-15 | 2004-02-16 | セイコーエプソン株式会社 | 電気光学装置の駆動回路及び駆動方法並びに電子機器 |
JP3766926B2 (ja) * | 2000-04-28 | 2006-04-19 | シャープ株式会社 | 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器 |
WO2001084226A1 (fr) * | 2000-04-28 | 2001-11-08 | Sharp Kabushiki Kaisha | Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage |
JP4137394B2 (ja) * | 2000-10-05 | 2008-08-20 | シャープ株式会社 | 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器 |
JP2006053349A (ja) * | 2004-08-12 | 2006-02-23 | Citizen Watch Co Ltd | 表示装置 |
JP2006091441A (ja) * | 2004-09-24 | 2006-04-06 | Sony Corp | フラットディスプレイ装置及びフラットディスプレイ装置の駆動方法 |
CN100461252C (zh) * | 2004-10-14 | 2009-02-11 | 夏普株式会社 | 显示装置的驱动电路及具备该电路的显示装置 |
JP4627672B2 (ja) * | 2005-03-23 | 2011-02-09 | シャープ株式会社 | 表示装置の駆動方法 |
JP2010192019A (ja) * | 2009-02-17 | 2010-09-02 | Sharp Corp | シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置 |
KR101325314B1 (ko) * | 2009-12-11 | 2013-11-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
2012
- 2012-07-25 CN CN201280048662.5A patent/CN103843056B/zh not_active Expired - Fee Related
- 2012-07-25 WO PCT/JP2012/068757 patent/WO2013018595A1/ja active Application Filing
- 2012-07-25 JP JP2013526831A patent/JP6076253B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPWO2013018595A1 (ja) | 2015-03-05 |
CN103843056B (zh) | 2017-02-15 |
CN103843056A (zh) | 2014-06-04 |
WO2013018595A1 (ja) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165153B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 | |
JP5318117B2 (ja) | 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法 | |
JP6033225B2 (ja) | 表示装置および走査信号線の駆動方法 | |
JP5248717B1 (ja) | 表示装置およびその駆動方法 | |
JP5132818B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
US8605029B2 (en) | Shift register, display device provided with same, and method of driving shift register | |
JP5442103B2 (ja) | 表示装置 | |
WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
JP5972267B2 (ja) | 液晶表示装置および補助容量線の駆動方法 | |
WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
US20130069930A1 (en) | Shift register, scanning signal line drive circuit, and display device | |
JP2010250030A (ja) | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 | |
US9542897B2 (en) | Gate signal line drive circuit and display device | |
WO2010116778A1 (ja) | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 | |
US10276119B2 (en) | Shift register and display device provided therewith | |
JP6076253B2 (ja) | 表示装置およびその駆動方法 | |
JP5328555B2 (ja) | 表示装置 | |
WO2013031552A1 (ja) | 液晶表示装置およびその駆動方法 | |
TW202215398A (zh) | 移位暫存器及顯示裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6076253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |