JP5126058B2 - 方形波信号を発生させるための回路構成 - Google Patents

Description

本発明は、方形波信号を発生させるための回路構成に関する。

電子回路の場合、その振幅が電子回路の供給電圧の値よりも高い方形波信号がしばしば必要となる。

例えばこのような方形波信号は、例えば出力電圧が５Ｖである第１供給電圧源のほかに、例えば出力電圧が１０Ｖである第２電圧源を設けて発生させることができる。対地電圧または接地電圧と１０Ｖとの間で交番する方形波信号を発生させるには、直列抵抗器とトランジスタとをループさせるか、またはこれらを第２電圧源と対地電圧との間で直列に連結し、５Ｖ振幅の方形波信号により５Ｖを供給されるマイクロプロセッサにより制御する。出力電圧は直列抵抗器とトランジスタとの間の接続点にて印加する。トランジスタが閉塞すると出力電圧は１０Ｖであるが、直列抵抗器では電圧がさほど減少しない。トランジスタがスイッチオンになると、出力電圧はトランジスタ順電圧となり、すなわちほぼ０Ｖとなる。ところが、直列抵抗器であるため、高い方の出力電圧値は極めて負荷に依存する。というのも、負荷電流により、これに対応して直列抵抗器で電圧低下が起きるからである。この負荷依存度を低減するために、直列抵抗器の抵抗は比較的低くすべきである。ところが、トランジスタがスイッチオンとなった場合、これにより高電流となり、電流はトランジスタの両端を接地まで使用されない形で流れる。第２電圧源を設けることも必要であるので、回路構成の回路費用、空間要件、製造費用が増加する。

本発明の技術的課題は、方形波信号を発生させるための前述の種類の回路構成であって、出力信号の負荷依存度がより低く、限定された空間要件で安価に実施できる回路構成を提供することである。

本発明は、この課題を、請求項１の特徴を有する回路構成により解決する。本発明の有利で好適な実施形態は従属請求項の主題を成しており、これらを以下でさらに詳しく説明する。請求項の言い回しは、明細書の説明の内容の一部とする。以下で挙げる特徴および特性には回路構成に関連するものである。一部、特徴および特性を一度限り説明するが、そのことに関係なく回路構成に当てはまるものもある。

発明の実施の形態

本発明によれば、方形波信号を発生させるための回路構成は、ＤＣ電圧を発生させるためのＤＣ電圧源と、基準電位またはＤＣ電圧に制御ノードを交互に接続するように配置されたドライバ段と、ＤＣ電圧源の第１極と制御ノードとの間で直列に連結されたダイオードおよび第１コンデンサとを含む。この回路構成は、制御可能な第１および第２切替手段を備えた出力段も含み、これらの切替手段は、出力段の動作中に交互に導通状態となるように配線されている。切替手段は、ダイオードと第１コンデンサとの間の接続ノードと、制御ノードとの間で直列に連結されている。第１および第２切替手段間の接続ノードは、方形波信号を発するための出力端子を形成する。換言すれば、該方形波信号はこの出力端子に向けられる。ドライバ段、ダイオード、および第１コンデンサは電圧ダブラユニットを形成し、この電圧ダブラユニットは、ドライバ段にて発生可能な方形波電圧を上方へ変位させ、この方形波電圧はＤＣ電圧と基準電位との間で該ＤＣ電圧の値だけ交番する。したがって、ダイオードと第１コンデンサとの間の接続点では、方形波電圧が、一方でＤＣ電圧と、他方でＤＣ電圧のほぼ２倍の電圧との間で交番する。この方形波電圧は出力段に供給される。

出力段が配線されている結果として、変位した方形波信号がその高い方の値をとると、第１切替手段が導通するのに対して第２切替手段が閉塞する。従って、変位した方形波電圧の高い方の値、すなわちＤＣ電圧のほぼ２倍の電圧が出力端子に印加される。変位した方形波値がその低い方の値をとると、すなわちＤＣ電圧とほぼ同じになると、第１切替手段は閉塞し、第２切替手段は導通状態となる。第２切替手段がドライバ段に接続され、目下、ドライバ段が基準電位に対してつながれるので、出力端子も基準電位に対してつながれる。したがって、出力端子には、基準電圧とＤＣ電圧の２倍の電圧との間で概ね交番する方形波電圧の形態の出力信号ができる。このことは、この目的にとって必要な電圧源なしに達成される。有利なことに、出力信号は負荷依存度が低い。というのも、切替手段を介することで連結の抵抗が低くなるため、出力端子では低い内部抵抗のみが生じるからである。第２電圧源が不要となるので、回路構成を、限定された空間要件で安価に実施することができる。

回路構成の１構造において、回路構成はマイクロプロセッサを含み、ドライブ段は該マイクロプロセッサの出力端子である。マイクロプロセッサに出力端子があるおかげで、その出力端子を、マイクロプロセッサ基準電圧またはその供給電圧のいずれかに低抵抗で接続することができる。これは、マイクロプロセッサの出力端子にて方形波電圧を広い周波数範囲で容易に発生できることを意味する。このマイクロプロセッサは、所与の境界条件、例えば方形波電圧の必要な周波数に副次的に適合されたソフトウェアとすることができる。

回路構成のさらなる進展によれば、制御ノードとドライバ段との間に直列抵抗器が設けられて、ドライバ段が保護される。直列抵抗器の寸法は、端子の損傷が防止されると同時に、方形波電圧源として働く、結果として生じる出力の内部抵抗が十分低いままとなって、信頼できる回路構成機能が確保されるように行うべきである。

回路構成のさらなる有利な進展では、第１切替手段は第１バイポーラトランジスタであり、第２切替手段は第２バイポーラトランジスタである。所与のベースと所与のエミッタとの間にダイオード領域があるため、バイポーラトランジスタを使用することにより電圧固定効果が生じ、これをトランジスタの自動制御に使用することができる。これは、ベース側配線が好適である場合に、ダイオード領域がある結果として、所望するトランジスタの制御電圧またはベース電圧が自動的に得られることを意味する。このような自動制御を確実にするために、ベース側配線として抵抗器と第２コンデンサとを第１トランジスタのベース端子と基準電位との間で直列に連結し、第２コンデンサは基準電位に接続するのが好ましい。抵抗器と第２コンデンサとの間の接続ノードは第２トランジスタのベース端子に接続する。さらに、第１トランジスタのベース端子と基準電位との間に第３コンデンサを連結する。第１および第２トランジスタは相補的トランジスタであるのが好ましい。このことにより、トランジスタの相補的切替挙動をもたらすことが簡単なやり方で可能になる。

発明的な方法は、
‐ＤＣ電圧を発生させるステップと、
‐ＤＣ電圧と基準電圧、特に対地電圧との間で交番する第１方形波電圧をＤＣ電圧から発生させるステップと、
‐ＤＣ電圧の倍数、特に２倍の電圧とＤＣ電圧との間で交番する第２方形波電圧を第１方形波電圧から発生させるステップと、
‐第２方形波電圧がＤＣ電圧よりも高い場合に第２方形波電圧を出力するステップ、または
‐第２方形波電圧がＤＣ電圧と等しい場合に基準電位を出力するステップと
を含む。

これらの特徴およびさらなる特徴は請求項、明細書の説明、および図面から推測することができる。個々の特徴は単独に、またはサブコンビネーションの形態のいずれかで、本発明の実施形態またはその他の分野において実施することができ、独自に保護可能で有利な実施形態（この実施形態の保護を請求する）を表すことができる。本願を個々の区分および副題に再分割することは、それに基づいて述べられた一般妥当性を制限するものでは決してない。

本発明の有利な実施形態を図面において図式的に示し、該図面に関して以下でさらに詳しく説明する。

図１は方形波信号ＵＮ２を発生させるための回路構成を示しており、この回路構成はＤＣ電圧ＵＧを発生させるためのＤＣ電圧源とＤＣ電圧ＵＧを供給されるマイクロプロセッサＭＰとを備えており、このマイクロプロセッサはドライバ段ＴＳとして働く出力端子を有する。制御ノードＳＫが、該ドライバ段ＴＳを介して基準電位ＧＮＤまたはＤＣ電圧ＵＧに交互に接続されている。ダイオードＤ１および第１コンデンサＣ１が設けられており、これらは、ここではＤＣ電圧源の正極である第１極Ｐ１と制御ノードＳＫとの間で直列に連結されている。制御ノードＳＫとドライバ段ＴＳとの間には直列抵抗器Ｒ１が設けられてドライバ段が保護され、ドライバ出力の切替プロセスの場合に電流が限定される。一方で、ドライバ出力は抵抗が低くなるよう選択され、操作を考慮する際に無視することができる。最終的には、回路の右手部分により出力段ＡＳが形成される。

該出力段ＡＳは、バイポーラｐｎｐトランジスタＴＲ１と、相補的バイポーラｎｐｎトランジスタＴＲ２とを含み、これらのトランジスタは、ダイオードＤ１と第１コンデンサＣ１との間の第１接続ノードＮ１と、制御ノードＳＫとの間で直列に連結されている。トランジスタＴＲ１、ＴＲ２間の接続ノードＮ２は、方形波信号ＵＮ２を発するための出力端子として働く。トランジスタＴＲ１のベース端子と基準端子ＧＮＤとの間には抵抗器Ｒ２と第２コンデンサＣ２とが直列に連結されており、第２コンデンサは基準電位ＧＮＤに接続されている。抵抗器Ｒ２と第２コンデンサＣ２との間の接続ノードＮ３は、第２トランジスタＴＲ２のベース端子に接続されている。さらに、第１トランジスタＴＲ１のベース端子と基準電位ＧＮＤとの間には第３コンデンサＣ３が連結されている。Ｒ２と共同したコンデンサＣ２、およびコンデンサＣ３を使用して、トランジスタＴＲ１、ＴＲ２のベース電圧をそれぞれ自動的に発生させる。すなわち、コンデンサＣ２、Ｃ３は基本的に同じ機能を果たす。出力段ＡＳは対称である。すなわち、トランジスタＴＲ１、ＴＲ２は対称な切替挙動を有する。

出力段ＡＳはプッシュプル動作で機能する。すなわち、トランジスタＴＲ１、ＴＲ２が交互に導通状態となる。トランジスタＴＲ２、ＴＲ１はベース回路構成で動作する。トランジスタＴＲ１、ＴＲ２のベース電圧は、コンデンサＣ２、Ｃ３および充電抵抗器Ｒ２により発生する。動作に必要なベース電圧は自動的に発生する。というのも、これらのベース電圧が、トランジスタＴＲ１、ＴＲ２のベース‐エミッタ領域の固定作用により限定されるからである。トランジスタＴＲ１、ＴＲ２は対称なベース回路において動作するので、出力段ＡＳは、高い帯域幅と、対称な出力信号ＵＮ２とを有する。

図２は、図１の回路構成の信号の線図を示す。ドライバ段ＴＳ、ダイオードＤ１、および第１コンデンサＣ１は電圧ダブラ回路を形成し、この電圧ダブラ回路は、ドライバ段にて発生可能な方形波電圧ＵＳＫをＤＣ電圧値だけ上方へ変位する。図２に示すように、方形波電圧ＵＳＫはＤＣ電圧ＵＧと基準電位ＧＮＤとの間で交番する。図２には、ノードＮ１に印加された方形波電圧ＵＮ１がこのように変位することも示す。電圧ＵＮ１は、ＤＣ電圧ＵＧのほぼ２倍の電圧と該ＤＣ電圧ＵＧの値との間で交番する。ダイオードＤ１にて減少する順電圧は無視する。

方形波電圧ＵＮ１が出力段ＡＳに供給される。出力段ＡＳが配線されているため、電圧ＵＮ１がその高い方の値をとると、すなわち約２ＵＧとなると、トランジスタＴＲ１は導通し、トランジスタＴＲ２は閉塞する。したがって、ＤＣ電圧ＵＧのほぼ２倍の電圧が出力端子に印加される。

電圧ＵＮ１が電圧ＵＧとほぼ等しい場合、第１トランジスタＴＲ１は閉塞し、第２トランジスタＴＲ２は導通状態となる。トランジスタＴＲ２またはそのエミッタがドライバ段ＴＳに接続され、ドライバ段が基準電位ＧＮＤに対して即座につながれると、出力端子またはノードＮ２も基準電位ＧＮＤに対してつながれる。

したがってノードＮ２では方形波電圧の形態の出力信号ＵＮ２が生じ、この出力信号はＤＣ電圧ＵＧの２倍の電圧と基準電圧ＧＮＤとの間で概ね交番する。

以上をまとめて、回路構成の動作原理を再度説明する。ＤＣ電圧ＵＧから第１方形波電圧ＵＳＫが発生し、図２に示すように、この第１方形波電圧はＤＣ電圧ＵＧと対地電圧ＧＮＤとの間で交番する。第１方形波電圧ＵＳＫから第２方形波電圧ＵＮ１が発生し、これも図２に示すように、この第２方形波電圧はＤＣ電圧ＵＧの２倍の電圧と該ＤＣ電圧ＵＧとの間で交番する。第２方形波電圧ＵＮ１は、ＤＣ電圧ＵＧよりも高い場合、すなわちＵＧの２倍である場合、ノードＮ２にて出力される。そうでない場合、ノードＮ２では基準電位ＧＮＤが出力される。図２に示す出力電圧ＵＮ２がノードＮ２で生じる。

従って、出力電圧がＵＧの２倍である付加的な電圧源を要せずに、ＵＧの約２倍の出力電圧振幅が発生する。切替手段を介することで連結の抵抗が低くなるため、出力端子では低い内部抵抗のみが存在するので、出力信号は低い負荷依存度も呈する。第２電圧源が不要となるので、限定された空間要件で、回路構成を安価に実施することができる。

方形波信号を発生させるための回路構成の回路図である。 図１の回路構成の信号の線図である。

Claims (3)

1. 方形波信号（ＵＮ２）を発生させるための回路構成であって、
   ‐ＤＣ電圧（ＵＧ）を発生させるためのＤＣ電圧源と、
   ‐基準電位（ＧＮＤ）または前記ＤＣ電圧（ＵＧ）に制御ノード（ＳＫ）を交互に連結するように配置されたドライバ段（ＴＳ）と、
   ‐前記ＤＣ電圧源の第１極（Ｐ１）と前記制御ノード（ＳＫ）との間で直列に連結されたダイオード（Ｄ１）および第１コンデンサ（Ｃ１）と、
   ‐制御可能な第１切替手段（ＴＲ１）および制御可能な第２切替手段（ＴＲ２）を備えた出力段（ＡＳ）であって、該切替手段が前記出力段（ＡＳ）の動作中に交互に導通状態となるように配線されている出力段と
   を有し、
   ‐前記第１及び第２切替手段（ＴＲ１、ＴＲ２）が、前記ダイオード（Ｄ１）と前記第１コンデンサ（Ｃ１）との間に形成された接続ノード（Ｎ１）と、前記制御ノード（ＳＫ）との間で直列に連結されており、
   ‐前記第１切替手段（ＴＲ１）と前記第２切替手段（ＴＲ２）との間に形成された接続ノード（Ｎ２）が、前記方形波信号を発するための出力端子を形成しており、
   前記第１切替手段が第１バイポーラトランジスタ（ＴＲ１）であり、前記第２切替手段が第２バイポーラトランジスタ（ＴＲ２）であり、
   前記第１および第２トランジスタが相補的トランジスタであり、
   前記第１トランジスタのベース端子と前記基準電位との間で抵抗器（Ｒ２）と第２コンデンサ（Ｃ２）とが直列に連結されており、前記抵抗器（Ｒ２）と前記第２コンデンサ（Ｃ２）との間の接続ノード（Ｎ３）が前記第２トランジスタのベース端子に接続されており、さらに、前記第１トランジスタの前記ベース端子と前記基準電位との間に第３コンデンサ（Ｃ３）が連結されていることを特徴とする、回路構成。
2. マイクロプロセッサ（ＭＰ）を含み、前記ドライバ段（ＴＳ）が前記マイクロプロセッサの出力端子であることを特徴とする、請求項１記載の回路構成。
3. 前記制御ノード（ＳＫ）と前記ドライバ段（ＴＳ）との間に直列抵抗器（Ｒ１）が設けられ、前記ドライバ段（ＴＳ）が保護されることを特徴とする、請求項１または２記載の回路構成。

Images