JP5114293B2 - 波形等化回路 - Google Patents
波形等化回路 Download PDFInfo
- Publication number
- JP5114293B2 JP5114293B2 JP2008142502A JP2008142502A JP5114293B2 JP 5114293 B2 JP5114293 B2 JP 5114293B2 JP 2008142502 A JP2008142502 A JP 2008142502A JP 2008142502 A JP2008142502 A JP 2008142502A JP 5114293 B2 JP5114293 B2 JP 5114293B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data signal
- output
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
図1は、本発明の実施の形態1による波形等化回路において、その構成例を示す回路図である。本実施の形態による波形等化回路は、前述した図2のデータ伝送システムにおける送信回路11に含まれるものとなっている。図1の波形等化回路(送信回路または送信側出力回路)は、遷移検出回路61,62、カレントスイッチ回路600、電流加算回路610とから構成される。本実施の形態では、差動回路を例に説明するが、シングルエンド回路を使用してもよい。カレントスイッチ回路600と電流加算回路610の両回路は、差動データ入力信号を伝送線路に出力する出力バッファを構成する。
図10は、本発明による実施の形態2の波形等化回路において、その構成例を示す回路図である。図10に示す波形等化回路は、図2に示したデータ伝送システムにおける送信側の波形等化回路に関する。図2に示すデータ伝送システムの概要は、既に説明したので省略する。また、図10において、実施の形態1で説明した図1と同様の構成部分については同じ番号を付し、その説明は省略する。
11 送信回路
12,13 伝送線路
135 スイッチ回路
137,605,613 電流源
14 受信回路
15,16 容量
17 送信回路の出力信号
18 伝送線路の出力信号
21 伝送線路入力波形
22 伝送線路出力波形
41,42 遅延回路
43〜45 出力バッファ
46 波形加算器
600 カレントスイッチ回路
601,602 負荷抵抗
61,62,102,126,136 遷移検出回路
610 電流加算回路
620 差動データ入力信号
621 差動データ出力信号
63 送信データ信号
64 反転送信データ信号
65,66,103,104 ノード
67 反転出力データ信号
68 出力データ信号
69,89,99,129,139 設定データ信号
71,111,112 送信データ信号波形
72,113,114 遷移検出回路の出力波形
81,91,121,131 容量
82,122,132 抵抗
83,94,123,124,133,134 電源
92,93,603,604,611,612 トランジスタ
Claims (1)
- 送信回路と伝送線路と受信回路からなる差動データ伝送システムの送信回路に設けられ、
送信データ信号および反転送信データ信号に対して波形等化を行い、その結果となる出力データ信号および反転出力データ信号を前記伝送線路に出力する出力回路と、
前記送信データ信号の遷移を検出した際に第1検出信号を出力し、前記反転送信データ信号の遷移を検出した際に第2検出信号を出力する遷移検出回路とを備え、
前記出力回路は、前記波形等化を行う際に、前記遷移検出回路からの前記第1および前記第2検出信号を用いて前記送信データ信号および前記反転送信データ信号の遷移を強調する動作を行い、この遷移が強調された信号を前記出力データ信号および前記反転出力データ信号として出力し、
前記出力回路は、カレントスイッチ回路と電流加算回路を備え、
前記カレントスイッチ回路は、
第1負荷部および第2負荷部と、
前記送信データ信号によってオン・オフ状態が制御され、前記第1負荷部と電気的に結合される第1トランジスタと、
前記反転送信データ信号によってオン・オフ状態が制御され、前記第2負荷部と電気的に結合される第2トランジスタとを備え、
前記電流加算回路は、
前記第1検出信号によってオン・オフ状態が制御され、前記第1負荷部と電気的に結合される第3トランジスタと、
前記第2検出信号によってオン・オフ状態が制御され、前記第2負荷部と電気的に結合される第4トランジスタとを備え、
前記第1負荷部は、前記第1トランジスタと前記第3トランジスタに流れる電流を加算した電流を電圧に変換することで前記反転出力データ信号を出力し、
前記第2負荷部は、前記第2トランジスタと前記第4トランジスタに流れる電流を加算した電流を電圧に変換することで前記出力データ信号を出力し、
前記第1検出信号および前記第2検出信号のそれぞれはパルス信号であり、
前記遷移検出回路は、前記パルス信号の電圧振幅とパルス出力時間のどちらか一方あるいは両方を予め定めた設定信号に基づいて可変制御可能な構成となっており、更に、前記設定信号に基づいて、前記第1検出信号の電圧振幅と前記第2検出信号の電圧振幅を異なる値に設定するか、または前記第1検出信号のパルス出力時間と前記第2検出信号のパルス出力時間を異なる値に設定するか、もしくは前記第1検出信号の電圧振幅およびパルス出力時間と前記第2検出信号の電圧振幅およびパルス出力時間をそれぞれ異なる値に設定することが可能となっており、
前記遷移検出回路は、
一端に前記送信データ信号が入力され、他端が前記電流加算回路の前記第3トランジスタに電気的に結合される第1容量と、
前記第1容量の他端と固定電位となる第1電源との間に挿入された第1抵抗と、
一端に前記反転送信データ信号が入力され、他端が前記電流加算回路の前記第4トランジスタに電気的に結合される第2容量と、
前記第2容量の他端と固定電位となる第2電源との間に挿入された第2抵抗と、
一端が接地電源に結合される可変電流源と、
前記可変電流源の他端を前記第1容量の他端か前記第2容量の他端のいずれか一方に結合するスイッチとを備え、
前記設定信号は、
前記第1容量と前記第2容量の容量値を設定する容量値設定信号と、
前記第1抵抗と前記第2抵抗の抵抗値を設定する抵抗値設定信号と、
前記可変電流源の電流値を設定する電流値設定信号と、
前記スイッチの結合先を選択するスイッチ設定信号とを含むことを特徴とする波形等化回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008142502A JP5114293B2 (ja) | 2008-05-30 | 2008-05-30 | 波形等化回路 |
US12/453,981 US7830167B2 (en) | 2008-05-30 | 2009-05-28 | Pre-emphasis circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008142502A JP5114293B2 (ja) | 2008-05-30 | 2008-05-30 | 波形等化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290672A JP2009290672A (ja) | 2009-12-10 |
JP5114293B2 true JP5114293B2 (ja) | 2013-01-09 |
Family
ID=41379795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008142502A Expired - Fee Related JP5114293B2 (ja) | 2008-05-30 | 2008-05-30 | 波形等化回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7830167B2 (ja) |
JP (1) | JP5114293B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013626B2 (en) * | 2009-03-31 | 2011-09-06 | Advantest Corporation | Test apparatus and driver circuit |
JP5368190B2 (ja) * | 2009-07-01 | 2013-12-18 | 株式会社日立製作所 | パルス幅調整型波形等化回路 |
JP2011124782A (ja) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | 差動増幅器およびその制御方法 |
JP5569346B2 (ja) * | 2010-11-08 | 2014-08-13 | 富士通株式会社 | エンファシス信号生成回路及び信号合成回路 |
JP5570445B2 (ja) | 2011-01-26 | 2014-08-13 | 株式会社日立製作所 | 送信回路 |
KR101290080B1 (ko) * | 2011-01-28 | 2013-07-26 | 주식회사 실리콘웍스 | 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템 |
US8446172B2 (en) * | 2011-05-06 | 2013-05-21 | Altera Corporation | Apparatus and methods of reducing pre-emphasis voltage jitter |
KR101697247B1 (ko) * | 2011-05-24 | 2017-01-17 | 삼성전자주식회사 | 싱크 기기에 컨텐츠를 제공하는 소스 기기 및 그의 통신 방법 |
US8823421B2 (en) * | 2011-06-30 | 2014-09-02 | Stmicroelectronics International N.V. | Pre-emphasis circuit |
US8964888B2 (en) * | 2012-08-29 | 2015-02-24 | Qualcomm Incorporated | System and method of generating a pre-emphasis pulse |
US9300331B2 (en) * | 2012-11-09 | 2016-03-29 | Omnivision Technologies, Inc. | Method, apparatus and system for providing pre-emphasis in a signal |
JP6369137B2 (ja) * | 2014-05-30 | 2018-08-08 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
US9191186B1 (en) * | 2014-07-25 | 2015-11-17 | Keysight Technologies, Inc. | Device and method compensating for edge distortions of serial data signal |
JP6176794B2 (ja) * | 2014-08-13 | 2017-08-09 | 日本電信電話株式会社 | プリエンファシス回路、及び出力バッファ回路 |
KR20160121224A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 |
TWI748976B (zh) * | 2016-02-02 | 2021-12-11 | 日商新力股份有限公司 | 發送裝置及通信系統 |
US10044377B1 (en) | 2017-02-06 | 2018-08-07 | Huawei Technologies Co., Ltd. | High swing transmitter driver with voltage boost |
CN112399098B (zh) * | 2020-12-02 | 2024-01-19 | 龙迅半导体(合肥)股份有限公司 | Hdmi发送器输出信号强度自动配置方法及*** |
KR102478263B1 (ko) * | 2020-12-22 | 2022-12-15 | 고려대학교 산학협력단 | 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3509258B2 (ja) * | 1995-03-03 | 2004-03-22 | 株式会社日立製作所 | 伝送線路損失の補償手段を有するドライバ回路 |
JP3629346B2 (ja) * | 1996-12-25 | 2005-03-16 | 株式会社アドバンテスト | 信号伝送方式及び伝送線路駆動回路 |
JP4142352B2 (ja) * | 2002-06-14 | 2008-09-03 | 株式会社オプトエレクトロニクス | 光学的情報読取装置用モジュール |
US6956407B2 (en) * | 2003-11-04 | 2005-10-18 | Altera Corporation | Pre-emphasis circuitry and methods |
US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
JP4776548B2 (ja) | 2003-12-17 | 2011-09-21 | ラムバス・インコーポレーテッド | 適応送信プリエンファシス、反射相殺、およびオフセット相殺を用いる高速シグナリングシステム |
JP4706043B2 (ja) | 2005-11-07 | 2011-06-22 | 独立行政法人産業技術総合研究所 | イコライザ回路 |
US7728620B2 (en) * | 2008-04-29 | 2010-06-01 | Qimonda Ag | System including preemphasis driver circuit and method |
-
2008
- 2008-05-30 JP JP2008142502A patent/JP5114293B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-28 US US12/453,981 patent/US7830167B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090296851A1 (en) | 2009-12-03 |
US7830167B2 (en) | 2010-11-09 |
JP2009290672A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5114293B2 (ja) | 波形等化回路 | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
US6570406B2 (en) | Method and circuit for pre-emphasis equalization in high speed data communications | |
CN102622025B (zh) | 预增强电路及其差分电流信号*** | |
JP4756965B2 (ja) | 出力バッファ回路 | |
JP4265615B2 (ja) | 信号ドライバ | |
US9219625B2 (en) | Decision feedback equalization slicer with enhanced latch sensitivity | |
US8358156B1 (en) | Voltage mode line driver and pre-emphasis circuit | |
WO2006120889A1 (ja) | 送信装置 | |
EP2521265B1 (en) | Apparatus and methods of reducing pre-emphasis voltage jitter | |
US9312846B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
US9444659B2 (en) | Voltage mode transmitter | |
US9537685B2 (en) | Continuous time linear equalization for current-mode logic with transformer | |
US9525402B1 (en) | Voltage mode transmitter | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
US20170063580A1 (en) | Transmitter circuit for and methods of generating a modulated signal in a transmitter | |
JP2008048254A (ja) | レベル変換回路及び半導体装置 | |
US7557602B2 (en) | Pre-emphasis circuit including slew rate controllable buffer | |
US7924046B1 (en) | Configurable emphasis for high-speed transmitter driver circuitry | |
KR101959825B1 (ko) | 3레벨 전압모드 송신기 | |
JPWO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
CN115333556B (zh) | 一种基于mipi协议的高速收发*** | |
JP5695015B2 (ja) | バッファ回路 | |
JP5365918B2 (ja) | 送信回路 | |
JPH088978A (ja) | 信号伝送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |