JP3629346B2 - 信号伝送方式及び伝送線路駆動回路 - Google Patents
信号伝送方式及び伝送線路駆動回路 Download PDFInfo
- Publication number
- JP3629346B2 JP3629346B2 JP34506496A JP34506496A JP3629346B2 JP 3629346 B2 JP3629346 B2 JP 3629346B2 JP 34506496 A JP34506496 A JP 34506496A JP 34506496 A JP34506496 A JP 34506496A JP 3629346 B2 JP3629346 B2 JP 3629346B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission line
- signal
- current
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の属する技術分野】
この発明は、高速論理信号等の忠実なる伝送において、伝送線路受端における波形劣化の補償手段に関する。
【0002】
【従来の技術】
長い伝送線路による高速論理信号の伝送において、送信側の信号波形を受信側で忠実に信号を復元することは容易ではない。ここで伝送線路としては、ある定められた特性インピーダンスをもつ同軸線路やツイストペア線路や、プリント基板のパターン配線による伝送例がある。伝送線路の減衰は周波数特性を有していて、伝送媒体にもよるがおよそ周波数のルート(1/2乗)の減衰特性を有する。この減衰の主要因は線路の表皮効果や絶縁体の誘電損失、その他がある。この減衰特性の結果、受信端では高周波成分が減衰された劣化波形となって忠実なタイミングの復元が困難である。また細いパルスにおいては、図8に示すように、受信端で復元されたパルス幅Rw2が送信側のパルス幅Rw1より小振幅となり異なったり、あるいは復元タイミング誤差を生じたり、細いパルスでは消失したりする為好ましくない。
【0003】
従来技術例による周波数補償回路を設けた差動伝送回路の構成例を図6に示す。この図は、2本の同軸線路を使用して差動信号を出力送信し、受信側では終端抵抗を接続して反射のない差動信号を受信する回路例である。ここでの周波数補償手段はコイルと抵抗によるものである。これを送信端と受信端の両方に設けて、伝送線路通過に伴う減衰により失われる高域成分の補償をする。
【0004】
構成は、伝送ドライバ70と、伝送線路90と、伝送信号受信回路80で成る。伝送ドライバ70は差動ドライバ回路72と送端プルアップ抵抗74と周波数補償回路75とで成る。伝送信号受信回路80は差動レシーバ回路82と終端抵抗84と周波数補償回路85とで成る。
【0005】
この構成による各部の波形を図7を示して説明する。差動の入力伝送信号100は、図7(a)に示すように伝送ドライバ70入力端に供給される矩形波の差動パルス信号である。図7(b)は伝送ドライバ70の出力端におけるパルス波形91wavであり、斜線部分が周波数補償回路75のピーキング作用によるピーク電流Ipeakが等価的に付加された高域補償波形部分である。図7(d)は伝送線路90の受信側での受信波形93wavであり、斜線部分が周波数補償回路75、85のピーキング作用により高域補償された波形である。図7(c)は差動レシーバ回路82により論理信号81outに復元変換された論理波形であり、周波数補償回路85がない場合は復元される論理信号は斜線部分領域例の範囲の不安定な復元信号となったり、復元タイミングのずれを生じたり、ジッタの発生要因となり易い。これらを改善する為の周波数補償手段を設けることにより入力伝送信号100と論理信号81out間の相関性を保ったより忠実な信号の復元が可能になる。
【0006】
特に高タイミング精度が要求される伝送回路においては入力伝送信号100に対応した忠実な復元タイミングの論理信号81outが要求される。周波数補償回路75、85はこれに則する為の補償であり、送端側にはピーキング用のコイル76と抵抗78を設け、更に受信側には終端抵抗と直列にピーキング用のコイル86と抵抗88を設けられている。この構成例では送受両端側に周波数補償回路を設けた場合であるが、一方のみにピーキング回路を付加する構成例もある。上記回路構成は半導体試験装置の本体とテストヘッド間を接続する多数本同軸ケーブルを用いた高速・高精度タイミング信号の伝送に使用されている。
【0007】
ところでピーキング用のコイル76、86を除く、その他の回路要素はLSI化により容易に小型集積化可能である。ところがピーキング用のコイル76、86に関しては巻線構造が必要であり、チップ・インダクタ等による小型化が実用されているが、これ以下の大幅な小型化は困難である。ましてやLSI化による集積化は実用的な困難がある。この為コイル部品は実装密度の向上を阻害する要因である。この 実装密度の問題は、特に高速信号を多数チャンネル伝送する半導体試験装置や超高速電子計算機、自動交換機等において深刻になるであろう。
【0008】
【発明が解決しようとする課題】
そこで、本発明が解決しようとする課題は、伝送線路90の高周波減衰の補償手段としてコイルを使用せず、小容量のコンデンサを使用する能動型の周波数補償手段とすることによって、LSI化容易な伝送線路駆動回路の実現を目的とする。
【0009】
【課題を解決するための手段】
第1に、上記課題を解決するために、本発明の構成では、入力の伝送信号100を受けて、伝送線路90を駆動する伝送ドライバ70と、充放電用の容量手段10を設け、入力の伝送信号100を受けて、信号の状態遷移を前記容量手段に充放電させ、前記容量手段への充放電電流を増幅して、伝送線路90を前記伝送ドライバ70の出力と共に重畳駆動する遷移信号駆動手段20とする。
これにより、伝送線路90の高周波減衰を補償する伝送信号100の伝送において、伝送線路90の高周波減衰の補償手段としてコイルを使用せず、小容量のコンデンサを使用する能動型の周波数補償を実現する。
【0010】
第2に、上記課題を解決するために、本発明の構成では、伝送信号100の状態遷移を受けて、充放電する容量手段10と、容量手段10に流れる充放電電流11curを比例的に電流増幅して伝送線路90送端を伝送ドライバ70の出力と共に重畳駆動する構成手段とする。
【0011】
第1図、第2図、第3図は、本発明による解決手段を示している。
第3に、上記課題を解決するために、本発明の構成では、伝送信号100を受けて、容量手段10の充放電方向をスイッチするコンプリメンタリ構成のコンプリメンタリスイッチ部12と、容量手段10を設けて、前記コンプリメンタリスイッチ部12により容量手段10を充放電し、容量手段10の充放電電流を受けて、増幅して伝送線路90の送端を駆動する遷移電流駆動手段15を相補構成に設ける構成手段とする。
これにより、伝送ドライバ70を有して、伝送信号100を受けて伝送線路90の送端を駆動する伝送線路90の送端駆動回路において、伝送線路90の高周波減衰の補償手段として、小容量のコンデンサへの充放電を増幅して能動的なピーキング作用による伝送線路90の周波数補償が実現される。
【0012】
また、容量手段10としては、単一の容量C1、あるいは抵抗R1と直列接続した単一の容量C1、あるいは抵抗と直列接続コンデンサを複数並列接続する構成手段がある。
また、容量手段10は、抵抗と直列接続コンデンサを複数並列接続し、前記各回路素子を開閉する開閉スイッチ(S11〜S1n、S21〜S2n)を設け、開閉スイッチを外部から制御可能な手段を設ける構成手段がある。この場合は容量と抵抗の組み合わせによる所望CR時定数が設定でき、かつ所望ピーク電流量を設定できる。これにより伝送線路個々の高周波減衰特性や伝送線路長の長短の違いに柔軟に対応した周波数補償が実現できる。
【0013】
また、遷移電流駆動手段15としては、カレントミラー回路を構成して容量手段10に流れる電流に比例した電流増幅して出力し、これをコンプリメンタリ構成とした構成手段がある。
【0014】
【発明の実施の形態】
以下に本発明の実施の形態を実施例と共に詳細に説明する。
【0015】
【実施例】
(実施例1)
本発明実施例について図1、図4を示して説明する。図1の構成は図6に示す従来の構成に対して、周波数補償回路75、85を削除し、代わりに伝送ドライバ70の入出力端に各々遷移信号駆動手段20を並接した構成で成る。この構成例で伝送信号受信回路80bも周波数補償回路85が削除した構成である。
【0016】
遷移信号駆動手段20は、相補型構成であって伝送線路90周波数補償用のピーキング電流の発生回路であり、図4(a)に示すように、コンプリメンタリスイッチ部12と、容量手段10と、遷移電流駆動手段15とで成る。コンプリメンタリスイッチ部12はコンプリメンタリ構成のスイッチ用トランジスタQ2A、Q3Aで成り、容量手段10は容量C1のみの回路で成り、遷移電流駆動手段15はカレントミラー用トランジスタQ1A、Q5Aペア、及びQ4A、Q6Aペアで成る。全体としてもコンプリメンタリ構成の接続となっていて、両極性の微分的ピーキング電流を発生する。
【0017】
この遷移信号駆動手段20の動作について図4(a)、図4(b)と共に説明する。
当初の伝送信号100はハイレベル状態と仮定する。この状態ではスイッチ用トランジスタQ3A側が図4(b)に示すようにONであるから、容量C1の電位はV−状態にある。
次に伝送信号100がローレベルに遷移すると、スイッチ用トランジスタQ2A側がONになって容量C1の電位は充電電流Iq1(=充放電電流11cur)が流れながらV+状態に充電移行する。このとき流れる充放電電流11curは、容量C1の容量と、スイッチ用トランジスタQ2A及びカレントミラー用トランジスタQ1Aの内部抵抗を抵抗成分としたCR時定数特性の電流が流れる。
ここでトランジスタQ1AとQ5Aとは、カレントミラー回路を形成している。これによってトランジスタQ5A側には図4(b)に示すように充電電流Iq1をN倍に増幅したピーキング電流Iq5=N×Iq1が出力される。ここでNとはトランジスタQ5AのQ1Aに対するカレントミラーの倍率Nであり、同一チップ内ではトランジスタサイズ比に相当する。ところで容量C1は、LSIの高集積化を容易とする為に容量値を比較的小さくする。
【0018】
遷移信号駆動手段20はコンプリメンタリ構成であるから、上記説明同様に伝送信号100がローレベル状態からハイレベルに遷移したときは逆にトランジスタQ6A側からピーキング電流Iq6が同様に出力される。この結果、図7(b)に示す斜線部分のように、立上がり遷移、及び立ち下がり遷移の両方に対して微分的パルス電流が上乗せ加算されて伝送線路90を重畳駆動することになる。従ってコイルの場合と同様の周波数補償効果が得られることとなる。更に本回路では能動回路による所望に増幅して出力する方式であるから、従来コイル方式の受動的ピーキング電流よりもはるかに多くのピーキング電流を出力することができる。この結果従来より格段に優れた周波数補償が実現できる利点が得られる。このことは伝送線路90を長くしても、その長さに伴う高周波減衰を容易に補うことができ、伝送線路90の長さ制限が大幅に軽減される利点が得られる。あるいは高周波特性の良い高価なケーブルの使用条件が軽減される結果、伝送線路90部品の適用範囲が広がり、コスト低減効果も得られる。
【0019】
次に状態遷移を検出する容量手段10の他の回路構成例を図5を示して説明する。
図1の容量手段10では容量C1のみの回路であったが、図5(a)に示すように抵抗R1を直列に接続する構成としても良い。
また図5(b)に示すように抵抗R1〜Rnと容量C1〜Cnを設けて所望の複数の異なるCR時定数とする回路構成としても良い。これにより単一のCR時定数による充放電カーブを所望カーブフィットさせたピーキング電流とすることができる為、伝送線路90に対応した最適の周波数補償が可能となる利点が得られる。
また図5(c)に示すようにスイッチS11〜S1n、S21〜S2nと抵抗R1〜Rnと容量C1〜Cnを設ける構成がある。ここでスイッチは外部からソフト的に任意制御可能なスイッチである。このスイッチにより所望の抵抗、容量を電気的に開閉することで、所望CR時定数及び所望ピーク電流量を設定できる。この結果、例えば使用される伝送線路個々の高周波減衰特性や伝送線路長の長短の違いに柔軟に対応した周波数補償を設定できる大きな利点が得られる。また従来コイル方式が有していた伝送線路90インピーダンスとの本質的なミスマッチング問題が解消できる利点も有している。
【0020】
(実施例2)
本発明実施例について図2を示して説明する。図2の構成は図1の構成における差動ドライバ回路72と送端プルアップ抵抗74の代わりにコンプリメンタリ構成の伝送ドライバ70bに置き換えた構成で成る。
【0021】
伝送ドライバ70bは、トランジスタQ31A、Q32Aによる振幅制限、電流制限用バイアス回路をV+、V−電源間に直列接続して設け、これに2つのコンプリメンタリスイッチを使用して差動動作を構成する。この小振幅出力型のデバイスとしてはLVDS(low voltage differential signal)やLVTTL(low voltage TTL)がある。伝送ドライバ70bは電流制限機能を有している為、この出力端と遷移信号駆動手段20の出力とを直接接続している構成例である。但し、所望により一方あるいは両方の出力端に電流制限と伝送線路90のインピーダンス・マッチングを兼ねた所望の抵抗を直列に挿入しても良い。このインピーダンス・マッチングを設けた場合は伝送線路の反射がなくなり更なる高忠実な伝送品質が得られる。
【0022】
上述したように本発明では、入力信号の遷移を小容量のコンデンサで検出し、これに流れる電流を増幅して伝送線路90を重畳駆動する周波数補償手段である。これによりピーキング作用が得られて伝送線路90の高周波減衰を補償する効果が得られる。この結果伝送信号、特に高速論理信号の忠実なる信号伝送が実現できることとなる。また従来のようなコイルを使用しない為LSI等による高集積化が容易となる利点も得られる。更に駆動出力するピーキング電流Iq5、Iq6は能動的増幅により従来コイル方式より一層多くの周波数補償作用を与えることが容易になる利点も得られ、この結果高忠実なる信号の伝送が可能となる大きな利点を有している。
【0023】
なお、上記実施例の説明では、差動の伝送信号100を入力とする構成例で説明していたが、図3(a)に示すように差動変換回路60を入力側に設けることで、入力信号が単一信号100bの場合でも同様に伝送できることは明らかである。
また上記実施例の説明では、2本の伝送線路90を使用した差動伝送構成の例で説明していたが、図3(b)に示すように所望により1本の伝送線路90による伝送回路の伝送ドライバ70cに遷移信号駆動手段20を並接して伝送線路を駆動する。受信側の伝送信号受信回路80cにはこれに対応したレシーバ回路82bを設ける伝送回路構成としても良い。
【0024】
また上記実施例の説明では、伝送線路90に対する周波数補償をすることを主体とする説明であったが、特に高速論理信号の更なる忠実なる復元タイミングの論理信号81outが要求される場合においては、受信端での波形の立上がりが鋭いことが最も重要である。この為図9の伝送線路90の入力端における駆動パルス波形92wav、及び伝送線路90の受信波形94wavに示すように、差動レシーバ回路82素子の許容可能な範囲の大きなピーク振幅95peakとなるようにピーキング電流Iq5、Iq6を過剰駆動する。このような駆動形態の遷移信号駆動手段20としても良い。
【0025】
また上記実施例の説明では、伝送線路90駆動入力端に駆動側回路(伝送ドライバ70、70b、70c)、及び遷移信号駆動手段20を直接接続する回路構成例で説明していたが、この伝送線路90駆動入力端と駆動側回路との間に、個々にあるいは共通の所望インピーダンス・マッチング抵抗を直列に挿入した構成としても良い。
【0026】
【発明の効果】
本発明は、以上説明した内容から、下記に記載される効果を奏する。
容量手段10のコンデンサあるいは抵抗を直列接続したコンデンサにより、入力信号の遷移状態を充放電電流に変換し、この電流を増幅して伝送線路90を重畳駆動することで高周波減衰を能動的に補償するピーキング効果が得られる。
この結果従来のようなコイル部品が不要となり、LSI化による小型高集積化が容易となる大きな利点が得られる。また従来コイル方式が有していた伝送線路90インピーダンスとの本質的なミスマッチング問題が解消できる利点も得られる。更に駆動出力するピーキング電流Iq5、Iq6は能動的増幅による為、従来コイル方式より一層多くの周波数補償が容易に実現でき、この結果更なる高忠実信号の伝送が実現できる効果も得られる。これら効果は特に高速信号を多数チャンネル伝送する半導体試験装置や超高速電子計算機、自動交換機等において多大なる有効性を有する。
【図面の簡単な説明】
【図1】本発明実施例1の、周波数補償された差動伝送構成例である。
【図2】本発明実施例2の、周波数補償された差動伝送構成例である。
【図3】本発明の、他の周波数補償された伝送構成例である。
【図4】本発明の、遷移信号駆動手段の回路例である。
【図5】本発明の、容量手段の応用回路例である。
【図6】従来の、周波数補償された差動伝送構成例である。
【図7】従来の、周波数補償回路を設けた差動伝送による各部の波形例である。
【図8】細いパルスを周波数補償なしで伝送した場合の受信端波形例である。
【図9】本発明の、ピーキング電流を過剰駆動した場合を説明する伝送線路入出力端での波形図である。
【符号の説明】
C1〜Cn 容量
Iq1 充電電流
Q1A,Q5A,Q4A,Q6A, カレントミラー用トランジスタ
R1〜Rn 抵抗
S11〜S1n,S21〜S2n スイッチ
Q2A,Q3A スイッチ用トランジスタ
Iq5,Iq6 ピーキング電流
10 容量手段
12 コンプリメンタリスイッチ部
15 遷移電流駆動手段
20 遷移信号駆動手段
70,70b,70c 伝送ドライバ
60 差動変換回路
72 差動ドライバ回路
74 送端プルアップ抵抗
75,85 周波数補償回路
76,86 コイル
80,80b,80c 伝送信号受信回路
81out 論理信号
82 差動レシーバ回路
82b レシーバ回路
84 終端抵抗
90 伝送線路
91wav パルス波形
93wav 受信波形
100 伝送信号
Claims (6)
- 伝送線路の高周波減衰を補償する伝送信号の伝送において、
入力の伝送信号を受けて、伝送線路を駆動する伝送ドライバと、
充放電用の容量手段を設け、入力の伝送信号を受けて、該信号の状態遷移を前記容量手段に充放電させ、前記容量手段の充放電電流を増幅して、伝送線路を前記伝送ドライバの出力と共に重畳駆動する遷移信号駆動手段と
を具備し、
前記容量手段は、抵抗と直列接続コンデンサを複数並列接続し、前記各回路素子を開閉する開閉スイッチを設け、該開閉スイッチを外部から制御可能な手段を設けた、伝送線路の高周波減衰を補償することを特徴とした信号伝送方式。 - 伝送線路の高周波減衰を補償する伝送信号の伝送において、
入力の伝送信号を受けて、伝送線路を駆動する伝送ドライバと、
充放電用の容量手段を設け、入力の伝送信号を受けて、該信号の状態遷移を前記容量手段に充放電させ、前記容量手段の充放電電流を増幅して、伝送線路を前記伝送ドライバの出力と共に重畳駆動する遷移信号駆動手段と
を具備し、
前記遷移信号駆動手段は、前記容量手段に流れる電流に比例した電流を前記伝送線路に重畳するカレントミラー回路を有する、伝送線路の高周波減衰を補償することを特徴とした信号伝送方式。 - 伝送ドライバを有して、伝送信号を受けて伝送線路の送端を駆動する伝送線路の送端駆動回路において、
伝送信号の状態遷移を受けて、充放電する容量手段と、
該容量手段に流れる充放電電流を電流増幅して伝送線路送端を伝送ドライバの出力と共に重畳駆動する遷移信号駆動手段と
を具備し、
前記容量手段は、抵抗と直列接続コンデンサを複数並列接続し、前記各回路素子を開閉する開閉スイッチを設け、該開閉スイッチを外部から制御可能な手段を設けたことを特徴とした伝送線路駆動回路。 - 伝送ドライバを有して、伝送信号を受けて伝送線路の送端を駆動する伝送線路の送端駆動回路において、
伝送信号の状態遷移を受けて、充放電する容量手段と、
該容量手段に流れる充放電電流を電流増幅して伝送線路送端を伝送ドライバの出力と共に重畳駆動する遷移信号駆動手段と
を具備し、
前記遷移信号駆動手段は、前記容量手段に流れる電流に比例した電流を前記伝送線路に重畳するカレントミラー回路を有することを特徴とした伝送線路駆動回路。 - 伝送ドライバを有して、伝送信号を受けて伝送線路の送端を駆動する伝送線路の送端駆動回路において、
伝送信号を受けて、容量手段の充放電方向をスイッチするコンプリメンタリ構成のコンプリメンタリスイッチ部と、
容量手段を設けて、前記コンプリメンタリスイッチ部により該容量手段を充放電し、
該容量手段の充放電電流を受けて、増幅して伝送線路の送端を駆動する遷移電流駆動手段を設け、
前記容量手段は、抵抗と直列接続コンデンサを複数並列接続し、前記各回路素子を開閉する開閉スイッチを設け、該開閉スイッチを外部から制御可能な手段を設けたことを特徴 とした伝送線路駆動回路。 - 伝送ドライバを有して、伝送信号を受けて伝送線路の送端を駆動する伝送線路の送端駆動回路において、
伝送信号を受けて、容量手段の充放電方向をスイッチするコンプリメンタリ構成のコンプリメンタリスイッチ部と、
容量手段を設けて、前記コンプリメンタリスイッチ部により該容量手段を充放電し、
該容量手段の充放電電流を受けて、増幅して伝送線路の送端を駆動する遷移電流駆動手段を設け、
前記遷移電流駆動手段は、前記容量手段に流れる電流に比例した電流を前記伝送線路に重畳し、これをコンプリメンタリ構成としたことを特徴とした伝送線路駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34506496A JP3629346B2 (ja) | 1996-12-25 | 1996-12-25 | 信号伝送方式及び伝送線路駆動回路 |
US08/998,519 US5898326A (en) | 1996-12-25 | 1997-12-26 | Signal transmission cable driver apparatus without a peaking coil |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34506496A JP3629346B2 (ja) | 1996-12-25 | 1996-12-25 | 信号伝送方式及び伝送線路駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10190747A JPH10190747A (ja) | 1998-07-21 |
JP3629346B2 true JP3629346B2 (ja) | 2005-03-16 |
Family
ID=18374049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34506496A Expired - Fee Related JP3629346B2 (ja) | 1996-12-25 | 1996-12-25 | 信号伝送方式及び伝送線路駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5898326A (ja) |
JP (1) | JP3629346B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3711184B2 (ja) * | 1997-02-26 | 2005-10-26 | 株式会社アドバンテスト | Cmos集積回路 |
TW381385B (en) * | 1997-08-20 | 2000-02-01 | Advantest Corp | Signal transmission circuit, CMOS semiconductor device and circuit board |
US6822267B1 (en) * | 1997-08-20 | 2004-11-23 | Advantest Corporation | Signal transmission circuit, CMOS semiconductor device, and circuit board |
US6037811A (en) * | 1997-10-10 | 2000-03-14 | International Microcircuits, Inc. | Current-controlled output buffer |
US6490325B1 (en) * | 1997-12-19 | 2002-12-03 | Lsi Logic Corporation | Transmission circuit having an inductor-assisted termination |
US5977797A (en) * | 1997-12-30 | 1999-11-02 | Lsi Logic Corporation | Method and apparatus for transferring data on a voltage biased data line |
JP3828652B2 (ja) * | 1998-01-09 | 2006-10-04 | 株式会社アドバンテスト | 差動信号伝送回路 |
US6198307B1 (en) * | 1998-10-26 | 2001-03-06 | Rambus Inc. | Output driver circuit with well-controlled output impedance |
US6486697B1 (en) * | 1999-03-22 | 2002-11-26 | University Of Southern California | Line reflection reduction with energy-recovery driver |
JP4077123B2 (ja) * | 1999-08-26 | 2008-04-16 | 川崎マイクロエレクトロニクス株式会社 | 差動信号出力回路 |
US6265914B1 (en) * | 1999-11-19 | 2001-07-24 | Lsi Logic Corporation | Predriver for high frequency data transceiver |
US6570931B1 (en) * | 1999-12-31 | 2003-05-27 | Intel Corporation | Switched voltage adaptive slew rate control and spectrum shaping transmitter for high speed digital transmission |
US6433605B1 (en) * | 2000-02-03 | 2002-08-13 | Hewlett-Packard Company | Low wiring skew clock network with current mode buffer |
JP3498042B2 (ja) * | 2000-06-05 | 2004-02-16 | Necエレクトロニクス株式会社 | 電子機器及びそれを備えた電子機器システム |
JP2002022807A (ja) * | 2000-07-11 | 2002-01-23 | Ricoh Co Ltd | 回路基板検査装置 |
DE20101605U1 (de) * | 2001-01-31 | 2002-06-13 | Ic Haus Gmbh | Vorrichtung zum Bereitstellen eines Eingangssignals für eine ausgangsseitig fehlangepasste Leitung |
US6400193B1 (en) | 2001-05-17 | 2002-06-04 | Advantest Corp. | High speed, high current and low power consumption output circuit |
TWI256771B (en) * | 2002-03-27 | 2006-06-11 | Ind Tech Res Inst | Capacitance coupling acceleration device |
US6856158B2 (en) | 2002-05-01 | 2005-02-15 | Advantest Corp. | Comparator circuit for semiconductor test system |
US6791316B2 (en) * | 2002-09-24 | 2004-09-14 | Advantest Corp. | High speed semiconductor test system using radially arranged pin cards |
JP4364688B2 (ja) * | 2004-03-19 | 2009-11-18 | 株式会社日立製作所 | 信号伝送回路 |
US7408337B2 (en) * | 2005-06-03 | 2008-08-05 | Teradyne, Inc. | Compensating for loss in a transmission path |
US7538582B2 (en) * | 2005-10-28 | 2009-05-26 | Advantest Corporation | Driver circuit, test apparatus and adjusting method |
US7728618B1 (en) * | 2006-11-03 | 2010-06-01 | Marvell International Ltd. | Self-calibrating writer |
JP2008211620A (ja) | 2007-02-27 | 2008-09-11 | Advantest Corp | ドライバ回路 |
JP2008219718A (ja) * | 2007-03-07 | 2008-09-18 | Advantest Corp | ドライバ回路 |
JP5114293B2 (ja) * | 2008-05-30 | 2013-01-09 | 株式会社日立製作所 | 波形等化回路 |
JP2010038581A (ja) * | 2008-07-31 | 2010-02-18 | Toshiba Corp | 半導体試験装置 |
JP5573361B2 (ja) * | 2010-05-25 | 2014-08-20 | ソニー株式会社 | 送信装置、受信装置、送信方法、受信方法、及び送受信装置 |
US9647721B2 (en) * | 2012-02-06 | 2017-05-09 | Kfx Circuits And Systems Private Limited | Variable impedance scheme for providing a wired communication |
KR101936665B1 (ko) * | 2014-12-11 | 2019-01-09 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 무선 주파수 회로, 전송기, 기지국 및 사용자 단말 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4335360A (en) * | 1979-11-23 | 1982-06-15 | Hoover Merle V | Class AB push-pull amplifiers |
US5264743A (en) * | 1989-12-08 | 1993-11-23 | Hitachi, Ltd. | Semiconductor memory operating with low supply voltage |
US5420538A (en) * | 1994-06-10 | 1995-05-30 | Northern Telecom Limited | Linear bipolar junction transistor amplifier |
US5489878A (en) * | 1994-11-23 | 1996-02-06 | Analog Devices | Current-controlled quadrature oscillator based on differential gm /C cells |
US5760601A (en) * | 1996-08-26 | 1998-06-02 | International Business Machines Corporation | Transmission line driver circuit for matching transmission line characteristic impedance |
-
1996
- 1996-12-25 JP JP34506496A patent/JP3629346B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-26 US US08/998,519 patent/US5898326A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10190747A (ja) | 1998-07-21 |
US5898326A (en) | 1999-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3629346B2 (ja) | 信号伝送方式及び伝送線路駆動回路 | |
CA1285623C (en) | Apparatus for matching unbalanced r.f. baseband signals to balancedsignals on a twisted two-wire line | |
US20020149402A1 (en) | Current mode driver with variable equalization | |
US20050200380A1 (en) | Reflection-control system and method | |
US20090296851A1 (en) | Pre-emphasis circuit | |
EP1720306B1 (en) | On-chip source termination in communication systems | |
US20010033206A1 (en) | Phase compensated switched attenuation pad | |
JPH0823354A (ja) | 信号入出力装置 | |
KR100386929B1 (ko) | 일반적인송신기장치 | |
EP1014615A2 (en) | Full duplex transmission | |
US7863961B2 (en) | Vehicle communication system | |
JPH0433179B2 (ja) | ||
KR20070116666A (ko) | 양방향 데이터 전송을 위한 통신 회로, 이를 포함하는 자동 테스트 장치 및 양방향 데이터 전송 방법 | |
US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
US7157931B2 (en) | Termination circuits having pull-down and pull-up circuits and related methods | |
KR101239487B1 (ko) | 가변 이퀄라이저 회로 및 이를 이용한 시험 장치 | |
JPH10271043A (ja) | アナログ信号伝送回路 | |
KR20020060753A (ko) | 전자 회로 | |
JP2000013333A (ja) | ノイズ除去方法および伝送回路 | |
JP3312911B2 (ja) | 結合回路 | |
US6426646B2 (en) | ECL terminating circuit | |
US4879661A (en) | Bi-directional circuit to interface between a low current device and high current tester | |
JP4443392B2 (ja) | 送信切り換え回路および半導体集積回路 | |
JP2004537923A (ja) | データを伝送するためのラインドライバ | |
US7804858B2 (en) | Vehicle communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |