KR101959825B1 - 3레벨 전압모드 송신기 - Google Patents
3레벨 전압모드 송신기 Download PDFInfo
- Publication number
- KR101959825B1 KR101959825B1 KR1020170134382A KR20170134382A KR101959825B1 KR 101959825 B1 KR101959825 B1 KR 101959825B1 KR 1020170134382 A KR1020170134382 A KR 1020170134382A KR 20170134382 A KR20170134382 A KR 20170134382A KR 101959825 B1 KR101959825 B1 KR 101959825B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- pull
- driver
- voltage mode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
본 발명은 3레벨 전압모드 송신기에 관한 것으로, 입력부와 출력부를 포함하는 3레벨 전압모드 송신기에 있어서, 입력신호를 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는 전송 로직부 및 상기 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 전압모드 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 전압모드 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기를 포함하는 드라이버부를 포함하되, 상기 전송 로직부는, 상기 전송 로직부의 출력 신호인 각각의 풀업신호와 풀다운신호를 동일한 회로를 사용하여 생성하는 콘트롤 모듈과 이를 위한 와이어 스테이트 코드를 생성하는 인코딩 모듈을 포함하는 것을 특징으로 하는 3레벨 전압모드 송신기가 제공된다.
Description
본 발명은 3레벨 전압모드 송신기에 관한 것으로, 보다 상세하게는 전압 모드 드라이버에 입력되는 신호를 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 맞도록 인코딩하여 모든 출력 라인 상태에 대해 원하는 출력값을 구현함으로써 드라이버 출력 라인 상태 간의 갑섭과 노이즈를 줄일 수 있도록 한 3레벨 전압모드 송신기에 관한 것이다.
근래에 들어 대부분의 사람들이 스마트 폰 및 태블릿 등과 같은 다양한 종류의 모바일 기기를 사용하게 됨으로써 이러한 모바일 기기들이 처리하는 데이터도 따라서 증가하고 있다.
이러한 모바일 기기들이 요구하는 데이터 처리량의 증가에 따라 여러 기업에서 새로운 인터페이스 방식이 개발되었는데 이러한 다양한 인터페이스로 인하여 제품들 간의 호환성이 떨어져 결국에는 기술 발전을 저해하는 요인이 되었다. 이에 국제 모바일 단말 표준화 단체가 성립되었고 MIPI(mobile industry porocessor interface)라는 국제 표준화를 진행하여 모바일 기기의 프로세서와 주변기기 간의 인터페이스를 표준화하게 되었다.
모바일 기기에서 데이터가 입력되면 입력된 데이터를 처리하기 위하여 내부의 칩으로 전송하거나 외부의 기기들로 전송하게 되는데 이러한 데이터의 전송을 위해서 데이터 출력 드라이버가 사용된다. 이는 모바일 기기에 사용되는 반도체 칩에서 구현되는 내부 데이터는 대개 하이 레벨 또는 로우 레벨의 논리 레벨 정보를 갖는 데이터 형태를 갖고 있고 이러한 내부 데이터 자체는 구동력이 매우 작기 때문에 내부 데이터를 그대로 출력하게 되면 큰 구동력을 필요로 하는 외부 기기들을 구동시키는 것은 힘들기 때문이다.
MIPI 이전의 종래의 데이터 출력 드라이버의 일종인 전압 드라이버는 위와 같이 하이 레벨과 로우 레벨의 2가지 상태로 데이터를 송수신하여서 전송할 수 있는 데이터량에 제한이 있었는데, MIPI에서는 하이 레벨, 미들 레벨 및 로우 레벨의 3가지 상태로 데이터를 송수신함으로써 전송할 수 있는 데이터량이 크게 증가되는 이점이 있다.
하지만 위와 같이 하이 레벨, 미들 레벨 및 로우 레벨의 3 레벨로 데이터를 송수신하려면 종래의 하이 레벨과 로우 레벨의 2 레벨 전압 드라이버보다 그 구현이 상대적으로 더 어렵고 미들 레벨을 구현하는 미들 전압에 노이즈 등이 발생하여 수신 측에서 미들 전압의 상태를 하이 레벨이나 로우 레벨로 오판하게 되는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 전압 모드 드라이버에 입력되는 신호를 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 맞도록 인코딩하여 모든 출력 라인 상태에 대해 원하는 출력값을 구현함으로써 드라이버 출력 라인 상태 간의 갑섭과 노이즈를 줄일 수 있도록 한 3레벨 전압모드 송신기를 제공하고자 한다.
본 발명의 실시예들의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따르면, 3레벨 전압모드 송신기는, 입력부와 출력부를 포함하는 3레벨 전압모드 송신기에 있어서, 입력신호를 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는 전송 로직부 및 상기 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 전압모드 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 전압모드 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기를 포함하는 드라이버부를 포함하되, 상기 전송 로직부는, 상기 전송 로직부의 출력 신호인 각각의 풀업신호와 풀다운신호를 동일한 회로를 사용하여 생성하는 콘트롤 모듈과 이를 위한 와이어 스테이트 코드를 생성하는 인코딩 모듈을 포함하는 것을 특징으로 할 수 있다.
구체적으로, 상기 3레벨 전압모드 송신기는 드라이버부의 출력 데이터 신호 중에서 미들 레벨 신호에서 발생하는 리플렉션(Reflection)을 제거하는 리플렉션 캔슬러부를 더 포함하는 것을 특징으로 할 수 있다.
구체적으로, 상기 물리계층(PHY) 인터페이스 사양은 국제 모바일 단말 표준화 단체의 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양인 것을 특징으로 할 수 있다.
구체적으로, 상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭 되는 현재 와이어 스테이트 코드를 선택하는 제1 조건은, 현재 와이어 스테이트 코드로 조합 가능한 코드 중에서 임의의 한 코드와 상기 임의의 한 코드와 반전 관계를 가지는 코드를 제외한 나머지 코드를 이용하는 것을 특징으로 할 수 있다.
구체적으로, 상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제2 조건은, 상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 하이 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 2개의 비트의 위치와 해당 값이 서로 동일한 것을 특징으로 할 수 있다.
구체적으로, 상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제3 조건은, 상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 미들 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 서로 반전 관계인 것을 특징으로 하는 할 수 있다.
구체적으로, 상기 콘트롤 모듈의 전송 콘트롤 로직회로는 상기 제1 내지 3 조건을 모두 만족하는 논리 회로로 구성되는 것을 특징으로 할 수 있다.
구체적으로, 상기 전송 콘트롤 로직회로는, 상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 반전 신호를 인가받아 논리곱 연산하여 풀업 A 신호를 출력하는 제1 AND 게이트와, 상기 현재 와이어 스테이트 코드의 중간 비트와 하위 비트의 신호를 인가받아 논리곱 연산하여 풀업 B 신호를 출력하는 제2 AND 게이트와, 상기 현재 와이어 스테이트 코드의 상위 비트와 하위 비트의 반전신호를 인가받아 논리곱 연산하여 풀업 C 신호를 출력하는 제3 AND 게이트와, 상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 신호를 인가받아 논리곱 연산하여 풀다운 A 신호를 출력하는 제4 AND 게이트와, 상기 현재 와이어 스테이트 코드의 중간 비트의 반전신호와 하위 비트의 반전신호를 인가하여 풀다운 B 신호를 출력하는 논리곱 연산하는 제5 AND 게이트 및 상기 현재 와이어 스테이트 코드의 상위 비트의 반전신호와 하위 비트의 신호를 인가받아 논리곱 연산하여 풀다운 C 신호를 출력하는 제6 AND 게이트를 포함하는 것을 특징으로 할 수 있다.
구체적으로, 상기 드라이버부의 전압모드 드라이버는, 트랜지스터와 저항으로 이루어지는 한 쌍의 회로를 포함하는 제1 내지 3 전송셀로 이루어지되, 상기 제1 전송셀은 상기 전송 로직부에서 출력되고 천이하는 풀업 A 신호와 풀다운 A 신호를 인가 받고, 상기 제2 전송셀은 상기 전송 로직부에서 출력되고 천이하는 풀업 B 신호와 풀다운 B 신호를 인가 받고, 상기 제3 전송셀은 상기 전송 로직부에서 출력되고 천이하는 풀업 C 신호와 풀다운 C 신호를 인가 받는 것을 특징으로 할 수 있다.
구체적으로, 상기 드라이버부의 등화기는, 버퍼와 캐패시터가 직렬 연결된 제1 내부회로와 인버터와 캐패시터가 직렬 연결된 제2 내부회로가 서로 병렬 연결되는 구조를 갖는 제1 내지 3 등화기 드라이버셀로 이루어지되, 상기 제1 등화기 드라이버셀의 제1 내부회로는 상기 전송 로직부에서 출력되고 천이하는 풀업 A 신호를 인가 받고 제2 내부회로는 풀다운 A 신호를 인가 받고, 상기 제2 등화기 드라이버셀의 제1 내부회로는 상기 전송 로직부에서 출력되고 천이하는 풀업 B 신호를 인가 받고 제2 내부회로는 풀다운 B 신호를 인가 받고, 상기 제3 등화기 드라이버셀의 제1 내부회로는 상기 전송 로직부에서 출력되고 천이하는 풀업 C 신호를 인가 받고 제2 내부회로는 풀다운 C 신호를 인가 받는 것을 특징으로 할 수 있다.
구체적으로, 상기 리플렉션 캔슬러부는, 직렬 연결된 캐패시터와 저항으로 이루어지는 한 쌍의 회로을 포함하는 제1 내지 3 리플렉션 캔슬러로 이루어지고, 상기 제1 내지 3 리플렉션 캔슬러는 전압모드 드라이버의 3개 출력단 각각에 한 쌍의 캐패시터 단부가 연결되도록 하는 것을 특징으로 할 수 있다.
본 발명은 전압 모드 드라이버에 입력되는 신호를 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 맞도록 인코딩하는 인코딩 모듈과 콘트롤 모듈을 구비하여 전압 모드 드라이버에서 출력되는 모든 출력 라인 상태에 대해 원하는 출력값을 미리 구현하고 있기 때문에 전압 모드 드라이버 출력 라인 상태 간의 갑섭과 노이즈를 줄일 수 있는 효과가 있다.
또한, 본 발명은 전압 모드 드라이버와 함께 등화기도 구비함으로써 채널에서 데이터의 전송속도가 고속일수록 증가하는 왜곡을 반대되는 특성으로 상쇄시켜 고주파 대역의 신호 감쇄와 ISI(inter-symbol interference)에 따른 채널의 손실 변화를 줄일 수 있는 효과가 있다.
또한, 본 발명은 전압 모드 드라이버의 출력 측에 리플렉션 캔슬러를 구비하고 있기 때문에 고속의 데이터를 송신할 때 송신단의 출력 임피던스와 채널 임피던스의 값이 정합되지 않아 발생하는 리플렉션을 제거할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 3레벨 전압모드 송신기를 나타낸 도면이다.
도 2는 도 1에 도시된 콘트롤 모듈을 상세히 나타낸 도면이다.
도 3은 도 1에 도시된 드라이버부에서 출력되는 신호의 일례를 나타낸 도면이다.
도 4는 도 1에 도시된 등화기의 작동예를 나타낸 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 3레벨 전압모드 송신기를 나타낸 도면이다.
도 6은 도 5에 도시된 콘트롤 모듈을 상세히 나타낸 도면이다.
도 7은 도 5에 도시된 드라이버부에서 출력되는 신호의 일례를 나타낸 도면이다.
도 8은 도 1에 도시된 등화기의 작동예를 나타낸 도면이다.
도 9는 본 발명의 일실시예에 따른 3레벨 전압모드 송신기의 적용 전과 후의 출력 신호를 아이 다이어그램으로 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 3레벨 전압모드 송신기의 적용 전과 후의 출력 신호를 아이 다이어그램으로 나타낸 도면이다.
도 2는 도 1에 도시된 콘트롤 모듈을 상세히 나타낸 도면이다.
도 3은 도 1에 도시된 드라이버부에서 출력되는 신호의 일례를 나타낸 도면이다.
도 4는 도 1에 도시된 등화기의 작동예를 나타낸 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 3레벨 전압모드 송신기를 나타낸 도면이다.
도 6은 도 5에 도시된 콘트롤 모듈을 상세히 나타낸 도면이다.
도 7은 도 5에 도시된 드라이버부에서 출력되는 신호의 일례를 나타낸 도면이다.
도 8은 도 1에 도시된 등화기의 작동예를 나타낸 도면이다.
도 9는 본 발명의 일실시예에 따른 3레벨 전압모드 송신기의 적용 전과 후의 출력 신호를 아이 다이어그램으로 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 3레벨 전압모드 송신기의 적용 전과 후의 출력 신호를 아이 다이어그램으로 나타낸 도면이다.
본 발명의 실시예들에 대한 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 3레벨 전압모드 송신 드라이버를 나타낸 도면으로서, 3레벨 전압모드 송신 드라이버는, 입력신호를 전송받는 입력부(100)와, 입력신호를 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는 전송 로직부(200)와, 상기 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기를 포함하는 드라이버부(300)와, 상기 드라이버부(300)의 출력 데이터 신호 중에서 미들 레벨 신호에서 발생하는 리플렉션(Reflection)을 제거하는 리플렉션 캔슬러부(400) 및 상기 리플렉션 캔슬러부(400)를 통과한 출력 신호를 출력하는 출력부(500)를 포함할 수 있다.
먼저, 본 발명의 3레벨 전압모드 송신 드라이버에서 사용되는 물리계층(PHY) 인터페이스 사양은 국제 모바일 단말 표준화 단체의 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양인 것으로 한다.
다시 말하면, 본 발명에서 사용되는 MIPI C-PHY(MIPI Alliance Specification for C-PHY)는 심볼(symbol) 코딩 기법을 사용하여 데이터를 송수률을 비약적으로 상승시킬 수 있고 이러한 심볼 코딩은 일반적으로 6개의 와이어 스테이트를 통해서 만들어 진다.
입력부(100)는, 모바일 기기에서 생성되고 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 따라 3 비트의 데이터로 변환된 입력신호인 심볼 값을 입력받게 되며, 이러한 심볼 입력 값은 각각 Tx_Flip, Tx_Rotation, Tx_Polarity 로 구분되어 전송로직부(200)의 인코딩 모듈(210)로 입력된다.
전송 로직부(200)는 입력부(100)로부터 입력되는 입력신호인 심볼값을 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는데, 인코딩 모듈(210)과 콘트롤 모듈(220)을 포함할 수 있다. 그리고 위에서 말하는 물리계층(PHY) 인터페이스 사양은 상술한 바와 같이 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양을 말한다.
인코딩 모듈(210)은 입력신호를 심볼 값으로 하여 이전 와이어 스테이트 코드와 매칭함으로써 3 비트로 이루어지는 현재 와이어 스테이트 코드를 생성하게 된다.
와이어 스테이트는 와이어 상태에 따른 값을 3 비트로 표한한 값으로 각각의 비트는 상위 비트, 중간 비트, 하위 비트로 구분되며 이들 와이어 스테이트 값은 +x, -x, +y, -y, +z, -z 의 6가지 이름으로 표시되기도 한다. 물론 이는 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 따른 것이다.
입력신호인 심볼 값은 수신 측에서 보면 현재 와이어 스테이트에서 다음 와이어 스테이트로 변하는 값으로 추출된다. 다시 말하면 와이어 스테이트는 위와 같이 6가지 상태가 있으며 연속된 스테이는 올 수 없으므로 자기 자신을 제외한 5가지의 와이어 스테이트로 변하게 된다. 이때 와이어 스테이트 값의 이름이 바뀌는 조건에 따라서 입력신호인 심볼 값이 정해진 것이다.
따라서 이를 송신 측에서 보면 입력되는 신호를 심볼 값으로 한 후 이전에 변환된 와이어 스테이트 코드와 매칭하게 되면 3비트로 이루어지는 6개의 와이어 스테이트 코드를 생성할 수 있게 된다. 이를 위해서 인코딩 모듈(210)에는 레지스터가 연결될 수 있다.
아래의 표 1과 2에 도시된 표는 입력신호인 심볼 값과 이전 와이어 스테이트 코드를 매칭하여 현재 와이어 스테이트 코드를 생성한 것을 각각 와이어 스테이트 값 이름과 3 비트로 나타낸 것이다.
[표 1]
[표 2]
위의 표 1과 2에 나타낸 것은 상술한 바와 같이 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 따른 것이므로 상세한 설명은 생략하기로 한다.
도 2는 도 1에 도시된 콘트롤 모듈을 상세히 나타낸 도면으로서, 콘트롤 모듈(220)은 인코딩 모듈(210)로부터 출력되는 현재 와이어 스테이트 코드를 입력 받아 전송 콘트롤 로직회로를 통과 시켜 풀업신호, 풀다운신호 및 공통신호로 이루어지는 3세트의 제어신호로 출력하는데, 다수개의 NAND 게이트, 인버터 및 AND 게이트로 이루어지게 된다.
여기서 3세트의 제어신호란 노드 A, B, C로 출력되는 신호를 위한 풀업 신호, 풀다운 신호, 공통 신호로 이루어지는 A, B, C 신호의 세트를 말하는 것이다. 즉, 현재 와이어 스테이트 값을 콘트롤 모듈(220)이 입력 받아 전압모드 드라이버를 제어할 신호를 발생시키고 전압모드 드라이버는 해당 채널 A, B, C 로 전송될 출력 신호를 생성시키게 되는데, 이때 채널 A, B, C 로 전송될 출력 신호 각각은 이웃하는 라인 시그널 레벨이 모두 다르도록 구현되어서 A, B, C 라인 시그널 상태 간의 간섭과 노이즈를 줄일 수 있게 된다.
콘트롤 모듈(220)의 전송 콘트롤 로직회로는, 상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 반전 신호를 인가받아 반논리곱 연산하는 제1 NAND 게이트(221a)와, 상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 신호를 인가받아 반논리곱 연산하는 제2 NAND 게이트(221b)와, 상기 현재 와이어 스테이트 코드의 상위 비트와 하위 비트의 신호를 인가받아 반논리곱 연산하는 제3 NAND 게이트(221c)와, 상기 현재 와이어 스테이트 코드의 하위 비트와 상위 비트의 반전신호를 인가받아 반논리곱 연산하는 제4 NAND 게이트(221d)와, 상기 현재 와이어 스테이트 코드의 중간 비트의 신호와 하위 비트 반전신호를 인가받아 반논리곱 연산하는 제5 NAND 게이트(221e) 및 상기 현재 와이어 스테이트 코드의 중간 비트의 신호와 하위 비트의 반전신호를 인가받아 반논리곱 연산하는 제6 NAND 게이트(221f)를 포함할 수 있다.
콘트롤 모듈(220)의 전송 콘트롤 로직회로는, 다시 제1 내지 6 NAND 게이트(221a, 221b, 221c, 221d, 221e, 221f)의 출력단과 연결되는 인버터와 AND 게이트를 포함할 수 있다.
즉, 콘트롤 모듈(220)의 전송 콘트롤 로직회로는, 상기 제1 NAND 게이트(221a)의 신호를 반전시켜 풀업 A 신호를 출력하는 제1 인버터(222a)와, 상기 제2 NAND 게이트(221b)의 신호를 반전시켜 풀다운 A 신호를 출력하는 제2 인버터(222b)와, 상기 제3 NAND 게이트(221c)의 신호를 반전시켜 풀업 B 신호를 출력하는 제3 인버터(222c)와, 상기 제4 NAND 게이트(221d)의 신호를 반전시켜 풀다운 B 신호를 출력하는 제4 인버터(222d)와, 상기 제5 NAND 게이트(221e)의 신호를 반전시켜 풀업 C 신호를 출력하는 제5 인버터(222e) 및 상기 제6 NAND 게이트(221f)의 신호를 반전시켜 풀다운 C 신호를 출력하는 제6 인버터(222f)를 포함할 수 있다.
다시 말하면, 이들 제1 내지 6 인버터(222a, 222b, 222c, 222d, 222e, 222f)는 각각 제1 내지 6 NAND(221a, 221b, 221c, 221d, 221e, 221f) 출력을 인가 받아서 각각 A, B, C의 3세트 풀업 신호와 풀다운를 출력하여 전압모드 드라이버부(300)로 전송한다.
다시, 콘트롤 모듈(220)의 전송 콘트롤 로직회로는, 상기 제1 NAND 게이트(221a)와 제2 NAND 게이트(221b)의 신호를 인가받아 논리곱 연산하여 공통 A신호를 출력하는 제1 AND 게이트(223a)와, 상기 제3 NAND 게이트(221c)와 제4 NAND 게이트(221d)의 신호를 인가받아 논리곱 연산하여 공통 B신호를 출력하는 제2 AND 게이트(223b) 및 상기 제5 NAND 게이트(221e)와 제6 NAND 게이트(221f)의 신호를 인가받아 논리곱 연산하여 공통 C신호를 출력하는 제3 AND 게이트(223c)를 포함할 수 있따.
이들 제1 내지 3 AND(223a, 223b, 223c)는 각각 제1 내지 6 NAND 출력(221a, 221b, 221c, 221d, 221e, 221f)을 인가 받아서 각각 A, B, C의 3세트 공통 신호를 출력하여 전압모드 드라이버부(300)로 전송한다.
이상과 같이 전송 로직부(200)의 콘트롤 모듈(220)에서 출력되는 A, B, C의 3세트 풀업 신호, 풀다운 신호, 공통 신호는 드라이버부(300)의 전압모드 드라이버에 입력되어서 원하는 A, B, C 라인 시그널 레벨로 증폭되게 된다. 이를 아래의 표 3에 나타내었다.
[표 3]
드라이버부(300)는 전송 로직부(200)의 콘트롤 모듈(220) 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기를 포함할 수 있다.
전압모드 드라이버는, 트랜지스터(T1, T2)와 저항(R1, R2)으로 이루어지는 한 쌍의 회로를 포함하는 제1 내지 3 전송셀(311, 312, 313)를 포함할 수 있다.
제1 전송셀(311)은 상기 전송 로직부(200)에서 출력되고 천이하는 풀업 A 신호와 풀다운 A 신호를 인가 받아 증폭하여 출력한다. 출력된 신호는 출력부(500)의 노드 A(511)로 전송되는데, 그 이전에 리플렉션 캔슬러부(400)를 통과하게 된다. 이에 대한 자세한 내용을 후술하기로 한다.
마찬가지로, 제2 전송셀(312)은 상기 전송 로직부(200)에서 출력되고 천이하는 풀업 B 신호와 풀다운 B 신호를 인가 받고, 상기 제3 전송셀(313)은 상기 전송 로직부(200)에서 출력되고 천이하는 풀업 C 신호와 풀다운 C 신호를 인가 받아 증폭하여 출력하며, 출력된 신호는 제1 전송셀(311)에서 설명한 것과 마찬가지로 각각 노드 B(512), 노드 C(513)으로 전송되고, 그 이전에 리플렉션 캔슬러부(400)를 통과하게 된다.
위와 같이 노드 A, B, C(511, 512, 513)로 출력된 신호는 각각 채널 A, B, C(521, 522, 523)를 거쳐 수신측으로 전송된다.
도 3의 (a)와 (b)에는 드라이버부에서 출력되는 신호의 일례를 회로도에 화살표로 표시하고 타이밍도로서 나타내었다. 이 때 전압모드 드라이버의 각각의 하단에는 등화기가 위치하는데, 이에 대해서는 후술하기로 한다.
등화기(320)는, 직렬 연결된 버퍼(B1, B2)와 캐패시터(C1, C2)로 이루어지는 한 쌍의 회로를 포함하는 제1 내지 3 등화기 드라이버셀(321, 322, 323)로 이루어질 수 있다.
제1 등화기 드라이버셀(321)은 상기 전송 로직부(200)에서 출력되고 천이하는 풀업 A 신호와 공통 A 신호를 인가 받아 출력한 후, 리플레션 캔슬러부(400)의 앞단에서 제1 전송셀(311)의 출력 신호와 합쳐진다.
마찬가지로, 제2 등화기 드라이버셀(322)은 상기 전송 로직부(200)에서 출력되고 천이하는 풀업 B 신호와 공통 B 신호를 인가 받고, 제3 등화기 드라이버셀(323)은 상기 전송 로직부(200)에서 출력되고 천이하는 풀업 C 신호와 공통 C 신호를 인가 받아 출력한 후, 제1 등화기 드라이버셀(321)에서와 마찬가지로 리플레션 캔슬러부(400)의 앞단에서 제1 전송셀(311)의 출력 신호와 합쳐진다.
등화기(320)는 채널 A, B, C(521, 522, 523)의 손실 변화에 대해 데이터 전송의 정확성을 향상시키기 위해서 사용되는데, 일반적으로 채널은 저주파 대역 통과 여파기의 특성을 갖기 때문에 데이터의 전송속도가 고속일수록 많은 왜곡을 발생시키므로 이것을 그와 반대되는 특성을 가진 등화기로서 상쇄하게 된다.
이렇게 송신측에서 송신되는 데이터가 채널 특성에 의해 왜곡되는 것을 최소화하여 수신단에 도달할 수 있도록 보상하는 기법, 즉, 이퀄라이징 방법으로는 프리 엠퍼시스(pre-emphasis)와 디 엠퍼시스(de-emphasis)가 있다.
프리 엠퍼시스(pre-emphasis)는 송신하는 신호에 변화가 있을 때 전압 변화를 더욱 크게 하는 기법으로써 고주파 성분을 강화시키는 방법이고, 디 엠퍼시스(de-emphasis) 고주파를 증폭시키는 것이 아니라 저주파를 감쇠시키는 방법이다.
즉, 등화기(320)는 전송 로직부(200)에서 전압모드 드라이버로 입력되는 신호를 공통으로 인가 받아 풀업 A, B, C 신호와 공통 A, B, C 신호의 변화, 즉, 천이를 이용하여 신호의 전압 변화를 더욱 크게 하는 방법으로 이퀄라이징 작업을 수행하게 된다(도 3의 (b) 참조).
아래의 표 4에는 전송 로직부(200)에서 전송되는 출력 신호 중에서 등화기(320)로 인가되는 신호들을 굵은선으로 표시하였다.
[표 4]
다시, 도 4의 (a)에는 이러한 등화기 회로 일례를 나타내었고, 도 4의 (b)에는 풀업 A, B, C 신호와 공통 A, B, C 신호의 천이가 합쳐져서 전압 변화를 더욱 크게하는 경우를 각각 타이밍도로서 나타내었다.
리플렉션(Reflection)은 고속의 데이터를 송신할 때 송신단의 출력 임피던스와 채널 임피던스의 값이 정합 되지 않을 때 존재하는 것으로 이러한 리플렉션(Reflection)으로 인하여 전송되는 데이터에 왜곡이 발생할 수 있다.
리플렉션 캔슬러부(400)는 드라이버부(300)와 노드 사이에 연결되어서 드라이버부(300)의 출력 데이터 신호 중에서 미들 레벨 신호에서 발생하는 리플렉션(Reflection)을 제거하는 기능을 수행한다.
구체적으로는 리플렉션 캔슬러부(400)는 직렬 연결된 캐패시터(C3, C4)와 저항(R3, R4)으로 이루어지는 한 쌍의 회로을 포함하는 제1 내지 3 리플렉션 캔슬러(410, 420, 430)로 이루어지고, 상기 제1 내지 3 리플렉션 캔슬러(410, 420, 430)는 전압모드 드라이버의 3개 출력단 각각에 한 쌍의 캐패시터(C3, C4) 단부가 연결되도록 한다.
출력부(500)는 리플렉션 캔슬러부(400)를 통과한 출력 신호를 출력하는데, 노드 A, B, C(511, 512, 513)와 이에 연결된 채널 A, B, C(521, 522, 523)를 포함할 수 있다.
도 9는 본 발명의 일실시예에 따른 3레벨 전압모드 송신기의 적용 전과 후의 출력 신호를 아이 다이어그램으로 나타낸 도면으로서, 도 9의 (a)는 종래의 전압모드 송신 드라이버가 적용되었을 때의 출력 신호를 아이 다이어그램으로 나타낸 것이고, 도 9의 (b), (c) 는 본 발명의 일실시예인 3레벨 전압모드 송신기가 적용되었을 대의 출력 신호를 아이 다이어그램으로 나타낸 것이다.
도 9의 (a)와 (b)에 나타난 바와 같이 종래의 전압모드 송신 드라이버와 비교하면 본 발명의 3레벨 전압모드 송신기에서 라인 A, B, C 상태간의 간섭과 노이즈가 현저하게 줄어들었음을 확인할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 또 다른 실시예를 상세히 설명하기로 한다.
도 5는 본 발명의 또 다른 실시예에 따른 3레벨 전압모드 송신 드라이버를 나타낸 도면으로서, 3레벨 전압모드 송신 드라이버는, 입력부(1100)와 출력부(1500)를 포함하는 3레벨 전압모드 송신기에 있어서, 입력신호를 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는 전송 로직부(1200) 및 상기 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 전압모드 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 전압모드 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기(1320)를 포함하는 드라이버부(1300)를 포함할 수 있다.
먼저, 본 발명의 또 다른 실시예에 있어서, 3레벨 전압모드 송신 드라이버에서 사용되는 물리계층(PHY) 인터페이스 사양은 상술한 일실시예에서와 마찬가지로 국제 모바일 단말 표준화 단체의 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양인 것으로 한다. 이에 대한 상세한 내용은 상술하였으므로 생략하기로 한다.
입력부(1100)는, 모바일 기기에서 생성되고 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 따라 3 비트의 데이터로 변환된 입력신호인 심볼 값을 입력받게 되며, 이러한 심볼 입력 값은 각각 Tx_Flip, Tx_Rotation, Tx_Polarity 로 구분되어 전송로직부(1200)의 인코딩 모듈(1210)로 입력된다.
전송 로직부(1200)는 입력부(1100)로부터 입력되는 입력신호인 심볼값을 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는데, 상기 전송 로직부(1200)의 출력 신호인 각각의 풀업신호와 풀다운신호를 동일한 회로를 사용하여 생성하는 콘트롤 모듈(1220)과 이를 위한 와이어 스테이트 코드를 생성하는 인코딩 모듈(1210)을 포함할 수 있다.
그리고 위에서 말하는 물리계층(PHY) 인터페이스 사양은 상술한 바와 같이 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양을 말한다.
인코딩 모듈(1210)은 입력신호를 심볼 값으로 하여 이전 와이어 스테이트 코드와 매칭함으로써 3 비트로 이루어지는 현재 와이어 스테이트 코드를 생성하게 된다. 와이어 스테이트에 대한 내용은 본 발명의 일실시예를 설명한 부분에서 상술하였으므로 생략하기로 한다.
도 6은 도 5에 도시된 콘트롤 모듈을 상세히 나타낸 도면으로서, 콘트롤 모듈(1220)은 인코딩 모듈(1210)로부터 출력되는 현재 와이어 스테이트 코드를 입력 받아 전송 콘트롤 로직회로를 통과 시켜 풀업신호와 풀다운신호로 이루어지는 3세트의 제어신호를 출력하는데, 다수개의 AND 게이트로 이루어지게 된다.
여기서 3세트의 제어신호란 노드 A, B, C로 출력되는 신호를 위한 풀업 신호, 풀다운 신호로 이루어지는 A, B, C 신호의 세트를 말하는 것이다. 즉, 현재 와이어 스테이트 값을 콘트롤 모듈(1220)이 입력 받아 전압모드 드라이버를 제어할 신호를 발생시키고 전압모드 드라이버는 해당 채널 A, B, C 로 전송될 출력 신호를 생성시키게 되는데, 이때 채널 A, B, C 로 전송될 출력 신호 각각은 이웃하는 라인 시그널 레벨이 모두 다르도록 구현되어서 A, B, C 라인 시그널 상태 간의 간섭과 노이즈를 줄일 수 있게 된다.
콘트롤 모듈(1220)의 전송 콘트롤 로직회로는, 상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 반전 신호를 인가받아 논리곱 연산하여 풀업 A 신호를 출력하는 제1 AND 게이트(1221a)와, 상기 현재 와이어 스테이트 코드의 중간 비트와 하위 비트의 신호를 인가받아 논리곱 연산하여 풀업 B 신호를 출력하는 제2 AND 게이트(1221b)와, 상기 현재 와이어 스테이트 코드의 상위 비트와 하위 비트의 반전신호를 인가받아 논리곱 연산하여 풀업 C 신호를 출력하는 제3 AND 게이트(1221c)와, 상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 신호를 인가받아 논리곱 연산하여 풀다운 A 신호를 출력하는 제4 AND 게이트(1221d)와, 상기 현재 와이어 스테이트 코드의 중간 비트의 반전신호와 하위 비트의 반전신호를 인가하여 풀다운 B 신호를 출력하는 논리곱 연산하는 제5 AND 게이트(1221e) 및 상기 현재 와이어 스테이트 코드의 상위 비트의 반전신호와 하위 비트의 신호를 인가받아 논리곱 연산하여 풀다운 C 신호를 출력하는 제6 AND 게이트(1221f)를 포함할 수 있다.
이와 같이 이루어지는 전송 로직부(1200)의 콘트롤 모듈(1220)이 출력되는 제어신호와 매칭 되는 현재 와이어 스테이트 코드를 선택하는 조건은 제1 내지 3 조건이 있는데, 이들을 모두 만족하는 논리 회로가 도 6에 도시된 콘트롤 모듈(1220)의 전송 콘트롤 로직회로가 된다.
제1 내지 3 조건이 모두 만족될 때, 전송 로직부(1200)의 콘트롤 모듈(1220)에서 출력되는 A, B, C의 3세트 풀업 신호, 풀다운 신호와, 이들 신호가 드라이버부(1300)의 전압모드 드라이버에 입력되어서 원하는 A, B, C 라인 시그널 레벨로 증폭되는 것을 아래의 표 5에 나타내었다.
[표 5]
이와 같이 제1 내지 3 조건을 모두 만족하는 경우에, 전송 로직부(1200)의 콘트롤 모듈(1220) 로직 회로의 로직이 최소화되고, 입력 로딩이 동일하게 되며, 딜레이가 동일하게 되는 효과가 있다.
이하에서는 상술한 전송 로직부(1200)의 콘트롤 모듈(1220) 로직 회로의 최소화를 위해 와이어 스테이트 코드 매칭 시 적용되는 제1 내지 3 조건을 구체적으로 살펴보기로 한다.
전송 로직부(1200)의 콘트롤 모듈(1220)이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제1 조건은, 현재 와이어 스테이트 코드로 조합 가능한 코드 중에서 임의의 한 코드와 상기 임의의 한 코드와 반전 관계를 가지는 코드를 제외한 나머지 코드를 이용하는 것을 말한다.
이때, 제1 조건만을 만족할 때의 경우에 입력 로딩이 다르며 로직, 딜레이, 전력이 증가하게 되고, 이중에서도 로직이 증가로 인한 어싱크로너스 딜레이(asynchronous delay)는 지터(jitter) 성능을 악화시키게 된다. 따라서 제1 조건 외에 상술한 문제점을 회피하기 위하여 제2 내지 3조건이 더 필요하게 된다.
제1 조건을 만족하는 경우, 전송 로직부(1200)의 콘트롤 모듈(1220)에서 출력되는 A, B, C의 3세트 풀업 신호, 풀다운 신호와, 이들 신호가 드라이버부(1300)의 전압모드 드라이버에 입력되어서 원하는 A, B, C 라인 시그널 레벨로 증폭되는 것을 아래의 표 6에 나타내었다.
[표 6]
전송 로직부(1200)의 콘트롤 모듈(1220)이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제2 조건은, 상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 하이 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 2개의 비트의 위치와 해당 값이 서로 동일하도록 한 것이다.
이상과 같이 제1 조건과 제2 조건까지 만족하는 경우, 전송 로직부(1200)의 콘트롤 모듈(1220)에서 출력되는 A, B, C의 3세트 풀업 신호, 풀다운 신호와, 이들 신호가 드라이버부(1300)의 전압모드 드라이버에 입력되어서 원하는 A, B, C 라인 시그널 레벨로 증폭되는 것을 아래의 표 7에 나타내었다.
[표 7]
전송 로직부(1200)의 콘트롤 모듈(1220)이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제3 조건은, 상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 미들 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 서로 반전 관계가 된다.
이상과 같이 제1 조건과 제3 조건을 만족하는 경우, 전송 로직부(1200)의 콘트롤 모듈(1220)에서 출력되는 A, B, C의 3세트 풀업 신호, 풀다운 신호와, 이들 신호가 드라이버부(1300)의 전압모드 드라이버에 입력되어서 원하는 A, B, C 라인 시그널 레벨로 증폭되는 것을 아래의 표 8에 나타내었다.
[표 8]
드라이버부(1300)는 전송 로직부(1200)의 콘트롤 모듈(1220) 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기(1320)를 포함할 수 있다.
전압모드 드라이버는, 트랜지스터(T1, T2)와 저항(R1, R2)으로 이루어지는 한 쌍의 회로를 포함하는 제1 내지 3 전송셀(1311, 1312, 1313)를 포함할 수 있다.
제1 전송셀(1311)은 상기 전송 로직부(1200)에서 출력되고 천이하는 풀업 A 신호와 풀다운 A 신호를 인가 받아 증폭하여 출력한다. 출력된 신호는 출력부(1500)의 노드 A(1511)로 전송되는데, 그 이전에 리플렉션 캔슬러부(1400)를 통과하게 된다. 이에 대한 자세한 내용을 후술하기로 한다.
마찬가지로, 제2 전송셀(1312)은 상기 전송 로직부(1200)에서 출력되고 천이하는 풀업 B 신호와 풀다운 B 신호를 인가 받고, 상기 제3 전송셀(1313)은 상기 전송 로직부(1200)에서 출력되고 천이하는 풀업 C 신호와 풀다운 C 신호를 인가 받아 증폭하여 출력하며, 출력된 신호는 제1 전송셀(1311)에서 설명한 것과 마찬가지로 각각 노드 B(1512), 노드 C(1513)으로 전송되고, 그 이전에 리플렉션 캔슬러부(1400)를 통과하게 된다.
위와 같이 노드 A, B, C(1511, 1512, 1513)로 출력된 신호는 각각 채널 A, B, C(1521, 1522, 1523)를 거쳐 수신측으로 전송된다.
도 7의 (a)와 (b)에는 드라이버부에서 출력되는 신호의 일례를 회로도에 화살표로 표시하고 타이밍도로서 나타내었다. 이 때 전압모드 드라이버의 각각의 하단에는 등화기(1320)가 위치하는데, 이에 대해서는 후술하기로 한다.
등화기(1320)는, 상기 전압모드 드라이버로 입력되는 제어신호 중 풀업신호와 풀다운신호의 반전된 신호를 이용하여 상기 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하게 되는데, 버퍼(B)와 캐패시터(C1)가 직렬 연결된 제1 내부회로(1320a)와 인버터(I)와 캐패시터(C2)가 직렬 연결된 제2 내부회로(1320b)가 서로 병렬 연결되는 구조를 갖는 제1 내지 3 등화기 드라이버셀(1321, 1322, 1423)를 포함할 수 있다(도 7, 도 8 참조).
제1 등화기 드라이버셀(1321)은 제1 등화기 드라이버셀(1321)의 제1 내부회로(1320a)는 상기 전송 로직부(1200)에서 출력되고 천이하는 풀업 A 신호를 인가 받고 제2 내부회로(1320b)는 풀다운 A 신호를 인가 받은 후 제1 내부회로(1320a)와 제2 내부회로(1320b)의 종단은 합쳐진 후 출력된다. 그리고 리플레션 캔슬러부(1400)의 앞단에서 제1 전송셀(1311)의 출력 신호와 합쳐진다.
마찬가지로, 제2 등화기 드라이버셀(1322)의 제1 내부회로(1320a)는 상기 전송 로직부(1200)에서 출력되고 천이하는 풀업 B 신호를 인가 받고 제2 내부회로는 풀다운 B 신호를 인가 받고, 제3 등화기 드라이버셀(1323)의 제1 내부회로(1320a)는 상기 전송 로직부(1200)에서 출력되고 천이하는 풀업 C 신호를 인가 받고 제2 내부회로(1320b)는 풀다운 C 신호를 인가 받은 후 각각의 종단은 합쳐진 후 출력된다. 그리고 제1 등화기 드라이버셀(1321)에서와 마찬가지로 리플레션 캔슬러부(1400)의 앞단에서 각각 제2 전송셀(1312), 제3 전송셀(1313)의 출력 신호와 합쳐진다.
등화기(1320)는 채널 A, B, C(1521, 1522, 1523)의 손실 변화에 대해 데이터 전송의 정확성을 향상시키기 위해서 사용되는데, 일반적으로 채널은 저주파 대역 통과 여파기의 특성을 갖기 때문에 데이터의 전송속도가 고속일수록 많은 왜곡을 발생시키므로 이것을 그와 반대되는 특성을 가진 등화기로서 상쇄하게 된다. 이에 대한 내용은 앞의 실시예에서 상술하였으므로 생략하기로 한다.
등화기(1320)는 전송 로직부(1200)에서 전압모드 드라이버로 입력되는 신호를 공통으로 인가 받아 풀업 A, B, C 신호와 공통 A, B, C 신호의 변화, 즉, 천이를 이용하여 신호의 전압 변화를 더욱 크게 하는 방법으로 이퀄라이징 작업을 수행하게 된다(도 7의 (b) 참조).
아래의 표 9에는 전송 로직부(1200)에서 전송되는 출력 신호 중에서 등화기(1320)로 인가되는 신호들은 굵은 선으로 표시하였다.
[표 9]
도 8의 (a)에는 이러한 등화기 회로 일례를 나타내었고, 도 8의 (b)에는 풀업 A, B, C 신호와 반전된 A, B, C 신호의 천이가 합쳐져서 전압 변화를 더욱 크게하는 경우를 각각 타이밍도로서 나타내었다.
본 발명의 또 다른 일실시예에 따른 3레벨 전압모드 송신기는 리플렉션 캔슬러부(1400)를 더 포함할 수 있다.
리플렉션 캔슬러부(1400)는 드라이버부(1300)와 노드 사이에 연결되어서 드라이버부(1300)의 출력 데이터 신호 중에서 미들 레벨 신호에서 발생하는 리플렉션(Reflection)을 제거하는 기능을 수행한다.
구체적으로는 리플렉션 캔슬러부(1400)는 직렬 연결된 캐패시터(C3, C4)와 저항(R3, R4)으로 이루어지는 한 쌍의 회로을 포함하는 제1 내지 3 리플렉션 캔슬러(1410, 1420, 1430)로 이루어지고, 상기 제1 내지 3 리플렉션 캔슬러(1410, 1420, 1430)는 전압모드 드라이버의 3개 출력단 각각에 한 쌍의 캐패시터(C3, C4) 단부가 연결되도록 한다.
출력부(1500)는 리플렉션 캔슬러부(1400)를 통과한 출력 신호를 출력하는데, 노드 A, B, C(1511, 1512, 1513)와 이에 연결된 채널 A, B, C(1521, 1522, 1523)를 포함할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 3레벨 전압모드 송신기의 적용 전과 후의 출력 신호를 아이 다이어그램으로 나타낸 도면으로서, 도 10의 (a)는 종래의 전압모드 송신 드라이버가 적용되었을 때의 출력 신호를 아이 다이어그램으로 나타낸 것이고, 도 10의 (b), (c) 는 본 발명의 일실시예인 3레벨 전압모드 송신기가 적용되었을 대의 출력 신호를 아이 다이어그램으로 나타낸 것이다.
도 10의 (a)와 (b)에 나타난 바와 같이 종래의 전압모드 송신 드라이버와 비교하면 본 발명의 3레벨 전압모드 송신기에서 라인 A, B, C 상태간의 간섭과 노이즈가 현저하게 줄어들었음을 확인할 수 있다.
이상에서 설명한 바와 같이 본 발명에서는, 전압 모드 드라이버에 입력되는 신호를 MIPI C-PHY(MIPI Alliance Specification for C-PHY) 사양에 맞도록 인코딩하는 인코딩 모듈과 콘트롤 모듈을 구비하여 전압 모드 드라이버에서 출력되는 모든 출력 라인 상태에 대해 원하는 출력값을 미리 구현하고 있기 때문에 전압 모드 드라이버 출력 라인 상태 간의 갑섭과 노이즈를 줄일 수 있는 효과가 있다.
또한, 본 발명은 전압 모드 드라이버와 함께 등화기도 구비함으로써 채널에서 데이터의 전송속도가 고속일수록 증가하는 왜곡을 반대되는 특성으로 상쇄시켜 고주파 대역의 신호 감쇄와 ISI(inter-symbol interference)에 따른 채널의 손실 변화를 줄일 수 있는 효과가 있다.
또한, 본 발명은 전압 모드 드라이버의 출력 측에 리플렉션 캔슬러를 구비하고 있기 때문에 고속의 데이터를 송신할 때 송신단의 출력 임피던스와 채널 임피던스의 값이 정합되지 않아 발생하는 리플렉션을 제거할 수 있는 효과가 있다.
이상의 설명에서는 본 발명의 다양한 실시예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
100, 1100: 입력부 200, 1200: 전송 로직부
210, 1210: 인코딩 모듈 220, 1220: 콘트롤 모듈
300, 1300: 드라이버부 311, 1311: 제1 전송셀
312, 1312: 제2 전송셀 313, 1313: 제3 전송셀
321, 1321: 제1 등화기 드라이버셀 322, 1322: 제2 등화기 드라이버셀
323, 1323: 제3 등화기 드라이버셀 400, 1400: 리플렉션 캔슬러부
410, 1410: 제1 리플레션 캔슬러 420, 1420: 제2 리플렉션 캔슬러
430, 1430: 제3 리플렉션 캔슬러 500, 1500: 출력부
T1, T2: 트랜지스터 R1, R2, R3, R4: 저항
B1, B2: 버퍼 C1, C2, C3, C4: 캐패시터
I: 인버터
210, 1210: 인코딩 모듈 220, 1220: 콘트롤 모듈
300, 1300: 드라이버부 311, 1311: 제1 전송셀
312, 1312: 제2 전송셀 313, 1313: 제3 전송셀
321, 1321: 제1 등화기 드라이버셀 322, 1322: 제2 등화기 드라이버셀
323, 1323: 제3 등화기 드라이버셀 400, 1400: 리플렉션 캔슬러부
410, 1410: 제1 리플레션 캔슬러 420, 1420: 제2 리플렉션 캔슬러
430, 1430: 제3 리플렉션 캔슬러 500, 1500: 출력부
T1, T2: 트랜지스터 R1, R2, R3, R4: 저항
B1, B2: 버퍼 C1, C2, C3, C4: 캐패시터
I: 인버터
Claims (11)
- 입력부와 출력부를 포함하는 3레벨 전압모드 송신기에 있어서,
입력신호를 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는 전송 로직부; 및
상기 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 전압모드 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 전압모드 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기를 포함하는 드라이버부;를 포함하되,
상기 전송 로직부는, 상기 전송 로직부의 출력 신호인 각각의 풀업신호와 풀다운신호를 동일한 회로를 사용하여 생성하는 콘트롤 모듈과 이를 위한 와이어 스테이트 코드를 생성하는 인코딩 모듈을 포함하는 것을 특징으로 하며,
상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭 되는 현재 와이어 스테이트 코드를 선택하는 제1 조건은,
현재 와이어 스테이트 코드로 조합 가능한 코드 중에서 임의의 한 코드와 상기 임의의 한 코드와 반전 관계를 가지는 코드를 제외한 나머지 코드를 이용하는 것을 특징으로 하는 3레벨 전압모드 송신기.
- 청구항 1에 있어서,
상기 3레벨 전압모드 송신기는 드라이버부의 출력 데이터 신호 중에서 미들 레벨 신호에서 발생하는 리플렉션(Reflection)을 제거하는 리플렉션 캔슬러부를 더 포함하는 것을 특징으로 하는 3레벨 전압모드 송신기.
- 삭제
- 삭제
- 청구항 1에 있어서,
상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제2 조건은,
상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 하이 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 2개의 비트의 위치와 해당 값이 서로 동일한 것을 특징으로 하는 3레벨 전압모드 송신기.
- 청구항 1에 있어서,
상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제3 조건은,
상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 미들 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 서로 반전 관계인 것을 특징으로 하는 3레벨 전압모드 송신기.
- 입력부와 출력부를 포함하는 3레벨 전압모드 송신기에 있어서,
입력신호를 물리계층(PHY) 인터페이스 사양에 대응되도록 인코딩하고 제어신호를 생성하는 전송 로직부; 및
상기 제어신호에 따라 3레벨 전압모드로 변환된 데이터 신호를 출력하는 전압모드 드라이버와, 상기 전압모드 드라이버로 입력되는 제어신호의 트랜지션(transition)을 이용하여 상기 전압모드 드라이버의 출력 데이터 신호를 이퀄라이징(equalizing)하는 등화기를 포함하는 드라이버부;를 포함하되,
상기 전송 로직부는, 상기 전송 로직부의 출력 신호인 각각의 풀업신호와 풀다운신호를 동일한 회로를 사용하여 생성하는 콘트롤 모듈과 이를 위한 와이어 스테이트 코드를 생성하는 인코딩 모듈을 포함하는 것을 특징으로 하며,
상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭 되는 현재 와이어 스테이트 코드를 선택하는 제1 조건은,
현재 와이어 스테이트 코드로 조합 가능한 코드 중에서 임의의 한 코드와 상기 임의의 한 코드와 반전 관계를 가지는 코드를 제외한 나머지 코드를 이용하는 것을 특징으로 하며,
상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제2 조건은,
상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 하이 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 2개의 비트의 위치와 해당 값이 서로 동일한 것을 특징으로 하며,
상기 전송 로직부의 콘트롤 모듈이 출력되는 제어신호와 매칭되는 현재 와이어 스테이트 코드를 선택하는 제3 조건은,
상기 제1 조건을 만족함과 동시에 출력 데이터 신호 중에서 동일한 노드의 신호가 미들 레벨로 서로 동일한 출력 데이터 신호는 매칭된 현재 와이어 스테이트 코드가 서로 반전 관계인 것을 특징으로 하며,
상기 콘트롤 모듈의 전송 콘트롤 로직회로는 상기 제1 내지 3조건을 모두 만족하는 논리 회로로 구성되는 것을 특징으로 하는 3레벨 전압모드 송신기.
- 청구항 7에 있어서,
상기 전송 콘트롤 로직회로는,
상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 반전 신호를 인가받아 논리곱 연산하여 풀업 A 신호를 출력하는 제1 AND 게이트;
상기 현재 와이어 스테이트 코드의 중간 비트와 하위 비트의 신호를 인가받아 논리곱 연산하여 풀업 B 신호를 출력하는 제2 AND 게이트;
상기 현재 와이어 스테이트 코드의 상위 비트와 하위 비트의 반전신호를 인가받아 논리곱 연산하여 풀업 C 신호를 출력하는 제3 AND 게이트;
상기 현재 와이어 스테이트 코드의 상위 비트와 중간 비트의 신호를 인가받아 논리곱 연산하여 풀다운 A 신호를 출력하는 제4 AND 게이트;
상기 현재 와이어 스테이트 코드의 중간 비트의 반전신호와 하위 비트의 반전신호를 인가하여 풀다운 B 신호를 출력하는 논리곱 연산하는 제5 AND 게이트; 및
상기 현재 와이어 스테이트 코드의 상위 비트의 반전신호와 하위 비트의 신호를 인가받아 논리곱 연산하여 풀다운 C 신호를 출력하는 제6 AND 게이트;를 포함하는 것을 특징으로 하는 3레벨 전압모드 송신기.
- 청구항 1에 있어서,
상기 드라이버부의 전압모드 드라이버는,
트랜지스터와 저항으로 이루어지는 한 쌍의 회로를 포함하는 제1 내지 3 전송셀로 이루어지되,
상기 제1 전송셀은 상기 전송 로직부에서 출력되고 천이하는 풀업 A 신호와 풀다운 A 신호를 인가 받고,
상기 제2 전송셀은 상기 전송 로직부에서 출력되고 천이하는 풀업 B 신호와 풀다운 B 신호를 인가 받고,
상기 제3 전송셀은 상기 전송 로직부에서 출력되고 천이하는 풀업 C 신호와 풀다운 C 신호를 인가 받는 것을 특징으로 하는 3레벨 전압모드 송신기.
- 청구항 1에 있어서,
상기 드라이버부의 등화기는,
버퍼와 캐패시터가 직렬 연결된 제1 내부회로와 인버터와 캐패시터가 직렬 연결된 제2 내부회로가 서로 병렬 연결되는 구조를 갖는 제1 내지 3 등화기 드라이버셀로 이루어지되,
상기 제1 등화기 드라이버셀의 제1 내부회로는 상기 전송 로직부에서 출력되고 천이하는 풀업 A 신호를 인가 받고 제2 내부회로는 풀다운 A 신호를 인가 받고,
상기 제2 등화기 드라이버셀의 제1 내부회로는 상기 전송 로직부에서 출력되고 천이하는 풀업 B 신호를 인가 받고 제2 내부회로는 풀다운 B 신호를 인가 받고,
상기 제3 등화기 드라이버셀의 제1 내부회로는 상기 전송 로직부에서 출력되고 천이하는 풀업 C 신호를 인가 받고 제2 내부회로는 풀다운 C 신호를 인가 받는 것을 특징으로 하는 3레벨 전압모드 송신기.
- 청구항 2에 있어서,
상기 리플렉션 캔슬러부는,
직렬 연결된 캐패시터와 저항으로 이루어지는 한 쌍의 회로을 포함하는 제1 내지 3 리플렉션 캔슬러로 이루어지고, 상기 제1 내지 3 리플렉션 캔슬러는 전압모드 드라이버의 3개 출력단 각각에 한 쌍의 캐패시터 단부가 연결되도록 하는 것을 특징으로 하는 3레벨 전압모드 송신기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170134382A KR101959825B1 (ko) | 2017-10-17 | 2017-10-17 | 3레벨 전압모드 송신기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170134382A KR101959825B1 (ko) | 2017-10-17 | 2017-10-17 | 3레벨 전압모드 송신기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101959825B1 true KR101959825B1 (ko) | 2019-03-19 |
Family
ID=65908594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170134382A KR101959825B1 (ko) | 2017-10-17 | 2017-10-17 | 3레벨 전압모드 송신기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101959825B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220081938A (ko) * | 2020-12-09 | 2022-06-16 | 주식회사 블라썸테크놀로지 | Mipi c-phy 심볼 디코딩 시스템 및 방법 |
| KR20220090323A (ko) * | 2020-12-22 | 2022-06-29 | 고려대학교 산학협력단 | 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템 |
| CN115149968A (zh) * | 2022-06-27 | 2022-10-04 | 北京大学 | 一种基于码型选择的均衡器、驱动器及均衡方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
| KR101139633B1 (ko) * | 2010-08-04 | 2012-05-15 | 성균관대학교산학협력단 | 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 |
| KR101206099B1 (ko) | 2010-12-29 | 2012-11-28 | 한양대학교 산학협력단 | 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법 |
| KR20140046002A (ko) * | 2011-06-30 | 2014-04-17 | 실리콘 이미지, 인크. | 구성가능한 다차원 드라이버 및 수신기 |
-
2017
- 2017-10-17 KR KR1020170134382A patent/KR101959825B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
| KR101139633B1 (ko) * | 2010-08-04 | 2012-05-15 | 성균관대학교산학협력단 | 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 |
| KR101206099B1 (ko) | 2010-12-29 | 2012-11-28 | 한양대학교 산학협력단 | 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법 |
| KR20140046002A (ko) * | 2011-06-30 | 2014-04-17 | 실리콘 이미지, 인크. | 구성가능한 다차원 드라이버 및 수신기 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220081938A (ko) * | 2020-12-09 | 2022-06-16 | 주식회사 블라썸테크놀로지 | Mipi c-phy 심볼 디코딩 시스템 및 방법 |
| KR102585148B1 (ko) * | 2020-12-09 | 2023-10-06 | 주식회사 블라썸테크놀로지 | Mipi c-phy 심볼 디코딩 시스템 및 방법 |
| KR20220090323A (ko) * | 2020-12-22 | 2022-06-29 | 고려대학교 산학협력단 | 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템 |
| KR102478263B1 (ko) * | 2020-12-22 | 2022-12-15 | 고려대학교 산학협력단 | 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템 |
| CN115149968A (zh) * | 2022-06-27 | 2022-10-04 | 北京大学 | 一种基于码型选择的均衡器、驱动器及均衡方法 |
| CN115149968B (zh) * | 2022-06-27 | 2023-07-18 | 北京大学 | 一种基于码型选择的均衡器、驱动器及均衡方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8443223B2 (en) | Method and system for balancing receive-side supply load | |
| CN110277988B (zh) | 具有从低功率待机到低频信号传输的快速转换的中继器 | |
| EP1434347B1 (en) | Low voltage differential signaling (LVDS) driver with pre-emphasis | |
| US6624670B2 (en) | High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization | |
| KR101959825B1 (ko) | 3레벨 전압모드 송신기 | |
| US9871539B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
| US10171274B2 (en) | Data transmission apparatus, data reception apparatus, data transmission and reception system | |
| US9312846B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
| US11894959B2 (en) | Ultra-high-speed PAM-N CMOS inverter serial link | |
| US9813188B2 (en) | Transmitting circuit, communication system, and communication method | |
| US9584184B2 (en) | Unified front-end receiver interface for accommodating incoming signals via AC-coupling or DC-coupling | |
| US9325316B1 (en) | Low-power high swing CML driver with independent common-mode and swing control | |
| US10833898B2 (en) | Baseline wander correction in AC coupled communication links using equalizer with active feedback | |
| EP3174209A1 (en) | Driver circuit for signal transmission | |
| US6265920B1 (en) | Power/area efficient method for high-frequency pre-emphasis for intra-chip signaling | |
| US20030059036A1 (en) | Method and apparatus for outbound wave subtraction using a variable offset amplifier | |
| KR102335001B1 (ko) | 싱글-와이어 통신 시스템 및 이의 제어 방법 | |
| US8755474B2 (en) | Signal conditioning by combining precursor, main, and post cursor signals without a clock signal | |
| JPWO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| SH et al. | A 20 Gb/s latency optimized SerDes transmitter for data centre applications | |
| US12028057B2 (en) | Receivers for high density and low latency chip-to-chip links | |
| EP4296862A1 (en) | Driving module | |
| JP2000183981A (ja) | データ伝送システム | |
| US20130195125A1 (en) | Transmission circuit, communication system and transmission method | |
| JP2024027052A (ja) | Ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |