KR20160121224A - 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 - Google Patents

고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 Download PDF

Info

Publication number
KR20160121224A
KR20160121224A KR1020150050940A KR20150050940A KR20160121224A KR 20160121224 A KR20160121224 A KR 20160121224A KR 1020150050940 A KR1020150050940 A KR 1020150050940A KR 20150050940 A KR20150050940 A KR 20150050940A KR 20160121224 A KR20160121224 A KR 20160121224A
Authority
KR
South Korea
Prior art keywords
level
driver
input signal
output node
variable
Prior art date
Application number
KR1020150050940A
Other languages
English (en)
Inventor
정해강
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150050940A priority Critical patent/KR20160121224A/ko
Priority to US14/820,244 priority patent/US20160301550A1/en
Priority to TW104130991A priority patent/TWI667904B/zh
Priority to CN201510711596.0A priority patent/CN106059561B/zh
Publication of KR20160121224A publication Critical patent/KR20160121224A/ko
Priority to US15/375,946 priority patent/US10122553B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4927—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using levels matched to the quantisation levels of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Power Engineering (AREA)

Abstract

전송 장치는 메인 드라이버 및 가변 엠파시스 드라이버를 포함할 수 있다. 상기 메인 드라이버는 입력 신호에 기초하여 출력 노드를 구동하여 멀티 레벨 갖는 출력 신호를 생성할 수 있다. 상기 가변 엠파시스 드라이버는 상기 출력 신호의 천이 정보에 기초하여 상기 출력 노드를 다양한 구동력으로 구동할 수 있다.

Description

고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 {TRANSMITTING DEVICE FOR HIGH SPEED COMMUNICATION, INTERFACE CIRCUIT AND SYSTEM INCLUDING THE SAME}
본 발명은 통신 시스템에 관한 것으로, 더 상세하게는 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템에 관한 것이다.
퍼스널 컴퓨터, 태블릿 PC, 랩탑 컴퓨터, 스마트 폰과 같은 개인 전자제품들은 다양한 전자 구성요소로 구성될 수 있다. 상기 전자 제품 내의 서로 다른 두 개의 전자 구성요소는 짧은 시간 내에 많은 데이터를 처리할 수 있도록 고속으로 통신할 수 있다. 상기 전자 구성요소들은 일반적으로 인터페이스 회로를 통해 통신할 수 있다. 상기 전자 구성요소는 다양한 방식으로 통신할 수 있고, 직렬 통신 방식이 일 예이다.
전자 구성요소의 성능이 발전하면서, 대역폭을 증가시키고 전력 소모를 감소시킬 수 있는 통신 방식의 필요성이 증가되고 있다. 위와 같은 필요성을 만족시키기 위해, 새로운 직렬 통신 방식이 다양하게 제시되고 있고, 새로운 직렬 통신 방식을 뒷받침하기 위한 개선된 인터페이스 회로가 개발되고 있다.
본 발명의 실시예는 전송되는 신호의 레벨 변화에 따라 프리 엠파시스 강도를 조절할 수 있는 전송 장치를 포함하는 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 전송 장치는 입력 신호에 기초하여 출력 노드를 구동하여 멀티 레벨 갖는 출력 신호를 생성하는 메인 드라이버; 및 상기 출력 신호의 천이 정보에 기초하여 상기 출력 노드를 다양한 구동력으로 구동하는 가변 엠파시스 드라이버를 포함할 수 있다.
본 발명의 실시예에 따른 전송 장치는 입력 신호에 기초하여 출력 노드로 하이 레벨, 미들 레벨 및 로우 레벨 중 하나의 레벨을 갖는 출력 신호를 출력하는 메인 드라이버; 및 상기 입력 신호의 천이 정보에 기초하여 상기 출력 노드를 제 1 및 제 2 구동력 중 하나로 구동하는 가변 엠파시스 드라이버를 포함할 수 있다.
본 발명의 실시예는 시스템의 통신 정확성 및 효율성을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면,
도 2는 도 1에 도시된 제 1 장치의 인터페이스 회로의 구성을 보여주는 도면,
도 3은 도 1에 도시된 제 2 장치의 인터페이스 회로의 구성을 보여주는 도면,
도 4는 도 1 내지 도 3에서 설명된 평형 부호 멀티 레벨 신호 전송 방식을 사용하는 전자 구성요소를 포함하는 시스템을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 전송 장치의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 전송 장치의 구성을 보여주는 도면,
도 7은 도 6의 전송 장치의 동작을 보여주는 타이밍도이다.
도 1에서, 본 발명의 실시예에 따른 시스템(1)은 제 1 장치(110) 및 제 2 장치(120)를 포함할 수 있다. 상기 제 1 장치(110)는 데이터를 전송하는 구성요소를 대표할 수 있고, 상기 제 2 장치(120)는 상기 제 1 장치(110)로부터 전송된 데이터를 수신하는 구성요소를 대표할 수 있다. 예를 들어, 상기 시스템(1)은 마스터 장치와 슬레이브 장치를 포함할 수 있고, 상기 마스터 장치로부터 상기 슬레이브 장치로 데이터가 전송될 때, 상기 마스터 장치는 상기 제 1 장치(110)일 수 있고 상기 슬레이브 장치는 상기 제 2 장치(120)일 수 있다. 반대로, 상기 슬레이브 장치로부터 상기 마스터 장치로 데이터가 전송될 때, 상기 마스터 장치는 상기 제 2 장치(120)일 수 있고 상기 슬레이브 장치는 상기 제 1 장치(110)일 수 있다.
상기 마스터 장치는 프로세서와 같은 호스트 장치일 수 있고, 프로세서는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한 어플리게이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다. 상기 슬레이브 장치는 메모리일 수 있고, 상기 메모리는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 1 장치(110) 및 상기 제 2 장치(120)는 적어도 하나의 신호 전송 라인 그룹을 통해 서로 연결되어 링크를 형성할 수 있다. 상기 제 1 장치(110) 및 상기 제 2 장치(120)는 상기 적어도 하나의 신호 전송 라인 그룹을 통해 평형 부호(Balanced code) 멀티 레벨 신호 전송 방식으로 통신할 수 있다. 상기 적어도 하나의 신호 전송 라인 그룹은 복수의 신호 전송 라인을 포함할 수 있다. 예를 들어, 상기 제 1 장치(110) 및 상기 제 2 장치(120)가 n 레벨(페이즈 또는 상태) 신호 전송 방식을 사용하는 경우 상기 하나의 신호 전송 라인 그룹을 형성하는 신호 전송 라인의 개수는 n개 이상일 수 있다. 상기 제 1 장치(110) 및 제 2 장치(120)는 복수의 신호 전송 라인 그룹을 통해 연결될 수 있다. 도 1에서, 상기 제 1 장치(110)는 제 1 및 제 2 신호 전송 라인 그룹(131, 132)을 통해 연결될 수 있고, 상기 제 1 및 제 2 신호 전송 라인 그룹(131, 132)은 각각 n개 이상의 신호 전송 라인을 포함할 수 있다.
상기 제 1 장치(110) 및 상기 제 2 장치(120)는 각각 인터페이스 회로(111, 121)를 포함할 수 있다. 상기 인터페이스 회로(111, 121)는 제 1 장치(110)와 제 2 장치(120) 사이의 통신을 위한 물리적 계층(Physical Layer)일 수 있다. 상기 제 1 장치(110)의 인터페이스 회로(111)는 복수의 데이터를 n 레벨 심벌로 변환하고, 상기 n 레벨 심벌을 상기 신호 전송 라인 그룹(131, 132)을 통해 상기 제 2 장치(120)로 전송할 수 있다. 상기 n 레벨 심벌은 평형 부호로 구성될 수 있다. 상기 제 2 장치(120)의 인터페이스 회로(121)는 상기 신호 전송 라인 그룹(131, 132)을 통해 전송된 n 레벨 심벌을 수신하고, 상기 n 레벨 심벌을 상기 복수의 데이터로 복원할 수 있다. 일 예로, 상기 복수의 데이터가 m 비트인 경우, 상기 제 1 장치(110)의 인터페이스 회로(111)는 상기 m 비트의 데이터를 복수의 n 레벨 심벌로 변환할 수 있고, 상기 신호 전송 라인을 통해 상기 복수의 n 레벨 심벌을 순차적으로 직렬 전송할 수 있다. 상기 제 2 장치(120)의 인터페이스 회로(121)는 상기 복수의 n 레벨 심벌을 순차적으로 수신하고, 상기 복수의 n 레벨 심벌에 기초하여 상기 m 비트의 데이터를 복원할 수 있다. 상기 제 1 장치(110) 및 상기 제 2 장치(120)가 복수의 신호 전송 라인 그룹을 포함하는 경우, 신호 전송 라인 그룹의 개수 * n 레벨 심벌에 해당하는 정보가 동시에 전송될 수 있다.
일 실시예에서, 1개의 n 레벨 심벌은 평형 부호로 구성되지 않을 수 있고, 복수의 n 레벨 심벌이 평형 부호로 구성될 수 있다. 즉, 상기 복수의 n 레벨 심벌은 전체적으로 평형 부호가 될 수 있다. 따라서, 각각의 심벌이 평형 부호로 구성되지 않더라도, 상기 신호 전송 라인 그룹(131, 132)을 통해 상기 복수의 n 레벨 심벌이 전송되는 경우, 평형 부호 멀티 레벨 신호 전송이 이루어질 수 있다.
도 2는 도 1에 도시된 제 1 장치(110)의 인터페이스 회로(111)의 구성을 보여주는 도면이다. 도 2에서, 상기 제 1 장치(110)의 인터페이스 회로(111)는 맵퍼(210), 인코더(220), 직렬화부(230) 및 전송 드라이버(240)를 포함할 수 있다. 도 2에서, 상기 인터페이스 회로(111)는 3 레벨 직렬 통신 방식을 위한 것으로 예시되었다. 또한, 상기 인터페이스 회로(111)는 상기 제 2 장치(120)의 인터페이스 회로(121)와 1개의 신호 전송 라인 그룹을 통해 연결되는 것으로 예시되었고, 상기 1개의 신호 전송 라인 그룹은 3 레벨 심벌을 전송하기 위해 3개의 신호 전송 라인(251, 252, 253)을 포함할 수 있다. 상기 맵퍼(210)는 데이터를 심벌로 변환할 수 있다. 일 예로, 상기 맵퍼(210)는 16비트의 데이터(DQ<0:15>)를 7개의 심벌(symbol)로 변환할 수 있다. 상기 각각의 심벌(symbol)은 3 레벨 정보를 가질 수 있다. 상기 데이터(DQ<0:15>)는 상기 제 1 장치(110) 및 상기 제 2 장치(120) 내부에서 사용되기에 적합한 형태의 정보일 수 있다. 상기 맵퍼(210)는 저장된 테이블에 따라 상기 데이터(DQ<0:15>)를 상기 데이터(DQ<0:15>)의 패턴에 대응되는 심벌로 변환할 수 있다. 일 예로, 상기 맵퍼(210)는 상기 7개의 3 레벨 심벌을 인코딩할 수 있다. 상기 3 레벨은 하이 레벨, 미들 레벨 및 로우 레벨로 정의될 수 있다. 일 예로, 상기 하이 레벨은 3/4V에 해당하는 전압 레벨을 가질 수 있고, 상기 미들 레벨은 2/4V에 해당하는 전압 레벨을 가질 수 있으며, 상기 로우 레벨은 1/4V에 해당하는 전압 레벨을 가질 수 있다. 도 1의 시스템(1)과 같이 멀티 레벨 신호 전송 방식을 사용하는 시스템은 클럭 신호를 전송하지 않으므로, 상기 제 1 장치(110) 및 상기 제 2 장치(120)는 각각 상기 신호 전송 라인(131, 132)을 통해 전송된 신호에 기초하여 내부적으로 클럭 신호를 생성할 수 있다.
상기 직렬화부(230)는 7개의 3 레벨 심벌을 수신하고, 상기 7개의 3 레벨 심벌을 순차적으로 출력할 수 있다. 상기 전송 드라이버(240)는 직렬화부(230)에서 출력된 7개의 3 레벨 심벌을 순차적으로 상기 신호 전송 라인(251, 252, 253)으로 출력할 수 있다. 상기 전송 드라이버(240)는 3개의 전송기(TX)를 포함할 수 있고, 상기 3개의 전송기(TX)는 각각 상기 직렬화부(230)를 통해 1개의 3 레벨 심벌을 상기 신호 전송 라인(251, 252, 253)으로 출력할 수 있다. 상기 직렬화부(230) 및 전송 드라이버(240)는 7회에 걸쳐 7개의 심벌을 상기 신호 전송 라인(251, 252, 253)을 통해 직렬 전송할 수 있다.
도 3은 도 1에 도시된 제 2 장치(120)의 인터페이스 회로(121)의 구성을 보여주는 도면이다. 도 3에서, 상기 제 2 장치(120)의 인터페이스 회로(121)는 수신 드라이버(310), 클럭 데이터 리커버리 회로(320), 병렬화부(330) 및 디맵퍼(340)를 포함할 수 있다. 상기 수신 드라이버(310)는 상기 신호 전송 라인(251, 252, 253)과 연결되어 상기 제 1 장치(110)로부터 전송된 신호를 수신할 수 있다. 상기 수신 드라이버(310)는 3 레벨 심벌을 전송하는 3개의 신호 전송 라인(251, 252, 253)과 각각 연결되는 3개의 수신기(RX)를 포함할 수 있다. 상기 클럭 데이터 리커버리 회로(320)는 상기 수신 드라이버(310)가 수신한 3 레벨 심벌을 수신하고, 상기 3 레벨 심벌에 기초하여 클럭 신호(CLK)를 생성할 수 있다. 상기 병렬화부(330)는 상기 수신 드라이버(310)를 통해 수신된 복수의 3 레벨 심벌을 정렬하고, 상기 클럭 신호(CLK)에 동기하여 출력할 수 있다. 상기 수신 드라이버(310) 및 병렬화부(330)는 7회에 걸쳐 3 레벨을 갖는 7개의 심벌을 수신할 수 있다. 상기 디맵퍼(340)는 상기 7개의 심벌을 디코딩한다. 상기 디맵퍼(340)는 상기 맵퍼 (220)의 인코딩 방식에 대응되는 방식으로 상기 7개의의 심벌을 디코딩할 수 있다. 상기 디맵퍼(340)는 저장된 테이블에 따라 상기 7개의 심벌을 16비트의 데이터(DQ<0:15>)로 변환할 수 있다. 상기 인터페이스 회로(121)의 디맵퍼(340)가 출력하는 16비트의 데이터(DQ<0:15>)는 상기 인터페이스 회로(111)의 맵퍼(210)로 입력된 데이터와 실질적으로 동일한 데이터일 수 있다.
도 4는 도 1 내지 도 3에서 설명된 평형 부호 멀티 레벨 신호 전송 방식을 사용하는 전자 구성요소를 포함하는 시스템을 보여주는 도면이다. 도 4에서, 상기 시스템(4)은 호스트 장치(410), 대용량 저장 장치(421), 메모리(422), 디스플레이 장치(423), 카메라 장치(424), 모뎀(425), 브릿지 칩(426), 무선 칩(427), 센서(428) 및 오디오 장치(429)를 포함할 수 있다. 상기 호스트 장치(410)는 나머지 구성요소들과 각각 개별적인 링크를 형성하여 통신할 수 있다. 도 4에 도시된 전자 장치의 구성요소들은 일 예시이며, 상기 시스템(4)은 상기 호스트 장치(410)와 데이터 통신을 수행할 수 있는 어떠한 구성요소라도 포함할 수 있다.
상기 호스트 장치(410)는 어플리케이션 프로세서 및 주문형 반도체 장치(ASIC, Application Specific Integrated Circuit)과 같은 하나 이상의 집적 회로 장치를 포함할 수 있다. 상기 대용량 저장 장치(421)는 고체 상태 드라이브(SSD) 또는 USB 연결을 통한 FLASH 드라이브와 같은 하나 또는 그 이상의 저장 장치를 포함할 수 있다. 상기 메모리(423)는 어떠한 종류의 메모리 장치를 포함할 수 있다. 예를 들어, 상기 메모리(423)는 DRAM(Dynamic RAM)과 같은 휘발성 메모리 장치를 포함할 수 있고, ROM(Read Only Memory), PROM(Programmable ROM), EEPROM(Electrically Erase and Programmable ROM), EPROM(Electrically Erasable and Programmable ROM), FLASH 메모리, PRAM(Phase Change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM) 및 FRAM(Ferroelectric RAM) 등의 비휘발성 메모리 장치를 포함할 수 있다.
상기 호스트 장치(410)는 상기 대용량 저장 장치(421) 및 상기 메모리(422)와 각각 링크를 형성하여 통신할 수 있다. 상기 호스트 장치(410), 상기 대용량 저장 장치(421) 및 상기 메모리(423)는 각각 도 1 및 도 2에 도시된 인터페이스 회로를 구비할 수 있고, 서로 직렬 통신 방식으로 신호를 주고 받을 수 있다. 마찬가지로, 상기 호스트 장치(310)는 상기 디스플레이 장치(323), 상기 카메라 장치(424), 상기 모뎀(425), 상기 브릿지 칩(426), 상기 무선 칩(427), 센서(428) 및 오디오 장치(429)와 개별적인 링크를 형성하여 직렬 통신할 수 있다.
도 5는 본 발명의 실시예에 따른 전송 장치(5)의 구성을 보여주는 도면이다. 도 5의 전송 장치(5)는 도 2의 제 1 장치(110)의 인터페이스 회로(111)의 전송 드라이버(240)로 적용될 수 있다. 도 5에서, 상기 전송 장치(5)는 메인 드라이버(510) 및 가변 엠파시스 드라이버(520)를 포함할 수 있다. 상기 메인 드라이버(510)는 입력 신호(IN)에 기초하여 상기 출력 노드(530)로 멀티 레벨을 갖는 출력 신호(OUT)를 출력할 수 있다. 상기 멀티 레벨은 3개 이상의 레벨일 수 있다. 상기 멀티 레벨은 각각 단위 전압만큼의 전위 차를 갖는 복수의 레벨을 포함할 수 있다.
일 실시예에서, 상기 멀티 레벨은 3개의 레벨일 수 있고, 상기 멀티 레벨은 하이 레벨, 미들 레벨 및 로우 레벨을 포함할 수 있다. 상기 하이 레벨은 상기 미들 레벨보다 높은 전위를 가질 수 있고, 상기 미들 레벨은 상기 로우 레벨보다 높은 전위를 가질 수 있다. 각각의 레벨은 단위 전압만큼 전위차를 가질 수 있다. 상기 하이 레벨, 미들 레벨 및 로우 레벨은 상기 메인 드라이버(510)의 전원전압과 접지전압 사이의 레벨일 수 있다. 일 예로, 상기 전원전압의 레벨이 V인 경우, 상기 하이 레벨은 3/4*V에 해당하는 전압 레벨일 수 있고, 상기 미들 레벨은 2/4*V에 해당하는 전압 레벨일 수 있고, 상리 로우 레벨은 1/4*V에 해당하는 전압 레벨일 수 있다. 상기 메인 드라이버(510)는 상기 입력 신호(IN)가 하이 레벨인 경우, 상기 출력 노드(530)를 상기 하이 레벨에 대응하는 전압 레벨로 구동하여 하이 레벨을 갖는 상기 출력 신호(OUT)를 생성할 수 있다. 상기 메인 드라이버(510)는 상기 입력 신호(IN)가 로우 레벨인 경우, 상기 출력 노드(530)를 상기 로우 레벨에 대응하는 전압 레벨로 구동하여 로우 레벨을 갖는 상기 출력 신호(OUT)를 생성할 수 있다. 또한, 상기 메인 드라이버(510)는 상기 입력 신호(IN)가 미들 레벨을 갖는 경우, 상기 출력 노드(530)를 미들 레벨에 대응하는 전압 레벨로 구동하여 미들 레벨을 갖는 상기 출력 신호(OUT)를 생성할 수 있다.
상기 가변 엠파시스 드라이버(520)는 상기 입력 신호(IN)의 천이 정보에 기초하여 상기 출력 노드(530)를 다양한 구동력으로 구동할 수 있다. 상기 가변 엠파시스 드라이버(520)는 상기 입력 신호(IN)가 천이될 때, 천이되는 전압 레벨의 변화에 따라서 상기 출력 노드(530)를 구동하는 강도를 변화시킬 수 있다. 상기 가변 엠파시스 드라이버(520)는 상기 입력 신호(IN)의 전압 레벨이 크게 변화할수록 상기 출력 노드(530)를 강하게 구동할 수 있다. 즉, 상기 가변 엠파시스 드라이버(520)는 상기 입력 신호(IN)가 천이되는 전압 레벨 차이가 클수록 상기 출력 노드(530)를 구동하는 강도를 증가시킬 수 있다. 상기 가변 엠파시스 드라이버(520)는 상기 입력 신호(IN)가 어느 하나의 레벨에서 인접하는 레벨로 천이될 때 소정 강도로 상기 출력 노드(530)를 구동할 수 있다. 상기 가변 엠파시스 드라이버(520)는 상기 출력 노드(530)의 전압 레벨이 어느 하나의 레벨에서 다른 레벨로 천이할 때까지 상기 출력 노드(530)를 구동할 수 있다.
여기서, 인접하는 레벨은 상기 어느 하나의 레벨보다 단위 전압만큼 높거나 낮은 레벨을 의미할 수 있다. 상기 가변 엠파시스 드라이버(520)는 상기 입력 신호(IN)가 상기 어느 하나의 레벨에서 상기 인접하는 레벨을 초과하는 레벨로 천이될 때 상기 출력 노드(530)를 상기 소정 강도보다 강하게 구동할 수 있다. 여기서, 상기 인접하는 레벨을 초과하는 레벨은 상기 어느 하나의 레벨보다 단위 전압을 초과하는 전위만큼 높거나 낮은 레벨을 의미할 수 있다.
일 예로, 멀티 레벨이 4개의 레벨을 포함하고, 현재 입력된 입력 신호(IN)가 제 1 레벨이고, 다음에 입력될 입력 신호가 각각 단위 전압만큼 높은 전위를 갖는 제 2 내지 제 4 레벨 중 하나로 천이될 수 있다고 가정하자. 상기 제 2 레벨은 상기 제 1 레벨보다 단위 전압만큼 높은 전위에 해당하고, 상기 제 3 레벨은 상기 제 2 레벨보다 단위 전압만큼 높은 전위에 해당하며, 상기 제 4 레벨은 상기 제 3 레벨보다 단위 전압만큼 높은 전위에 해당할 수 있다. 이 때, 상기 입력 신호가 제 1 레벨에서 제 2 레벨로 천이하는 경우, 상기 가변 엠파시스 드라이버(520)는 가장 작은 구동력으로 상기 출력 노드(530)를 구동할 수 있다. 상기 입력 신호가 제 1 레벨에서 제 4 레벨로 천이하는 경우, 상기 가변 엠파시스 드라이버(520)는 가장 큰 구동력으로 상기 출력 노드(530)를 구동할 수 있다. 상기 입력 신호가 제 1 레벨에서 제 3 레벨로 천이하는 경우, 상기 가변 엠파시스 드라이버(520)는 상기 가장 작은 구동력보다 크고, 상기 가장 큰 구동력보다 작은 구동력으로 상기 출력 노드(530)를 구동할 수 있다. 따라서, 상기 엠파시스 드라이버(520)는 상기 입력 신호(IN)의 레벨 변화에 따라 효율적으로 상기 출력 신호(OUT)의 프리 엠파시스를 가능하게 한다.
상기 전송 장치(5)는 출력 제어부(540)를 더 포함할 수 있다. 상기 출력 제어부(540)는 상기 입력 신호(IN)를 수신하고, 상기 입력 신호(IN)에 기초하여 메인 드라이버 제어신호(MCON<0:n>) 및 가변 엠파시스 드라이버 제어신호(PCON<0:m>)를 생성할 수 있다. 상기 출력 제어부(540)는 상기 메인 드라이버 제어신호(MCON<0:n>) 및 상기 가변 엠파시스 드라이버 제어신호(PCON<0:m>)를 생성하여 상기 메인 드라이버(510)의 구동력과 상기 가변 엠파시스 드라이버(520)의 구동력을 조절할 수 있다.
도 6은 본 발명의 실시예에 따른 전송 장치(6)의 실시예의 구성을 보여주는 도면이다. 도 6에서, 상기 전송 장치(6)는 복수의 메인 드라이버 및 복수의 가변 엠파시스 드라이버를 포함할 수 있다. 도 6에서, 3개의 메인 드라이버 및 3개의 가변 엠파시스 드라이버가 예시되었으나, 이에 한정하려는 의도는 아니다. 상기 메인 드라이버 및 상기 가변 엠파시스 드라이버의 개수는 상기 전송 장치(6)가 전송하는 데이터 및/또는 심벌의 레벨, 페이즈 또는 상태의 개수에 따라 변화될 수 있다. 상기 제 1 메인 드라이버(601) 및 상기 제 1 가변 엠파시스 드라이버(602)는 제 1 신호 전송 라인(611)과 연결될 수 있다. 상기 제 1 신호 전송 라인(611)은 패드 및 출력 노드와 연결되어 제 1 출력 신호(DQ_A)를 전송할 수 있다. 상기 제 1 메인 드라이버(601) 및 상기 제 1 가변 엠파시스 드라이버(602)는 상기 제 1 신호 전송 라인(611)을 구동하여 제 1 출력 신호(DQ_A)를 상기 제 1 신호 전송 라인(611)을 통해 전송할 수 있다. 상기 제 2 메인 드라이버(603) 및 상기 제 2 가변 엠파시스 드라이버(604)는 제 2 신호 전송 라인(631)과 연결될 수 있다. 상기 제 2 신호 전송 라인(631)은 패드 및 출력 노드와 연결되어 제 2 출력 신호(DQ_B)를 전송할 수 있다. 상기 제 2 메인 드라이버(603) 및 상기 제 2 가변 엠파시스 드라이버(604)는 상기 제 2 신호 전송 라인(631)을 구동하여 제 2 출력 신호(DQ_B)를 상기 제 2 신호 전송 라인(631)을 통해 전송할 수 있다. 상기 제 3 메인 드라이버(605) 및 상기 제 3 가변 엠파시스 드라이버(606)는 제 3 신호 전송 라인(651)과 연결될 수 있다. 상기 제 3 신호 전송 라인(651)은 패드 및 상기 제 3 메인 드라이버(605) 및 상기 제 3 가변 엠파시스 드라이버(606)는 상기 제 3 신호 전송 라인(651)을 구동하여 제 3 출력 신호(DQ_C)를 상기 제 3 신호 전송 라인(651)을 통해 전송할 수 있다.
상기 제 1 내지 제 3 메인 드라이버(601, 603, 605)는 각각 입력 신호(DQ<0:2>)에 기초하여 멀티 레벨을 갖는 제 1 내지 제 3 출력 신호(DQ_A, DQ_B, DQ_C)를 생성할 수 있다. 예를 들어, 제 1 입력 신호(DQ<0>)가 하이 레벨이고, 제 2 입력 신호(DQ<1>)가 미들 레벨이며, 제 3 입력 신호(DQ<2>)가 로우 레벨이면, 상기 제 1 메인 드라이버(601)는 상기 제 1 신호 전송 라인(611)을 상기 하이 레벨로 구동할 수 있고, 상기 제 2 메인 드라이버(603)는 상기 제 2 신호 전송 라인(631)을 상기 미들 레벨로 구동할 수 있으며, 상기 제 3 메인 드라이버(605)는 상기 제 3 신호 전송 라인(651)을 상기 로우 레벨로 구동할 수 있다. 상기 제 1 내지 제 3 메인 드라이버(601, 603, 605)는 전원전압을 수신하여 동작할 수 있다. 예를 들어, 상기 전원전압의 전압 레벨이 V일 때, 상기 하이 레벨은 3/4*V에 대응하는 전압 레벨일 수 있고, 미들 레벨은 2/4*V에 대응하는 전압 레벨일 수 있고, 로우 레벨은 1/4*V에 대응하는 전압 레벨일 수 있다.
상기 제 1 내지 제 3 가변 엠파시스 드라이버(602, 604, 606)는 상기 출력 신호(DQ_A, DQ_B, DQ_C)의 프리 엠파시스를 가능하게 한다. 이를 위해, 상기 제 1 내지 제 3 가변 엠파시스 드라이버(602, 604, 606)는 각각 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)의 천이 정보에 기초하여 상기 제 1 내지 제 3 신호 전송 라인(611, 631, 651)을 다양한 구동력으로 구동할 수 있다. 상기 제 1 내지 제 3 가변 엠파시스 드라이버(602, 604, 606)는 각각 제 1 내지 제 3 입력 신호(DQ<0:2>)의 레벨 변화에 따라 상기 구동력을 조절할 수 있다. 상기 전송 장치(6)는 하이 레벨, 미들 레벨 및 로우 레벨을 갖는 멀티 레벨 신호를 전송할 수 있는 인터페이스 회로일 수 있고, 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)는 상기 하이 레벨, 미들 레벨 및 로우 레벨 중 하나의 레벨을 가질 수 있다. 상기 제 1 가변 엠파시스 드라이버(601)는 상기 제 1 입력 신호(DQ<0>)가 어느 하나의 레벨에서 다른 레벨로 천이할 때 상기 제 1 신호 전송 라인(611)을 추가적으로 구동할 수 있다. 상기 제 1 가변 엠파시스 드라이버(601)는 상기 제 1 입력 신호(DQ<0>)가 미들 레벨에서 하이 레벨로 천이할 때 상기 제 1 신호 전송 라인(611)을 제 1 구동력으로 구동할 수 있고, 상기 제 1 입력 신호(DQ<0>)가 로우 레벨에서 하이 레벨로 천이할 때 상기 제 1 신호 전송 라인(611)을 제 2 구동력으로 구동할 수 있다. 상기 제 2 구동력은 상기 제 1 구동력보다 클 수 있고, 일 예로, 상기 제 2 구동력은 상기 제 1 구동력의 2배일 수 있다. 마찬가지로, 상기 제 1 가변 엠파시스 드라이버(601)는 상기 제 1 입력 신호(DQ<0>)가 미들 레벨에서 로우 레벨로 천이할 때 상기 제 1 신호 전송 라인(611)을 제 1 구동력으로 구동할 수 있고, 상기 제 1 입력 신호(DQ<0>)가 하이 레벨에서 로우 레벨로 천이할 때 상기 제 1 신호 전송 라인(611)을 제 2 구동력으로 구동할 수 있다. 즉, 상기 제 1 가변 엠파시스 드라이버(602)는 상기 제 1 입력 신호(DQ<0>)가 천이되는 전압 레벨 차이에 기초하여 상기 제 1 신호 전송 라인(611)을 구동하는 구동력을 조절할 수 있다. 상기 제 1 가변 엠파시스 드라이버(602)는 상기 제 1 입력 신호(DQ<0>)가 미들 레벨을 유지하거나, 하이 레벨 또는 로우 레벨에서 미들 레벨로 천이할 때, 상기 제 1 신호 전송 라인(611)을 상기 미들 레벨에 해당하는 전압 레벨로 구동할 수 있다.
상기 제 1 가변 엠파시스 드라이버(602)와 마찬가지로, 상기 제 2 및 제 3 가변 엠파시스 드라이버(604, 606)는 각각 상기 제 2 및 제 3 입력 신호(DQ<1>, DQ<2>)가 천이되는 전압 레벨 차이에 기초하여 상기 제 2 및 제 3 신호 전송 라인(631, 651)을 구동하는 구동력을 조절할 수 있다. 상기 제 2 및 제 3 가변 엠파시스 드라이버(604, 606)는 상기 제 2 및 제 3 입력 신호(DQ<1>, DQ<2>)가 미들 레벨을 유지하거나, 하이 레벨 또는 로우 레벨에서 미들 레벨로 천이할 때, 상기 제 2 및 제 3 신호 전송 라인(631, 651)을 상기 미들 레벨에 해당하는 전압 레벨로 구동할 수 있다.
도 6에서, 상기 제 1 가변 엠파시스 드라이버(602)는 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)를 포함할 수 있다. 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 각각 제 1 입력 신호(DQ<0>)의 천이 정보에 기초하여 상기 제 1 신호 전송 라인(611)을 상기 전원전압 또는 접지전압으로 구동할 수 있다. 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 상기 전원전압을 수신하여 동작할 수 있다. 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 각각 상기 제 1 구동력에 대응하는 구동력을 가질 수 있다. 상기 제 1 및 제 2 프리 엠파시스 드라이버(621,622)의 구동 강도 및 크기는 상기 제 1 메인 드라이버(601)의 구동 강도 및 크기보다 작을 수 있다. 상기 제 1 입력 신호(DQ<0>)가 미들 레벨에서 하이 레벨로 천이되면, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622) 중 어느 하나가 턴온되어 상기 제 1 신호 전송 라인(611)을 상기 전원전압의 레벨로 구동할 수 있다. 상기 제 1 입력 신호(DQ<0>)가 로우 레벨에서 하이 레벨로 천이되면, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622) 모두가 턴온되어 상기 제 1 신호 전송 라인(611)을 상기 전원전압의 레벨로 구동할 수 있다. 상기 제 1 입력 신호(DQ<0>)가 미들 레벨에서 로우 레벨로 천이되면, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622) 중 어느 하나가 턴온되어 상기 제 1 신호 전송 라인(611)을 접지전압의 레벨로 구동할 수 있다. 상기 제 1 입력 신호(DQ<0>)가 하이 레벨에서 로우 레벨로 천이되면, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622) 모두가 턴온되어 상기 제 1 신호 전송 라인(611)을 접지전압의 레벨로 구동할 수 있다. 상기 제 1 입력 신호(DQ<0>)가 미들 레벨을 유지하거나, 하이 레벨 또는 로우 레벨에서 미들 레벨로 천이할 때, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 모두 턴온될 수 있다. 이 때, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622) 중 어느 하나는 상기 제 1 신호 전송 라인(611)을 상기 전원전압의 레벨로 구동할 수 있고, 다른 하나는 상기 제 1 신호 전송 라인(611)을 상기 접지전압의 레벨로 구동할 수 있다.
상기 제 2 가변 엠파시스 드라이버(604)는 제 3 및 제 4 프리 엠파시스 드라이버(641, 642)를 포함하고, 상기 제 3 가변 엠파시스 드라이버(606)는 제 5 및 제 6 프리 엠파시스 드라이버(661, 662)를 포함할 수 있다. 상기 제 3 내지 제 6 프리 엠파시스 드라이버(641, 642, 661, 662)는 각각 제 2 및 제 3 입력 신호(DQ<1>, DQ<2>)의 천이 정보에 따라 상기 제 2 및 제 3 신호 전송 라인(631, 651)을 전원전압 또는 접지전압을 구동할 수 있다. 상기 제 3 내지 제 6 프리 엠파시스 드라이버(641, 642, 661, 662)의 동작은 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)와 유사하게 동작할 수 있다.
상기 전송 장치(6)는 출력 제어부(670)를 더 포함할 수 있다. 상기 출력 제어부(670)는 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)에 기초하여 각각 상기 제 1 내지 제 3 메인 드라이버(601, 603, 605) 및 상기 제 1 내지 제 3 가변 엠파시스 드라이버(602, 604, 606)의 구동력을 조절할 수 있다. 상기 출력 제어부(670)는 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)에 기초하여 각각 제 1 내지 제 3 메인 드라이버 제어신호(MCONA, MCONB, MCONC)를 생성할 수 있다. 상기 제 1 내지 제 3 메인 드라이버(601, 603, 605)는 각각 상기 제 1 내지 제 3 메인 드라이버 제어신호(MCONA, MCONB, MCONC)에 응답하여 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)에 대응하는 레벨로 상기 제 1 내지 3 신호 전송 라인(611, 631, 651)을 구동할 수 있다. 또한, 상기 출력 제어부(670)는 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)의 천이 정보에 기초하여 상기 제 1 내지 제 6 프리 엠파시스 드라이버 제어신호(PCONA1, PCONA2, PCONB1, PCONB2, PCONC1, PCONC2)를 생성할 수 있다. 상기 제 1 내지 제 6 프리 엠파시스 드라이버 제어신호(PCONA1, PCONA2, PCONB1, PCONB2, PCONC1, PCONC2)는 각각 제 1 내지 제 6 프리 엠파시스 드라이버(621, 622, 641, 642, 661, 662)의 턴온 여부와 풀업 또는 풀다운 구동에 관한 정보를 가질 수 있다. 상기 출력 제어부(670)는 상기 제 1 내지 제 3 입력 신호(DQ<0:2>)가 천이되는 전압 레벨에 기초하여 상기 제 1 내지 제 6 프리 엠파시스 드라이버(621, 622, 641, 642, 661, 662)가 각각 제 1 내지 제 3 신호 전송 라인(611, 631, 651)을 풀업 또는 풀다운 구동할지 여부를 결정할 수 있다. 상기 출력 제어부(670)는 상기 입력 신호(DQ<0:2>)의 레벨 변화에 따라 상기 천이 정보를 생성할 수 있다. 상기 출력 제어부(670)는 이전에 입력된 입력 신호의 레벨과 현재 입력되는 입력 신호의 레벨을 각각 비교하여 상기 천이 정보를 생성할 수 있고, 상기 천이 정보에 기초하여 상기 제 1 내지 제 6 프리 엠파시스 드라이버 제어신호(PCONA1, PCONA2, PCONB1, PCONB2, PCONC1, PCONC2)를 생성할 수 있다.
가변 엠파시스 드라이버가 3개 이상의 프리 엠파시스 드라이버를 포함하는 경우 4개 이상의 레벨을 갖는 멀티 레벨 신호의 전송을 가능하게 한다. 예를 들어, 출력 신호가 로우 레벨, 미들-로우 레벨, 미들-하이 레벨 및 하이 레벨 등 4개의 레벨을 가질 수 있다고 하면, 가변 엠파시스 드라이버가 3개의 프리 엠파시스 드라이버를 포함할 수 있다. 입력 신호가 미들-하이 레벨에서 하이 레벨로 천이되면, 1개의 프리 엠파시스 드라이버가 턴온되어 신호 전송 라인을 전원전압으로 구동하고, 상기 입력 신호가 미들-로우 레벨에서 하이 레벨로 천이되면, 2개의 프리 엠파시스 드라이버가 턴온되어 신호 전송 라인을 전원전압으로 구동할 수 있다. 또한, 상기 입력 신호가 로우 레벨에서 하이 레벨로 천이되면, 3개의 프리 엠파시스 드라이버 모두가 턴온되어 신호 전송 라인을 전원전압으로 구동할 수 있다. 따라서, 입력 신호가 천이되는 레벨에 따라 프리 엠파시스 강도를 다양하게 변화시킬 수 있고, 신호 전송 라인을 통해 출력되는 출력 신호의 천이 시점을 다양하게 조절할 수 있다.
도 7은 도 6에 도시된 전송 장치(6)의 동작을 보여주는 타이밍도이다. 도 7에서, 상기 제 1 입력 신호(DQ<0>)가 미들 레벨에서 하이 레벨로 천이되는 경우의 제 1 출력 신호(DQ_A)의 파형(A)과 상기 제 1 입력 신호(DQ<0>)가 로우 레벨에서 하이 레벨로 천이하는 경우의 제 1 출력 신호(DQ_A)의 파형(B)이 도시되어 있다. A의 경우, 상기 제 1 및 제 2 프리엠파시스 드라이버(621, 622) 중 어느 하나가 턴온될 수 있고, 턴온된 하나의 프리엠파시스 드라이버는 상기 제 1 신호 전송 라인(611)을 전원전압 레벨로 구동할 수 있다. 상기 제 1 신호 전송 라인(611)은 상기 제 1 메인 드라이버(601)에 의해 하이 레벨로 구동되고, 상기 턴온된 하나의 프리 엠파시스 드라이버에 의해 추가적으로 구동되어, 상기 하이 레벨에 용이하게 도달할 수 있다. B의 경우, 상기 제 1 입력 신호(DQ<0>)의 레벨 변화는 A의 경우보다 크므로, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 모두 턴온될 수 있고, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 상기 제 1 신호 전송 라인(611)을 전원전압 레벨로 구동할 수 있다. 상기 가변 엠파시스 드라이버(602)는 A의 경우에 제 1 구동력으로 상기 제 1 신호 전송 라인(611)을 구동하고, B의 경우에 상기 제 1 구동력보다 더 큰 제 2 구동력으로 상기 제 1 신호 전송 라인(611)을 구동할 수 있다. 따라서, 상기 제 1 입력 신호(DQ<0>)가 큰 전압 레벨 차이로 천이하더라도 상기 제 1 신호 전송 라인(611)이 용이하게 하이 레벨에 도달할 수 있도록 한다. 일 실시예에서, 상기 가변 엠파시스 드라이버(602)의 구동력을 조절함으로써, A의 경우 상기 제 1 신호 전송 라인(611)이 하이 레벨로 천이되는 시점과 B의 경우 상기 제 1 신호 전송 라인(611)이 하이 레벨로 천이되는 시점을 동일하게 만들 수 있다.
또한, 도 7에서, 상기 제 1 입력 신호(DQ<0>)가 미들 레벨에서 로우 레벨로 천이되는 경우의 제 1 출력 신호(DQ_A)의 파형(C)과 상기 제 1 입력 신호(DQ<0>)가 하이 레벨에서 로우 레벨로 천이하는 경우의 제 1 출력 신호(DQ_A)의 파형(D)이 도시되어 있다. C의 경우, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622) 중 어느 하나가 턴온될 수 있고, 턴온된 하나의 프리엠파시스 드라이버는 상기 제 1 신호 전송 라인(611)을 접지전압 레벨로 구동할 수 있다. 상기 제 1 신호 전송 라인(611)은 상기 제 1 메인 드라이버(601)에 의해 로우 레벨로 구동되고, 상기 턴온된 하나의 프리엠파시스 드라이버에 의해 추가적으로 구동되어, 상기 로우 레벨에 용이하게 도달할 수 있다. D의 경우, 상기 제 1 입력 신호(DQ<0>)의 레벨 변화는 C의 경우보다 크므로, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 모두 턴온될 수 있고, 상기 제 1 및 제 2 프리 엠파시스 드라이버(621, 622)는 상기 제 1 신호 전송 라인(611)을 접지전압 레벨로 구동할 수 있다. 상기 가변 엠파시스 드라이버(602)는 C의 경우에 제 1 구동력으로 상기 제 1 신호 전송 라인(611)을 구동하고, D의 경우에 상기 제 1 구동력보다 더 큰 제 2 구동력으로 상기 제 1 신호 전송 라인(611)을 구동할 수 있다. 따라서, 상기 제 1 입력 신호(DQ<0>)가 큰 전압 레벨 차이로 천이하더라도 상기 제 1 신호 전송 라인(611)이 용이하게 로우 레벨에 도달할 수 있도록 한다.
본 발명의 실시예는 입력 신호의 천이 정보에 따라 신호 전송 라인을 통해 전송되는 출력신호의 프리 엠파시스 강도를 다양하게 조절함으로써, 정확한 신호가 전송될 수 있도록 하고, 신호 전송 라인을 통해 전송되는 신호의 데이터 아이 또는 윈도우를 충분히 확보할 수 있도록 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 입력 신호에 기초하여 출력 노드를 구동하여 멀티 레벨 갖는 출력 신호를 생성하는 메인 드라이버; 및
    상기 출력 신호의 천이 정보에 기초하여 상기 출력 노드를 다양한 구동력으로 구동하는 가변 엠파시스 드라이버를 포함하는 전송 장치.
  2. 제 1 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 입력 신호의 전압 레벨 변화에 따라서 상기 출력 노드를 구동하는 강도를 변화시키는 전송 장치.
  3. 제 1 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 입력 신호의 전압 레벨이 크게 변화할수록 상기 출력 노드를 구동하는 강도를 증가시키는 전송 장치.
  4. 제 1 항에 있어서,
    상기 멀티 레벨은 하이 레벨, 미들 레벨 및 로우 레벨을 포함하고, 상기 하이 레벨은 상기 미들 레벨보다 높은 전위를 갖고, 상기 미들 레벨은 상기 로우 레벨보다 높은 전위를 갖는 전송 장치.
  5. 제 1 항에 있어서,
    상기 입력 신호는 하나의 레벨에서 복수의 서로 다른 레벨로 천이하고,
    상기 가변 엠파시스 드라이버는 상기 입력 신호가 어느 하나의 레벨에서 인접하는 레벨로 천이할 때 소정 강도로 상기 출력 노드를 구동하고, 상기 입력 신호가 상기 인접하는 레벨을 초과하는 레벨로 천이할 때, 상기 초과하는 레벨에 비례하여 상기 소정 강도보다 강하게 상기 출력 노드를 구동하는 전송 장치.
  6. 제 1 항에 있어서,
    상기 입력 신호에 기초하여 상기 메인 드라이버의 구동력 및 상기 가변 엠파시스 드라이버의 구동력을 조절하는 출력 제어부를 더 포함하는 전송 장치.
  7. 제 1 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 출력 노드의 전압 레벨이 어느 하나의 레벨에서 다른 레벨로 천이될 때까지 상기 출력 노드를 구동하는 전송 장치.
  8. 입력 신호에 기초하여 출력 노드로 하이 레벨, 미들 레벨 및 로우 레벨 중 하나의 레벨을 갖는 출력 신호를 출력하는 메인 드라이버; 및
    상기 입력 신호의 천이 정보에 기초하여 상기 출력 노드를 제 1 및 제 2 구동력 중 하나로 구동하는 가변 엠파시스 드라이버를 포함하는 전송 장치.
  9. 제 8 항에 있어서,
    상기 하이 레벨은 상기 미들 레벨보다 단위 레벨만큼 높은 전위를 갖고, 상기 미들 레벨은 상기 로우 레벨보다 상기 단위 레벨만큼 높은 전위를 갖는 전송 장치.
  10. 제 9 항에 있어서,
    상기 제 2 구동력은 상기 제 1 구동력보다 크고,
    상기 가변 엠파시스 드라이버는 상기 입력 신호가 어느 하나의 레벨에서 1개의 단위 레벨만큼 천이할 때 상기 제 1 구동력으로 상기 출력 노드를 구동하고, 상기 입력 신호가 2개의 단위 레벨만큼 천이할 때 상기 제 2 구동력으로 상기 출력 노드를 구동하는 전송 장치.
  11. 제 8 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 입력 신호가 상기 미들 레벨에서 천이하지 않을 때, 상기 출력 노드를 상기 미들 레벨에 대응하는 전압 레벨로 구동하는 전송 장치.
  12. 제 8 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 입력 신호가 상기 로우 레벨 또는 상기 하이 레벨에서 상기 미들 레벨로 천이할 때, 상기 출력 노드를 상기 미들 레벨에 대응하는 전압 레벨로 구동하는 전송 장치.
  13. 제 8 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 입력 신호의 천이 정보에 따라 상기 출력 노드를 전원전압 및 접지전압 중 하나로 구동하는 제 1 프리 엠파시스 드라이버; 및
    상기 입력 신호의 천이 정보에 따라 상기 출력 노드를 상기 전원전압 및 상기 접지전압 중 하나로 구동하는 제 2 프리 엠파시스 드라이버를 포함하는 전송 장치.
  14. 제 13 항에 있어서,
    상기 입력 신호가 상기 미들 레벨에서 상기 하이 레벨로 천이할 때, 상기 제 1 및 제 2 프리 엠파시스 드라이버 중 하나가 상기 출력 노드를 상기 전원전압 레벨로 구동하고, 상기 입력 신호가 상기 로우 레벨에서 상기 하이 레벨로 천이할 때, 상기 제 1 및 제 2 프리엠파시스 드라이버 모두가 상기 출력 노드를 상기 전원전압 레벨로 구동하는 전송 장치.
  15. 제 13 항에 있어서,
    상기 입력 신호가 상기 미들 레벨에서 상기 로우 레벨로 천이할 때, 상기 제 1 및 제 2 프리 엠파시스 드라이버 중 하나가 상기 출력 노드를 상기 접지전압 레벨로 구동하고, 상기 입력 신호가 상기 하이 레벨에서 상기 로우 레벨로 천이할 때, 상기 제 1 및 제 2 프리 엠파시스 드라이버 모두가 상기 출력 노드를 상기 접지전압 레벨로 구동하는 전송 장치.
  16. 제 13 항에 있어서,
    상기 입력 신호가 상기 미들 레벨로 천이할 때, 상기 제 1 및 제 2 프리엠파시스 드라이버 중 하나는 상기 출력 노드를 상기 전원전압 레벨로 구동하고, 다른 하나는 상기 출력 노드를 상기 접지전압 레벨로 구동하는 전송 장치.
  17. 제 8 항에 있어서,
    상기 가변 엠파시스 드라이버는 상기 출력 노드의 전압 레벨이 어느 하나의 레벨에서 다른 레벨로 천이될 때까지 상기 출력 노드를 구동하는 전송 장치.
  18. 제 8 항에 있어서,
    상기 입력 신호에 기초하여 상기 메인 드라이버의 구동력과 상기 가변 엠파시스 드라이버의 구동력을 조절하는 출력 제어부를 더 포함하는 전송 장치.
  19. 제 18 항에 있어서,
    상기 출력 제어부는 이전에 입력된 입력 신호와 현재 입력되는 입력 신호를 비교하여 상기 천이 정보를 생성하는 전송 장치.
KR1020150050940A 2015-04-10 2015-04-10 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 KR20160121224A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150050940A KR20160121224A (ko) 2015-04-10 2015-04-10 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템
US14/820,244 US20160301550A1 (en) 2015-04-10 2015-08-06 Transmitting device for high speed communication, interface circuit and system including the same
TW104130991A TWI667904B (zh) 2015-04-10 2015-09-18 用於高速通訊的傳輸設備
CN201510711596.0A CN106059561B (zh) 2015-04-10 2015-10-28 用于高速通信的传输设备、包括其的接口电路和***
US15/375,946 US10122553B2 (en) 2015-04-10 2016-12-12 Transmitting device for high speed communication, interface circuit and system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050940A KR20160121224A (ko) 2015-04-10 2015-04-10 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템

Publications (1)

Publication Number Publication Date
KR20160121224A true KR20160121224A (ko) 2016-10-19

Family

ID=57112404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050940A KR20160121224A (ko) 2015-04-10 2015-04-10 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템

Country Status (4)

Country Link
US (2) US20160301550A1 (ko)
KR (1) KR20160121224A (ko)
CN (1) CN106059561B (ko)
TW (1) TWI667904B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135444A1 (ko) * 2018-01-03 2019-07-11 한양대학교 산학협력단 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748976B (zh) * 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476638B1 (en) * 2001-06-07 2002-11-05 Xilinx, Inc. Input driver circuit with adjustable trip point for multiple input voltage standards
US7205786B2 (en) * 2003-04-25 2007-04-17 Stmicroelectronics Pvt. Ltd. Programmable output buffer
CN100556013C (zh) * 2004-07-05 2009-10-28 友达光电股份有限公司 低电压差动对信号传送器及接收器
US7092312B2 (en) * 2004-08-03 2006-08-15 Micron Technology, Inc. Pre-emphasis for strobe signals in memory device
US20070090857A1 (en) * 2005-04-05 2007-04-26 Uniram Technology Inc. High performance low power multiple-level-switching output drivers
KR100724576B1 (ko) * 2006-07-24 2007-06-04 삼성전자주식회사 데이터 송수신 시스템
JP5114293B2 (ja) * 2008-05-30 2013-01-09 株式会社日立製作所 波形等化回路
US7863936B1 (en) * 2009-12-01 2011-01-04 Himax Imaging, Inc. Driving circuit with impedence calibration and pre-emphasis functionalities
US8208578B2 (en) * 2010-06-21 2012-06-26 North Carolina State University Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect
JP5581913B2 (ja) * 2010-09-06 2014-09-03 ソニー株式会社 ドライバアンプ回路および通信システム
CN102545873B (zh) * 2010-12-24 2013-10-02 北京旋极信息技术股份有限公司 电平转换***
US8446172B2 (en) * 2011-05-06 2013-05-21 Altera Corporation Apparatus and methods of reducing pre-emphasis voltage jitter
KR20130033698A (ko) * 2011-09-27 2013-04-04 에스케이하이닉스 주식회사 반도체 장치
US8410818B1 (en) * 2012-02-14 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. High speed communication interface with an adaptive swing driver to reduce power consumption
US8896353B2 (en) 2012-08-01 2014-11-25 Qualcomm Incorporated Method and apparatus for constant output impedance, variable pre-emphasis drive
US20140266319A1 (en) 2013-03-12 2014-09-18 Texas Instruments Deutschland Gmbh Capacitive high pass pre-emphasis circuit
KR102048254B1 (ko) * 2013-04-11 2020-01-08 에스케이하이닉스 주식회사 데이터 출력 회로 및 그의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135444A1 (ko) * 2018-01-03 2019-07-11 한양대학교 산학협력단 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법

Also Published As

Publication number Publication date
TWI667904B (zh) 2019-08-01
TW201637420A (zh) 2016-10-16
US20160301550A1 (en) 2016-10-13
CN106059561A (zh) 2016-10-26
CN106059561B (zh) 2020-12-18
US10122553B2 (en) 2018-11-06
US20170093602A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US11610613B2 (en) Multiple concurrent modulation schemes in a memory system
US11775460B2 (en) Communicating data with stacked memory dies
US11216395B2 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US10832748B2 (en) Memory system that supports dual-mode modulation
US20190273642A1 (en) Multiplexing distinct signals on a single pin of a memory device
CN106484649B (zh) 用于高速通信的传送器件以及接口电路和包括它们的***
WO2019070374A1 (en) VARIABLE MODULATION SYSTEM FOR ACCESSING OR OPERATING A MEMORY DEVICE
CN106354679B (zh) 用于高速通信的接口电路和包括其的***
US10122553B2 (en) Transmitting device for high speed communication, interface circuit and system including the same
US10409759B2 (en) Interface circuit for high speed communication, and system including the same
CN106484650B (zh) 用于高速通信的传送器件以及接口电路和包括它们的***
US9864540B2 (en) Interface circuit for communication, and system including the same
US20170019202A1 (en) Interface circuit for communication, and system including the same