JP5570445B2 - 送信回路 - Google Patents
送信回路 Download PDFInfo
- Publication number
- JP5570445B2 JP5570445B2 JP2011013795A JP2011013795A JP5570445B2 JP 5570445 B2 JP5570445 B2 JP 5570445B2 JP 2011013795 A JP2011013795 A JP 2011013795A JP 2011013795 A JP2011013795 A JP 2011013795A JP 5570445 B2 JP5570445 B2 JP 5570445B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- current
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Description
<本発明の実施の形態の第1の送信回路>
本発明の実施の形態の第1の送信回路は、送信データ信号に対して波形等化を行い、この波形等化された送信データ信号を伝送路に出力する波形等化・負荷駆動回路を有する。前記波形等化・負荷駆動回路は、1つのカレントスイッチ回路(ドライバ回路17(MAIN drv.))と1つまたは複数(実施の形態では2つの例を図示)の電流加算回路(ドライバ回路16(PRE drv.),18(POST drv.))とを有する差動回路で構成される。
また、本発明の実施の形態の第2の送信回路は、送信データ信号に対して波形等化を行う波形等化回路と、波形等化回路に分離して接続され、波形等化回路で波形等化された送信データ信号を伝送路に出力する負荷駆動回路とを有する。
本発明の実施の形態1を、図1〜図5を用いて以下に説明する。本実施の形態1の送信回路は、波形等化機能と負荷駆動機能とが分離されていないタイプの例である。
まず、図1に基づいて、本実施の形態1の送信回路の構成について説明する。図1は、この送信回路の構成の一例を示す図である。
次に、図2に基づいて、前述したドライバ回路16〜18の回路構成について説明する。図2は、このドライバ回路16〜18の回路構成の一例を示す図である。
以上説明した本実施の形態1の送信回路1によれば、以下のような効果を得ることができる。
(1)本実施の形態1においては、差動信号入力用のMOSトランジスタM1p,M1nを飽和領域で動作させる場合を例に説明したが、例えば、差動信号入力用のMOSトランジスタM1p,M1nが線形領域で動作している場合においても、カスコード接続のバイアス電圧印加用のMOSトランジスタM3p,M3nを飽和領域で動作させることで、同様の効果を得ることができる。
本発明の実施の形態2を、図6〜図8を用いて以下に説明する。本実施の形態2の送信回路は、前記実施の形態1と比較して、波形等化機能と負荷駆動機能とが分離されているタイプの例である点が異なる。本実施の形態2においては、前記実施の形態1と異なる点を主に説明し、同様の部分の説明は省略する。
まず、図6に基づいて、本実施の形態2の送信回路の構成および動作について説明する。図6は、この送信回路の構成の一例を示す図である。
次に、図7に基づいて、前述したドライバ回路16〜18の構成および動作について説明する。図7は、このドライバ回路16〜18の構成の一例を示す図である。
次に、前述した図7と図8に基づいて、前述した負荷ドライバ回路21の構成および動作について説明する。図8は、負荷ドライバ回路21を分離したことによるゲイン特性の一例を説明するための図である。
以上説明した本実施の形態2の送信回路2によれば、前記実施の形態1と同様の効果に加えて、以下のような効果を得ることができる。
(1)本実施の形態2においては、各ドライバ回路16〜18を、いわゆるカスコード接続CML回路で構成する場合を例に説明したが、バイアス電圧印加用のMOSトランジスタM3p,M3nがなく、差動信号入力用のMOSトランジスタM1p,M1nのドレイン側に直接に負荷抵抗を接続する構成とすることも可能である。
前記実施の形態2のように、波形等化機能と負荷駆動機能とを分離し、その上で、負荷駆動機能の負荷駆動回路が1より大きいゲインを有することを主な特徴とする場合は、以下のような構成となる。
前記波形等化回路に分離して接続され、前記波形等化回路で波形等化された送信データ信号を伝送路に出力する負荷駆動回路とを有し、
前記波形等化回路と前記負荷駆動回路とは、差動回路で構成され、
前記負荷駆動回路は、1より大きいゲインを有し、
前記送信データ信号は、前記波形等化回路で波形等化され、前記負荷駆動回路で信号増幅されて、前記伝送路に出力されることを特徴とする送信回路。
前記負荷駆動回路は、第1カレントスイッチ回路を有する差動回路で構成され、
前記第1カレントスイッチ回路は、
前記波形等化回路の出力の送信データ信号の電圧値により制御され、第1駆動電流を流す第1トランジスタ(差動信号入力用のMOSトランジスタ)と、
前記第1トランジスタと接地電圧との間に接続され、前記第1駆動電流が印加される第1電流源(電流源用のMOSトランジスタ)と、
前記第1トランジスタにカスコード接続され、第1バイアス電圧の電圧値により制御され、前記第1駆動電流を流す第2トランジスタ(バイアス電圧印加用のMOSトランジスタ)と、
前記第2トランジスタと電源電圧との間に接続され、前記第1駆動電流が印加される第1負荷部(負荷抵抗)とを有することを特徴とする送信回路。
前記負荷駆動回路は、第1カレントスイッチ回路を有する差動回路で構成され、
前記第1カレントスイッチ回路は、
前記波形等化回路の出力の送信データ信号の電圧値により制御され、第1駆動電流を流す第1トランジスタ(差動信号入力用のMOSトランジスタ)と、
前記第1トランジスタと接地電圧との間に接続され、前記第1駆動電流が印加される第1電流源(電流源用のMOSトランジスタ)と、
前記第1トランジスタと電源電圧との間に接続され、前記第1駆動電流が印加される第1負荷部(負荷抵抗)とを有することを特徴とする送信回路。
前記波形等化回路は、1つの第2カレントスイッチ回路と1つまたは複数の電流加算回路とを有する差動回路で構成され、
前記第2カレントスイッチ回路は、
前記送信データ信号の電圧値により制御され、第2駆動電流を流す第3トランジスタ(差動信号入力用のMOSトランジスタ)と、
前記第3トランジスタと接地電圧との間に接続され、前記第2駆動電流が印加される第2電流源(電流源用のMOSトランジスタ)と、
前記第3トランジスタにカスコード接続され、第2バイアス電圧の電圧値により制御され、前記第2駆動電流を流す第4トランジスタ(バイアス電圧印加用のMOSトランジスタ)と、
前記第4トランジスタと電源電圧との間に接続され、前記第2駆動電流が印加される第2負荷部(負荷抵抗)とを有し、
前記電流加算回路は、
前記送信データ信号を遅延した信号の電圧値により制御され、第3駆動電流を流す第5トランジスタ(差動信号入力用のMOSトランジスタ)と、
前記第5トランジスタと前記接地電圧との間に接続され、前記第3駆動電流が印加される第3電流源(電流源用のMOSトランジスタ)と、
前記第5トランジスタにカスコード接続されて前記第2負荷部に接続され、第3バイアス電圧の電圧値により制御され、前記第3駆動電流を流す第6トランジスタ(バイアス電圧印加用のMOSトランジスタ)とを有し、
前記第2負荷部は、前記第2駆動電流に前記第3駆動電流を加算した電流を電圧に変換することで前記送信データ信号を波形等化することを特徴とする送信回路。
前記波形等化回路は、1つの第2カレントスイッチ回路と1つまたは複数の電流加算回路とを有する差動回路で構成され、
前記第2カレントスイッチ回路は、
前記送信データ信号の電圧値により制御され、第2駆動電流を流す第3トランジスタ(差動信号入力用のMOSトランジスタ)と、
前記第3トランジスタと接地電圧との間に接続され、前記第2駆動電流が印加される第2電流源(電流源用のMOSトランジスタ)と、
前記第3トランジスタと電源電圧との間に接続され、前記第2駆動電流が印加される第2負荷部(負荷抵抗)とを有し、
前記電流加算回路は、
前記送信データ信号を遅延した信号の電圧値により制御され、第3駆動電流を流す第5トランジスタ(差動信号入力用のMOSトランジスタ)と、
前記第5トランジスタと前記接地電圧との間に接続され、前記第3駆動電流が印加される第3電流源(電流源用のMOSトランジスタ)とを有し、
前記第2負荷部は、前記第2駆動電流に前記第3駆動電流を加算した電流を電圧に変換することで前記送信データ信号を波形等化することを特徴とする送信回路。
11,12…フリップフロップ回路
13〜15…バッファ回路
16〜18…ドライバ回路
2…送信回路
21…負荷ドライバ回路
R1p,R1n…負荷抵抗
R2p,R2n…負荷抵抗
C1p,C1n…負荷容量
M1p,M1n…差動信号入力用のMOSトランジスタ
M2…電流源用のMOSトランジスタ
M3p,M3n…バイアス電圧印加用のMOSトランジスタ
M11p,M11n…差動信号入力用のMOSトランジスタ
M12…電流源用のMOSトランジスタ
M13p,M13n…バイアス電圧印加用のMOSトランジスタ
Claims (8)
- 送信データ信号に対して波形等化を行う波形等化回路と、
前記波形等化回路に分離して接続され、前記波形等化回路で波形等化された送信データ信号を伝送路に出力する負荷駆動回路とを有し、
前記波形等化回路は、1つの第1カレントスイッチ回路と1つまたは複数の電流加算回路とを有する差動回路で構成され、
前記第1カレントスイッチ回路は、
前記送信データ信号の電圧値により制御され、第1駆動電流を流す第1トランジスタと、
前記第1トランジスタと接地電圧との間に接続され、前記第1駆動電流が印加される第1電流源と、
前記第1トランジスタにカスコード接続され、第1バイアス電圧の電圧値により制御され、前記第1駆動電流を流す第2トランジスタと、
前記第2トランジスタと電源電圧との間に接続され、前記第1駆動電流が印加される第1負荷部とを有し、
前記電流加算回路は、
前記送信データ信号を遅延した信号の電圧値により制御され、第2駆動電流を流す第3トランジスタと、
前記第3トランジスタと前記接地電圧との間に接続され、前記第2駆動電流が印加される第2電流源と、
前記第3トランジスタにカスコード接続されて前記第1負荷部に接続され、第2バイアス電圧の電圧値により制御され、前記第2駆動電流を流す第4トランジスタとを有し、
前記第1負荷部は、前記第1駆動電流に前記第2駆動電流を加算した電流を電圧に変換することで前記送信データ信号を波形等化し、
前記負荷駆動回路は、第2カレントスイッチ回路を有する差動回路で構成され、
前記第2カレントスイッチ回路は、
前記波形等化回路の出力の送信データ信号の電圧値により制御され、第3駆動電流を流す第5トランジスタと、
前記第5トランジスタと前記接地電圧との間に接続され、前記第3駆動電流が印加される第3電流源と、
前記第5トランジスタにカスコード接続され、第3バイアス電圧の電圧値により制御され、前記第3駆動電流を流す第6トランジスタと、
前記第6トランジスタと前記電源電圧との間に接続され、前記第3駆動電流が印加される第2負荷部とを有し、
前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタ、前記第5トランジスタ、および前記第6トランジスタは、MOSトランジスタから構成され、
前記波形等化回路で波形等化された信号が、前記波形等化回路に分離して接続された前記負荷駆動回路で信号増幅されて、前記伝送路に出力されることを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記負荷駆動回路は、1より大きいゲインを有することを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記電源電圧は、前記第5トランジスタを制御する前記波形等化回路の出力の送信データ信号の電圧値に対して高く設定されることを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記電源電圧は、前記第1トランジスタを制御する前記送信データ信号の電圧値、および前記第3トランジスタを制御する前記送信データ信号を遅延した信号の電圧値に対して高く設定されることを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記第3電流源は、MOSトランジスタから構成され、
前記第5トランジスタのMOSトランジスタのゲート電圧に‘H’レベルが入力されて出力電圧が‘L’レベルとなる動作時には、
前記第6トランジスタのMOSトランジスタのゲート電圧(VCAS)は、出力の‘L’レベル(VOL)にこのMOSトランジスタの閾値電圧(Vth)分を加えた値(VOL+Vth)より小さくなるように設定され、
前記第5トランジスタのMOSトランジスタのゲート電圧(VIN)は、ドレイン電圧(VSL)にこのMOSトランジスタの閾値電圧(Vth)分を加えた値(VSL+Vth)より小さくなるように設定され、
前記第3電流源のMOSトランジスタのゲート電圧(VBIAS)は、ドレイン電圧(Vds)にこのMOSトランジスタの閾値電圧(Vth)分を加えた値(Vds+Vth)より小さくなるように設定されることを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記第1電流源、および前記第2電流源は、MOSトランジスタから構成され、
前記第1および第3トランジスタのMOSトランジスタのゲート電圧に‘H’レベルが入力されて出力電圧が‘L’レベルとなる動作時には、
前記第2および第4トランジスタのMOSトランジスタのゲート電圧(VCAS)は、出力の‘L’レベル(VOL)にこのMOSトランジスタの閾値電圧(Vth)分を加えた値(VOL+Vth)より小さくなるように設定され、
前記第1および第3トランジスタのMOSトランジスタのゲート電圧(VIN)は、ドレイン電圧(VSL)にこのMOSトランジスタの閾値電圧(Vth)分を加えた値(VSL+Vth)より小さくなるように設定され、
前記第1および第2電流源のMOSトランジスタのゲート電圧(VBIAS)は、ドレイン電圧(Vds)にこのMOSトランジスタの閾値電圧(Vth)分を加えた値(Vds+Vth)より小さくなるように設定されることを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記第2負荷部は、抵抗、または抵抗とインダクタによって実現されることを特徴とする送信回路。 - 請求項1に記載の送信回路において、
前記第1負荷部は、抵抗、または抵抗とインダクタによって実現されることを特徴とする送信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013795A JP5570445B2 (ja) | 2011-01-26 | 2011-01-26 | 送信回路 |
US13/358,324 US8674725B2 (en) | 2011-01-26 | 2012-01-25 | Transmitter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013795A JP5570445B2 (ja) | 2011-01-26 | 2011-01-26 | 送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156763A JP2012156763A (ja) | 2012-08-16 |
JP5570445B2 true JP5570445B2 (ja) | 2014-08-13 |
Family
ID=46543729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011013795A Expired - Fee Related JP5570445B2 (ja) | 2011-01-26 | 2011-01-26 | 送信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8674725B2 (ja) |
JP (1) | JP5570445B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5848679B2 (ja) * | 2012-09-04 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
US20140126614A1 (en) * | 2012-11-08 | 2014-05-08 | Broadcom Corporation | System, method, and apparatus for digital pre-emphasis in low power serdes systems |
JP6042962B2 (ja) * | 2015-11-27 | 2016-12-14 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
US9960844B1 (en) * | 2017-03-30 | 2018-05-01 | Xilinx, Inc. | Electrically testing an optical receiver |
US10728060B2 (en) * | 2018-09-28 | 2020-07-28 | Teletrx Co. | Two-step feed-forward equalizer for voltage-mode transmitter architecture |
US11069989B2 (en) * | 2019-07-15 | 2021-07-20 | Huawei Technologies Co., Ltd. | Method and apparatus for multi-mode multi-level transmitter |
US11153129B1 (en) * | 2020-06-01 | 2021-10-19 | International Business Machines Corporation | Feedforward equalizer with programmable roaming taps |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55147016A (en) * | 1979-05-04 | 1980-11-15 | Mitsubishi Electric Corp | Amplitude limiting circuit |
JPH07312538A (ja) * | 1994-05-19 | 1995-11-28 | Hitachi Ltd | デジタル・バッファ回路 |
JP4049511B2 (ja) * | 1999-11-26 | 2008-02-20 | 富士通株式会社 | 位相合成回路およびタイミング信号発生回路 |
JP2005504446A (ja) | 2000-11-13 | 2005-02-10 | プリマリオン, インコーポレイテッド | データ通信のためのプリエンファシス |
JP2002026999A (ja) * | 2001-04-23 | 2002-01-25 | Hitachi Ltd | 伝送線路損失の補償手段を有する送信装置または受信装置 |
US6590432B1 (en) * | 2002-09-26 | 2003-07-08 | Pericom Semiconductor Corp. | Low-voltage differential driver with opened eye pattern |
EP1434347B1 (en) * | 2002-12-23 | 2007-02-14 | Alcatel | Low voltage differential signaling (LVDS) driver with pre-emphasis |
JP4205969B2 (ja) | 2003-02-18 | 2009-01-07 | パナソニック株式会社 | 電流ドライバ回路 |
US7202706B1 (en) * | 2003-04-10 | 2007-04-10 | Pmc-Sierra, Inc. | Systems and methods for actively-peaked current-mode logic |
US7180333B2 (en) | 2003-05-20 | 2007-02-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Current mode logic driver that employs a level shifting mechanism |
US6956407B2 (en) * | 2003-11-04 | 2005-10-18 | Altera Corporation | Pre-emphasis circuitry and methods |
US7411422B2 (en) * | 2005-04-12 | 2008-08-12 | International Business Machines Corporation | Driver/equalizer with compensation for equalization non-idealities |
TWI301696B (en) * | 2005-12-15 | 2008-10-01 | Via Tech Inc | Transmission circuit and related method |
US7908634B2 (en) * | 2006-11-02 | 2011-03-15 | Redmere Technology Ltd. | High-speed cable with embedded power control |
US20080116935A1 (en) * | 2006-11-20 | 2008-05-22 | Rajendran Nair | Source-coupled differential low-swing driver circuits |
JP5268412B2 (ja) | 2008-04-22 | 2013-08-21 | 株式会社日立製作所 | 出力ドライバ回路装置 |
JP5114293B2 (ja) | 2008-05-30 | 2013-01-09 | 株式会社日立製作所 | 波形等化回路 |
US7808282B2 (en) * | 2008-11-25 | 2010-10-05 | Pericom Semiconductor Corp. | Out-of-band signaling using detector with equalizer, multiplier and comparator |
JP5417105B2 (ja) | 2009-09-28 | 2014-02-12 | 株式会社日立製作所 | シリアル出力回路および半導体装置 |
JP5410318B2 (ja) | 2010-02-05 | 2014-02-05 | 株式会社日立製作所 | 出力ドライバ回路 |
-
2011
- 2011-01-26 JP JP2011013795A patent/JP5570445B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-25 US US13/358,324 patent/US8674725B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012156763A (ja) | 2012-08-16 |
US20120187980A1 (en) | 2012-07-26 |
US8674725B2 (en) | 2014-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5570445B2 (ja) | 送信回路 | |
EP2498398B1 (en) | Amplifier circuit and method | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
CN109565278B (zh) | 电压模式驱动器的阻抗和摆幅控制 | |
US7642853B2 (en) | High-swing operational amplifier output stage using adaptive biasing | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
US9013222B2 (en) | Equalizer circuit and receiver circuit including the same | |
US8258813B2 (en) | Circuit and method for driving at least one differential line | |
JP2005217999A (ja) | デジタルデータ伝送回路 | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
US8179205B2 (en) | Linearization systems and methods for variable attenuators | |
US8487700B2 (en) | Pre-driver and digital transmitter using the same | |
US20090190648A1 (en) | Differential transmitter | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
CN107395162B (zh) | 箝位电路及箝位电压的方法 | |
US20110128043A1 (en) | Output driver | |
US7518424B2 (en) | Slew rate controlled output circuit | |
US20060061391A1 (en) | High-speed differential logic buffer | |
JP2007534259A (ja) | スキューが低い対称差動出力信号を供給するための高速レイル・トゥ・レイル分相器 | |
US20080136465A1 (en) | Semiconductor integrated circuit | |
US7196551B2 (en) | Current mode logic buffer | |
US9847758B2 (en) | Low noise amplifier | |
KR20140002180A (ko) | 리시버 회로 | |
US8456196B2 (en) | High-speed comparator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5570445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |