JP5113815B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP5113815B2
JP5113815B2 JP2009216417A JP2009216417A JP5113815B2 JP 5113815 B2 JP5113815 B2 JP 5113815B2 JP 2009216417 A JP2009216417 A JP 2009216417A JP 2009216417 A JP2009216417 A JP 2009216417A JP 5113815 B2 JP5113815 B2 JP 5113815B2
Authority
JP
Japan
Prior art keywords
electrode terminal
bent portion
power module
main surface
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009216417A
Other languages
English (en)
Other versions
JP2011066255A (ja
Inventor
淳一 中尾
寛 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009216417A priority Critical patent/JP5113815B2/ja
Priority to US12/885,393 priority patent/US8519265B2/en
Priority to CN2010102877541A priority patent/CN102024803B/zh
Publication of JP2011066255A publication Critical patent/JP2011066255A/ja
Application granted granted Critical
Publication of JP5113815B2 publication Critical patent/JP5113815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、パワーモジュールに関する。
パワーモジュールでは、パワーデバイスとしての半導体チップが載置された回路基板の上部電極と電極端子の間、及び回路基板の下部電極と金属ベースの間がはんだ接合され、回路基板とケースの間の空隙部にはシリコーンゲルなどが充填される。ＩＧＢＴ（Insulated−Gate Bipolar Transistor）モジュール等のパワーモジュールでは、熱伝導性を考慮して回路基板に、例えばＡＬＮ（窒化アルミニウム）などのセラミック基板が用いられ、金属ベースに熱伝導率に優れたＣｕ（銅）などが用いられる（例えば、特許文献１参照。）。
特許文献１などに記載されるパワーモジュールでは、はんだ接合された電極端子が、例えば実装用に垂直に折り曲げられる。専用治具などを用いて折り曲げた場合、直角に曲がらずに電極端子の高さ寸法精度が所定の規格を満足しないという問題点がある。また、折り曲げられたはんだ接合部に応力がかかり、信頼性が低下するという問題点がある。
特開２００５−３１１０１９号公報
本発明は、パワーモジュールの電極端子の高さ寸法の精度を向上することにある。
本発明の一態様のパワーモジュールは、金属ベースと、コ型状に折り曲げられた折り曲げ部を有する電極端子と、前記電極端子の折り曲げ部の内側に収納されるナット及びナットホルダーと、第１主面に半導体チップが搭載され、前記半導体チップと電気的に接続され、前記折り曲げ部から離間される前記電極端子の一端にはんだ接合される上部電極が第１主面に設けられ、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、下端部が前記金属ベースの端部と接し、上部が前記電極端子の折り曲げ部の外側面と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースとを具備することを特徴とする。
更に、本発明の他態様のパワーモジュールは、金属ベースと、コ型状に折り曲げられた折り曲げ部を有する電極端子と、前記電極端子の折り曲げ部の内側に収納されるナット及びナットホルダーと、上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第１主面に載置され、前記折り曲げ部から離間される前記電極端子の一端が前記上部電極とはんだ接合され、前記折り曲げ部から離間される前記電極端子の一端が上記半導体チップと電気的に接続され、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記金属ベースの第１主面と前記回路基板の第１主面及び側面とを覆うように設けられるシリコーンゲルと、下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記電極端子の折り曲げ部の外側面と接し、前記シリコーンゲル覆うように設けられる樹脂ケースと、前記樹脂ケースと前記シリコーンゲルの間に設けられた空隙部とを具備することを特徴とする。
本発明によれば、電極端子の高さ寸法の精度が向上したパワーモジュールを提供することができる。
本発明の実施例１に係るパワーモジュールを示す平面図。 図１のＡ−Ａ線に沿うパワーモジュールの断面図。 図１のＢ−Ｂ線に沿うパワーモジュールの断面図。 本発明の実施例１に係る比較例のパワーモジュールを示す断面図。 本発明の実施例１に係る比較例のパワーモジュールの電極端子を折り曲げた直後の形状を示す断面図。 本発明の実施例１に係る電極端子の高さ寸法公差のばらつきを示す図。 本発明の実施例１に係るパワーモジュールの製造工程を示す断面図。 本発明の実施例１に係るパワーモジュールの製造工程を示す断面図。 本発明の実施例２に係るパワーモジュールを示す断面図。 本発明の実施例２に係るパワーモジュールの製造工程を示す断面図。 本発明の実施例２に係るパワーモジュールの製造工程を示す断面図。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係るパワーモジュールについて、図面を参照して説明する。図１はパワーモジュールを示す平面図、図２は図１のＡ−Ａ線に沿うパワーモジュールの断面図、図３は図１のＢ−Ｂ線に沿うパワーモジュールの断面図、図４は比較例のパワーモジュールを示す断面図、図５は比較例のパワーモジュールの電極端子を折り曲げた直後の形状を示す断面図。図６は電極端子の高さ寸法公差のバラツキを示す図である。本実施例では、予めコ型状に折り曲げられた電極端子折り曲げ部を有する電極端子を回路基板の上部電極に接続してから、電極端子折り曲げ部の内側にナット及びナットホルダーを収納している。
図１に示すように、パワーモジュール８０には、底部に放熱基板である金属ベース１が設けられ、上面にコレクタ電極端子５Ｃ、エミッタ電極端子５Ｅ、信号端子５Ｇなど複数の電極端子、及びナット１１が設けられる。コレクタ電極端子５Ｃ、エミッタ電極端子５Ｅ、信号端子５Ｇは、図上部から見て矩形形状を有する。コレクタ電極端子５Ｃ、エミッタ電極端子５Ｅ、信号端子５Ｇは、半導体チップと電気的に接続される。
樹脂ケース６は、パワーモジュール８０を覆う。ナット１１は、複数設けられ、コレクタ電極端子５Ｃ、エミッタ電極端子５Ｅ、及び信号端子５Ｇの領域内にそれぞれ配置される。
パワーモジュール８０は、搭載される半導体チップにＩＧＢＴ（Insulated−Gate Bipolar Transistor）を用いた、ＩＰＭ（Intelligent Power Module）としてのＩＧＢＴモジュールである。パワーモジュール８０は、例えばインバータ分野に使用される。なお、ＩＧＢＴパワーモジュール、パワーＭＯＳモジュール、ダイオードモジュール等のパワーモジュールは、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
図２に示すように、パワーモジュール８０では、金属ベース１の第１主面（表面）に、セラミック基板２０、上部電極２１、及び下部電極２２から構成される複数の回路基板２が金属ベース１上に載置される。上部電極２１はセラミック基板２０の第１主面（表面）に設けられる。下部電極２２はセラミック基板２０の第１主面（表面）と相対向する第２主面（裏面）に設けられる。回路基板２の第１主面（表面）にＩＧＢＴである半導体チップ３が載置される。回路基板２の第１主面（表面）に設けられる半導体チップ３と電気的に接続されるエミッタ電極端子５Ｅが設けられる。
金属ベース１は、回路基板２の下部電極２２とはんだ接合される。エミッタ電極端子５Ｅは、回路基板２の上部電極２１とはんだ接合され、樹脂ケース６の上面（第１主面）まで延在している。エミッタ電極端子５Ｅの上部側には、コ型形状に折り曲げられた電極端子折り曲げ部３１が設けられる。電極端子折り曲げ部３１の内側には、ナット１１とナットホルダー９が収納される。
同様に、図示しないコレクタ電極端子５Ｃ及び信号端子５Ｇも樹脂ケース６の上面（第１主面）まで延在している。コレクタ電極端子５Ｃ及び信号端子５Ｇの上部側には、コ型形状に折り曲げられた電極端子折り曲げ部３１が設けられる。この電極端子折り曲げ部３１の内側には、ナット１１とナットホルダー９が収納される。
半導体チップ３はボンディングワイヤ４を介してエミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、信号端子５Ｇなどの電極端子と電気的に接続される。エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、信号端子５Ｇは、それぞれ回路基板２にはんだ付けされる。
ここで、はんだにはＰｂフリーはんだが使用される。ボンディングワイヤ４には、径の比較的大きく、金（Ａｕ）よりも安価な、例えばＡＬ（アルミニウム）が使用される。回路基板２に用いられるセラミック基板２０には、例えば熱伝導率の優れたＡＬＮ（窒化アルミニウム）を用いているが、代わりにＡＬ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化珪素）、ＳｉＣ（炭化珪素）などを用いてもよい。ＡＬＮ（窒化アルミニウム）の熱伝導率は、他のセラミック基板よりも値が大きく、１７０〜２００Ｗ／ｍｋである。上部電極２１及び下部電極２２には、例えばＣｕ（銅）を用いているが、代わりにＮｉ（ニッケル）などを用いてもよい。
樹脂ケース６は、下端部が金属ベース１の端部と接し、上部が電極端子折り曲げ部３１の外端部と接している。シリコーンゲル７は、端部が樹脂ケース６の端部と接し、金属ベース１の上面（第１主面）と回路基板２の側面及び上面（第１主面）とを覆うように設けられる。樹脂ケース６とシリコーンゲル７の間には、空隙部８が設けられ、例えば空気が充填される。
図３に示すように、パワーモジュール８０では、エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、及び信号端子５Ｇの上端部が露呈される。
ここで、エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、信号端子５Ｇには、例えば熱伝導率の優れたＣｕ（銅）が使用される。金属ベース１には、例えばプレス加工などにより形成され、熱伝導率の優れたＣｕ（銅）を用いているが、代わりに銅合金、ＡＬ（アルミニウム）、Ｎｉ（ニッケル）、ＡｌＳｉＣ（炭化アルミニウム珪素）、或いはＭｏ（モリブデン）などを用いてもよい。Ｃｕ（銅）の熱伝導率は、他の金属よりも値が大きく、３９３Ｗ／ｍｋである。
樹脂ケース６には、例えば難燃性、耐熱性を有するＰＰＳ（ポリフェレンサルファイド）樹脂を用いているが、代わりに不飽和ポリエステル系樹脂などを用いてもよい。
本実施例のパワーモジュール８０では、折り曲げられた電極端子のはんだ接合部に応力がかからないので、はんだ接合部の脆弱化の進行を抑制することができる。したがって、ＴＦＴ（Thermal fatigue Test 熱疲労試験）試験やＴＣＴ試験での不良の発生を抑制することができる。
図４に示すように、比較例のパワーモジュール９０では、エミッタ電極端子５Ｅａが上部電極２１にはんだ接合された後、専用治具などを用いてエミッタ電極端子５Ｅａが樹脂ケース６の上面と平行になるように、直角に折り曲げられる。比較例のパワーモジュール９０では、本実施例の電極端子折り曲げ部３１が設けられていない。
エミッタ電極端子５Ｅａの折り曲げ時、図５に示すように、端子折り曲げ角度Ｒが直角にならず、例えば９０°乃至９２°の範囲でばらつく。この結果、折り曲げもとでの端子高さＨ１、折り曲げ先での端子高さＨ２の関係が、
H1＜H2・・・・・・・・・・・・・・・・・・・式（１）
と表され、電極端子の高さ寸法公差にばらつきが発生する。
図６に示すように、比較例のパワーモジュール９０では、電極端子の高さ寸法にばらつきが発生し、平均値が３８．９５ｍｍ、標準偏差が０．３２となり仕様（例えば、ユーザ要求規格 ３８±０．５ｍｍ）を満足することができない。
一方、本実施例のパワーモジュール８０では、はんだ接合後に電極端子を折り曲げていないので、平均値が３７．８ｍｍ、標準偏差が０．１１となり仕様（例えば、ユーザ要求規格 ３８±０．５ｍｍ）を満足することができる。
次に、パワーモジュールの製造方法について、図７及び図８を参照して説明する。図７及び図８はパワーモジュールの製造工程を示す断面図である。
図７に示すように、まず、金属ベース１上に回路基板２を図示しないはんだを介して載置し、半導体チップ３を回路基板２上にマウントする。回路基板２の上部電極２１と半導体チップ３の間をボンディングワイヤ４で電気的に接続する。コ型状に折り曲げられた電極端子折り曲げ部３１を有するエミッタ電極端子５Ｅを回路基板２の上部電極２１上にはんだを介して載置する。ここで、電極端子折り曲げ部３１を有するエミッタ電極端子５Ｅは、予め電極端子の高さ寸法が測定され、仕様を満足しているかのチェックが行われる。仕様を満足していないものは使用されない。
エミッタ電極端子５Ｅを載置後、はんだリフロー処理を行い、金属ベース１上に回路基板２をはんだ付けし、エミッタ電極端子５Ｅを回路基板２の上部電極２１にはんだ付けする。
次に、図８に示すように、ナット１１をナットホルダー９に挿入後、エミッタ電極端子５Ｅの電極端子折り曲げ部３１の側面からナット及びナットホルダー９を挿入し、ナット及びナットホルダー９を電極端子折り曲げ部３１の内部に収納する。
続いて、樹脂ケース６を図示しないシリコーン樹脂で金属ベース１に接着する。シリコーンゲル７を回路基板２の側面及び上面に注入し、シリコーンゲル７上に空隙部１０を形成する。図示しないキャップを取り付け、金属ベース１及び回路基板２と樹脂ケース６を図示しないキャスティング剤で固定する。キャスティング剤で固定することにより、振動が防止される。
上述したように、本実施例のパワーモジュールでは、金属ベース１の表面に複数の回路基板２が載置される。回路基板２の表面にＩＧＢＴである半導体チップ３が載置される。回路基板２の表面に設けられる半導体チップ３とそれぞれ電気的に接続されるエミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、及び信号端子５Ｇが設けられる。エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、及び信号端子５Ｇは、上部側にコ型形状に折り曲げられた電極端子折り曲げ部３１を有する。エミッタ電極端子５Ｅ、コレクタ電極端子５Ｃ、及び信号端子５Ｇは、回路基板２の上部電極２１とそれぞれはんだ接合され、樹脂ケース６の上面まで延在している。電極端子折り曲げ部３１の内側には、ナット１１とナットホルダー９が収納される。
このため、電極端子の平坦度を改善でき、高さ寸法精度を改善することができる。また、ネジ締めするときのはんだ付け部の引っ張り応力を低減でき、はんだ付け部の信頼性を向上することができる。
なお、本実施例ではパワーモジュールに搭載される半導体チップにＩＧＢＴを用いているが、代わりにパワーＭＯＳ、ＧＴＯ、或いはＳＩＴなどを用いてもよい。また、デバイス種の異なる半導体チップ、例えばＩＧＢＴとパワーＭＯＳトランジスタを用いてもよい。また、Ｐｂフリーはんだの代わりに、Ｐｂ−Ｓｎ共晶はんだを用いてもよい。
次に、本発明の実施例２に係るパワーモジュールについて、図面を参照して説明する。図９はパワーモジュールを示す断面図である。本実施例では、電極端子の形状を変更している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図９に示すように、パワーモジュール８１には、コ型形状に折り曲げられた電極端子折り曲げ部３１が設けられ、電極端子折り曲げ部３１の先の一端及び他端が電極端子折り曲げ部３１に対して垂直方向に設けられるエミッタ電極端子５ＥＥが形成される。
エミッタ電極端子５ＥＥは、回路基板２の上部電極２１と２箇所（一端及び他端）ではんだ接合され、樹脂ケース６の上面（第１主面）まで延在している。電極端子折り曲げ部３１の内側には、ナット１１とナットホルダー９が収納される。
同様に、図示しないコレクタ電極端子及び信号端子も樹脂ケース６の上面（第１主面）まで延在している。コレクタ電極端子及び信号端子の上部側は、コ型形状に折り曲げられた電極端子折り曲げ部３１が設けられる。この電極端子折り曲げ部３１の内側には、ナット１１とナットホルダー９が収納される。
次に、パワーモジュールの製造方法について、図１０及び図１１を参照して説明する。図１０及び図１１はパワーモジュールの製造工程を示す断面図である。
図１０に示すように、コ型状に折り曲げられた電極端子折り曲げ部３１を有するエミッタ電極端子５ＥＥを回路基板２の上部電極２１上にはんだを介して載置する。ここで、電極端子折り曲げ部３１を有するエミッタ電極端子５ＥＥは、予め電極端子の高さ寸法が測定され、仕様を満足しているかのチェックが行われる。仕様を満足しないものは使用されない。
エミッタ電極端子５ＥＥを載置後、はんだリフロー処理を行い、金属ベース１上に回路基板２をはんだ付けし、エミッタ電極端子５ＥＥを回路基板２の上部電極２１にはんだ付けする。
次に、図１１に示すように、ナット１１をナットホルダー９に挿入後、エミッタ電極端子５ＥＥの電極端子折り曲げ部３１の側面からナット及びナットホルダー９を挿入し、ナット及びナットホルダー９を電極端子折り曲げ部３１の内部に収納する。なお、これ以降の工程は実施例１と同様なので説明を省略する。
上述したように、本実施例のパワーモジュールでは、金属ベース１の表面に複数の回路基板２が載置される。回路基板２の表面にＩＧＢＴである半導体チップ３が載置される。回路基板２の表面に設けられる半導体チップ３とそれぞれ電気的に接続されるエミッタ電極端子５ＥＥが設けられる。エミッタ電極端子５ＥＥは、上部側にコ型形状に折り曲げられた電極端子折り曲げ部３１が設けられ、電極端子折り曲げ部３１の先の一端及び他端が電極端子折り曲げ部３１に対して垂直方向に設けられる。エミッタ電極端子５ＥＥＧは、回路基板２の上部電極２１とはんだ接合され、樹脂ケース６の上面まで延在している。電極端子折り曲げ部３１の内側には、ナット１１とナットホルダー９が収納される。
このため、電極端子の平坦度を改善でき、高さ寸法精度を改善することができる。また、ネジ締めするときのはんだ付け部の引っ張り応力を低減でき、はんだ付け部の信頼性を向上することができる。更に、電極端子と上部電極とのはんだ付け箇所が増加しているのではんだ付け強度を実施例１よりも向上させることができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、シリコーンゲル７と樹脂ケース６の間に空隙部１０を設けているが、空隙部１０の代わりにエポキシ樹脂などの樹脂を充填してもよい。
１ 金属ベース
２ 回路基板
３ 半導体チップ
４ ボンディングワイヤ
５Ｃ コレクタ電極端子
５Ｅ、５Ｅａ、５ＥＥ エミッタ電極端子
５Ｇ 信号端子
６ 樹脂ケース
７ シリコーンゲル
８ 空隙部
９ ナットホルダー
１１ ナット
２０ セラミック基板
２１ 上部電極
２２ 下部電極
３１ 電極端子折り曲げ部
８０、８１、９０ パワーモジュール
Ｈ１、Ｈ２ 端子高さ
Ｒ 端子折り曲げ角度

Claims (5)

  1. 金属ベースと、
    コ型状に折り曲げられた折り曲げ部を有する電極端子と、
    前記電極端子の折り曲げ部の内側に収納されるナット及びナットホルダーと、
    第１主面に半導体チップが搭載され、前記半導体チップと電気的に接続され、前記折り曲げ部から離間される前記電極端子の一端にはんだ接合される上部電極が第１主面に設けられ、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
    下端部が前記金属ベースの端部と接し、上部が前記電極端子の折り曲げ部の外側面と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、
    を具備することを特徴とするパワーモジュール。
  2. 金属ベースと、
    コ型状に折り曲げられた折り曲げ部を有する電極端子と、
    前記電極端子の折り曲げ部の内側に収納されるナット及びナットホルダーと、
    上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第１主面に載置され、前記折り曲げ部から離間される前記電極端子の一端が前記上部電極とはんだ接合され、前記折り曲げ部から離間される前記電極端子の一端が上記半導体チップと電気的に接続され、第１主面と相対向する第２主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
    前記金属ベースの第１主面と前記回路基板の第１主面及び側面とを覆うように設けられるシリコーンゲルと、
    下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記電極端子の折り曲げ部の外側面と接し、前記シリコーンゲル覆うように設けられる樹脂ケースと、
    前記樹脂ケースと前記シリコーンゲルの間に設けられた空隙部と、
    を具備することを特徴とするパワーモジュール。
  3. 前記セラミック基板は、ＡＬＮ（窒化アルミニウム）、ＡＬ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化珪素）、或いはＳｉＣ（炭化珪素）から構成されることを特徴とする請求項２に記載のパワーモジュール。
  4. 前記金属ベースは、Ｃｕ（銅）、ＡＬ（アルミニウム）、Ｎｉ（ニッケル）、ＡｌＳｉＣ（炭化アルミニウム珪素）、或いはＭｏ（モリブデン）から構成される請求項１乃至３のいずれか１項に記載のパワーモジュール。
  5. 前記折り曲げ部から離間される前記電極端子の一端及び他端は、前記上部電極とはんだ接合される請求項１乃至４のいずれか１項に記載のパワーモジュール。
JP2009216417A 2009-09-18 2009-09-18 パワーモジュール Active JP5113815B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009216417A JP5113815B2 (ja) 2009-09-18 2009-09-18 パワーモジュール
US12/885,393 US8519265B2 (en) 2009-09-18 2010-09-17 Power module
CN2010102877541A CN102024803B (zh) 2009-09-18 2010-09-17 功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009216417A JP5113815B2 (ja) 2009-09-18 2009-09-18 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2011066255A JP2011066255A (ja) 2011-03-31
JP5113815B2 true JP5113815B2 (ja) 2013-01-09

Family

ID=43756454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009216417A Active JP5113815B2 (ja) 2009-09-18 2009-09-18 パワーモジュール

Country Status (3)

Country Link
US (1) US8519265B2 (ja)
JP (1) JP5113815B2 (ja)
CN (1) CN102024803B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222664A (zh) * 2011-05-31 2011-10-19 常州瑞华电力电子器件有限公司 一种大电流高电压高频率高性能igbt模块
JP5626472B2 (ja) * 2011-07-28 2014-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US9078355B2 (en) 2011-08-25 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2013069782A (ja) 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP2013069746A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置および電極端子
CN103166452B (zh) * 2011-12-16 2015-12-16 西安恒飞电子科技有限公司 一种高可靠性电源
JP6060619B2 (ja) * 2012-02-09 2017-01-18 富士電機株式会社 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法
FR2990795B1 (fr) * 2012-05-16 2015-12-11 Sagem Defense Securite Agencement de module electronique de puissance
KR101642754B1 (ko) * 2012-08-24 2016-07-26 미쓰비시덴키 가부시키가이샤 반도체장치
CN102800833B (zh) * 2012-08-31 2015-03-18 江苏宏微科技股份有限公司 功率模块电极端子及其焊接方法
JP2014120657A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
KR101477359B1 (ko) * 2012-12-27 2014-12-29 삼성전기주식회사 전력 반도체 모듈
KR101720450B1 (ko) * 2013-03-21 2017-03-27 미쓰비시덴키 가부시키가이샤 반도체 장치
WO2014186448A1 (en) * 2013-05-14 2014-11-20 Cree, Inc. High performance power module
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
CN103594458B (zh) * 2013-11-04 2016-07-06 株洲南车时代电气股份有限公司 一种衬板结构
CN103811441A (zh) * 2014-02-26 2014-05-21 西安永电电气有限责任公司 平板型压接igbt模块用接触式电极结构
US10362705B2 (en) * 2014-06-09 2019-07-23 Dell Products, L.P. Lightweight server chassis configured for modular insertion of customer selectable components for downstream assembly of information handling system at customer locations
JP6233528B2 (ja) * 2014-10-14 2017-11-22 富士電機株式会社 半導体装置
DE102014116662B4 (de) 2014-11-14 2018-03-08 Infineon Technologies Ag Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
JP2017034063A (ja) * 2015-07-31 2017-02-09 カルソニックカンセイ株式会社 パワー半導体装置および製造方法
JP6604184B2 (ja) * 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
CN106449616B (zh) * 2016-12-02 2019-02-26 北京北广科技股份有限公司 一种大功率射频模块及其制作方法
CN106783773A (zh) * 2016-12-13 2017-05-31 中航（重庆）微电子有限公司 一种非绝缘双塔型二极管模块
US11129300B2 (en) * 2017-10-10 2021-09-21 Shindengen Electric Manufacturing Co., Ltd. Module and power conversion device
JP6827404B2 (ja) * 2017-11-30 2021-02-10 三菱電機株式会社 半導体装置および電力変換装置
DE102020104723A1 (de) * 2020-02-24 2021-08-26 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Submodul zur Montage auf einer Kühleinrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2617335A1 (de) * 1976-04-21 1977-11-03 Siemens Ag Halbleiterbauelement
JPH06120390A (ja) * 1992-10-05 1994-04-28 Fuji Electric Co Ltd 樹脂封止形半導体装置の端子構造
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JP3481735B2 (ja) * 1995-07-26 2003-12-22 株式会社東芝 半導体装置
JPH10256411A (ja) * 1997-03-12 1998-09-25 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP3223835B2 (ja) * 1997-03-28 2001-10-29 三菱電機株式会社 パワー半導体装置及びその製造方法
JP3445511B2 (ja) 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
DE10130517C2 (de) * 2001-06-25 2003-07-24 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
JP4052061B2 (ja) * 2002-08-23 2008-02-27 株式会社日立製作所 半導体装置
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
JP4644008B2 (ja) * 2005-03-09 2011-03-02 三菱電機株式会社 半導体モジュール
JP4365388B2 (ja) * 2006-06-16 2009-11-18 株式会社日立製作所 半導体パワーモジュールおよびその製法
US8223496B2 (en) * 2007-05-18 2012-07-17 Sansha Electric Manufacturing Co., Ltd. Arc discharge device
US7768109B2 (en) 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2009200416A (ja) 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20110069458A1 (en) 2011-03-24
CN102024803A (zh) 2011-04-20
US8519265B2 (en) 2013-08-27
JP2011066255A (ja) 2011-03-31
CN102024803B (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5113815B2 (ja) パワーモジュール
TWI588919B (zh) 半導體封裝結構及其製造方法
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
WO2012137685A1 (ja) 半導体装置およびその製造方法
EP2871676B1 (en) Semiconductor device
US20140110833A1 (en) Power module package
JPWO2017217369A1 (ja) 電力用半導体装置
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
US9666557B2 (en) Small footprint semiconductor package
JP2010212620A (ja) パワーモジュール
JPWO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP2015023226A (ja) ワイドギャップ半導体装置
US20130256920A1 (en) Semiconductor device
JP2010086977A (ja) パワーモジュール
JP7396118B2 (ja) 半導体モジュール
JP4797492B2 (ja) 半導体装置
KR101561920B1 (ko) 반도체 패키지
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
JP2021114537A (ja) 半導体装置
JP2022133480A (ja) 半導体装置
JP4555187B2 (ja) パワーモジュールおよびその製造方法
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
US11715719B2 (en) Semiconductor package and method of forming a semiconductor package
US20230012134A1 (en) Semiconductor device
JP2023118481A (ja) 半導体装置及び車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5113815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3