JP2014175511A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014175511A
JP2014175511A JP2013047594A JP2013047594A JP2014175511A JP 2014175511 A JP2014175511 A JP 2014175511A JP 2013047594 A JP2013047594 A JP 2013047594A JP 2013047594 A JP2013047594 A JP 2013047594A JP 2014175511 A JP2014175511 A JP 2014175511A
Authority
JP
Japan
Prior art keywords
brazing material
material layer
semiconductor device
substrate
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013047594A
Other languages
English (en)
Inventor
Junji Tsuruoka
純司 鶴岡
Seiji Yasui
誠二 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2013047594A priority Critical patent/JP2014175511A/ja
Publication of JP2014175511A publication Critical patent/JP2014175511A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】鑞材層の厚みを維持しつつ、製造コストを低減することができる鑞材層厚維持手段を備えた半導体装置の提供。
【解決手段】半導体装置は、基板と、前記基板上に形成される第１鑞材層と、前記基板上に前記第１鑞材層を介して接合される半導体素子と、前記半導体素子における前記第１鑞材層側とは逆側の表面電極上に形成される第２鑞材層と、前記半導体素子の表面電極に前記第２鑞材層を介して接合される接続部、及び、前記接続部における所定方向の第１側の端部から屈曲して立ち上がる脚部を備える接続端子と、前記第１鑞材層内における前記所定方向の第１側及びその反対側である第２側のうちの、前記第２側のみに設けられる鑞材層厚維持手段とを含む。
【選択図】図２

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
従来から、両面に導電パターンが形成され、その表面側パターンに半導体素子が実装されると共に、裏面側パターンにベース板が接合部を介して接合される絶縁基板を備え、上記裏面側パターン又は上記ベース板に上記接合部の厚さを規制する複数個の突起が設けられる半導体装置が知られている（例えば、特許文献１参照）。この半導体装置では、突起は、接合部の四方の各角に設けられている。
特開２００１−３５８２６７号公報
ところで、上記の特許文献１に記載されるような突起は、接合部（半田層のような鑞材層）の厚みを維持（確保）し、接合部上に載置される物体の傾斜を防止することができるので、有用である。しかしながら、かかる効果を維持しつつ、突起の数を低減することができれば、製造コスト等を低減することができる。
そこで、本開示は、鑞材層の厚みを維持しつつ、製造コストを低減することができる鑞材層厚維持手段を備えた半導体装置及び半導体装置の製造方法の提供を目的とする。
本開示の一局面によれば、基板と、
前記基板上に形成される第１鑞材層と、
前記基板上に前記第１鑞材層を介して接合される半導体素子と、
前記半導体素子における前記第１鑞材層側とは逆側の表面電極上に形成される第２鑞材層と、
前記半導体素子の表面電極に前記第２鑞材層を介して接合される接続部、及び、前記接続部における所定方向の第１側の端部から屈曲して立ち上がる脚部を備える接続端子と、
前記第１鑞材層内における前記所定方向の第１側及びその反対側である第２側のうちの、前記第２側のみに設けられる鑞材層厚維持手段とを含む、半導体装置が提供される。
本開示によれば、鑞材層の厚みを維持しつつ、製造コストを低減することができる鑞材層厚維持手段を備えた半導体装置及び半導体装置の製造方法が得られる。
一実施例による半導体装置１を概略的に示す上面図である。 図１に示す半導体装置１のラインＡ−Ａに沿った概略断面図である ヒートスプレッダ２０上に設けられるＷＢバンプ７０Ａ、７０Ｂを概略的に示す上面図である。 ヒートスプレッダ２０上に接合されたＷＢバンプ７０Ａの状態を模式的に示す図である。 比較例による半導体装置１’の概略断面図である。 半導体装置１の製造方法の流れの概略の一例を示す図である。 他の例による半導体装置２の概略断面図である。 更なる他の例による半導体装置３の概略断面図である。
以下、添付図面を参照しながら各実施例について詳細に説明する。
図１は、一実施例による半導体装置１を概略的に示す上面図である。図２は、図１に示す半導体装置１の概略断面図である。尚、図１においては、半田層５０（はみ出す部分）の図示が省略されている。また、図２においては、図１には図示が省略されているバスバー８０が図示されている。尚、半導体装置１の上下方向は、半導体装置１の搭載状態に応じて上下方向が異なるが、以下では、便宜上、半導体装置１のヒートスプレッダ２０に対して半導体チップ１００，２００が存在する側を上方とする。半導体装置１は、例えば、ハイブリッド車又は電気自動車で使用されるモータ駆動用のインバータを構成するものであってよい。
半導体装置１は、図1及び図２に示すように、接続端子１２と、下半田層５０Ａ，５０Ｂと、上半田層５１Ａ，５１Ｂと、ヒートスプレッダ２０と、半導体チップ１００，２００と、ワイヤボンドバンプ（以下、ＷＢバンプという）７０Ａ，７０Ｂとを含む。
半導体チップ１００は、任意の半導体素子であるが、本例ではＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体チップ１００は、矩形の平板状の形態を有し、上面に表面電極（エミッタ電極）１０２を備え、下面にコレクタ電極を備える。また、半導体チップ１００は、基板（図示せず）にワイヤボンディング等で接続される端子部１０３を端部に含む。尚、端子部１０３は、ゲート電極等を含んでよい。半導体チップ１００は、ＩＧＢＴに代えて、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field‐Effect Transistor)のような他のスイッチング素子であってもよいし、スイッチング素子以外の素子であってもよい。
半導体チップ１００は、下半田層５０Ａを介してヒートスプレッダ２０の上面に接合される。下半田層５０Ａには、ＷＢバンプ７０Ａが含まれる。ＷＢバンプ７０Ａは、図２に示すように、下半田層５０Ａ内の一方の端部側のみに設けられる。即ち、ＷＢバンプ７０Ａは、図２に示すように、下半田層５０Ａ内におけるＸ方向の第２側（Ｘ２側）のみに設けられる。この構成の技術的意義については後述する。
ＷＢバンプ７０Ａは、ワイヤボンディングによりヒートスプレッダ２０の上面に接合される突起体である。ＷＢバンプ７０Ａは、好ましくは、下半田層５０Ａにおける熱応力を低減する観点から、下半田層５０Ａの材料に対して熱膨張係数の差が所定基準以内の材料により形成される。所定基準は、使用条件（発熱量）等に応じて異なり、下半田層５０Ａ内のクラック等が生じないような観点から設定されてよい。例えば、ＷＢバンプ７０Ａは、一般的な半田（Ｓｎ−Ｐｂや、Ｓｎ−Ｚｎ−Ａｌ）に対して熱膨張係数の差が小さいアルミにより形成されてもよい。尚、アルミは、典型的には、２４ｐｐｍ／℃の熱膨張係数を有し、Ｓｎ−ＰｂやＳｎ−Ｚｎ−Ａｌの熱膨張係数と略同一である。
半導体チップ２００は、任意の半導体素子であるが、本例ではフリーホイールダイオード（ＦＷＤ：Free Wheeling Diode）である。半導体チップ２００は、矩形の平板状の形態を有し、上面に表面電極（アノード電極）２０２を備え、下面にカソード電極を備える。
半導体チップ２００は、下半田層５０Ｂを介してヒートスプレッダ２０の上面に接合される。下半田層５０Ｂには、ＷＢバンプ７０Ｂが含まれる。ＷＢバンプ７０Ｂは、図２に示すように、下半田層５０Ｂ内の一方の端部側のみに設けられる。即ち、ＷＢバンプ７０Ｂは、図２に示すように、下半田層５０Ｂ内におけるＸ方向の第１側（Ｘ１側）のみに設けられる。この構成の技術的意義については後述する。
ＷＢバンプ７０Ｂは、ワイヤボンディングによりヒートスプレッダ２０の上面に接合される突起体である。同様に、ＷＢバンプ７０Ｂは、好ましくは、下半田層５０Ｂにおける熱応力を低減する観点から、下半田層５０Ｂの材料に対して熱膨張係数の差が所定基準以内の材料により形成される。
接続端子１２は、側面視で、図２に示すように、上向きに凸形状をなす形状を有し、ヒートスプレッダ２０の上面から上方に離間した上部１２１と、ヒートスプレッダ２０の上面に平行に延在する２つの接続部１２２と、上部１２１及び２つの接続部１２２を繋ぐ上下方向の脚部１２３とから形成される。２つの接続部１２２は、上面視で、対応する半導体チップ１００、２００の表面電極１０２，２０２の矩形形状よりも僅かに小さい矩形形状を有してよい。半導体チップ１００側の接続部１２２は、半導体チップ１００の端子部１０３側（Ｘ方向のＸ２側）が自由端となり、他の側（Ｘ方向のＸ１側）で脚部１２３と連続する。半導体チップ２００側の接続部１２２は、半導体チップ２００のＸ方向のＸ１側が自由端となり、他の側（Ｘ方向のＸ２側）で脚部１２３と連続する。半導体チップ１００側の脚部１２３は、半導体チップ１００側の接続部１２２のＸ方向の第１側（Ｘ１側）の端部から屈曲して上部１２１へと立ち上がる。半導体チップ２００側の脚部１２３は、半導体チップ２００側の接続部１２２のＸ方向の第２側（Ｘ２側）の端部から屈曲して上部１２１へと立ち上がる。接続部１２２から脚部１２３への屈曲部の曲げ方向外側には角Ｒ部１２５が形成される。
接続端子１２は、半導体チップ１００、２００の表面電極１０２，２０２に上半田層５１Ａ、５１Ｂを介してそれぞれ固着（接合）される。図示の例では、接続端子１２は、ＩＧＢＴのエミッタ電極と、ＦＷＤのアノード電極に上半田層５１Ａ、５１Ｂにより接合される。即ち、接続端子１２の２つの接続部１２２は、それぞれ、ＩＧＢＴのエミッタ電極と、ＦＷＤのアノード電極に接合される。また、接続端子１２の上部１２１には、図１及び図２に示すように、バスバー８０が、例えばレーザ溶接により、接合される。
ヒートスプレッダ２０は、半導体チップ１００，２００で発生する熱を吸収し拡散する部材である。ヒートスプレッダ２０は、例えば銅、アルミなどの熱拡散性の優れた金属から形成される。本例では、一例として、ヒートスプレッダ２０は、銅により形成される。銅としては、伝導率が銅材の中で最も高い無酸素銅(C1020)が好適である。
尚、ヒートスプレッダ２０は、図示を省略するが、絶縁層を介してヒートシンクに接合されてよい。絶縁層は、樹脂接着剤や樹脂シートから構成されてよい。絶縁層は、例えばアルミナをフィラーとした樹脂で形成されてもよい。絶縁層は、ヒートスプレッダ２０とヒートシンクの間に設けられ、ヒートスプレッダ２０とヒートシンクに接合する。絶縁層は、ヒートスプレッダ２０とヒートシンクとの間の電気的な絶縁性を確保しつつ、ヒートスプレッダ２０からヒートシンクへの高い熱伝導性を確保する。ヒートシンクは、熱伝導性の良い材料から形成され、例えば、アルミなどの金属により形成されてもよい。ヒートシンクは、下面側にフィンを備える。フィンの数や配列態様は任意である。フィンは、ストレートフィンであってもよいし、その他、ピンフィンの千鳥配置等で実現されてもよい。半導体装置１の実装状態では、フィンは、冷却水や冷却空気のような冷却媒体と接触する。このようにして、半導体装置１の駆動時に生じる半導体チップ１００，２００からの熱は、ヒートスプレッダ２０、絶縁層を介して、ヒートシンクのフィンから冷却媒体へと伝達され、半導体装置１の冷却が実現される。
尚、ヒートスプレッダ２０上には、他の半導体チップや接続端子等が更に設けられてもよい。例えば、ヒートスプレッダ２０上には、第２接続端子（図示せず）が半田により接合されてもよい。この場合、第２接続端子は、ＩＧＢＴのコレクタ電極の取り出し部を構成する。
図３は、ヒートスプレッダ２０上に設けられるＷＢバンプ７０Ａ、７０Ｂを概略的に示す上面図である。図３には、半導体チップ１００、２００の載置範囲Ｐ１，Ｐ２が点線範囲にてそれぞれ示されている。
半導体チップ１００側のＷＢバンプ７０Ａは、上述の如く、半導体チップ１００の載置範囲Ｐ１のＸ方向の第２側（Ｘ２側）のみに設けられる。図３に示す例では、ＷＢバンプ７０Ａは、Ｘ方向に垂直なＹ方向で互いに離間して２つ設けられる。２つのＷＢバンプ７０Ａは、線状の形態であり、Ｘ方向のＸ２側の方が間隔が広くなるハの字状に配設される。即ち、ＷＢバンプ７０Ａは、線状の形態であり、半導体チップ１００の載置範囲Ｐ１の中心Ｃ１から見て放射状に配置される。これにより、半導体チップ１００の載置範囲Ｐ１の中心Ｃ１付近に付与される溶融状態の半田は、放射状に広がる際、ＷＢバンプ７０Ａに阻害されることがなく、半導体チップ１００の載置範囲Ｐ１の全体に広がることができる。但し、ＷＢバンプ７０Ａの向きは任意であり、例えばＷＢバンプ７０Ａは、Ｙ方向に平行に配置されてもよいし、Ｘ方向に平行に配置されてもよい。また、ＷＢバンプ７０Ａの数も任意である。例えば、ＷＢバンプ７０Ａは、１つだけ配置されてもよいし、３つ以上配置されてもよい。尚、１つだけ配置される場合は、ＷＢバンプ７０Ａは、好ましくは、半導体チップ１００の載置範囲Ｐ１のＹ方向の中心付近に配置される。この際、ＷＢバンプ７０Ａは、好ましくは、載置範囲Ｐ１のＹ方向の略全幅に亘って延在する。
半導体チップ２００側のＷＢバンプ７０Ｂは、上述の如く、半導体チップ２００の載置範囲Ｐ２のＸ方向の第１側（Ｘ１側）のみに設けられる。図３に示す例では、ＷＢバンプ７０Ｂは、Ｘ方向に垂直なＹ方向で互いに離間して２つ設けられる。２つのＷＢバンプ７０Ｂは、線状の形態であり、Ｘ方向のＸ１側の方が間隔が広くなるハの字状に配設される。これにより、半導体チップ２００の載置範囲Ｐ２の中心Ｃ２付近に付与される溶融状態の半田は、放射状に広がる際、ＷＢバンプ７０Ｂに阻害されることがなく、半導体チップ２００の載置範囲Ｐ２の全体に広がることができる。但し、ＷＢバンプ７０Ｂの向きは任意であり、例えばＷＢバンプ７０Ｂは、Ｙ方向に平行に配置されてもよいし、Ｘ方向に平行に配置されてもよい。また、ＷＢバンプ７０Ｂの数も任意である。例えば、ＷＢバンプ７０Ｂは、１つだけ配置されてもよいし、３つ以上配置されてもよい。尚、１つだけ配置される場合は、ＷＢバンプ７０Ｂは、好ましくは、半導体チップ２００の載置範囲Ｐ２のＹ方向の中心付近に配置される。この際、ＷＢバンプ７０Ｂは、好ましくは、載置範囲Ｐ２のＹ方向の略全幅に亘って延在する。
図４は、ヒートスプレッダ２０上に接合されたＷＢバンプ７０Ａの状態を模式的に示す図である。尚、ここでは、ＷＢバンプ７０Ａについてのみ説明するが、ＷＢバンプ７０Ｂについても同様であってよい。
ＷＢバンプ７０Ａは、典型的には、図４（Ａ）に示すように、２箇所７２，７４でヒートスプレッダ２０上に接合される。尚、この接合は、熱、超音波、圧力等により実現されてよい。但し、ＷＢバンプ７０Ａは、好ましくは、熱膨張による下半田層５０Ａのクラック等を防止する観点から、熱膨張量が小さくなるように短い長さで形成される。このため、ＷＢバンプ７０Ａは、図４（Ｂ）に示すように、１箇所７２だけでヒートスプレッダ２０上に接合されてもよい。これにより、ＷＢバンプ７０Ａの長さを短くすることができ、熱膨張量が低減されるので、下半田層５０Ａのクラック等を効果的に防止することができる。
図５は、比較例による半導体装置１’の概略断面図である。比較例による半導体装置１’は、ＷＢバンプ７０Ａ，７０Ｂを備えていない点が、上述した本実施例による半導体装置１と異なる。
比較例による半導体装置１’では、図５に模式的に矢印Ｑ１で示すように、製造工程中、上半田層５１Ａ，５１Ｂを形成する半田（溶融状態の半田）であって、接続端子１２の角Ｒ部１２５の半田が、表面張力で半導体チップ１００，２００を上方に引っ張り上げる。このため、図５に模式的に矢印Ｑ１及びＱ２で示すように、溶融状態の下半田層５０Ａ，５０Ｂの上に載置されている半導体チップ１００，２００が傾き（角Ｒ部１２５側が上になる態様で傾き）、接続端子１２の自由端側における下半田層５０Ａ，５０Ｂの厚みが薄くなる。この場合、下半田層５０Ａ，５０Ｂの接続端子１２の自由端側において熱応力に起因したクラックが発生しやすくなる。
これに対して、本実施例によれば、図２に示すように、下半田層５０Ａ，５０Ｂ内における接続端子１２の自由端側（角Ｒ部１２５側とは反対側）には、ＷＢバンプ７０Ａ，７０Ｂが設けられる。ＷＢバンプ７０Ａ，７０Ｂは、溶融状態の下半田層５０Ａ，５０Ｂ内においても溶融せず、半導体チップ１００，２００の下面を支持する。従って、接続端子１２の角Ｒ部１２５の半田が、表面張力で半導体チップ１００，２００を上方に引っ張り上げようとしても、半導体チップ１００，２００は傾くことが無い。これにより、接続端子１２の自由端側における下半田層５０Ａ，５０Ｂの厚みが薄くなることが防止されるので、下半田層５０Ａ，５０Ｂの接続端子１２の自由端側における熱応力に起因したクラックの発生を低減することができる。
また、本実施例によれば、図２等に示すように、ＷＢバンプ７０Ａ，７０Ｂは、半導体チップ１００，２００の載置範囲Ｐ１、Ｐ２のＸ方向の両側（例えば４隅）に設けられるのではなく、半導体チップ１００，２００の載置範囲Ｐ１、Ｐ２の一端側のみ（接続端子１２の自由端側のみ）に設けられる。従って、ＷＢバンプ７０Ａ，７０Ｂの数を低減して、製造コストを低減することができる。
次に、半導体装置１の製造方法について説明する。
図６は、半導体装置１の製造方法の流れの概略の一例を示す図である。
ステップ６００では、ヒートスプレッダ２０上の所定位置にＷＢバンプ７０Ａ，７０Ｂを接合する（図３及び図４参照）。
ステップ６０２では、ヒートスプレッダ２０上の半導体チップ１００、２００の載置範囲Ｐ１，Ｐ２内に溶融状態の半田を付与する。例えば、半田は、半導体チップ１００、２００の載置範囲Ｐ１，Ｐ２の中心Ｃ１，Ｃ２付近に付与されてもよい。尚、このようにして付与された半田は、下半田層５０Ａ，５０Ｂを形成することになる。
ステップ６０４では、ヒートスプレッダ２０上の半導体チップ１００、２００の載置範囲Ｐ１，Ｐ２内の半田の上に、半導体チップ１００、２００を載置する。この際、半導体チップ１００、２００は、溶融状態にある半田が載置範囲Ｐ１，Ｐ２の全体に行き渡るように、揺動されてもよい（即ちスクラブ工程が実行されてもよい）。
ステップ６０６では、半導体チップ１００、２００の表面電極１０２，２０２上に、溶融状態の半田を付与する。例えば、半田は、表面電極１０２，２０２の中心付近に付与されてもよい。尚、このようにして付与された半田は、上半田層５１Ａ，５１Ｂを形成することになる。
ステップ６０８では、半導体チップ１００、２００の表面電極１０２，２０２上の半田の上に、接続端子１２を載置する。この際、接続端子１２は、図２に示すように、２つの接続部１２２が表面電極１０２，２０２に接合される向きで載置される。この作業は、ステップ６０２で付与された半田が依然として溶融状態にある間、実行されてよい。かかる場合でも、上述の如く、半導体チップ１００，２００が傾くことが無いためである。これにより、ステップ６０２で付与された半田が固化した後に、ステップ６０６及びステップ６０８の作業を行う必要が無いので、製造時間を短縮することができる。
図７は、他の例による半導体装置２の概略断面図である。
図７に示す半導体装置２は、図１等に示した半導体装置１に対して、接続端子１２０の構成と、ＷＢバンプ７０Ａ，７０Ｂの位置とが主に異なる。他の構成については、同様であってよい。
接続端子１２０は、側面視で下側が開口するＣ字型の断面を有し、従って、図１等に示した半導体装置１の接続端子１２に対して、脚部１２３の位置が異なる。具体的には、半導体チップ１００側の脚部１２３は、半導体チップ１００のＸ方向のＸ２側に設けられ、半導体チップ２００側の脚部１２３は、半導体チップ２００のＸ方向のＸ１側に設けられる。従って、かかる構成の場合、半導体チップ１００側の角Ｒ部１２５は、半導体チップ１００のＸ方向のＸ２側に設けられるので、製造工程中、半導体チップ１００は、上半田層５１Ａに係る溶解状態の半田の表面張力によりＸ方向のＸ２側が引っ張り上げられようとする。このため、ＷＢバンプ７０Ａは、図７に示すように、下半田層５０Ａ内におけるＸ方向の第１側（Ｘ１側）のみに設けられる。同様に、半導体チップ２００側の角Ｒ部１２５は、半導体チップ２００のＸ方向のＸ１側に設けられるので、製造工程中、半導体チップ２００は、上半田層５１Ｂの溶解状態の半田の表面張力によりＸ方向のＸ１側が引っ張り上げられようとする。このため、ＷＢバンプ７０Ｂは、図７に示すように、下半田層５０Ｂ内におけるＸ方向の第２側（Ｘ２側）のみに設けられる。
図７に示す半導体装置２によっても、図１等に示した半導体装置１と同様の効果を得ることができる。即ち、下半田層５０Ａ，５０Ｂにおける接続端子１２０の角Ｒ部１２５側とは反対側において、下半田層５０Ａ，５０Ｂの厚みが薄くなることがＷＢバンプ７０Ａ，７０Ｂによって防止されるので、下半田層５０Ａ，５０Ｂにおける熱応力に起因したクラックの発生を低減することができる。ＷＢバンプ７０Ａ，７０Ｂは、半導体チップ１００，２００の載置範囲Ｐ１、Ｐ２の一端側のみ（接続端子１２０の角Ｒ部１２５側とは反対側のみ）に設けられる。従って、ＷＢバンプ７０Ａ，７０Ｂの数を低減して、製造コストを低減することができる。
図８は、更なる他の例による半導体装置３の概略断面図である。
図８に示す半導体装置３は、図１等に示した半導体装置１に対して、接続端子１２が別体の２つの接続端子１２Ａ，１２Ｂで代替されている点が主に異なる。他の構成については、同様であってよい。
図８に示す例では、接続端子１２Ａは、側面視でＸ方向のＸ２側が開口するＣ字断面を有し、接続端子１２Ｂは、側面視でＸ方向のＸ１側が開口するＣ字断面を有する。但し、向きは任意であり、例えば、接続端子１２Ｂは、Ｘ方向のＸ２側が開口する向きで配置されてもよい。図８に示す例では、図１等に示した半導体装置１と同様に、半導体チップ１００側の接続端子１２Ａの脚部１２３Ａは、半導体チップ１００のＸ方向のＸ１側に設けられ、半導体チップ２００側の脚部１２３Ｂは、半導体チップ２００のＸ方向のＸ２側に設けられる。従って、図１等に示した半導体装置１と同様に、半導体チップ１００側の角Ｒ部１２５は、半導体チップ１００のＸ方向のＸ１側に設けられるので、製造工程中、半導体チップ１００は、上半田層５１Ａに係る溶解状態の半田の表面張力によりＸ方向のＸ１側が引っ張り上げられようとする。このため、ＷＢバンプ７０Ａは、図８に示すように、下半田層５０Ａ内におけるＸ方向の第２側（Ｘ２側）のみに設けられる。同様に、半導体チップ２００側の角Ｒ部１２５は、半導体チップ２００のＸ方向のＸ２側に設けられるので、製造工程中、半導体チップ２００は、上半田層５１Ｂの溶解状態の半田の表面張力によりＸ方向のＸ２側が引っ張り上げられようとする。このため、ＷＢバンプ７０Ｂは、図８に示すように、下半田層５０Ｂ内におけるＸ方向の第１側（Ｘ１側）のみに設けられる。
図８に示す半導体装置３によっても、図１等に示した半導体装置１と同様の効果を得ることができる。即ち、下半田層５０Ａ，５０Ｂにおける接続端子１２Ａ，１２Ｂの角Ｒ部１２５側とは反対側において、下半田層５０Ａ，５０Ｂの厚みが薄くなることがＷＢバンプ７０Ａ，７０Ｂによって防止されるので、下半田層５０Ａ，５０Ｂにおける熱応力に起因したクラックの発生を低減することができる。ＷＢバンプ７０Ａ，７０Ｂは、半導体チップ１００，２００の載置範囲Ｐ１、Ｐ２の一端側のみ（接続端子１２Ａ，１２Ｂの角Ｒ部１２５側とは反対側のみ）に設けられる。従って、ＷＢバンプ７０Ａ，７０Ｂの数を低減して、製造コストを低減することができる。
以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。
例えば、上述した実施例では、ＷＢバンプ７０Ａ，７０Ｂが、下半田層５０Ａ，５０Ｂの必要な厚みを維持する手段として設けられているが、ＷＢバンプ７０Ａ，７０Ｂ以外の構成が使用されてもよい。例えば、球状の突起（ニッケル等の金属材料から形成されるボール状の突起）等が使用されてもよい。また、ヒートスプレッダ２０に一体的に形成される突起が、ＷＢバンプ７０Ａ，７０Ｂに代えて使用されてもよい。
また、上述した実施例では、下半田層５０Ａ，５０Ｂの形成前の状態で、ＷＢバンプ７０Ａ，７０Ｂは、ヒートスプレッダ２０側に接合されているが、半導体チップ１００，２００の下面側に接合されていてもよい。
また、上述した実施例では、好ましい実施例として、ＷＢバンプ７０Ａ，７０Ｂの双方が設けられているが、いずれか一方が省略されてもよい。
また、上述の実施例では、半導体チップ１００，２００が下半田層５０Ａ，５０Ｂを介して接合される基板は、ヒートスプレッダ２０であったが、半導体チップ１００，２００は、他の任意の基板に配置されてもよい。例えば、半導体チップ１００，２００が下半田層５０Ａ，５０Ｂを介して接合される基板は、セラミック基板の両面にアルミ板を備えたＤＢＡ（Direct Brazed Aluminum）基板や、セラミック基板の両面に銅板を備えたＤＢＣ（Direct Brazed Copper）基板であってもよい。
また、上述の実施例では、接続端子１２は、Ｙ方向で一定の幅を有しているが、接続端子１２の幅は変化してもよい。また、上述の実施例では、脚部１２３は、ヒートスプレッダ２０の上面に対して垂直に延在するが、垂直以外の角度であってもよい。
また、上述の実施例では、鑞材として半田が用いられているが、半田に代えて種々の鑞材（例えば、金、銀、銅等を含むもの。硬鑞であるか軟鑞であるかを問わない）を採用することが可能である。さらに、鑞材は、合金からなる材料に限られるものではなく、加熱により液化し冷却（自然冷却を含む）により固化して接合を実現するあらゆる導電性材料を鑞材として採用することが可能である。また、半田としては、主成分として含まれる金属の種類（例えば、錫等）によらず種々の半田を採用することができる。
また、図示の例では、ヒートスプレッダ２０単位で構成を説明したが、半導体装置１（半導体装置２、３についても同様、以下同じ）に含まれるヒートスプレッダ２０の数は任意である。例えば、半導体装置１に含まれるヒートスプレッダ２０の数は、６であってもよい。この場合、６つのヒートスプレッダ２０上の各半導体チップ１００、２００は、モータ駆動用のインバータのＵ相、Ｖ相、Ｗ相の各上アーム及び各下アームを構成するものであってよい。
また、上述の実施例では、半導体チップ１００、２００が１対でモータ駆動用のインバータのＵ相、Ｖ相、Ｗ相の各上アーム及び各下アームのうちの１つのアームを形成しているが、半導体チップ１００、２００が２対以上で１つのアームを形成してもよい。即ち、半導体チップ１００、２００は、２対以上で並列に接続されてもよい。この場合、例えば、図１及び図２等に示す半導体装置１においては、半導体チップ１００、２００はＹ方向で並設されてよく、これに伴い、接続端子１２がＹ方向で並設されてよい。この際、Ｙ方向で並設される２つの接続端子１２は、一体の１つの接続端子により実現されてもよい。
また、上述の実施例では、接続端子１２（接続端子１２Ａ，１２Ｂ，１２０も同様）は、バスバー８０に直接接続されているが、ワイヤボンディング等を介して接続されてもよい。
また、上述の実施例では、半導体装置１は、車両用のインバータに適用されるものであったが、半導体装置１は、他の用途（鉄道、エアコン、エレベータ、冷蔵庫等）で使用されるインバータに使用されてもよい。更に、半導体装置１は、インバータ以外の装置、例えば、コンバータや、無線通信機の送信部の電力増幅回路に使用される高周波パワーモジュールに使用されてもよい。
１，２，３ 半導体装置
１２，１２Ａ，１２Ｂ，１２０ 接続端子
２０ ヒートスプレッダ
５０Ａ，５０Ｂ 下半田層
５１Ａ，５１Ｂ 上半田層
７０Ａ，７０Ｂ ＷＢバンプ
８０ バスバー
１００，２００ 半導体チップ
１０２，２０２ 表面電極
１２１ 上部
１２２ 接続部
１２３，１２３Ａ，１２３Ｂ 脚部
１２５ 角Ｒ部

Claims (6)

  1. 基板と、
    前記基板上に形成される第１鑞材層と、
    前記基板上に前記第１鑞材層を介して接合される半導体素子と、
    前記半導体素子における前記第１鑞材層側とは逆側の表面電極上に形成される第２鑞材層と、
    前記半導体素子の表面電極に前記第２鑞材層を介して接合される接続部、及び、前記接続部における所定方向の第１側の端部から屈曲して立ち上がる脚部を備える接続端子と、
    前記第１鑞材層内における前記所定方向の第１側及びその反対側である第２側のうちの、前記第２側のみに設けられる鑞材層厚維持手段とを含む、半導体装置。
  2. 前記接続端子に直接接続されるバスバーを備える、請求項１に記載の半導体装置。
  3. 前記半導体素子は、スイッチング素子であり、
    前記基板上に形成される第３鑞材層と、
    前記基板上に前記第３鑞材層を介して接合されるフリーホイールダイオードであって、前記スイッチング素子と電気的に接続されるフリーホイールダイオードと、
    前記フリーホイールダイオードにおける前記第３鑞材層側とは逆側の表面電極上に形成される第４鑞材層と、
    前記接続端子と一体に形成され、前記フリーホイールダイオードの表面電極に前記第４鑞材層を介して接合される第２接続部と、
    前記接続端子と一体に形成され、前記第２接続部における前記所定方向の第２側の端部から屈曲して立ち上がる第２脚部と、
    前記第３鑞材層内における前記所定方向の第１側及び第２側のうちの、前記第１側のみに設けられる第２鑞材層厚維持手段とを更に含む、請求項１又は２に記載の半導体装置。
  4. 前記鑞材層厚維持手段は、前記基板上にワイヤボンディングにより形成される突起であり、前記突起は、前記第１鑞材層の材料に対する熱膨張係数の差が所定基準よりも小さい材料から形成される、請求項１〜３のうちのいずれか１項に記載の半導体装置。
  5. 前記鑞材層厚維持手段は、前記第２側に２箇所設けられ、２つの前記鑞材層厚維持手段は、前記第２側の方が間隔が広くなる態様でハの字状に延在する、請求項１〜４のうちのいずれか１項に記載の半導体装置。
  6. 基板上に鑞材層厚維持手段を接合し、
    前記鑞材層厚維持手段を所定方向の第２側のみに内包する態様で前記基板上に溶融状態の第１鑞材を付与し、
    前記溶融状態の第１鑞材上に半導体素子を載置し、
    前記半導体素子における前記第１鑞材側とは逆側の表面電極に溶融状態の第２鑞材を付与し、
    前記第１鑞材が溶融状態にある間に、前記溶融状態の第２鑞材上に接続端子であって、接続部、及び、前記接続部における前記所定方向の第１側の端部から屈曲して立ち上がる脚部を備える接続端子を、前記接続部が前記第２鑞材上に来る態様で載置することを含む、半導体装置の製造方法。
JP2013047594A 2013-03-11 2013-03-11 半導体装置及び半導体装置の製造方法 Pending JP2014175511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013047594A JP2014175511A (ja) 2013-03-11 2013-03-11 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013047594A JP2014175511A (ja) 2013-03-11 2013-03-11 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014175511A true JP2014175511A (ja) 2014-09-22

Family

ID=51696441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013047594A Pending JP2014175511A (ja) 2013-03-11 2013-03-11 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014175511A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107572080A (zh) * 2017-09-12 2018-01-12 宿州德源服装有限公司 一种服装箱包用logo标志安装设备
CN107649614A (zh) * 2017-09-12 2018-02-02 宿州德源服装有限公司 一种箱包logo标志安装操作台
WO2020235056A1 (ja) * 2019-05-22 2020-11-26 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107572080A (zh) * 2017-09-12 2018-01-12 宿州德源服装有限公司 一种服装箱包用logo标志安装设备
CN107649614A (zh) * 2017-09-12 2018-02-02 宿州德源服装有限公司 一种箱包logo标志安装操作台
WO2020235056A1 (ja) * 2019-05-22 2020-11-26 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JPWO2020235056A1 (ja) * 2019-05-22 2020-11-26
JP7101882B2 (ja) 2019-05-22 2022-07-15 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
CN109314063B (zh) 电力用半导体装置
JP6143884B2 (ja) パワーモジュール
WO2015033724A1 (ja) 電力用半導体モジュール
US9379049B2 (en) Semiconductor apparatus
JP2017005165A (ja) 半導体装置
JP5512377B2 (ja) 回路基板
JP5895220B2 (ja) 半導体装置の製造方法
JP6084367B2 (ja) 半導体装置
US9735100B2 (en) Semiconductor device and method of manufacturing the same
JP6330436B2 (ja) パワー半導体モジュール
WO2013065464A1 (ja) 半導体装置
JP2003017658A (ja) 電力用半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
JP2013098466A (ja) 半導体装置及びその製造方法
JP2012222327A (ja) 半導体装置及びその製造方法
JP5840102B2 (ja) 電力用半導体装置
JP5418654B2 (ja) 半導体装置
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
JP2022133480A (ja) 半導体装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP2024102810A (ja) 半導体パッケージ及びその製造方法