JP2010086977A - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP2010086977A JP2010086977A JP2008250846A JP2008250846A JP2010086977A JP 2010086977 A JP2010086977 A JP 2010086977A JP 2008250846 A JP2008250846 A JP 2008250846A JP 2008250846 A JP2008250846 A JP 2008250846A JP 2010086977 A JP2010086977 A JP 2010086977A
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- circuit board
- power module
- main surface
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】パワーモジュールのはんだ接合部の応力を緩和する。
【解決手段】パワーモジュール80には、底部に金属ベース1が設けられ、上面に複数の端子5、5c、5eと複数のナット13が設けられる。金属ベース1の表面に複数の回路基板2が載置され、回路基板2の表面に半導体チップ3が載置される。回路基板2は金属ベース1にはんだ接合される。端子5、5c、5eは回路基板2にはんだ接合される。半導体チップ3は、ボンディングワイヤ4を介して端子5、5c、5eと電気的に接続される。樹脂ホルダー6は、回路基板2と離間し、回路基板2を覆うように設けられる。ケース8は、下端部が金属ベース1の端部と接し、パワーモジュール80の側面を覆うように設けられる。回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔は、ボルト12とナット13により一定に保たれる。
【選択図】図1
【解決手段】パワーモジュール80には、底部に金属ベース1が設けられ、上面に複数の端子5、5c、5eと複数のナット13が設けられる。金属ベース1の表面に複数の回路基板2が載置され、回路基板2の表面に半導体チップ3が載置される。回路基板2は金属ベース1にはんだ接合される。端子5、5c、5eは回路基板2にはんだ接合される。半導体チップ3は、ボンディングワイヤ4を介して端子5、5c、5eと電気的に接続される。樹脂ホルダー6は、回路基板2と離間し、回路基板2を覆うように設けられる。ケース8は、下端部が金属ベース1の端部と接し、パワーモジュール80の側面を覆うように設けられる。回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔は、ボルト12とナット13により一定に保たれる。
【選択図】図1
Description
本発明は、パワーモジュールに関する。
パワーモジュールでは、パワーデバイスとしての半導体チップが載置された回路基板と端子の間、及び回路基板と金属ベースの間がはんだ接合され、回路基板とケースの間の空隙部にはシリコーンゲルなどが充填される。IGBT(Insulated−Gate Bipolar Transistor)モジュール等のパワーモジュールでは、熱伝導性を考慮して回路基板に、例えばALN(窒化アルミニウム)などのセラミック基板が用いられ、金属ベースに熱伝導率に優れたCu(銅)などが用いられる(例えば、特許文献1参照。)。
特許文献1などに記載されるパワーモジュールは、樹脂封止半導体装置や他のモジュールに比較してはんだ付けされる面積が大きい。はんだ付けに使用されるはんだは、固有のクリープ特性を有し大型基板の反りを緩和することのできるPb(鉛)はんだ(Pb−Sn共晶はんだ)が従来使用されてきた。近年、環境の観点からPbフリー化が要求され、Pbはんだ(Pb−Sn共晶はんだ)の代わりにSn−Ag−Cu系、Sn−Ag−Bi系、Sn−Cu系、Sn−Zn系などのPbフリーはんだが広範囲に使用される。ところが、このPbフリーはんだでは、基板の反りに伴う大変形に対してクリープ変形しにくいのでパワーモジュールの昇温・降温サイクルで、はんだ接合部が脆弱化しやすいという問題点がある。はんだ接合部が脆弱化するとパワーモジュールの信頼性が低下するという問題点が発生する。はんだ接合部の脆弱化は、TFT(Thermal Fatigue Test 熱疲労試験)、TCT(Thermal Cycling Test 熱衝撃サイクル試験)などの信頼性試験で確認される。
特開2005−311019号公報
本発明は、はんだ接合部での応力を緩和することができるパワーモジュールを提供する。
本発明の一態様のパワーモジュールは、金属ベースと、第1主面に半導体チップが載置され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第1主面に設けられ、第1主面と相対抗する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記回路基板と離間し、前記回路基板を覆うように設けられる樹脂ホルダーと、前記回路基板と離間し、前記金属ベースと前記樹脂ホルダーを締結する締結手段とを具備することを特徴とする。
更に、本発明の他態様のパワーモジュールは、金属ベースと、第1主面に半導体チップが載置され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第1主面に設けられ、第1主面と相対抗する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、端部が前記金属ベースの端部と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、前記回路基板と離間し、前記金属ベースと前記ケースを締結する締結手段とを具備することを特徴とする。
本発明によれば、はんだ接合部での応力を緩和することができるパワーモジュールを提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例1に係るパワーモジュールについて、図面を参照して説明する。図1はパワーモジュールを示す平面図、図2は図1のA−A線に沿うパワーモジュールの断面図、図3は図1のB−B線に沿う部分断面図、図4は図2の領域Aの拡大断面図、図5は比較例のパワーモジュールを示す平面図、図6は図5のC−C線に沿う比較例のパワーモジュールの断面図である。本実施例では回路基板と端子の間、及び回路基板と金属ベースの間をPbフリーはんだを用いて接合している。
図1に示すように、パワーモジュール80には、底部に放熱基板である金属ベース1が設けられ、上面に複数の端子5、5c、5eと複数のナット13が設けられる。端子5、5c、5eは、図示しない半導体チップと電気的に接続される。ナット13及び図示しないボルトは、金属ベース1と樹脂ホルダー6を所定の間隔を保つように固定する。ケース8は、パワーモジュール80を覆う。パワーモジュール80は、搭載される半導体チップにIGBT(Insulated−Gate Bipolar Transistor)を用いたIGBTモジュールである。パワーモジュール80は、インバータ分野に使用される。なお、IGBTパワーモジュールやパワーMOSモジュール等のパワーモジュールは、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
図2に示すように、パワーモジュール80では、金属ベース1の第1主面(表面)に複数の回路基板2が載置される。回路基板2の第1主面(表面)にIGBTである半導体チップ3が載置される。回路基板2の第1主面(表面)に半導体チップ3と電気的に接続される端子5eが設けられる。端子5eは、樹脂ホルダー6の上面まで延在している。図示しない端子5c及び端子5も同様に樹脂ホルダー6の上面まで延在している。半導体チップ3はボンディングワイヤ4を介して端子5e、端子5c、端子5などの電極端子と電気的に接続される。
ここで、端子5eはIGBTのエミッタ端子、端子5cはIGBTのコレクタ端子である。端子5は、IGBTのゲート端子、IGBTのエミッタ端子、或いはIGBTのコレクタ端子として使用される。
樹脂ホルダー6は、回路基板2と離間し、回路基板2を覆うように設けられる。ケース8は、下端部が金属ベース1の端部と接し、パワーモジュール80の側面を覆うように設けられる。金属ベース1、樹脂ホルダー6、及びケース8で取り囲まれる空隙部には、界面11よりも下部にシリコーンゲル9が充填され、界面11よりも上部にエポキシ樹脂10が充填される。
パワーモジュール80の図中の右部分、中央部分、及び左部分には、それぞれ孔7が設けられる。孔7の上部の側面部に樹脂ホルダー6が設けられ、孔7の下部の側面部に金属ベース1が設けられる。孔7には、樹脂ホルダー6と金属ベース1の間隔を一定に保ち、樹脂ホルダー6を金属ベース1に固定する締結手段としてのボルト12とナット13が設けられる。ボルト12の頭部分は金属ベース1の第2主面(裏面)と同じ高さに調整され、ボルト12の先端部分は樹脂ホルダー6の第1主面(表面)よりも高さが低く調整される。ナット13の締め付け位置は孔7内部である。
ナット13をボルト12のネジ部の所定位置まで締め付けることにより、回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔が一定に保たれる。パワーモジュール80では、締結手段としてのボルト12とナット13が回路基板2の周囲に配置される。締結手段としてのボルト12とナット13は、パワーモジュール80に11箇所設けられる。ボルト12には、例えばネジ部の径が3mmで頭部が皿型形状のものを用いている。ナット13には、例えば内径が3mmの六角形状のものを用いている。ここでは、ナットを用いて固定するものをボルトと定義し、ネジとは呼称しない。
図3に示すように、パワーモジュール80では、端子5cは端子5dを介して回路基板2と電気的に接続される。なお、図中の右部分及び中央部分が断面図、図中の左部分が側面図である。
図4に示すように、回路基板2は、基板21、上部電極22、下部電極23から構成される。上部電極22は、基板21の第1主面(表面)に設けられる。下部電極23は、基板の第1主面(表面)と相対向する第2主面(裏面)に設けられる。金属ベース1と下部電極23の間、及び上部電極22と端子5eの間には、はんだ24が設けられる。はんだ24により、回路基板2は金属ベース1に固着され、端子5eは回路基板2に固着される。
ここで、金属ベース1には、例えばプレス加工などにより形成され、熱伝導率の優れたCu(銅)を用いているが、代わりに銅合金、AL(アルミニウム)、Ni(ニッケル)、或いはMo(モリブデン)などを用いてもよい。Cu(銅)の熱伝導率は、他の金属よりも値が大きく、393W/mkである。ボンディングワイヤ4には、径の比較的大きく、金(Au)よりも安価な、例えばAL(アルミニウム)が使用される。
端子5、端子5c、端子5d、端子5eには、例えば熱伝導率の優れたCu(銅)が使用される。基板21には、例えば熱伝導率の優れたALN(窒化アルミニウム)からなるセラミック基板を用いているが、代わりにAL2O3(アルミナ)、Si3N4(窒化珪素)、SiC(炭化珪素)などのセラミック基板を用いてもよい。ALN(窒化アルミニウム)の熱伝導率は、他のセラミック基板よりも値が大きく、170〜200W/mkである。
上部電極22及び下部電極23には、例えばCu(銅)を用いているが、代わりにNi(ニッケル)などを用いてもよい。はんだ24には、PbフリーのSn−Ag−Cu系はんだを用いているが、代わりにSn−Ag−Bi系、Sn−Cu系、Sn−Zn系などのPbフリーはんだを用いてもよい。
図5に示すように、比較例のパワーモジュール90では、樹脂ホルダー6を金属ベース1に固定する締結手段としてのボルトとナットが設置されない。
図6に示すように、比較例のパワーモジュール90では、樹脂ホルダー6が回路基板2と離間し、パワーモジュール90を覆うように設けられる。ケース8は、パワーモジュール90の周囲を覆うように設けられる。金属ベース1、樹脂ホルダー6、及びケース8で取り囲まれる空隙部には、界面11よりも下部にシリコーンゲル9が充填され、界面11よりも上部にエポキシ樹脂10が充填される。
このため、パワーモジュール90の動作時、TFT(Thermal Fatigue Test 熱疲労試験)、TCT(Thermal Cycling Test 熱衝撃サイクル試験)などでは、昇温時或いは降温時、回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔が変化して一定に保たれない。
次に、パワーモジュールの信頼性試験について図7乃至9を参照して説明する。図7はパワーモジュールの変形挙動を示す図、図7(a)は昇温時での変形挙動を示す図、図7(b)は降温時での変形挙動を示す図、図8はパワーモジュールのTFTでの不良率の変化を示す図、図9はパワーモジュールのTFTでの不良発生箇所を示す断面図である。
図7(a)に示すように、パワーモジュールが動作すると、パワーモジュールは室温から昇温する。パワーモジュールが昇温すると、金属ベース1、回路基板2、端子5e、はんだ24が伸張する。ここで、ALN(窒化アルミニウム)からなるセラミック基板である基板21の熱膨張係数は4.6×10−6/Kであり、Cu(銅)からなる端子及び金属ベース1の熱膨張係数は17×10−6/Kであり、Pbフリーはんだからなるはんだ24の熱膨張係数は23×10−6/Kであり、エポキシ樹脂10の熱膨張係数は34×10−6/Kである。ALN(窒化アルミニウム)からなる基板21の熱膨張係数は他の部品よりも小さい。
金属ベース1、回路基板2、端子5e、はんだ24の上下方向の膨張により、端子5eと回路基板2のはんだ接合部の両端部、及び金属ベース1と回路基板2のはんだ接合部の端部には、圧縮応力がかかる。また、金属ベース1、回路基板2、端子5e、はんだ24の左右方向の伸張及び熱膨張係数の差により、金属ベース1の右端部が図中上方向に移動する。この結果、上下方向の膨張と、左右方向の伸張及び熱膨張係数の差とにより、はんだ接合部の端部には大きな圧縮応力がかかる(図中破線表示)。
図7(b)に示すように、パワーモジュールが動作を停止すると、パワーモジュールは高温から降温する。パワーモジュールが降温すると、金属ベース1、回路基板2、端子5e、はんだ24が収縮する。
金属ベース1、回路基板2、端子5e、はんだ24の上下方向の収縮により、端子5eと回路基板2のはんだ接合部の両端部、及び金属ベース1と回路基板2のはんだ接合部の端部には、引張り応力がかかる。また、金属ベース1、回路基板2、端子5e、はんだ24の左右方向の収縮及び熱膨張係数の差により、金属ベース1の右端部が図中下方向に移動する。この結果、上下方向の収縮と、左右方向の収縮及び熱膨張係数の差とにより、はんだ接合部の端部には大きな引張り応力がかかる(図中破線表示)。
なお、パワーモジュールのON・OFF動作時と同様に、TFT(Thermal Fatigue Test 熱疲労試験)、TCT(Thermal Cycling Test 熱衝撃サイクル試験)などの信頼性試験においても、はんだ接合部に大きな圧縮応力と大きな引張り応力がかかる。熱膨張係数の異なる基板21、端子、金属ベース1、はんだ24、エポキシ樹脂10などにより、高温時或いは降温時では回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔は大きく変化する。
図8に示すように、本実施例のパワーモジュール80では、複数のボルト12及びナット13により、回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔が一定に保たれる。このため、はんだ接合部にかかる圧縮応力と引張り応力が緩和される。したがって、図中実線(a)で示すようにTFT(Thermal Fatigue Test 熱疲労試験)では8×104サイクルまで不良発生を抑制することができる。
一方、比較例のパワーモジュール90では、ボルト及びナットが設けられていない。高温時或いは降温時では回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔が大きく変化し、はんだ接合部に大きな応力がかかる。このため、はんだ接合部の脆弱化の進行が早い。したがって、図中破線(b)に示すようにTFT(Thermal Fatigue Test 熱疲労試験)では、6×104サイクルから不良が発生し、サイクル数が増加するにつれて不良率が増加する(4×104サイクルで不良率0%、6×104サイクルで不良率20%、8×104サイクルで不良率40%)。
TFT(Thermal Fatigue Test 熱疲労試験)で不良と判定されたパワーモジュールでは、図9に示すように、圧縮応力及び引張り応力がかかる端子5eと回路基板2のはんだ接合部の両端部、及び金属ベース1と回路基板2のはんだ接合部の端部に、はんだクラックが発生する。特に、より大きな圧縮応力及び引張り応力がかかる端子5eと回路基板2のはんだ接合部の両端部には、はんだクラックが多発し、例えば大きな裂け目が発生する。
上述したように、本実施例のパワーモジュールでは、底部に金属ベース1が設けられ、上面に複数の端子5、5c、5eと複数のナット13が設けられる。金属ベース1の表面に複数の回路基板2が載置され、回路基板2の表面に半導体チップ3が載置される。回路基板2は、金属ベース1にはんだ接合される。端子5、5c、5eは、回路基板2にはんだ接合される。半導体チップ3は、ボンディングワイヤ4を介して端子5、5c、5eと電気的に接続される。樹脂ホルダー6は、回路基板2と離間し、回路基板2を覆うように設けられる。ケース8は、下端部が金属ベース1の端部と接し、パワーモジュール80の側面を覆うように設けられる。樹脂ホルダー6と金属ベース1は、ボルト12とナット13により締結される。回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔は、ボルト12とナット13により一定に保たれる。
このため、パワーモジュール80のON・OFF動作サイクルではんだ接合部にかかる大きな圧縮応力と引張り応力が緩和され、はんだ接合部の脆弱化の進行を大幅に抑制することができる。したがって、パワーモジュール80を高信頼性化することができる。
なお、本実施例ではパワーモジュールに搭載される半導体チップにIGBTを用いているが、代わりにパワーMOS、GTO、或いはSITなどを用いてもよい。また、デバイス種の異なる半導体チップ、例えばIGBTとパワーMOSトランジスタを用いてもよい。また、Pbフリーはんだの代わりに、Pb−Sn共晶はんだを用いてもよい。
次に、本発明の実施例2に係るパワーモジュールについて、図面を参照して説明する。図10は、パワーモジュールを示す断面図である。本実施例ではボルトとナットの代わりにネジを用いて樹脂ホルダーを金属ベースに締め付け固定している。
以下、本実施例において、実施例1と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。
図10に示すように、搭載される半導体チップにIGBTを用いたパワーモジュール81の右部分、中央部分、及び左部分には、それぞれ孔7が設けられる。孔7の上部の側面部に樹脂ホルダー6が設けられる。孔7の下部にはネジ穴を有する金属ベース1が設けられる。孔7には、樹脂ホルダー6と金属ベース1の間隔を一定に保ち、樹脂ホルダー6を金属ベース1に固定する締結手段としてのネジ31が設けられる。
ネジ31を金属ベース1のネジ穴に螺着することにより、回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔が一定に保たれる。
上述したように、本実施例のパワーモジュールでは、底部に金属ベース1が設けられ、上面に複数の端子5、5c、5eと複数のネジ31が設けられる。金属ベース1の表面に複数の回路基板2が載置され、回路基板2の表面に半導体チップ3が載置される。回路基板2は、金属ベース1にはんだ接合される。端子5、5c、5eは、回路基板2にはんだ接合される。半導体チップ3は、ボンディングワイヤ4を介して端子5、5c、5eと電気的に接続される。樹脂ホルダー6は、回路基板2と離間し、回路基板2を覆うように設けられる。ケース8は、下端部が金属ベース1の端部と接し、パワーモジュール81の側面を覆うように設けられる。樹脂ホルダー6は、ネジ31により金属ベース1に固定される。回路基板2の周囲の樹脂ホルダー6と金属ベース1の間隔は、ネジ31により一定に保たれる。
このため、パワーモジュール81のON・OFF動作サイクルではんだ接合部にかかる大きな圧縮応力と引張り応力が緩和され、はんだ接合部の脆弱化の進行を大幅に抑制することができる。したがって、パワーモジュール81を高信頼性化することができる。
次に、本発明の実施例3に係るパワーモジュールについて、図面を参照して説明する。図11は、パワーモジュールを示す断面図である。本実施例ではケースとホルダーが一体成形されたものを使用している。
以下、本実施例において、実施例1と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。
図11に示すように、搭載される半導体チップにIGBTを用いたパワーモジュール82では、ケース部とホルダー部が一体成形されるケース8aが回路基板2と離間し、端部が金属ベース1に端部に接し、回路基板2を覆うように設けられる。
パワーモジュール82の図中の右部分、中央部分、及び左部分には、それぞれ孔7が設けられる。孔7の上部の側面部にケース8aが設けられ、孔7の下部の側面部に金属ベース1が設けられる。孔7には、ケース8aと金属ベース1の間隔を一定に保ち、ケース8aを金属ベース1に固定する締結手段としてのボルト12とナット13が設けられる。ナット13をボルト12のネジ部の所定位置まで締め付けることにより、回路基板2の周囲のケース8aと金属ベース1の間隔が一定に保たれる。
上述したように、本実施例のパワーモジュールでは、底部に金属ベース1が設けられ、上面に複数の端子5、5c、5eと複数のナット13が設けられる。金属ベース1の表面に複数の回路基板2が載置され、回路基板2の表面に半導体チップ3が載置される。回路基板2は、金属ベース1にはんだ接合される。端子5、5c、5eは、回路基板2にはんだ接合される。半導体チップ3は、ボンディングワイヤ4を介して端子5、5c、5eと電気的に接続される。ケース8aは、回路基板2と離間し、下端部が金属ベース1の端部と接し、回路基板2を覆うように設けられる。ケース8aと金属ベース1は、ボルト12とナット13により締結される。回路基板2の周囲のケース8aと金属ベース1の間隔は、ボルト12とナット13により一定に保たれる。
このため、パワーモジュール82のON・OFF動作サイクルではんだ接合部にかかる大きな圧縮応力と引張り応力が緩和され、はんだ接合部の脆弱化の進行を大幅に抑制することができる。したがって、パワーモジュール82を高信頼性化することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、パワーモジュールの空隙部の下部にシリコーンゲルを充填し、空隙部の上部にエポキシ樹脂を充填しているが、代わりに空隙部にエポキシ樹脂を充填してもよい。
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 金属ベースと、第1主面に半導体チップが載置され、セラミック基板と、前記セラミック基板の第1主面に設けられる上部電極と、前記セラミック基板の第1主面と相対抗する第2主面に設けられる下部電極とから構成され、前記上部電極が前記半導体チップと電気的に接続され、電極端子とはんだ接合され、前記下部電極が前記金属ベースとはんだ接合されるセラミック回路基板と、前記セラミック回路基板と離間し、前記セラミック回路基板の上部を覆うように設けられる樹脂ホルダーと、前記セラミック回路基板と離間し、前記金属ベースと前記樹脂ホルダーを締結する締結手段とを具備するパワーモジュール。
(付記1) 金属ベースと、第1主面に半導体チップが載置され、セラミック基板と、前記セラミック基板の第1主面に設けられる上部電極と、前記セラミック基板の第1主面と相対抗する第2主面に設けられる下部電極とから構成され、前記上部電極が前記半導体チップと電気的に接続され、電極端子とはんだ接合され、前記下部電極が前記金属ベースとはんだ接合されるセラミック回路基板と、前記セラミック回路基板と離間し、前記セラミック回路基板の上部を覆うように設けられる樹脂ホルダーと、前記セラミック回路基板と離間し、前記金属ベースと前記樹脂ホルダーを締結する締結手段とを具備するパワーモジュール。
(付記2) 下端部が前記金属ベースの端部と接し、側面を覆うように設けられるケースを有し、前記金属ベース、前記樹脂ホルダー、及び前記ケースで取り囲まれる空隙部の下部にシリコーンゲルが充填され、前記空隙部の上部に樹脂が充填される付記1に記載のパワーモジュール。
(付記3) 金属ベースと、第1主面に半導体チップが載置され、セラミック基板と、前記セラミック基板の第1主面に設けられる上部電極と、前記セラミック基板の第1主面と相対抗する第2主面に設けられる下部電極とから構成され、前記上部電極が前記半導体チップと電気的に接続され、電極端子とはんだ接合され、前記下部電極が前記金属ベースとはんだ接合されるセラミック回路基板と、端部が前記金属ベースの端部と接し、前記セラミック回路基板と離間し、前記セラミック回路基板を覆うように設けられるケースと、前記セラミック回路基板と離間し、前記金属ベースと前記ケースを締結する締結手段と、前記金属ベース、前記樹脂ホルダー、及び前記ケースで取り囲まれる空隙部の下部に充填されるシリコーンゲルと、前記空隙部の上部に充填される樹脂とを具備するパワーモジュール。
(付記4) 前記金属ベースは、Cu(銅)、銅合金、AL(アルミニウム)、Ni(ニッケル)、或いはMo(モリブデン)である付記1乃至3のいずれかに記載のパワーモジュール。
(付記5) 前記セラミック基板は、ALN(窒化アルミニウム)、AL2O3(アルミナ)、Si3N4(窒化珪素)、或いはSiC(炭化珪素)から構成される付記1乃至4のいずれかに記載のパワーモジュール。
(付記6) 前記はんだ接合に使用されるはんだは、Sn−Ag−Cu系、Sn−Ag−Bi系、Sn−Cu系、或いはSn−Zn系のPbフリーはんだである付記1乃至5のいずれかに記載のパワーモジュール。
1 金属ベース
2 回路基板
3 半導体チップ
4 ボンディングワイヤ
5、5c、5d、5e 端子
6 樹脂ホルダー
7、7a 孔
8、8a ケース
9 シリコーンゲル
10 エポキシ樹脂
11 界面
12 ボルト
13 ナット
21 基板
22 上部電極
23 下部電極
24 はんだ
31 ネジ
80、81、82、90 パワーモジュール
2 回路基板
3 半導体チップ
4 ボンディングワイヤ
5、5c、5d、5e 端子
6 樹脂ホルダー
7、7a 孔
8、8a ケース
9 シリコーンゲル
10 エポキシ樹脂
11 界面
12 ボルト
13 ナット
21 基板
22 上部電極
23 下部電極
24 はんだ
31 ネジ
80、81、82、90 パワーモジュール
Claims (5)
- 金属ベースと、
第1主面に半導体チップが載置され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第1主面に設けられ、第1主面と相対抗する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
前記回路基板と離間し、前記回路基板を覆うように設けられる樹脂ホルダーと、
前記回路基板と離間し、前記金属ベースと前記樹脂ホルダーを締結する締結手段と、
を具備することを特徴とするパワーモジュール。 - 下端部が前記金属ベースの端部と接し、側面を覆うように設けられるケースを具備することを特徴とする請求項1に記載のパワーモジュール。
- 金属ベースと、
第1主面に半導体チップが載置され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第1主面に設けられ、第1主面と相対抗する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
端部が前記金属ベースの端部と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、
前記回路基板と離間し、前記金属ベースと前記ケースを締結する締結手段と、
を具備することを特徴とするパワーモジュール。 - 前記締結手段は、ボルト及びナットであり、前記ナットを前記ボルトのねじ部の所定位置まで締め付けることを特徴とする請求項1乃至3のいずれか1項に記載のパワーモジュール。
- 前記締結手段は、ネジであり、前記ネジを前記金属ベースのネジ穴に螺着することを特徴とする請求項1乃至3のいずれか1項に記載のパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250846A JP2010086977A (ja) | 2008-09-29 | 2008-09-29 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250846A JP2010086977A (ja) | 2008-09-29 | 2008-09-29 | パワーモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010086977A true JP2010086977A (ja) | 2010-04-15 |
Family
ID=42250696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008250846A Pending JP2010086977A (ja) | 2008-09-29 | 2008-09-29 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010086977A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120592A (ja) * | 2012-12-17 | 2014-06-30 | Daikin Ind Ltd | パワーモジュール |
JPWO2013047231A1 (ja) * | 2011-09-30 | 2015-03-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP2016021558A (ja) * | 2014-06-19 | 2016-02-04 | パナソニックIpマネジメント株式会社 | 電子装置およびその製造方法 |
WO2024075283A1 (ja) * | 2022-10-07 | 2024-04-11 | 三菱電機株式会社 | 半導体装置、電力変換装置および移動体 |
-
2008
- 2008-09-29 JP JP2008250846A patent/JP2010086977A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013047231A1 (ja) * | 2011-09-30 | 2015-03-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP2014120592A (ja) * | 2012-12-17 | 2014-06-30 | Daikin Ind Ltd | パワーモジュール |
JP2016021558A (ja) * | 2014-06-19 | 2016-02-04 | パナソニックIpマネジメント株式会社 | 電子装置およびその製造方法 |
WO2024075283A1 (ja) * | 2022-10-07 | 2024-04-11 | 三菱電機株式会社 | 半導体装置、電力変換装置および移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113815B2 (ja) | パワーモジュール | |
JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
US9911680B2 (en) | Bidirectional semiconductor package | |
JP6983187B2 (ja) | 電力用半導体装置 | |
US8860220B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6218898B2 (ja) | 電力用半導体装置 | |
US9881846B2 (en) | Semiconductor device | |
JP2007311441A (ja) | パワー半導体モジュール | |
US20140110833A1 (en) | Power module package | |
JP2006253516A (ja) | パワー半導体装置 | |
JP2007157863A (ja) | パワー半導体装置及びその製造方法 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
US10332845B2 (en) | Semiconductor device | |
JP2014053344A (ja) | 電子装置及び半導体装置 | |
CN107611111B (zh) | 半导体模块、电力转换装置 | |
JP2010086977A (ja) | パワーモジュール | |
JP2015090965A (ja) | 半導体装置 | |
JP2010212620A (ja) | パワーモジュール | |
US20180350715A1 (en) | Power semiconductor chip module | |
JP2014187264A (ja) | 半導体装置 | |
US20230402423A1 (en) | Semiconductor package having at least one electrically conductive spacer and method of forming the semiconductor package | |
JP2015023226A (ja) | ワイドギャップ半導体装置 | |
JP4797492B2 (ja) | 半導体装置 | |
JP4555187B2 (ja) | パワーモジュールおよびその製造方法 | |
WO2021240944A1 (ja) | 半導体装置 |