JP2010212620A - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP2010212620A JP2010212620A JP2009059874A JP2009059874A JP2010212620A JP 2010212620 A JP2010212620 A JP 2010212620A JP 2009059874 A JP2009059874 A JP 2009059874A JP 2009059874 A JP2009059874 A JP 2009059874A JP 2010212620 A JP2010212620 A JP 2010212620A
- Authority
- JP
- Japan
- Prior art keywords
- power module
- circuit board
- metal base
- main surface
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】パワーモジュールのはんだ接合部の応力を緩和する。
【解決手段】パワーモジュール80には、金属ベース1と、上面に半導体チップ3が搭載され、半導体チップ3と電気的に接続され、エミッタ電極端子5Eとはんだ接合される上部電極が上面に設けられ、下面に設けられる下部電極が金属ベース1とはんだ接合される回路基板2と、下端部が金属ベース1の端部と接し、回路基板2と離間し、回路基板2を覆うように設けられる樹脂ケース6と、樹脂ケース6に嵌合され、はんだ付けされたエミッタ電極端子5Eの上面を押し当てるタッピングネジ9とが設けられる。
【選択図】図2
【解決手段】パワーモジュール80には、金属ベース1と、上面に半導体チップ3が搭載され、半導体チップ3と電気的に接続され、エミッタ電極端子5Eとはんだ接合される上部電極が上面に設けられ、下面に設けられる下部電極が金属ベース1とはんだ接合される回路基板2と、下端部が金属ベース1の端部と接し、回路基板2と離間し、回路基板2を覆うように設けられる樹脂ケース6と、樹脂ケース6に嵌合され、はんだ付けされたエミッタ電極端子5Eの上面を押し当てるタッピングネジ9とが設けられる。
【選択図】図2
Description
本発明は、パワーモジュールに関する。
パワーモジュールでは、パワーデバイスとしての半導体チップが載置された回路基板と端子の間、及び回路基板と金属ベースの間がはんだ接合され、回路基板とケースの間の空隙部にはシリコーンゲルなどが充填される。IGBT(Insulated−Gate Bipolar Transistor)モジュール等のパワーモジュールでは、熱伝導性を考慮して回路基板に、例えばALN(窒化アルミニウム)などのセラミック基板が用いられ、金属ベースに熱伝導率に優れたCu(銅)などが用いられる(例えば、特許文献1参照。)。
特許文献1などに記載されるパワーモジュールは、樹脂封止半導体装置や他のモジュールに比較してはんだ付けされる面積が大きい。パワーモジュールでは、TFT(Thermal Fatigue Test 熱疲労試験)、TCT(Thermal Cycling Test 熱衝撃サイクル試験)などの信頼性試験に対して、従来よりも高水準の信頼性レベルが要求される。高水準の信頼性レベルを達成するには、熱応力起因のはんだクラックやはんだオープン不良を大幅に低減しなければならないという問題点がある。また、環境の観点からPbフリー化が要求され、Pbはんだ(Pb−Sn共晶はんだ)の代わりにSn−Ag−Cu系、Sn−Ag−Bi系、Sn−Cu系、Sn−Zn系などのPbフリーはんだを用いた場合、Pbフリーはんだでは、基板の反りに伴う大変形に対してクリープ変形しにくいのでパワーモジュールの昇温・降温サイクルで、はんだ接合部がより脆弱化しやすいという問題点がある。
本発明は、はんだ接合部での応力を緩和することができるパワーモジュールを提供することにある。
本発明の一態様のパワーモジュールは、金属ベースと、第1主面に半導体チップが搭載され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第1主面に設けられ、第1主面と相対向する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、下端部が前記金属ベースの端部と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、前記ケースに嵌合され、はんだ付けされた前記電極端子の第1主面を押し当てる押し当て手段とを具備することを特徴とする。
更に、本発明の他態様のパワーモジュールは、金属ベースと、上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第1主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第1主面と相対向する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記金属ベースの第1主面と前記回路基板の第1主面及び側面とを覆うように設けられるシリコーンゲルと、下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、前記樹脂ケースと前記シリコーンゲルの間に設けられた空隙部と、前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第1主面を押し当てる押し当て手段とを具備することを特徴とする。
本発明によれば、はんだ接合部での応力を緩和することができるパワーモジュールを提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例1に係るパワーモジュールについて、図面を参照して説明する。図1はパワーモジュールを示す平面図、図2は図1のA−A線に沿うパワーモジュールの断面図、図3は図2の領域Aの拡大断面図、図4は比較例のパワーモジュールを示す平面図、図5は図4のB−B線に沿う比較例のパワーモジュールの断面図である。本実施例では、はんだ接合されている電極端子の上面をタッピングネジで押し当てている。
図1に示すように、パワーモジュール80には、底部に放熱基板である金属ベース1が設けられ、上面にコレクタ電極端子5C、エミッタ電極端子5E、ゲート電極端子5Gなど複数の電極端子、タッピングネジ8、タッピングネジ9、及びナット11が設けられる。コレクタ電極端子5C、エミッタ電極端子5E、ゲート電極端子5Gは、半導体チップと電気的に接続される。タッピングネジ8は、複数設けられ、樹脂ケース6を金属ベース1に固定する。樹脂ケース6は、パワーモジュール80を覆う。タッピングネジ9は、複数設けられ、エミッタ電極端子5E及びコレクタ電極端子5Cの領域内にそれぞれ配置される。ナット11は、複数設けられ、コレクタ電極端子5C、エミッタ電極端子5E、及びゲート電極端子5Gの領域内にそれぞれ配置される。
パワーモジュール80は、搭載される半導体チップにIGBT(Insulated−Gate Bipolar Transistor)を用いた、IPM(Intelligent Power Module)としてのIGBTモジュールである。パワーモジュール80は、例えばインバータ分野に使用される。なお、IGBTパワーモジュール、パワーMOSモジュール、ダイオードモジュール等のパワーモジュールは、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
図2に示すように、パワーモジュール80では、金属ベース1の第1主面(表面)に複数の回路基板2が載置される。回路基板2の第1主面(表面)にIGBTである半導体チップ3が載置される。回路基板2の第1主面(表面)に半導体チップ3と電気的に接続されるエミッタ電極端子5Eが設けられる。エミッタ電極端子5Eは、樹脂ケース6の上面(第1主面)まで延在している。図示しないコレクタ電極端子5C及びゲート電極端子5Gも同様に樹脂ケース6の上面(第1主面)まで延在している。半導体チップ3はボンディングワイヤ4を介してエミッタ電極端子5E、コレクタ電極端子5C、ゲート電極端子5Gなどの電極端子と電気的に接続される。エミッタ電極端子5E、コレクタ電極端子5C、ゲート電極端子5Gは、それぞれ回路基板2にはんだ付けされる。
樹脂ケース6は、端部が金属ベース1の端部と接し、タッピングネジ8で金属ベース1に固定される。樹脂ケース6は、回路基板2と離間し、回路基板2の側面及び上面(第1主面)を覆うように設けられる。シリコーンゲル7は、端部が樹脂ケース6の端部と接し、金属ベース1の上面(第1主面)と回路基板2の側面及び上面(第1主面)とを覆うように設けられる。樹脂ケース6とシリコーンゲル7の間には、空隙部10が設けられ、例えば空気が充填される。
タッピングネジ9は、樹脂ケース6の孔12(図中の左右に配置)に設けられた嵌合ネジ穴に嵌合され、はんだ付けされたエミッタ電極端子5Eの上面を押し当てる。タッピングネジ9は、押し当て手段として機能する。タッピングネジ9がエミッタ電極端子5Eの上面(第1主面)を押し当てることにより、樹脂ケース6と回路基板2の間隔を一定に保つことができる。ここでは、図示していないが、タッピングネジ9はコレクタ電極端子5Cの上面(第1主面)を押し当てる。
図3に示すように、回路基板2は、基板21、上部電極22、下部電極23から構成される。上部電極22は、基板21の第1主面(表面)に設けられる。下部電極23は、基板の第1主面(表面)と相対向する第2主面(裏面)に設けられる。金属ベース1と下部電極23の間、及び上部電極22とエミッタ電極端子5Eの間には、それぞれはんだ24が設けられる。はんだ24により、回路基板2は金属ベース1に固着され、エミッタ電極端子5Eは回路基板2に固着される。
ここで、金属ベース1には、例えばプレス加工などにより形成され、熱伝導率の優れたCu(銅)を用いているが、代わりに銅合金、AL(アルミニウム)、Ni(ニッケル)、AlSiC(炭化アルミニウム珪素)、或いはMo(モリブデン)などを用いてもよい。Cu(銅)の熱伝導率は、他の金属よりも値が大きく、393W/mkである。ボンディングワイヤ4には、径の比較的大きく、金(Au)よりも安価な、例えばAL(アルミニウム)が使用される。
エミッタ電極端子5E、コレクタ電極端子5C、ゲート電極端子5Geには、例えば熱伝導率の優れたCu(銅)が使用される。基板21には、例えば熱伝導率の優れたALN(窒化アルミニウム)からなるセラミック基板を用いているが、代わりにAL2O3(アルミナ)、Si3N4(窒化珪素)、SiC(炭化珪素)などのセラミック基板を用いてもよい。ALN(窒化アルミニウム)の熱伝導率は、他のセラミック基板よりも値が大きく、170〜200W/mkである。
上部電極22及び下部電極23には、例えばCu(銅)を用いているが、代わりにNi(ニッケル)などを用いてもよい。はんだ24には、PbフリーのSn−Ag−Cu系はんだを用いているが、代わりにSn−Ag−Bi系、Sn−Cu系、Sn−Zn系などのPbフリーはんだを用いてもよい。
樹脂ケース6には、例えば難燃性、耐熱性を有するPPS(ポリフェレンサルファイド)樹脂を用いているが、代わりに不飽和ポリエステル系樹脂などを用いてもよい。
図4に示すように、比較例のパワーモジュール90では、はんだ付けされたエミッタ電極端子5Eの上面(第1主面)を押し当てる押し当て手段としてのタッピングネジ9が設けられない。
図5に示すように、比較例のパワーモジュール90では、金属ベース1の上面(第1主面)と回路基板2の側面及び上面(第1主面)を覆うようにシリコーンゲル7が設けられる。樹脂ケース6は、端部が金属ベース1の端部と接し、空隙部10及びシリコーンゲル7を介して回路基板2の側面及び上面(第1主面)を覆うように設けられる。エミッタ電極端子5Eは、下端部が回路基板とはんだ付けされ、上端部が樹脂ケース6に固定される。
比較例のパワーモジュール90では、昇温及び降温工程で発生する樹脂ケース1、回路基板2、電極端子などで発生する応力がはんだに直接かかることになる。このため、比較例のパワーモジュール90の動作時、TFT(Thermal Fatigue Test 熱疲労試験)、TCT(Thermal Cycling Test 熱衝撃サイクル試験)などでは、昇温時或いは降温時、樹脂ケース6と金属ベース1及び回路基板2の間隔が変化して一定に保たれない。
次に、パワーモジュールの製造方法について、図6及び図7を参照して説明する。図6及び図7はパワーモジュールの製造工程を示す断面図である。
図6に示すように、まず、金属ベース1上に回路基板2をはんだ24を介して載置し、半導体チップ3を回路基板2上にマウントする。回路基板2の上部電極22と半導体チップ3の間をボンディングワイヤ4で電気的に接続する。エミッタ電極端子5Eをはんだ24を介して回路基板2の上部電極22上に載置する。
次に、図7に示すように、はんだリフロー処理を行い、金属ベース1上に回路基板2をはんだ付けし、エミッタ電極端子5Eを回路基板2の上部電極22にはんだ付けする。はんだ付け後、樹脂ケース6を金属ベース1に接着する。タッピングネジ8で樹脂ケース6と金属ベース1をネジ止めする。シリコーンゲル7を回路基板2の側面及び上面に注入し、シリコーンゲル7上に空隙部10を形成する。図示しないキャップを取り付け、タッピングネジ9ではんだ付けされたエミッタ電極端子5Eの上面を押し当てる。その後、金属ベース1及び回路基板2と樹脂ケース6を図示しないキャスティング剤で固定する。キャスティング剤で固定することにより、振動が防止される。
次に、パワーモジュールの信頼性試験について図8乃至10を参照して説明する。図8はパワーモジュールの変形挙動を示す図、図8(a)は昇温時での変形挙動を示す図、図8(b)は降温時での変形挙動を示す図、図9はパワーモジュールのTFTでの不良率の変化を示す図、図10はパワーモジュールのTFTでの不良発生箇所を示す断面図である。
図8(a)に示すように、比較例のパワーモジュール90が動作すると、比較例のパワーモジュール90は室温から昇温する。比較例のパワーモジュール90が昇温すると、金属ベース1、回路基板2、エミッタ電極端子5E、樹脂ケース6、はんだ24が伸張する。ここで、ALN(窒化アルミニウム)からなるセラミック基板である基板21の熱膨張係数は4.6×10−6/Kであり、Cu(銅)からなる電極端子及び金属ベース1の熱膨張係数は17×10−6/Kであり、PPS(ポリフェレンサルファイド)樹脂からなる樹脂ケース6の熱膨張係数は3×10−5/Kであり、Pbフリーはんだからなるはんだ24の熱膨張係数は23×10−6/Kである。ALN(窒化アルミニウム)からなる基板21の熱膨張係数は他の部品よりも小さい。
比較例のパワーモジュール90が室温から昇温すると、熱膨張係数の差により、回路基板2が凹状に反り、樹脂ケース6が凸状に反る。この結果、比較例のパワーモジュール90のはんだ付け部での樹脂ケースと回路基板との距離L1、比較例のパワーモジュール90の端部での樹脂ケースと回路基板との距離L11の関係は、
L1>>L11・・・・・・・・・・・・・・・・式(1)
となり、エミッタ電極端子5Eが回路基板にはんだ付けされる部分では大きな引張り応力がかかる(図中矢印表示)。
L1>>L11・・・・・・・・・・・・・・・・式(1)
となり、エミッタ電極端子5Eが回路基板にはんだ付けされる部分では大きな引張り応力がかかる(図中矢印表示)。
図8(b)に示すように、比較例のパワーモジュール90が動作を停止すると、比較例のパワーモジュール90は高温から降温する。比較例のパワーモジュール90が降温すると、金属ベース1、回路基板2、エミッタ電極端子5E、樹脂ケース6、はんだ24が収縮する。
比較例のパワーモジュール90は高温から降温すると、熱膨張係数の差により、回路基板2が凸状に反り、樹脂ケース6が凹状に反る。この結果、比較例のパワーモジュール90のはんだ付け部での樹脂ケースと回路基板との距離L2、比較例のパワーモジュール90の端部での樹脂ケースと回路基板との距離L22の関係は、
L2<<L22・・・・・・・・・・・・・・・・式(2)
となり、エミッタ電極端子5Eが回路基板にはんだ付けされる部分では大きな圧縮応力がかかる(図中矢印表示)。
L2<<L22・・・・・・・・・・・・・・・・式(2)
となり、エミッタ電極端子5Eが回路基板にはんだ付けされる部分では大きな圧縮応力がかかる(図中矢印表示)。
なお、比較例のパワーモジュール90のON・OFF動作時と同様に、TFT(Thermal Fatigue Test 熱疲労試験)、TCT(Thermal Cycling Test 熱衝撃サイクル試験)などの信頼性試験においても、はんだ接合部に大きな引張り応力と大きな圧縮応力がかかる。熱膨張係数の異なる基板21、電極端子、金属ベース1、はんだ24などにより、高温時或いは降温時では回路基板2の周囲の樹脂ケース6と金属ベース1及び回路基板2の間隔は大きく変化する。
図9に示すように、本実施例のパワーモジュール80では、押し当て手段としてのタッピングネジ9がはんだ付けされたエミッタ電極端子5Eの上面(第1主面)を押し当てているので、樹脂ケース6と回路基板2の間隔が一定に保たれる。このため、はんだ接合部にかかる引張り応力と圧縮応力が緩和される。したがって、図中実線(a)で示すようにTFT(Thermal Fatigue Test 熱疲労試験)では8×104サイクルまで不良発生を抑制することができる。
一方、比較例のパワーモジュール90では、押し当て手段としてのタッピングネジ9が設けられていない。高温時或いは降温時では回路基板2の周囲の樹脂ケース6と回路基板2の間隔が大きく変化し、はんだ接合部に大きな応力がかかる。このため、はんだ接合部の脆弱化の進行が早い。したがって、図中破線(b)に示すようにTFT(Thermal Fatigue Test 熱疲労試験)では、6×104サイクルから不良が発生し、サイクル数が増加するにつれて不良率が増加する(4×104サイクルで不良率0%、6×104サイクルで不良率20%、8×104サイクルで不良率40%)。
TFT(Thermal Fatigue Test 熱疲労試験)で不良と判定されたパワーモジュールでは、図10に示すように、圧縮応力及び引張り応力がかかるエミッタ電極端子5Eと回路基板2のはんだ接合部の両端部、及び金属ベース1と回路基板2のはんだ接合部の端部に、はんだクラックが発生する。特に、より大きな圧縮応力及び引張り応力がかかるエミッタ電極端子5Eと回路基板2のはんだ接合部の両端部には、はんだクラックが多発し、例えば大きな裂け目が発生する。図示及び説明をしていないが、コレクタ電極端子5Cと回路基板2のはんだ接合部の両端部にも同様に、はんだクラックが多発し、例えば大きな裂け目が発生する。
上述したように、本実施例のパワーモジュールでは、金属ベース1と、上面に半導体チップ3が搭載され、半導体チップ3と電気的に接続され、エミッタ電極端子5Eとはんだ接合される上部電極22が上面に設けられ、下面に設けられる下部電極23が金属ベース1とはんだ接合される回路基板2と、下端部が金属ベース1の端部と接し、回路基板2と離間し、回路基板2を覆うように設けられる樹脂ケース6と、樹脂ケース6に嵌合され、はんだ付けされたエミッタ電極端子5Eの上面を押し当てるタッピングネジ9とが設けられる。タッピングネジ9は、樹脂ケース6と回路基板2の間隔を一定に保つ。
このため、パワーモジュール80の動作時、TFT試験、TCT試験などでの昇温及び降温工程で発生し、はんだ接合部にかかる圧縮応力や引張り応力を緩和することができる。したがって、高信頼性のパワーモジュール80を提供することができる。
なお、本実施例ではパワーモジュールに搭載される半導体チップにIGBTを用いているが、代わりにパワーMOS、GTO、或いはSITなどを用いてもよい。また、デバイス種の異なる半導体チップ、例えばIGBTとパワーMOSトランジスタを用いてもよい。また、Pbフリーはんだの代わりに、Pb−Sn共晶はんだを用いてもよい。更に、はんだ付けされたエミッタ電極端子5E及びコレクタ電極端子5Cの上面をタッピングネジ9で押し当てているが、ゲート電極端子5Gなどもタッピングネジ9で押し当ててもよい。
次に、本発明の実施例2に係るパワーモジュールについて、図面を参照して説明する。図11は、パワーモジュールを示す断面図である。本実施例では、はんだ接合されている電極端子の上面をスプリングプランジャーで押し当てている。
以下、本実施例において、実施例1と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。
パワーモジュールでは、図11に示すように、回路基板2にはんだ24によりはんだ付けされたエミッタ電極端子5Eの上面が押し当て手段としてのスプリングプランジャー31で押し当てられる。ここでは、図示していないがコレクタ電極端子5Cの上面も同様にスプリングプランジャー31で押し当てられる。スプリングプランジャー31は、樹脂ケース6の孔12(図中の左右に配置)に設けられた嵌合ネジ穴としてのヘリサート32に嵌合される。ヘリサート32は、例えばインサート成形金型を用いて樹脂ケース6と同一工程で一体成形される。
上述したように、本実施例のパワーモジュールでは、金属ベース1と、上面に半導体チップ3が搭載され、半導体チップ3と電気的に接続され、エミッタ電極端子5Eとはんだ接合される上部電極22が上面に設けられ、下面に設けられる下部電極23が金属ベース1とはんだ接合される回路基板2と、下端部が金属ベース1の端部と接し、回路基板2と離間し、回路基板2を覆うように設けられる樹脂ケース6と、樹脂ケース6に嵌合され、はんだ付けされたエミッタ電極端子5Eの上面を押し当てるスプリングプランジャー31とが設けられる。スプリングプランジャー31は、樹脂ケース6と回路基板2の間隔を一定に保つ。
このため、パワーモジュールの動作時、TFT試験、TCT試験などでの昇温及び降温工程で発生し、はんだ接合部にかかる圧縮応力や引張り応力を緩和することができる。したがって、高信頼性のパワーモジュールを提供することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、シリコーンゲル7と樹脂ケース6の間に空隙部10を設けているが、空隙部10の代わりにエポキシ樹脂などの樹脂を充填してもよい。
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 金属ベースと、上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第1主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第1主面と相対向する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記金属ベースの第1主面と前記回路基板の第1主面及び側面とを覆うように設けられるシリコーンゲルと、下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、前記樹脂ケースと前記シリコーンゲルの間に設けられたエポキシ樹脂と、前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第1主面を押し当てる押し当て手段とを具備するパワーモジュール。
(付記1) 金属ベースと、上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第1主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第1主面と相対向する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、前記金属ベースの第1主面と前記回路基板の第1主面及び側面とを覆うように設けられるシリコーンゲルと、下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、前記樹脂ケースと前記シリコーンゲルの間に設けられたエポキシ樹脂と、前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第1主面を押し当てる押し当て手段とを具備するパワーモジュール。
(付記2) 前記金属ベースは、Cu(銅)、AL(アルミニウム)、Ni(ニッケル)、AlSiC(炭化アルミニウム珪素)、或いはMo(モリブデン)である付記1に記載のパワーモジュール。
(付記3) 前記樹脂ケースは、PPS(ポリフェレンサルファイド)樹脂或いは不飽和ポリエステル系樹脂である付記1又は2に記載のパワーモジュール。
1 金属ベース
2 回路基板
3 半導体チップ
4 ボンディングワイヤ
5C コレクタ電極端子
5E エミッタ電極端子
5G ゲート電極端子
6 樹脂ケース
7 シリコーンゲル
8、9 タッピングネジ
10 空隙部
11 ナット
12 孔
21 基板
22 上部電極
23 下部電極
24 はんだ
31 スプリングプランジャー
32 ヘリサート
80、90 パワーモジュール
2 回路基板
3 半導体チップ
4 ボンディングワイヤ
5C コレクタ電極端子
5E エミッタ電極端子
5G ゲート電極端子
6 樹脂ケース
7 シリコーンゲル
8、9 タッピングネジ
10 空隙部
11 ナット
12 孔
21 基板
22 上部電極
23 下部電極
24 はんだ
31 スプリングプランジャー
32 ヘリサート
80、90 パワーモジュール
Claims (5)
- 金属ベースと、
第1主面に半導体チップが搭載され、前記半導体チップと電気的に接続され、電極端子とはんだ接合される上部電極が第1主面に設けられ、第1主面と相対向する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
下端部が前記金属ベースの端部と接し、前記回路基板と離間し、前記回路基板を覆うように設けられるケースと、
前記ケースに嵌合され、はんだ付けされた前記電極端子の第1主面を押し当てる押し当て手段と、
を具備することを特徴とするパワーモジュール。 - 金属ベースと、
上部電極、セラミック基板、及び下部電極から構成され、半導体チップが第1主面に載置され、前記上部電極とはんだ接合される電極端子が前記半導体チップと電気的に接続され、第1主面と相対向する第2主面に設けられる下部電極が前記金属ベースとはんだ接合される回路基板と、
前記金属ベースの第1主面と前記回路基板の第1主面及び側面とを覆うように設けられるシリコーンゲルと、
下端部が前記金属ベースの端部及び前記シリコーンゲルの端部と接し、上部が前記シリコーンゲル覆うように設けられる樹脂ケースと、
前記樹脂ケースと前記シリコーンゲルの間に設けられた空隙部と、
前記樹脂ケースに嵌合され、はんだ付けされた前記電極端子の第1主面を押し当てる押し当て手段と、
を具備することを特徴とするパワーモジュール。 - 前記セラミック基板は、ALN(窒化アルミニウム)、AL2O3(アルミナ)、Si3N4(窒化珪素)、或いはSiC(炭化珪素)から構成されることを特徴とする請求項2に記載のパワーモジュール。
- 前記押し当て手段はタッピングネジであり、前記タッピングネジと接する前記ケースの部分にネジ穴が設けられることを特徴とする請求項1乃至3のいずれか1項に記載のパワーモジュール。
- 前記押し当て手段はスプリングプランジャーであり、前記スプリングプランジャーと接する前記ケースの部分にヘリサートが設けられることを特徴とする請求項1乃至3のいずれか1項に記載のパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059874A JP2010212620A (ja) | 2009-03-12 | 2009-03-12 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059874A JP2010212620A (ja) | 2009-03-12 | 2009-03-12 | パワーモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212620A true JP2010212620A (ja) | 2010-09-24 |
Family
ID=42972463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009059874A Pending JP2010212620A (ja) | 2009-03-12 | 2009-03-12 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212620A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101129733B1 (ko) | 2010-08-20 | 2012-03-23 | 주식회사 케이이씨 | 전력용 반도체 디바이스 |
WO2013058038A1 (ja) * | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | 半導体装置および半導体装置製造方法 |
JP2014112585A (ja) * | 2012-12-05 | 2014-06-19 | Mitsubishi Electric Corp | 半導体装置 |
CN105190882A (zh) * | 2013-03-21 | 2015-12-23 | 三菱电机株式会社 | 半导体装置 |
WO2022203288A1 (ko) * | 2021-03-25 | 2022-09-29 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
-
2009
- 2009-03-12 JP JP2009059874A patent/JP2010212620A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101129733B1 (ko) | 2010-08-20 | 2012-03-23 | 주식회사 케이이씨 | 전력용 반도체 디바이스 |
WO2013058038A1 (ja) * | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | 半導体装置および半導体装置製造方法 |
CN103890934A (zh) * | 2011-10-18 | 2014-06-25 | 富士电机株式会社 | 半导体装置以及半导体装置制造方法 |
US8994164B2 (en) | 2011-10-18 | 2015-03-31 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP2014112585A (ja) * | 2012-12-05 | 2014-06-19 | Mitsubishi Electric Corp | 半導体装置 |
CN105190882A (zh) * | 2013-03-21 | 2015-12-23 | 三菱电机株式会社 | 半导体装置 |
WO2022203288A1 (ko) * | 2021-03-25 | 2022-09-29 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
KR20220133559A (ko) * | 2021-03-25 | 2022-10-05 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
KR102564818B1 (ko) | 2021-03-25 | 2023-08-08 | 주식회사 아모센스 | 파워모듈 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8519265B2 (en) | Power module | |
JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
US10510640B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US6943443B2 (en) | Electronic circuit device including metallic member having installation members | |
CN101335263B (zh) | 半导体模块和半导体模块的制造方法 | |
EP3621106A1 (en) | Low parasitic inductance power module and double-sided heat-dissipation low parasitic inductance power module | |
US9911680B2 (en) | Bidirectional semiconductor package | |
JP2008227131A (ja) | 半導体装置及びその製造方法 | |
KR101013001B1 (ko) | 효과적인 열 방출을 위한 선이 없는 반도체 패키지 | |
JP2007157863A (ja) | パワー半導体装置及びその製造方法 | |
JP5895220B2 (ja) | 半導体装置の製造方法 | |
US20140110833A1 (en) | Power module package | |
JP2010212620A (ja) | パワーモジュール | |
JP6183556B2 (ja) | 冷却器一体型半導体モジュール | |
JP2018098282A (ja) | 半導体装置 | |
WO2017037837A1 (ja) | 半導体装置およびパワーエレクトロニクス装置 | |
JP2010086977A (ja) | パワーモジュール | |
US9287192B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20230327350A1 (en) | Transfer molded power modules and methods of manufacture | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2015023226A (ja) | ワイドギャップ半導体装置 | |
US20220336314A1 (en) | Chip module with heat dissipation device and manufacturing method thereof | |
JP4797492B2 (ja) | 半導体装置 | |
JP4555187B2 (ja) | パワーモジュールおよびその製造方法 | |
JP7487614B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |