JP5100489B2 - 撮像装置及び当該装置における信号処理方法 - Google Patents
撮像装置及び当該装置における信号処理方法 Download PDFInfo
- Publication number
- JP5100489B2 JP5100489B2 JP2008117625A JP2008117625A JP5100489B2 JP 5100489 B2 JP5100489 B2 JP 5100489B2 JP 2008117625 A JP2008117625 A JP 2008117625A JP 2008117625 A JP2008117625 A JP 2008117625A JP 5100489 B2 JP5100489 B2 JP 5100489B2
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- synchronization
- signal
- serial
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 26
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000009966 trimming Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
基準クロックを発生する発振器と、
前記基準クロックに同期して水平及び垂直同期信号を発生する同期信号発生手段と、
前記基準クロック及び前記水平及び垂直同期信号に同期して第1のクロック信号と、駆動信号を含むタイミング信号とを発生するタイミング信号発生手段と、
前記駆動信号により駆動され、撮像した画像を表す画像信号を複数の第1のパラレル画素信号として出力する撮像素子と、
前記複数の第1のパラレル画素信号のそれぞれに、前記水平同期信号に同期した同期コードを付加する同期コード付加手段と、
前記同期コード付加手段により前記同期コードが付加された前記複数の第1のパラレル画素信号のそれぞれに対応して設けられ、前記第1のクロック信号に同期して前記複数の第1のパラレル画素信号のそれぞれをシリアル画素信号に変換する複数のパラレルシリアル変換手段と、
前記複数のパラレルシリアル変換手段のそれぞれから出力される前記シリアル画素信号から前記同期コードを検出したタイミングを通知する複数の検出手段と、
前記複数のパラレルシリアル変換手段のそれぞれに対応して設けられ、前記複数のパラレルシリアル変換手段のそれぞれから出力される前記シリアル画素信号を第2のパラレル画素信号に変換する複数のシリアルパラレル変換手段と、
前記複数のシリアルパラレル変換手段から出力される複数の前記第2のパラレル画素信号について、それぞれに対応する前記検出手段が前記同期コードを検出したタイミングに基づいて当該複数の第2のパラレル画素信号の同期を調整して、前記画像信号に対応する多値画像データを出力する調整手段と、を有することを特徴とする。
基準クロックを発生する発振器と、前記基準クロックに同期して水平及び垂直同期信号を発生する同期信号発生器と、前記基準クロック及び前記水平及び垂直同期信号に同期して第1のクロック信号と、駆動信号を含むタイミング信号とを発生するタイミング信号発生器と、前記駆動信号により駆動され、撮像した画像を表す画像信号を複数の第1のパラレル画素信号として出力する撮像素子とを具備する撮像装置における信号処理方法であって、
同期コード付加器が、前記複数の第1のパラレル画素信号のそれぞれに、前記水平同期信号に同期した同期コードを付加する同期コード付加工程と、
前記同期コード付加工程において前記同期コードが付加された前記複数の第1のパラレル画素信号のそれぞれに対応して設けられた複数のパラレルシリアル変換器が、前記第1のクロック信号に同期して前記複数の第1のパラレル画素信号のそれぞれをシリアル画素信号に変換するパラレルシリアル変換工程と、
複数の検出器が、前記複数のパラレルシリアル変換器のそれぞれから出力される前記シリアルの画素信号から前記同期コードを検出したタイミングを通知する検出工程と、
前記複数のパラレルシリアル変換器のそれぞれに対応して設けられた複数のシリアルパラレル変換器が、前記複数のパラレルシリアル変換器のそれぞれから出力される前記シリアル画素信号を第2のパラレル画素信号に変換するシリアルパラレル変換工程と、
調整手段が、前記複数のシリアルパラレル変換器から出力される複数の前記第2のパラレル画素信号について、それぞれに対応する前記検出器が前記同期コードを検出したタイミングに基づいて当該複数の第2のパラレル画素信号の同期を調整して、前記画像信号に対応する多値画像データを出力する調整工程と、
を有することを特徴とする。
図1は、本発明の実施の形態に係る撮像装置において、撮像センサから出力される画像データの同期を取って転送するデータ転送回路の構成を説明するブロック図である。
図2は、本実施の形態に係る同期コード付加器における同期コードの付与タイミングを説明する図である。図2において、クロックはA/D変換器104,105のサンプリングタイミングを規定するクロック信号である。
本実施の形態に係るパラレルシリアル変換器109,110は、例えば16ビットのパラレルデータを入力し、シリアルデータに変換して出力する。
同期コード検出器111,113はそれぞれ、各対応するパラレルシリアル変換器109,110から出力されるシリアルクロックを基に動作して、前述の同期コードの検出を行う。ここで検出する同期コードは、例えば{同期コード1、同期コード2、同期コード3}={0x0000,0x0000,0xFFFF}といったデータの並びである。よって「0x0000,0x0000」というように32ビット「0」が連続することを検出し、これに引き続いて「0xFFFF」を確認すると、シリアルデータに含まれる同期コードとその位相を検出できる。こうして同期コードを検出すると、同期コード検出器111,113はそれぞれ、各対応するシリアルパラレル変換器112,114に通知する。
シリアルパラレル変換器112,114はそれぞれ、各対応するパラレルシリアル変換器109,110から出力されるシリアルクロックとシリアルデータを入力する。そして、そのシリアルデータを、各シリアルパラレル変換器112,114のシフトレジスタ(不図示)に格納する。そして対応する同期コード検出器111,113が同期コードを検出したことを通知したタイミングに応じて、シフトレジスタからパラレルデータを取り出す位相を決定する。このパラレルデータの取り出しは、シリアルクロックの16周期毎に行われる。このためシリアルクロックを16分周したクロックをパラレルデータのクロック(パラレルクロック)として利用でき、シリアルパラレル変換したパラレルデータをこのパラレルクロックでラッチして出力する。
シリアルパラレル変換器112,114から出力されるクロックA、クロックBはそれぞれ、各対応するパラレルシリアル変換器109,110から入力したシリアルクロックの16周期に相当するパラレルクロックである。前述したように、各パラレルシリアル変換器109,110は、それぞれのPLL回路でシリアルクロックを生成している。このためクロックA、クロックBはともに周波数が同じであるが同期が取れていない。また時間軸でみると局所的には、PLL回路のジッタの影響により全く同一の周波数でない可能性がある。従って、このクロック乗り換え器115により、これら2つのパラレルクロックのずれを吸収している。
本実施の形態に係る遅延調整器116に入力されるデータ(データA、同期フラグA、データC、同期フラグC)は全てクロックAに同期して入力される。
図7は、本実施の形態に係るトリミング回路117の内部構成を示すブロック図である。尚、有効画像領域を示す領域情報REG_RH,REG_SH,REG_RV,REG_SVは、レジスタ或はメモリなどに記憶されているものとする。
図10は、本発明の実施の形態2に係る撮像装置の信号処理回路を示したブロック図で、前述の図1と共通する部分は同じ記号で示し,それらの説明を省略する。
以上、本発明の実施形態について詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また一つの機器からなる装置に適用しても良い。
Claims (10)
- 基準クロックを発生する発振器と、
前記基準クロックに同期して水平及び垂直同期信号を発生する同期信号発生手段と、
前記基準クロック及び前記水平及び垂直同期信号に同期して第1のクロック信号と、駆動信号を含むタイミング信号とを発生するタイミング信号発生手段と、
前記駆動信号により駆動され、撮像した画像を表す画像信号を複数の第1のパラレル画素信号として出力する撮像素子と、
前記複数の第1のパラレル画素信号のそれぞれに、前記水平同期信号に同期した同期コードを付加する同期コード付加手段と、
前記同期コード付加手段により前記同期コードが付加された前記複数の第1のパラレル画素信号のそれぞれに対応して設けられ、前記第1のクロック信号に同期して前記複数の第1のパラレル画素信号のそれぞれをシリアル画素信号に変換する複数のパラレルシリアル変換手段と、
前記複数のパラレルシリアル変換手段のそれぞれから出力される前記シリアル画素信号から前記同期コードを検出したタイミングを通知する複数の検出手段と、
前記複数のパラレルシリアル変換手段のそれぞれに対応して設けられ、前記複数のパラレルシリアル変換手段のそれぞれから出力される前記シリアル画素信号を第2のパラレル画素信号に変換する複数のシリアルパラレル変換手段と、
前記複数のシリアルパラレル変換手段から出力される複数の前記第2のパラレル画素信号について、それぞれに対応する前記検出手段が前記同期コードを検出したタイミングに基づいて当該複数の第2のパラレル画素信号の同期を調整して、前記画像信号に対応する多値画像データを出力する調整手段と、を有することを特徴とする撮像装置。 - 前記撮像素子から出力される前記複数の第1のパラレル画素信号のそれぞれはアナログ信号であり、
前記複数の画素信号のそれぞれに対応して設けられ、前記タイミング信号に同期して前記第1のパラレル画素信号をデジタル信号に変換する複数のA/D変換手段を更に有し、
前記同期コード付加手段は、前記複数のA/D変換手段でデジタル信号に変換された複数の前記第1のパラレル画素信号のそれぞれに前記同期コードを付加することを特徴とする請求項1に記載の撮像装置。 - 前記複数のシリアルパラレル変換手段のそれぞれは、対応する前記検出手段が前記同期コードを検出した後の最初の前記第2のパラレル画素信号に同期して同期フラグを出力し、
前記調整手段は、前記複数のシリアルパラレル変換手段のうちの所定のシリアルパラレル変換手段から出力される前記同期フラグのタイミングに合わせて、前記複数の第2のパラレル画素信号の同期を取ることを特徴とする請求項1又は2に記載の撮像装置。 - 有効画像領域を示す領域情報を記憶する記憶手段と、
前記記憶手段に記憶された前記領域情報に応じて、前記調整手段から出力される前記多値画像データから有効画像領域のデータを切り出すトリミング手段を更に有することを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。 - 前記基準クロックの周波数よりも高い周波数の第2のクロック信号を発生するクロック発生器を更に有し、
前記調整手段は、前記第2のクロック信号に同期して前記複数の第2のパラレル画素信号の同期を調整し、前記多値画像データを出力することを特徴とする請求項1に記載の撮像装置。 - 基準クロックを発生する発振器と、前記基準クロックに同期して水平及び垂直同期信号を発生する同期信号発生器と、前記基準クロック及び前記水平及び垂直同期信号に同期して第1のクロック信号と、駆動信号を含むタイミング信号とを発生するタイミング信号発生器と、前記駆動信号により駆動され、撮像した画像を表す画像信号を複数の第1のパラレル画素信号として出力する撮像素子とを具備する撮像装置における信号処理方法であって、
同期コード付加器が、前記複数の第1のパラレル画素信号のそれぞれに、前記水平同期信号に同期した同期コードを付加する同期コード付加工程と、
前記同期コード付加工程において前記同期コードが付加された前記複数の第1のパラレル画素信号のそれぞれに対応して設けられた複数のパラレルシリアル変換器が、前記第1のクロック信号に同期して前記複数の第1のパラレル画素信号のそれぞれをシリアル画素信号に変換するパラレルシリアル変換工程と、
複数の検出器が、前記複数のパラレルシリアル変換器のそれぞれから出力される前記シリアル画素信号から前記同期コードを検出したタイミングを通知する検出工程と、
前記複数のパラレルシリアル変換器のそれぞれに対応して設けられた複数のシリアルパラレル変換器が、前記複数のパラレルシリアル変換器のそれぞれから出力される前記シリアル画素信号を第2のパラレル画素信号に変換するシリアルパラレル変換工程と、
調整手段が、前記複数のシリアルパラレル変換器から出力される複数の前記第2のパラレル画素信号について、それぞれに対応する前記検出器が前記同期コードを検出したタイミングに基づいて当該複数の第2のパラレル画素信号の同期を調整して、前記画像信号に対応する多値画像データを出力する調整工程と、
を有することを特徴とする撮像装置における信号処理方法。 - 前記撮像素子から出力される前記複数の第1のパラレル画素信号のそれぞれはアナログ信号であり、
前記複数の画素信号のそれぞれに対応して設けられた複数のA/D変換器のそれぞれが、前記タイミング信号に同期して前記第1のパラレル画素信号をデジタル信号に変換するA/D変換工程を更に有し、
前記同期コード付加工程において前記同期コード付加器は、前記複数のA/D変換器でデジタル信号に変換された複数の前記第1のパラレル画素信号のそれぞれに前記同期コードを付加することを特徴とする請求項6に記載の撮像装置における信号処理方法。 - 前記複数のシリアルパラレル変換器のそれぞれは、対応する前記検出器が前記同期コードを検出した後の最初の前記第2のパラレル画素信号に同期して同期フラグを出力し、
前記調整工程は、前記複数のシリアルパラレル変換器のうちの所定のシリアルパラレル変換器から出力される前記同期フラグのタイミングに合わせて、前記複数の第2のパラレル画素信号の同期を取ることを特徴とする請求項6又は7に記載の撮像装置における信号処理方法。 - トリミング手段が、有効画像領域を示す領域情報に応じて、前記調整工程で出力される前記多値画像データから有効画像領域のデータを切り出すトリミング工程を更に有することを特徴とする請求項6乃至8のいずれか1項に記載の撮像装置における信号処理方法。
- 前記撮像装置は前記基準クロックの周波数よりも高い周波数の第2のクロック信号を発生するクロック発生器を更に有し、
前記調整工程において前記調整手段は、前記第2のクロック信号に同期して前記複数の第2のパラレル画素信号の同期を調整し、前記多値画像データを出力することを特徴とする請求項6に記載の撮像装置における信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117625A JP5100489B2 (ja) | 2008-04-28 | 2008-04-28 | 撮像装置及び当該装置における信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117625A JP5100489B2 (ja) | 2008-04-28 | 2008-04-28 | 撮像装置及び当該装置における信号処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009267969A JP2009267969A (ja) | 2009-11-12 |
JP2009267969A5 JP2009267969A5 (ja) | 2011-06-16 |
JP5100489B2 true JP5100489B2 (ja) | 2012-12-19 |
Family
ID=41393215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008117625A Expired - Fee Related JP5100489B2 (ja) | 2008-04-28 | 2008-04-28 | 撮像装置及び当該装置における信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5100489B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109611A (ja) | 2009-11-20 | 2011-06-02 | Toshiba Corp | ヘッド分離式カメラ装置 |
JP4987957B2 (ja) * | 2009-12-25 | 2012-08-01 | 株式会社東芝 | ヘッド分離型撮像装置、その制御ユニット、および信号処理方法 |
JP2012049911A (ja) | 2010-08-27 | 2012-03-08 | Canon Inc | 光電変換装置および撮像システム |
JP2012049912A (ja) * | 2010-08-27 | 2012-03-08 | Canon Inc | 光電変換装置および撮像システム |
JP6270398B2 (ja) * | 2013-10-08 | 2018-01-31 | キヤノン株式会社 | 撮像装置 |
JP6565567B2 (ja) * | 2015-10-06 | 2019-08-28 | 株式会社リコー | 画像処理装置、撮像装置、画像処理方法及びプログラム |
JP6744804B2 (ja) | 2016-11-15 | 2020-08-19 | キヤノン株式会社 | 撮像装置 |
JP6985846B2 (ja) * | 2017-08-14 | 2021-12-22 | キヤノン株式会社 | 信号処理装置及び信号処理方法 |
CN110636219B (zh) * | 2019-09-03 | 2020-12-01 | 北京三快在线科技有限公司 | 一种视频数据流的传输方法及装置 |
CN113852733B (zh) * | 2021-10-21 | 2024-04-30 | 中国北方车辆研究所 | 一种基于单路同轴的多源图像低延时并行传输电路及方法 |
CN115580275B (zh) * | 2022-12-08 | 2023-08-01 | 国仪量子(合肥)技术有限公司 | 高精度脉冲信号产生装置、fpga芯片和信号处理设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0595566A (ja) * | 1991-09-30 | 1993-04-16 | Hitachi Denshi Ltd | デイジタル信号伝送装置 |
JP3340328B2 (ja) * | 1996-10-04 | 2002-11-05 | 三菱電機株式会社 | 同期通信回路 |
JP2005244709A (ja) * | 2004-02-27 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
JP2006352426A (ja) * | 2005-06-15 | 2006-12-28 | Canon Inc | 撮像装置 |
-
2008
- 2008-04-28 JP JP2008117625A patent/JP5100489B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009267969A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100489B2 (ja) | 撮像装置及び当該装置における信号処理方法 | |
JP4991129B2 (ja) | 映像音声再生装置および映像音声再生方法 | |
JP4131284B2 (ja) | ビデオ信号処理装置、ビデオ信号処理方法 | |
US9467636B2 (en) | Photoelectric conversion device and imaging system | |
JP2011109611A (ja) | ヘッド分離式カメラ装置 | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
KR102401996B1 (ko) | 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치 | |
JP6744804B2 (ja) | 撮像装置 | |
JP2018137694A (ja) | 半導体装置及びデータ同期方法 | |
US10509760B2 (en) | Buffer controller, memory device, and integrated circuit device | |
CN108766386B (zh) | 用于从源设备接收信号的设备 | |
JP4840010B2 (ja) | 送信装置、受信装置、伝送システム、および送信方法 | |
JP3299906B2 (ja) | デジタルデータ転送クロック変換回路 | |
JP6985846B2 (ja) | 信号処理装置及び信号処理方法 | |
JP5423071B2 (ja) | データ転送装置及び撮像装置 | |
JP2011040955A (ja) | 電子機器、その制御方法及びプログラム | |
JP2000152030A (ja) | 映像信号処理回路 | |
JP4584725B2 (ja) | 映像処理装置 | |
JP3157029B2 (ja) | データ受信装置 | |
JP2010183429A (ja) | クロック抽出回路 | |
JP2006135471A (ja) | 音声信号遅延装置 | |
KR100830457B1 (ko) | 영상처리 시스템의 영상 복호기 | |
JP4401858B2 (ja) | 撮像装置 | |
JP4987957B2 (ja) | ヘッド分離型撮像装置、その制御ユニット、および信号処理方法 | |
JP2001352317A (ja) | 位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120827 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5100489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |