JP4987957B2 - ヘッド分離型撮像装置、その制御ユニット、および信号処理方法 - Google Patents

Description

この発明は、３板式のヘッド（撮像部）からの撮像データの遅延の影響を抑止可能なヘッド分離型撮像装置および信号処理方法に関する。

ＣＭＯＳ（Complementary Metal-oxide Semiconductor）イメージセンサを用いた撮像装置が広く普及している。

今日、ヘッドすなわち撮像部を分離可能とした撮像装置、あるいはヘッドを遠方に設けた撮像装置等が広く実用化されている。

なお、ヘッド分離型撮像装置においては、ヘッドと画像処理部との間で映像信号および制御信号の受け渡しに用いるケーブルの本数を低減するために、ヘッドからのパラレル形式の撮像データをシリアル形式に変換してケーブルに入力し、画像処理部において、シリアル形式で受け取った撮像データをパラレル形式に戻す方法が広く採用されている。

特許文献１（先行技術文献）は、撮像系と画像制御系とが分離している撮像装置において、制御ユニットは、ＣＣＤデータに埋め込まれたスタートデータをデータ検知部で検知してＣＣＤデータの取り込みタイミングを設定することを開示する。

特開２００５−３１１５３５号公報

実施の形態によれば、ヘッド分離型撮像装置、同期コードを含む色成分毎の撮像データ
を出力する撮像モジュールと、前記撮像モジュールから出力される映像データから同期コ
ードを検出する同期検出モジュールと、前記撮像モジュールから出力される色成分毎の映
像データを、検出した前記同期コードに従い、一時的に保持するデータ保持モジュールと
、全ての色成分の映像データが保持されたタイミングから所定時間遅延させたタイミング
で、前記データ保持モジュールに保持された色成分毎の映像データを、同時に出力するこ
とで、色成分毎の映像データの位相をそろえる同期あわせモジュールとを具備する。

この発明の目的は、３板式のヘッド（撮像部）からの撮像データの遅延に起因するジッタやスキューの影響を抑止可能なヘッド分離型撮像装置および信号処理方法を提供することである。

この発明は、上記問題点に基づきなされたもので、同期コードを含む色成分毎の撮像データを出力する撮像モジュールと、前記撮像モジュールから出力される映像データから同期コードを検出する同期検出モジュールと、前記撮像モジュールから出力される色成分毎の映像データを一時的に保持するデータ保持モジュールと、前記同期コード検出モジュールが検出する同期コードに基づいて、前記データ保持モジュールが保持する色成分毎の映像データの位相をそろえる同期あわせモジュールと、を具備するヘッド分離型撮像装置を提供するものである。

この発明の一つの実施の形態によれば、現行のシステムを大きく変更することを必要とせずに、同期ずれのない映像データを得ることができる。

またこの発明の一つの実施の形態によれば、３板式のヘッド（撮像部）からの撮像データの遅延に起因するジッタやスキューの影響を抑止可能なヘッド分離型撮像装置が容易に実現できる。

さらにこの発明の一つの実施の形態によれば、３板式のヘッド（撮像部）からの撮像データの遅延に起因するジッタやスキューの影響を抑止可能な信号処理方法が確立される。

この発明の実施の形態が適用可能な３板式のヘッド分離型撮像装置の構成の一例を示す概略図。 図１に示したヘッド分離型撮像装置において、個々のＣＭＯＳセンサからの撮像データの同期をあわせるための構成の一例を示す概略図。 図２に示したＣＭＯＳセンサからの撮像データの同期をあわせるための動作原理の一例を示す概略図。 図１に示したヘッド分離型撮像装置において、個々のＣＭＯＳセンサからの撮像データの同期をあわせるための構成の一例を示す概略図。

以下、図面を参照して、本発明の実施の一形態について説明する。

図１は、この発明を適用したヘッド分離型撮像装置（カメラ装置）を示す。なお、以下に「モジュール」と呼称する要素は、ハードウエアで実現するものであってもよいし、ＣＰＵ（マイクロコンピュータ）等を用いてソフトウエアで実現するものであってもよい。

図１に示す３板式ヘッド分離型撮像装置は、撮像部（ヘッド）すなわち撮像モジュール１と制御部（ＣＣＵ）すなわち制御モジュール１１を含む。

撮像モジュール１は、ＣＭＯＳ（Complementary Metal-oxide Semiconductor）イメージセンサ３およびシリアライザ（Ｓｅｒ，パラレル−シリアル変換回路）５を少なくとも含む。イメージセンサ３およびシリアライザ５は、加法混色の３色であるＲ（Red，赤）、Ｇ（Green，緑）およびＢ（Blue，青）の各色について独立に用意される。なお、個々の色のセンサあるいはシリアライザに対する説明においては、必要に応じ、Ｒ，Ｇ，Ｂ（添え字）を付加して識別する。

制御モジュール１１は、主制御ブロック（ＭＰＵ）１３、デシリアライザ（Ｄｅｓ，シリアル−パラレル変換回路）１５、同期あわせモジュール１７および映像処理回路１９を少なくとも含む。デシリアライザ１５および同期あわせモジュール１７は、個々のイメージセンサに対応して、各色について独立に用意される。なお、個々の色のデシリアライザあるいは同期あわせモジュールに対する説明については、必要に応じ、Ｒ，Ｇ，Ｂ（添え字）を付加して識別する。

図１に示すヘッド分離型撮像装置においては、制御モジュール１１側の主制御ブロック（ＭＰＵ）１３からの撮像開始信号に従い、撮像モジュール１の各ＣＭＯＳセンサ３Ｒ，３Ｇおよび３Ｂにより撮像された撮像データは、シリアライザ５Ｒ，５Ｇおよび５Ｂによりシリアル変換され、シリアル伝送向けのケーブル７を経由して制御モジュール１１側のデシリアライザ１５Ｒ，１５Ｇおよび１５Ｂに入力される。なお、個々のＣＭＯＳセンサからの撮像データすなわち映像信号（Ｖｉｄｅｏ）には、水平方向制御データ（ＨＤ）および垂直方向制御データ（ＶＤ）が付属する。

制御モジュール１１は、個々のデシリアライザ１５Ｒ，１５Ｇおよび１５Ｂでパラレル信号に戻された映像信号（Ｖｉｄｅｏ）のそれぞれについて、同期あわせモジュール１７にて色成分（ｃｈ（チャンネル））の信号の位相差や、同期信号に対する遅延量を吸収（除去）し、後段の映像信号処理モジュール１９へ出力する。映像信号処理モジュール１９の出力は、図示しない映像再生装置、あるいは図示しない映像出力回路等へ供給される。

図２は、図１に示したヘッド分離型撮像装置において、個々のＣＭＯＳセンサからの撮像データの同期をあわせる同期あわせモジュールを詳細に説明する。なお、個々のデシリアライザ１５Ｒ，１５Ｇおよび１５Ｂでパラレル信号に戻された映像信号（Ｖｉｄｅｏ）に対する処理は、実質的に同じ回路モジュールにより実行されるため、ここでは、Ｒｃｈ（デシリアライザ１５Ｒ）の出力について説明する。

デシリアライザ１５Ｒでパラレル変換されたＣＭＯＳセンサ３Ｒが出力した映像データ（ＶｉｄｅｏＲ）は、同期コード検出モジュール１７１で検出した同期コードに従い、非同期ＦＩＦＯメモリ（先入れ先出しメモリ）モジュール１７２に、ストアされる。すなわち、映像データ（ＶｉｄｅｏＲ）に予め埋め込まれている同期コードを検出すると、ＷＥ（ライトイネーブル）信号が有効となり、ＦＩＦＯ１７２への書き込みが開始される。

なお、ＦＩＦＯ１７２に供給される映像データの先頭には、必ず同期コードが書かれている。また、書き込み用クロックには、デシリアライザ１５Ｒから送られてくるＷＣＬＫを用いる。

また、ＦＩＦＯ１７２には、ストアされているデータがあるか否か、すなわちＦＩＦＯ１７２内が空であるか否かを表すＥｍｐｔｙ信号があり、（ＦＩＦＯ１７２内の）データが空の場合にＯＮ（オン）となる。

このＥｍｐｔｙ信号を用い、各チャンネルのＥｍｐｔｙ信号が全て（いずれも）ＯＮではない（つまり、ＦＩＦＯ１７２に何らかのデータが入っている）ことを、ＮＯＲゲート１７３により検出して、ＲＥ（リードイネーブル）信号を有効とする。なお、ｎ（ｎは正の整数）段遅延回路１７４は、ＲＥ信号を、数クロック分遅く有効にすることで、書き込みと読み出しに多少の遅延を発生させ、書き込みより先に先読みする（各ＦＩＦＯ１７２に映像データがストアされないうちにＦＩＦＯ１７２からの読み出しが開始される）ことを防止している。

読み出しクロック（ＲＣＬＫ）は、ＣＣＵ１１側で生成したクロックであり、書き込み用クロック（ＷＣＬＫ）とは非同期である。

ＲＥおよびＲＣＬＫは、全チャンネルについて共通であるから、ＦＩＦＯ１７２からの読み出しは、各チャンネルとも同時に行われる。すなわち、ＦＩＦＯ１７２からデータが読み出されるタイミングは、チャンネル（色成分）にかかわらず、同時である。

従って、各チャンネルのＦＩＦＯ１７２に供給される映像データの先頭に必ず付与される同期信号を検出することにより、ＦＩＦＯ１７２を用いて各チャンネルのデータを一時的に保持して、所定のタイミングで同時に読み出すことでクロックの位相、同期ずれを吸収することができる。

すなわち、ＦＩＦＯ１７２への書き込みタイミングを示す図３（ａ）、同じくＦＩＦＯ１７２からの読み出しタイミングを示す図３（ｂ）から明らかなように、ｎ段遅延回路１７３の遅延クロック数を１クロックとして例示した場合、書き込み時に、Ｒ，Ｇ，Ｂの各チャンネルの位相がずれていたとしても、全てのチャンネルのＦＩＦＯ１７２が空でなくなった（いずれかのチャンネルのＦＩＦＯ１７２にデータがストアされた）時点で、ＲＥ（リードイネーブル）を有効として映像データを読み出すことで、Ｒ，Ｇ，Ｂの個々の映像データの読み出しを同時とすることができる。これにより、図３（ｂ）に示すように、全てのチャンネルの映像データの位相をそろえることができる。なお、図３（ｂ）に示した例は、全てのチャンネルの映像データがＦＩＦＯ１７２にストアされた時点から、１クロック後に映像データを読み出す例を示している。なお、各ＦＩＦＯ１７２のうち最初に書き込まれた時点から一定期間後、すなわち全てのＦＩＦＯ１７２に各色の映像データが書き込まれるに充分な期間を確保し、ＲＥ（リードイネーブル）を有効として映像データを読み出すことも可能である。

図４は、図２に示した同期あわせモジュールの別の実施の一例を示す。

デシリアライザ１５Ｒでパラレル変換されたＣＭＯＳセンサ３Ｒが出力した映像データ（ＶｉｄｅｏＲ）は、同期コード検出モジュール１７１で検出した同期コードに従い、通常用いられる（一般型）メモリモジュール２７３に、ストアされる。

なお、メモリモジュール２７３の前段に、書き込み用のアドレスカウンタモジュール２７２を設け、同期コード検出モジュール１７１が検出した同期コードを用いて書き込み用のアドレスカウンタモジュール２７２のカウンタをクリアすることで、メモリモジュール２７３に記憶される映像データが格納される領域の先頭番地（アドレス）には、必ず同期コードが書き込まれる。すなわち、メモリモジュール２７３の前段に遅延モジュール２７５を設けることにより、同期コード検出モジュール１７１による同期コード検出、検出した同期コードを用いた書き込み用のアドレスカウンタモジュール２７２のカウンタのクリア、及びメモリモジュール２７３に記憶する映像データを格納するためのアドレス生成までにかかる時間に、映像データのタイミングを合わせることができる。

一方、読み出しアドレスは、ＣＣＵ１１側（ＭＰＵ１３）にて生成した同期信号によりクリアされるアドレスカウンタモジュール２７４により決まる。

従って、メモリモジュール２７３が保持する各色の映像データは、アドレスカウンタモジュール２７４に指示されるカウンタ値により、一括して（全色分同時に）、後段の映像信号処理モジュール１９に供給される。これにより、全てのチャンネルの映像データの位相をそろえることができる。

なお、図４に示す同期あわせモジュールにおいては、メモリモジュール２７３が保持すべき各チャンネルの映像データが全てストアされたことを検出しないため、メモリモジュール２７３から各チャンネルの映像データを読み出すタイミングは、メモリモジュール２７３の全てのチャンネルに映像データがストアされるために必要な時間分、例えば数クロック分、遅延される。また、メモリモジュール２７３に供給される各チャンネルの映像データは、遅延モジュール２７５により、チャンネル毎に、所定クロック分、遅延される。この場合、同期コード（映像データ）が供給されるタイミングと各チャンネルのデータのずれ時間が、ある程度、既知であることが必要であるが、ＣＣＵ１１において、その時間を考慮した同期信号を生成することで、上述の通り、全てのチャンネルの映像データの位相をそろえることができる。

なお、デシリアライザをＰＬＤ（Programmable Logic Device，ＰＬＤ）にて構成する場合、ＰＬＤ内部に、ＦＩＦＯやメモリを追加することで、現行のシステムを大きく変更することを必要とせずに、本提案を実施することができる。従って、例えばコストが大幅に増大することもない。

以上説明したように、この発明の一つの実施の形態によれば、現行のシステムを大きく変更することを必要とせずに、同期ずれのない映像データを得ることができる。

また、３板式のヘッド（撮像部）からの撮像データの遅延に起因するジッタやスキューの影響を抑止可能なヘッド分離型撮像装置が容易に実現できる。

また、３板式のヘッド（撮像部）からの撮像データの遅延に起因するジッタやスキューの影響を抑止可能な信号処理方法が確立される。

なお、この発明は、上述した各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形もしくは変更が可能である。また、各実施の形態は、可能な限り適宜組み合わせて、もしくは一部を削除して実施されてもよく、その場合は、組み合わせもしくは削除に起因したさまざまな効果が得られる。

１…撮像モジュール（ヘッド／撮像装置）、３（Ｒ，Ｇ，Ｂ）…ＣＭＯＳイメージセンサ、５（Ｒ，Ｇ，Ｂ）…パラレル−シリアル変換回路（シリアライザ）、１１…制御（ＣＣＵ）モジュール、１３…主制御ブロック（ＭＰＵ）、１５（Ｒ，Ｇ，Ｂ）…シリアル−パラレル変換回路（デシリアライザ）、１７…同期あわせモジュール、１９…映像信号処理モジュール、１７１…同期コード検出モジュール、１７２…ＦＩＦＯメモリ、１７３…ＮＯＲゲート、１７４…ｎ段遅延モジュール、２７２…（書き込み側）アドレスカウンタ、２７３…メモリモジュール、２７４…（読み出し側）アドレスカウンタ、２７５…遅延モジュール。

Claims (12)

1. 同期コードを含む色成分毎の撮像データを出力する撮像モジュールと、
   前記撮像モジュールから出力される映像データから同期コードを検出する同期検出モジ
   ュールと、
   前記撮像モジュールから出力される色成分毎の映像データを、検出した前記同期コード
   に従い、一時的に保持するデータ保持モジュールと、
   前記データ保持モジュールに保持された色成分毎の映像データを、全ての色成分の映像
   データが保持されたタイミングから、所定時間遅延させたタイミングで同時に出力するこ
   とで、色成分毎の映像データの位相をそろえる同期あわせモジュールと、
   を具備するヘッド分離型撮像装置。
2. 前記データ保持モジュールは、非同期先入れ先出しメモリ（ＦＩＦＯ）である請求項１
   記載のヘッド分離型撮像装置。
3. 前記同期あわせモジュールは、前記データ保持モジュールに、少なくとも１色分の映像
   データが格納された時点から各色の映像データが書き込まれるのに必要な所定時間経過後
   に、前記データ保持モジュールが保持する全ての色の映像データを同時に出力する請求項
   １記載のヘッド分離型撮像装置。
4. 前記データ保持モジュールは、メモリモジュールであり、
   前記同期あわせモジュールは、
   前記メモリモジュールの前段に設けられ、メモリモジュールに格納される映像データの
   アドレスをカウントするカウンタであって、映像データを書き込む際にアドレスカウント
   値をクリアされる第１のアドレスカウンタと、
   前記メモリモジュールから映像データを読み出すためのアドレスカウント値を出力する
   第２のアドレスカウンタと
   を含む請求項２記載のヘッド分離型撮像装置。
5. 色成分毎に入力される映像データのそれぞれから同期コードを検出する検出モジュール
   と、
   色成分毎の映像データを、検出した前記同期コードに従い、一時的に保持するデータ保
   持モジュールと、
   前記データ保持モジュールに保持された色成分毎の映像データを、全ての色成分の映像
   データが保持されたタイミングから、所定時間遅延させたタイミングで同時に出力するこ
   とで、色成分毎の映像データの位相をそろえる同期あわせモジュールと、
   を具備するヘッド分離型撮像装置の制御ユニット。
6. 前記データ保持モジュールは、非同期先入れ先出しメモリ（ＦＩＦＯ）である含む請求
   項５記載のヘッド分離型撮像装置の制御ユニット。
7. 前記同期あわせモジュールは、前記データ保持モジュールに、少なくとも１色分の映像
   データが格納された時点から各色の映像データが書き込まれるのに必要な所定時間経過後
   に、前記データ保持モジュールが保持する全ての色の映像データを同時に出力する請求項
   ５記載のヘッド分離型撮像装置の制御ユニット。
8. 前記データ保持モジュールは、メモリモジュールであり、
   前記同期あわせモジュールは、
   前記メモリモジュールの前段に設けられ、メモリモジュールに格納される映像データの
   アドレスをカウントするカウンタであって、映像データを書き込む際にアドレスカウント
   値をクリアされる第１のアドレスカウンタと、
   前記メモリモジュールから映像データを読み出すためのアドレスカウント値を出力する
   第２のアドレスカウンタと
   を含む請求項５記載のヘッド分離型撮像装置の制御ユニット。
9. 同期コードを含む色成分毎の撮像データから同期コードを検出し、
   撮像モジュールから出力される色成分毎の映像データを、検出した前記同期コードに従
   い、データ保持モジュールに一時的に保持し、
   前記データ保持モジュールに保持された色成分毎の映像データを全ての色成分の映像デ
   ータが保持されたタイミングから、所定時間遅延させたタイミングで同時に出力すること
   で色成分毎の映像データの位相をそろえる信号処理方法。
10. 前記色成分毎の映像データの一時的に保持は、非同期先入れ先出しメモリ（ＦＩＦＯ）
    を用いる請求項９記載の信号処理方法。
11. 前記全ての色の映像データの同時出力は、少なくとも１色分の映像データが格納された
    時点から各色の映像データが書き込まれるのに必要な所定時間経過後に、全ての色の映像
    データを同時に出力する請求項９記載の信号処理方法。
12. 前記色成分毎の映像データの一時的に保持は、メモリモジュールを用いるものであり、
    前記メモリモジュールの前段でメモリモジュールに格納される映像データのアドレスカ
    ウント値をクリアする第１のアドレスカウンタと、
    メモリモジュールから映像データを読み出すためのアドレスカウント値をクリアする第
    ２のアドレスカウンタとを含み、メモリモジュールに映像データを書き込む際に第１のア
    ドレスカウンタのアドレスカウント値をクリアし、第２のアドレスカウンタに指示される
    アドレスカウント値で、メモリモジュールから映像データを出力する請求項９記載の信号
    処理方法。

Images