JP2011109611A - ヘッド分離式カメラ装置 - Google Patents
ヘッド分離式カメラ装置 Download PDFInfo
- Publication number
- JP2011109611A JP2011109611A JP2009265451A JP2009265451A JP2011109611A JP 2011109611 A JP2011109611 A JP 2011109611A JP 2009265451 A JP2009265451 A JP 2009265451A JP 2009265451 A JP2009265451 A JP 2009265451A JP 2011109611 A JP2011109611 A JP 2011109611A
- Authority
- JP
- Japan
- Prior art keywords
- head
- signal
- fifo memory
- camera device
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/66—Remote control of cameras or camera parts, e.g. by remote control devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
Abstract
【課題】ヘッドを分離した場合のクロックの確保(リセット)あるいは遠方に設けたヘッドからの信号の遅れに起因するジッタやスキューの影響を低減可能なヘッド分離式カメラ装置および映像信号処理方法を提供する。
【解決手段】この発明のヘッド分離式カメラ装置および映像信号処理方法は、イメージセンサが取得した映像信号をシリアル変換し、シリアル変換して入力される映像信号をパラレル変換し、パラレル変換された映像信号を後段の映像再生部の特性にあわせて規格化する前段で、規格化する回路への書き込みタイミングを、非同期FIFOメモリにより調整することを特徴とする。
【選択図】図1
【解決手段】この発明のヘッド分離式カメラ装置および映像信号処理方法は、イメージセンサが取得した映像信号をシリアル変換し、シリアル変換して入力される映像信号をパラレル変換し、パラレル変換された映像信号を後段の映像再生部の特性にあわせて規格化する前段で、規格化する回路への書き込みタイミングを、非同期FIFOメモリにより調整することを特徴とする。
【選択図】図1
Description
この発明は、ヘッド分離式カメラ装置に係り、特にヘッド(撮像部)を取り外した場合の信号処理および後段への信号出力等の映像信号処理方法に関する。
CMOS(Complementary Metal-oxide Semiconductor)イメージセンサを用いたカメラ装置が広く普及している。なお、今日、ヘッドすなわち撮像部を分離可能としたもの、あるいはヘッドを遠方に設けたもの等が広く実用化されている。
特許文献1には、非同期FIFOを用いるビデオカメラが示されている。
特許文献1は、ヘッド一体型ビデオカメラにおいて、非同期FIFOを備え、駆動処理部の位相調整回路からの駆動信号に基づいて画像信号をFIFOに書き込み、駆動処理部の基準信号発生回路からの基準信号に基づいて、FIFOから読み出しを行うことを開示する。
しかしながら、特許文献1では、ヘッド(撮像部)を分離可能とする構造およびヘッドを分離することに起因する信号処理上の特徴については、言及されていない。
この発明の目的は、ヘッドを分離した場合のクロックの確保(リセット)あるいは遠方に設けたヘッドからの信号の遅れに起因するジッタやスキューの影響を低減可能なヘッド分離式カメラ装置および映像信号処理方法を提供することである。
この発明は、上記問題点に基づきなされたもので、撮像部と撮像部を制御する制御部とがケーブルにより接続されたヘッド分離式カメラ装置において、制御部より撮像部へ送出した駆動信号により撮像部が含む画像センサを制御し、その画像センサから出力されるクロック信号や同期信号を含む映像信号を制御部で受け取り、非同期FIFOメモリを伴った信号処理回路を経て規格化された映像信号に変換して出力することを特徴とするヘッド分離式カメラ装置を提供するものである。
この発明の一つの実施の形態は、制御部と撮像部(カメラヘッド)との間、あるいは撮像部と制御部との間に実装される部品のバラツキやケーブルの長さによるスキューやジッタ特性に影響を受けることの無いヘッド分離型カメラシステムを得ることができる。
また、フレームメモリのような容量の大きなメモリを必要とせずに、DVIやHD−SDIといった規格化された高速デジタル信号を生成する上で、ジッタ性能が改善され安定したデジタル信号の生成が可能となる。
なお、撮像部を分離した場合のFIFOのリセット信号は、本実施の形態において、特に有益である。
以下、図面を参照して、本発明の実施の一形態について説明する。
図1は、この発明を適用したヘッド分離式カメラ装置を示す。なお、以下に「モジュール」と呼称する要素は、ハードウエアで実現するものであってもよいし、CPU(マイクロコンピュータ)等を用いてソフトウエアで実現するものであってもよい。
図1に示すヘッド分離式カメラ装置は、撮像部(ヘッド)すなわち撮像モジュール1と制御部(CCU)すなわち制御モジュール11を含む。
撮像モジュール1は、CMOS(Complementary Metal-oxide Semiconductor)イメージセンサ3、パラレル−シリアル変換回路5、パラレル−シリアル変換回路5と並列に用意されたLVDS(Low Voltage Differential Signaling)回路7を含む。
制御モジュール11は、主制御ブロック(MPU)13、シリアル−パラレル変換回路15、LVDS(Complementary Metal-oxide Semiconductor)回路17、信号処理部21、クロック切り替え器(SW1)23、タイミングジェネレータ(TG)すなわちセンサ駆動信号発生回路25、非同期FIFOメモリ27、トランスミッタ(TR)すなわち出力ドライバ回路29、クロック切り替え器(SW2)31、第1クロックモジュール(CLKb)33、および第2クロックモジュール(CLKa)35を、含む。なお、第1および第2クロックモジュール33、35は、第2クロックモジュール(CLKa)35の発振周波数が60Hzである場合、第1クロックモジュール(CLKb)33の発振周波数が60×1000/1001=59.94Hzである。
クロック切り替え器(SW1)23およびクロック切り替え器(SW2)31は、MPU13からのCTRL(コントロール)信号により、第2クロックモジュール(CLKa)35からのクロックを用いるか、第1クロックモジュール(CLKb)33からのクロックを用いるかが選択される。なお、同CTRL(コントロール)信号は、制御モジュール11側のLVDS17およびヘッド(撮像モジュール1)側のLVDS7およびヘッド側のパラレル−シリアル変換回路5にも供給される。また、CTRLは、例えばi2cバスや、3線シリアルバス等を用いることを前提としている。
図1に示すヘッド分離式カメラ装置においては、LVDS17、LVDS7を通じて供給されるCLK1(CLK)とCTRL(HS(水平同期)、VS(垂直同期))によりセンサ3による撮像開始が指示され、センサ3から映像信号(Video)、水平方向制御データ(HD)および垂直方向制御データ(VD)が出力される。
センサ3からの映像信号(Video)、HDおよびVDは、パラレル−シリアル変換回路5でシリアル変換され、制御モジュール11側のシリアル−パラレル変換回路15へ入力される。
シリアル−パラレル変換回路15は、クロック切り替え器(SW1)23により選択されたCLK3(クロック切り替え器(SW2)31によりCKLa35またはCLKb33の一方からのクロックが選択されたCLK1とシリアル−パラレル変換回路15から供給されるCLK2の一方が選択されたクロック)のもとで、信号処理部21へ、映像信号(Video)、HDおよびVDを出力する。
信号処理部21は、上述のCLK3のもとで、非同期FIFOメモリ回路(先入れ先出しメモリ)27へ、映像信号(Video)、HDおよびVDを書き込む。
一方、FIFOメモリ27からトランスミッタ(TR)すなわち出力ドライバ回路29へは、クロック切り替え器(SW2)31からのCLK1により、映像信号(Video)、HDおよびVDが出力される。すなわち、FIFOメモリ27からトランスミッタ(TR)すなわち出力ドライバ回路29へ読み出す映像信号(Video)、HDおよびVDは、信号処理部21へ供給されるCLK3とは異なる、撮像部駆動信号生成用CLK(クロック切り替え器(SW2)31によりCKLa35またはCLKb33の一方からのクロックが選択されたCLK1)により、読み出される。これにより、例えばヘッド(撮像部)1から供給される映像信号(Video)、HDおよびVDが、ヘッド1と制御モジュール11との間の距離に起因して、ジッタ成分やスキュー成分を伴っていた場合であっても、TR(出力ドライバ回路)29から出力される映像出力(Video out)は、ジッタ成分あるいはスキュー成分が除去された映像信号となる。
より詳細には、FIFOメモリ27を持たない一般的な構成においても、制御部11でセンサ駆動信号の生成が行われ、撮像部1を介して戻ってきたCLK信号に同期して映像信号を処理することは同様であり、撮像部1と制御部11との間にあるケーブル(配線)の長さが長くなるにつれて位相差が発生するが、撮像部1から戻ってきたCLK信号と映像信号は同期しているため、そのまま信号処理に使用することでケーブルの長さによって変化する位相差に対処できる利点がある。
反面、制御部11で生成したCLK信号は、制御部11から出力され、撮像部1を経て再び制御部11に戻ってくる際に、複数の部品を経由するためにジッタ成分が増加した状態となる。特に、ヘッド分離式カメラ装置においては、撮像部1から制御部11へ撮像した信号を伝送するにあたってケーブルの本数を削減するためにパラレル−シリアル変換回路5によりシリアル変換し、シリアル−パラレル変換回路15によりパラレル変換して伝送する場合が多く、このようなケースでは、撮像部1のパラレル−シリアル変換回路5、制御部11のシリアル−パラレル変換回路15において高速なデジタル信号の変換処理を行うPLL回路の介在に起因して、ジッタ成分が大きくなる。
ジッタ成分は、信号処理に(直接的な)影響はないが、近年広く利用されているDVI(Digital Visual Interface)規格やSDI(Serial Digital Interface)規格をはじめとする映像信号は、高速なシリアルデジタル差動信号から成っており、これらの信号に、ジッタ量が規格化されている。この規格値を満たすため、ジッタを軽減する必要性がある。
従って、上述の通り、信号処理部21の後に、FIFOメモリ回路27(先入れ先出しメモリ)を追加して、撮像部から戻ってきた信号処理に使用されたCLKでFIFOメモリ27に映像信号(Video)、H(HD)/V(VD)信号、必要に応じて映像データ期間を示すFLD(フィールド期間)信号やDATA ENABLE(データエナーブル)信号を書き込み、センサ駆動信号生成の際に使用される安定的なCLK信号から生成した書き込みCLKと同一周波数のCLK信号を使ってFIFOメモリ27から映像信号および付随する信号をリードし、そのデータをDVIやSDI信号へ変換するICに送信する。これによって、より安定的なCLK信号と映像信号を提供することができる。
図2は、図1に示すヘッド分離式カメラ装置における信号処理を変形した例を示し、信号処理部21の前段(シリアル−パラレル変換回路15と信号処理部21との間)に、非同期FIFOメモリ27を挿入する例を示す。なお、映像出力器TXは、一般に送信機としての意味を持つが、図1に示したTR(すなわち出力ドライバ回路)と実質的に同一である(後段に映像出力を送信するという意味で送信機(TX)と称されることがある)。
図2における特徴の1つは、発振器として簡略化して示したクロック切り替え器(SW2)31、第1クロックモジュール(CLKb)33および第2クロックモジュール(CLKa)35からのCLK1を、FIFOメモリ27に対するリセットクロックRCLKとして用いる点である。例えば、ヘッド(撮像モジュール)1とCCUすなわち制御モジュール11との間の距離が大きい(ヘッド1が離れた位置に設けられている)場合においては、信号処理部21に映像信号(Video)、HDおよびVDが入力される時点で、ジッタ成分やスキュー成分が無視できない程度に増大されている場合があるため、信号処理部21へ入力する前段で、FIFOメモリ27を用い、ジッタ成分を予め除去することで、後段に出力される映像信号から、ヘッド1とCCU11との間の距離の影響を低減できる。この場合も、FIFOメモリ27へ書き込むCLK信号は、シリアル−パラレル変換後のCLK信号であり、読み出すCLKは、そのCLK信号と同じ周波数のCLK信号で制御部側で生成された発信器(クロック切り替え器(SW2)31、第1クロックモジュール(CLKb)33および第2クロックモジュール(CLKa)35からのCLK1)により生成された信号である。
図3は、図2に示すヘッド分離式カメラ装置を、3板式の撮像系(ヘッドがR,G,Bのそれぞれの色成分に対して、独立したCMOSセンサを用いる系)とした例を示す。
すなわち、3板式の撮像系(ヘッドがR,G,Bのそれぞれの色成分に対して、独立したCMOSセンサを用いる系)において、ヘッド1とCCU11との間の距離以外に、各CMOSセンサからの信号の遅延等を考慮すべきであり、特に信号処理部21の前段(シリアル−パラレル変換回路15と信号処理部21との間)に、非同期FIFOメモリ27を位置して、信号処理部21へ入力される映像信号から、予めジッタ成分やスキュー成分を除去することが有益である。
すなわち、複数のセンサや複数のシリアル化されたLVDS信号を受信するシステムにおいて、各chの信号処理の入力側にFIFOメモリ27を追加することで、ケーブルが長い場合に発生するch間のスキューによりタイミングがずれるのに対して、一定のタイミングで信号処理を行うことができるためジッタやスキューが軽減される。
図4は、図1に示すヘッド分離式カメラ装置における信号処理をさらに変形した例を示し、信号処理部21の前段(シリアル−パラレル変換回路15と信号処理部21との間)に、第1のPLL(Phase Loop Lock)回路37と第2のPLL(Phase Loop Lock)回路39を設け、クロック切り替え器(SW2)31により、Xtal1(CKLaに相当)35またはXtal2(Xtal1のリバース)33の一方からのクロックが選択されたCLK(TG25、PLL(1)37,PLL(2)39に供給)と、信号処理部21の前段に設けたクロック切り替え器(SW1)23により、例えばヘッド(撮像部)1が切り離された場合の無信号(クロックなし)状態においても、後段に、映像出力(Video)、HDおよびVD(H/V)を、安定に出力するために有益である。
より詳細には、ヘッド分離型カメラシステムでは、ケーブルが外れることにより無信号状態が発生する。また、複数の解像度で撮像できるカメラシステムがある。このように、カメラの出力解像度やフレームレートを切換える際、あるいは撮像部1と制御部11を接続するケーブルの挿抜(抜き差し)が行われた場合にはセンサ(ヘッド1)の駆動タイミングが変化するため、一時的に制御部が受け取るCLK信号が不安定となり、FIFOメモリ27の誤動作や、FIFOメモリ27への書き込みCLKの周波数と読み込みCLKの周波数が乱れ、エンプティやオーバーフロー状態となる可能性がある。
このため、こうした操作が行われた後にFIFOメモリ27から正しい映像信号が読み出されなくなる場合があり、DVIやSDI出力のドライバICが誤動作する等、映像がでなくなる可能性がある。
ここで、上述のように、CLK信号のPLL回路(1),(2)にRESET信号を設け、PLL回路(1),(2)からLOCK状態を示す信号出力を設ける。以下、発振器(SW(2)31を経由したXtal(1)35またはXtal(2)33の出力)のLOCK状態を示す信号を利用してFIFOメモリ27のRESETを行う。
これによって、解像度やフレームレートの切換え時に発生する周波数乱れや、ケーブル挿抜による一時的な無信号状態の期間については、FIFOメモリ27をRESET状態として映像出力を停止させ、PLL回路(1),(2)が安定化状態となったらFIFOメモリ27のRESETを解除し、映像信号の出力を再開する。
図5に、図4に説明した状態変化に対するMPUからFIFOおよび信号処理回路の制御例を示す。図5に(図4の)要部を抜き出して説明するが、ケーブル状態(ヘッドの取り外しの有無)に応じて、CLKi(内部クロック)すなわちPLL(1)37からFIF027にリセット信号RSTを供給するよう、マイコン(図4に示したホストI/FまたはGPIOあるいは図1のMPU13)が供給するCLKの手順を設定(固定)することにより、カメラヘッド側であるPLL2に入力されるCLKeが検出できない(安定していない)場合であっても、安定な動作が得られる(図5(a)参照)。
また、図5(b)に示すように、CLKi(内部クロック)すなわちPLL(1)37とCLKeすなわちPLL(2)39のANDを取ることにより、マイコン(図4に示したホストI/FまたはGPIOあるいは図1のMPU13)からCLKを選択する工程が不要となる。なお、図5(b)の例では、(ヘッド1側からの)ケーブルの着脱(カメラヘッドの分離(取り外し)の有無)に従い、例えばヘッド無し:PLL2を使用/ヘッド有り:PLL2を非使用、と切り替えることになる。
すなわち、RESET(リセット)を実行する場合には、安定的な内部CLK(駆動信号生成用CLK)での動作に切り換えたのち、PLLをRESET(リセット)する。各設定を行い、内部回路の経路を確定させ、再びPLL回路のRESETを行う。これにより、PLL回路が安定化するとLOCK状態を示す信号が出力され、撮像部(ヘッド)1の有無や、設定に関係なくFIFOメモリ27は正常動作を開始し、映像信号(Video)、HD、VDの出力が再開される。
なお、図6に一例を示すが、MPU13からカメラヘッド1の有無に伴うリセット(HEAD DETECT<<撮像部(HEAD有→無)>>、<<撮像部(HEAD無→有)>>)、<<フレームレート(FRAME RATE)切り換え>>、<<解像度(RESOLUTION)切り換え>>、<<走査モード(IP MODE)切り換え>>を制御信号を経由して通知するようにし、これに応じて内部回路のCLK信号や映像信号の経路を切換えるとともに、外部からRESET(リセット)制御を行うことで、PLL回路(1)、(2)のRESET処理を行うことができる。
より詳細には、図6において、HEAD DETECT<<撮像部(HEAD有→無)>>の場合は、内部CLKへ切り換え([11])、PLLリセット([12])、PLL安定待ち([13])、PLL安定([14])の処理に続いて、FIFOメモリ27のRESETを解除し、映像信号(Video)、HD、VDの出力を再開すればよい。
また、HEAD DETECT<<撮像部(HEAD無→有)>>については、内部CLKへ切り換え([21])、PLLリセット([22])に続いて、RESOLUTION(解像度)設定([23])、FRAME RATE(フレームレート)設定([24])、IP MODE(走査モード)設定([25])、を実行し、PLLリセット([26])、PLL安定待ち([27])、PLL安定([28])の処理に続いて、FIFOメモリ27のRESETを解除し、映像信号(Video)、HD、VDの出力を再開すればよい。
なお、<<フレームレート(FRAME RATE)切り換え>>、<<解像度(RESOLUTION)切り換え>>、あるいは<<走査モード(IP MODE)切り換え>>については、HEAD DETECT<<撮像部(HEAD無→有)>>の一部を省略した手順と実質的に同等であるから詳細な説明を省略する。
以上説明したように、この発明の実施の一形態を適用することにより、部品やケーブルのバラツキによって発生するスキューやジッタを吸収することで安定したデジタル信号を出力できるため、DVIやHD−SDIといった高速デジタル信号を生成する際のジッタが改善され安定したデジタル信号の生成が可能となる。
また、ヘッドを分離した場合のクロックの確保(リセット)あるいは遠方に設けたヘッドからの信号の遅れに起因するジッタやスキューの影響を低減可能なヘッド分離式カメラ装置が実現できる。
また、フレームメモリのような容量の大きなメモリを必要とせずに、DVIやHD−SDIといった規格化された高速デジタル信号を生成する上で、ジッタ性能が改善され安定したデジタル信号の生成が可能となる。
なお、この発明は、上述した各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形もしくは変更が可能である。また、各実施の形態は、可能な限り適宜組み合わせて、もしくは一部を削除して実施されてもよく、その場合は、組み合わせもしくは削除に起因したさまざまな効果が得られる。
1…撮像モジュール(ヘッド/カメラ)、3…CMOS(Complementary Metal-oxide Semiconductor)イメージセンサ、5…パラレル−シリアル変換回路、7…LVDS(Low Voltage Differential Signaling)回路、11…制御(CCU)モジュール、13…主制御ブロック(MPU)、15…シリアル−パラレル変換回路、17…LVDS回路、21…信号処理部、23…クロック切り替え器(SW1)、25…タイミングジェネレータ(センサ駆動信号発生回路)、27…非同期FIFOメモリ、29…トランスミッタ(出力ドライバ回路)、31…クロック切り替え器(SW2)、33…第1クロックモジュール(CLKb/Xtal1)、35…第2クロックモジュール(CLKa/Xtal1)、37…PLL(Phase Loop Lock)回路(1)、39…PLL回路(2)。
Claims (7)
- 撮像部と撮像部を制御する制御部とがケーブルにより接続されたヘッド分離式カメラ装置において、
制御部より撮像部へ送出した駆動信号により撮像部が含む画像センサを制御し、その画像センサから出力されるクロック信号や同期信号を含む映像信号を制御部で受け取り、非同期FIFOメモリを伴った信号処理回路を経て規格化された映像信号に変換して出力することを特徴とするヘッド分離式カメラ装置。 - 前記非同期FIFOメモリは、前記信号処理回路の前段に位置することを特徴とする請求項1記載のヘッド分離式カメラ装置。
- 前記制御部は、前記非同期FIFOメモリの誤動作を低減するリセット信号を、前記非同期FIFOメモリの前段に設けたPLL回路に、所定のタイミングあるいは特定の動作状態が生じた際に供給することを特徴とする請求項1記載のヘッド分離式カメラ装置。
- イメージセンサと前記イメージセンサの出力をシリアル変換する第1の変換回路とを含む撮像部と、
前記第1の変換回路から供給される信号をパラレル変換する第2の変換回路と前記第2の変換回路が出力する映像信号を後段の映像再生部の特性にあわせて規格化する信号処理回路と前記第2の変換回路と前記信号処理回路との間に位置され、前記第2の変換回路から前記信号処理回路に供給する前記映像信号のタイミングを制御する非同期FIFOメモリとを含む制御部と、
を有するヘッド分離式カメラ装置。 - 前記イメージセンサは、2以上のセンサを含むことを特徴とする請求項4記載のヘッド分離式カメラ装置。
- 前記非同期FIFOメモリの前段に設けたPLL回路により、前記非同期FIFOメモリは、所定のタイミングあるいは特定の動作状態が生じた際にリセット状態が維持されることを特徴とする請求項4または5記載のヘッド分離式カメラ装置。
- イメージセンサが取得した映像信号をシリアル変換し、
シリアル変換して入力される映像信号をパラレル変換し、
パラレル変換された映像信号を後段の映像再生部の特性にあわせて規格化する前段で、規格化する回路への書き込みタイミングを、非同期FIFOメモリにより調整する
ことを特徴とする映像信号処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265451A JP2011109611A (ja) | 2009-11-20 | 2009-11-20 | ヘッド分離式カメラ装置 |
US12/909,717 US8314843B2 (en) | 2009-11-20 | 2010-10-21 | Method and apparatus for information reproduction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265451A JP2011109611A (ja) | 2009-11-20 | 2009-11-20 | ヘッド分離式カメラ装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011155139A Division JP2011217408A (ja) | 2011-07-13 | 2011-07-13 | ヘッド分離式カメラ装置及び映像信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011109611A true JP2011109611A (ja) | 2011-06-02 |
Family
ID=44061812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009265451A Abandoned JP2011109611A (ja) | 2009-11-20 | 2009-11-20 | ヘッド分離式カメラ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8314843B2 (ja) |
JP (1) | JP2011109611A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113472978A (zh) * | 2021-05-31 | 2021-10-01 | 荣耀终端有限公司 | 摄像模组及其组装方法、电子设备 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101819664B1 (ko) * | 2011-02-07 | 2018-03-02 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 이용한 액정표시장치 |
JP2013207325A (ja) * | 2012-03-27 | 2013-10-07 | Panasonic Corp | アクセサリーシューを備えた撮像装置 |
KR102014444B1 (ko) | 2013-02-28 | 2019-08-26 | 삼성전자주식회사 | 촬영 장치 및 촬영 장치를 제어하는 방법, 그리고 컴퓨터 판독가능 기록매체 |
JP6103999B2 (ja) * | 2013-03-15 | 2017-03-29 | キヤノン株式会社 | 画像データ送信装置、画像データ受信装置、画像データ送信方法、画像データ受信方法、及びプログラム |
CN103945195A (zh) * | 2014-04-30 | 2014-07-23 | 奇瑞汽车股份有限公司 | 一种车载夜视***摄像头转换电路及其信号处理方法 |
CN106598543A (zh) * | 2016-11-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 图像传感器数据处理*** |
CN113961503B (zh) * | 2021-10-27 | 2024-04-12 | 成都旋极历通信息技术有限公司 | 一种低压差分信号异步接收方法及装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585840A (en) * | 1992-06-11 | 1996-12-17 | Olympus Optical Co., Ltd. | Endoscope apparatus in which image pickup means and signal control means are connected to each other by signal transmitting means |
US5696553A (en) * | 1992-09-25 | 1997-12-09 | Bristol-Myers Squibb Co. | Remote imager video camera cable compensation circuitry |
US5903308A (en) * | 1996-08-26 | 1999-05-11 | Ultrak, Inc. | Phase compensation for video cameras |
JPH1127701A (ja) | 1997-06-30 | 1999-01-29 | Sony Corp | 撮像信号処理装置及び方法 |
US6160578A (en) * | 1998-06-18 | 2000-12-12 | Redlake Imaging Corporation | High speed, increased bandwidth camera |
US7355625B1 (en) * | 1999-03-17 | 2008-04-08 | Olympus Corporation | Endoscopic imaging system and endoscope system |
JP2002232790A (ja) * | 2001-02-05 | 2002-08-16 | Hitachi Kokusai Electric Inc | テレビジョンカメラ装置およびそれに用いるカメラ制御ユニットとカメラヘッド |
JP2003224753A (ja) * | 2002-01-29 | 2003-08-08 | Hitachi Kokusai Electric Inc | テレビジョンカメラ装置 |
JP4589631B2 (ja) * | 2004-01-13 | 2010-12-01 | ソニー株式会社 | 撮像装置,位相制御方法,および同期確立方法 |
JP2005311535A (ja) | 2004-04-19 | 2005-11-04 | Canon Inc | 撮像装置及びその位相補償方法、並びに制御プログラム |
EP1667429A1 (en) * | 2004-12-06 | 2006-06-07 | Thomson Licensing | Synchronising a base unit and a camera unit which are connected by two opposite-direction digital video signal connections |
JP2006191389A (ja) | 2005-01-06 | 2006-07-20 | Sony Corp | ビデオカメラ |
JP4851118B2 (ja) * | 2005-05-23 | 2012-01-11 | ソニー株式会社 | 撮像システム,撮像制御装置,垂直同期方法およびプログラム |
JP4357568B2 (ja) * | 2008-01-18 | 2009-11-04 | 株式会社東芝 | ヘッド分離型カメラ |
JP2009201540A (ja) | 2008-02-26 | 2009-09-10 | Fujinon Corp | 撮像システム及び内視鏡システム |
JP4357575B2 (ja) * | 2008-03-31 | 2009-11-04 | 株式会社東芝 | ヘッド分離型カメラ |
JP5100489B2 (ja) | 2008-04-28 | 2012-12-19 | キヤノン株式会社 | 撮像装置及び当該装置における信号処理方法 |
JP2011023967A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | ヘッド分離型カメラ装置 |
US20110013078A1 (en) * | 2009-07-15 | 2011-01-20 | Hiroshi Shinozaki | Head-separated camera device |
US8040374B2 (en) * | 2009-08-31 | 2011-10-18 | Kabushiki Kaisha Toshiba | Head separated camera apparatus |
-
2009
- 2009-11-20 JP JP2009265451A patent/JP2011109611A/ja not_active Abandoned
-
2010
- 2010-10-21 US US12/909,717 patent/US8314843B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113472978A (zh) * | 2021-05-31 | 2021-10-01 | 荣耀终端有限公司 | 摄像模组及其组装方法、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US8314843B2 (en) | 2012-11-20 |
US20110122262A1 (en) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011109611A (ja) | ヘッド分離式カメラ装置 | |
KR100765880B1 (ko) | 고프레임 레이트 고선명 이미징 시스템 및 방법 | |
KR102459917B1 (ko) | 이미지 신호 프로세서와 이를 포함하는 장치들 | |
US9491495B2 (en) | Method and apparatus for providing input to a camera serial interface transmitter | |
JP5784382B2 (ja) | 電子内視鏡装置 | |
JP5100489B2 (ja) | 撮像装置及び当該装置における信号処理方法 | |
JP5745961B2 (ja) | 電子内視鏡装置 | |
WO2013042264A1 (ja) | 映像処理装置および映像処理方法 | |
US20110205398A1 (en) | Imaging processing system and digital camera | |
JP2007151174A (ja) | データ伝送の方法及び装置 | |
US8587678B2 (en) | Head-separated camera device with switchable clocking | |
JP2011023967A (ja) | ヘッド分離型カメラ装置 | |
CN109429029B (zh) | 视频接口转换装置与其操作方法 | |
JP2005311535A (ja) | 撮像装置及びその位相補償方法、並びに制御プログラム | |
JP4956688B2 (ja) | ヘッド分離式カメラ装置及び映像信号処理方法 | |
JP2006191389A (ja) | ビデオカメラ | |
JP2011217408A (ja) | ヘッド分離式カメラ装置及び映像信号処理方法 | |
JP2009177331A (ja) | 画像信号転送システム、方法及び該転送システムを具備する撮像装置 | |
JP2004221955A (ja) | 高速撮像信号記録装置 | |
JP2017200058A (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
JP5423071B2 (ja) | データ転送装置及び撮像装置 | |
JP2008148239A (ja) | 映像機器及びジッタ/ワンダの測定方法 | |
JP4703779B2 (ja) | ヘッド分離型カメラ装置 | |
JP4987957B2 (ja) | ヘッド分離型撮像装置、その制御ユニット、および信号処理方法 | |
JP7449062B2 (ja) | 電子機器およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20110715 |