JP5024117B2 - 回路部材の実装方法 - Google Patents
回路部材の実装方法 Download PDFInfo
- Publication number
- JP5024117B2 JP5024117B2 JP2008050169A JP2008050169A JP5024117B2 JP 5024117 B2 JP5024117 B2 JP 5024117B2 JP 2008050169 A JP2008050169 A JP 2008050169A JP 2008050169 A JP2008050169 A JP 2008050169A JP 5024117 B2 JP5024117 B2 JP 5024117B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit member
- chip
- mounting method
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
図3に示す接着材フィルム15は、テープ状の基材6と、その一方面上に設けられた回路接続材料2とを備える。回路接続材料2は、熱硬化性樹脂を含む接着剤成分2aと、接着剤成分2a中に分散した導電粒子2bとを含有する接着剤組成物をフィルム状に成形したものである。回路接続材料2を使用する際には、基材6は剥離される。
次に、熱圧着工程において圧着ヘッド5とICチップ3との間に配置する絶縁性フィルム12について説明する。この絶縁性フィルム12は、有機化合物からなり、厚さが90μm以下であり且つ当該熱圧着工程の圧着温度における弾性率が0.5GPa以上である。厚さ及び弾性率に係るこれらの条件を満たす絶縁性フィルム12を使用することで、熱圧着工程におけるICチップの電極を支点としたICチップ3のたわみを十分に低減できる。
図7に示す熱圧着装置10と同様の構成の装置を使用し、下記のようにしてICチップをガラス基板上に実装し、図5に示す回路接続体を作製した。
上記のようにして作製した回路接続体のICチップのたわみ量を以下のようにして測定した。まず、図5に示すように、ICチップの上面の中心C1と、この中心C1からICチップの長手方向に7.5mm離れたICチップの端部との間の領域につき、中心C1の高さを基準とする高さ方向の変位量L1(μm)を測定した。次に、ガラス基板の裏面(ICチップが実装されていない面)の中心C2と、この中心C2からガラス基板の長手方向に7.5mm離れたICチップの端部に相当する箇所まで高さ方向の変位量L2(μm)を測定した。ICチップ上面の変位量L1とガラス基板の裏面の変位量L2との差(L1−L2)の最大値をICチップのたわみ量とした。図6は、実施例1で作製した回路接続体の変位量(L1,L2)及びICチップのたわみ量(L1−L2)を示すグラフである。
絶縁性フィルムと回路接続材料との接着の有無は、熱圧着工程後、回路接続体の上面に位置する絶縁性フィルムを手で持ち上げた際に、回路接続体が絶縁性フィルムとともに持ち上がるか否かによって評価した。回路接続体が持ち上がることなく絶縁性フィルムが回路接続体から剥離する場合を接着なしと評価し、他方、回路接続体から絶縁性フィルムとともに持ち上がった場合を接着ありと評価した。
絶縁性フィルムとして厚さ10μmのPPSフィルムを使用する代わりに、厚さ30μmのPPSフィルムを使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPPSフィルムを使用する代わりに、厚さ60μmのPPSフィルムを使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPPSフィルムを使用する代わりに、厚さ90μmのPPSフィルムを使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPPSフィルムを使用する代わりに、厚さ100μmのPPSフィルムを使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPPSフィルムを使用する代わりに、厚さ200μmのPPSフィルムを使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして、210℃(圧着温度)における弾性率が0.5GPaのPPSフィルムを使用する代わりに、当該弾性率が0.05GPaの四フッ化エチレン(PTFE)フィルムを使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPTFEフィルムを使用する代わりに、厚さ30μmのPTFEフィルムを使用したことの他は、比較例3と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPTFEフィルムを使用する代わりに、厚さ60μmのPTFEフィルムを使用したことの他は、比較例3と同様にして回路接続体の作製及びその評価を行った。
絶縁性フィルムとして厚さ10μmのPTFEフィルムを使用する代わりに、厚さ200μmのPTFEフィルムを使用したことの他は、比較例3と同様にして回路接続体の作製及びその評価を行った。
熱圧着工程において、210℃(圧着温度)における弾性率が0.5GPaのPPSフィルムを使用する代わりに、当該弾性率が70GPaのアルミニウム箔を使用したことの他は、実施例1と同様にして回路接続体の作製及びその評価を行った。
熱圧着工程において、厚さ10μmのアルミニウム箔を使用する代わりに、厚さ30μmのアルミニウム箔を使用したことの他は、比較例7と同様にして回路接続体の作製及びその評価を行った。
熱圧着工程において、厚さ10μmのアルミニウム箔を使用する代わりに、厚さ60μmのアルミニウム箔を使用したことの他は、比較例7と同様にして回路接続体の作製及びその評価を行った。
熱圧着工程において、厚さ10μmのアルミニウム箔を使用する代わりに、厚さ200μmのアルミニウム箔を使用したことの他は、比較例7と同様にして回路接続体の作製及びその評価を行った。
Claims (7)
- 回路部材を基板の方向に押圧する圧着ヘッドを用いて前記回路部材の実装を行う回路部材実装方法であって、
前記基板と前記回路部材との間に回路接続材料を介在させ、前記回路接続材料が所定温度となるように加熱しながら、前記圧着ヘッドによって前記回路部材を前記基板に押圧して両者を接着する熱圧着工程を備え、
前記熱圧着工程において、前記所定温度は60〜600℃の範囲であり、前記圧着ヘッドによる押圧を行うに際し、前記圧着ヘッドと前記回路部材と間に、厚さが90μm以下であり且つ前記所定温度における弾性率が0.5GPa以上である、有機化合物からなる絶縁性フィルムを介在させることを特徴とする回路部材実装方法。 - 前記回路部材がICチップであることを特徴とする、請求項1に記載の回路部材実装方法。
- 前記ICチップの厚さが200μm以下であることを特徴とする、請求項2に記載の回路部材実装方法。
- 前記回路接続材料は、熱硬化性樹脂を含む接着剤成分を含有することを特徴とする、請求項1〜3のいずれか一項に記載の回路部材実装方法。
- 前記回路接続材料は、前記接着剤成分中に分散した導電粒子を更に含有することを特徴とする、請求項4に記載の回路部材実装方法。
- 前記基板は、ガラス基板、有機基板及びガラス繊維強化有機基板からなる群より選ばれる一種であることを特徴とする、請求項1〜5のいずれか一項に記載の回路部材実装方法。
- 前記絶縁性フィルムは、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリイミド及び液晶ポリマーからなる群から選ばれる有機化合物からなることを特徴とする、請求項1〜6のいずれか一項に記載の回路部材実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008050169A JP5024117B2 (ja) | 2007-10-09 | 2008-02-29 | 回路部材の実装方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263349 | 2007-10-09 | ||
JP2007263349 | 2007-10-09 | ||
JP2008050169A JP5024117B2 (ja) | 2007-10-09 | 2008-02-29 | 回路部材の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009111326A JP2009111326A (ja) | 2009-05-21 |
JP5024117B2 true JP5024117B2 (ja) | 2012-09-12 |
Family
ID=40779465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008050169A Expired - Fee Related JP5024117B2 (ja) | 2007-10-09 | 2008-02-29 | 回路部材の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024117B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5064288B2 (ja) * | 2008-04-15 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP5849405B2 (ja) * | 2011-02-17 | 2016-01-27 | 日立化成株式会社 | 半導体装置の製造方法 |
KR20140140042A (ko) * | 2012-03-07 | 2014-12-08 | 도레이 카부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 |
JP6106366B2 (ja) * | 2012-03-15 | 2017-03-29 | デクセリアルズ株式会社 | 異方性導電材料を用いた接続方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024032A (ja) * | 1999-07-06 | 2001-01-26 | Toppan Printing Co Ltd | 非接触icカード用icチップ実装方法及びその実装装置 |
JP4684502B2 (ja) * | 2001-09-27 | 2011-05-18 | 日東電工株式会社 | 導電接続方法及びそれに用いる離型シート |
JP3698124B2 (ja) * | 2002-07-01 | 2005-09-21 | セイコーエプソン株式会社 | 実装装置、実装方法及び液晶表示素子の製造方法 |
JP3891297B2 (ja) * | 2003-10-02 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置製造用治具 |
JP2006229124A (ja) * | 2005-02-21 | 2006-08-31 | Canon Inc | Icチップの接続方法および接続構造 |
JP4619209B2 (ja) * | 2005-06-28 | 2011-01-26 | パナソニック株式会社 | 半導体素子実装方法および半導体素子実装装置 |
-
2008
- 2008-02-29 JP JP2008050169A patent/JP5024117B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009111326A (ja) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5509542B2 (ja) | 配線部材の接続構造体及び配線部材の接続方法 | |
KR101640965B1 (ko) | 이방성 도전 필름, 접합체 및 접속 방법 | |
JP5690648B2 (ja) | 異方性導電フィルム、接続方法及び接続構造体 | |
KR101183382B1 (ko) | 접착재 릴 | |
KR20110015599A (ko) | 접착재 릴 | |
JP5024117B2 (ja) | 回路部材の実装方法 | |
JPH08148213A (ja) | 接続部材、該接続部材を用いた電極の接続構造及び接続方法 | |
JP3622792B2 (ja) | 接続部材及び該接続部材を用いた電極の接続構造・接続方法 | |
KR101973823B1 (ko) | 이방성 도전 접속 재료, 필름 적층체, 접속 방법 및 접속 구조체 | |
KR102573777B1 (ko) | 접착제 조성물 및 접속체의 제조 방법 | |
JP5082296B2 (ja) | 配線付き接着剤及び回路接続構造 | |
JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP4155470B2 (ja) | 接続部材を用いた電極の接続法 | |
JP4181239B2 (ja) | 接続部材 | |
JP4670859B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP2008112732A (ja) | 電極の接続方法 | |
JP6286473B2 (ja) | 接合体 | |
JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP5924896B2 (ja) | 接合体の製造方法 | |
JP6431572B2 (ja) | 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法 | |
JP4670858B2 (ja) | リペア性の付与方法及び接続部材 | |
JP4670857B2 (ja) | リペア性の付与方法及び接続部材 | |
JP4760993B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP4760992B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP5066146B2 (ja) | プリント配線板の接続構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5024117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |