JP4987862B2 - フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法 - Google Patents

フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法 Download PDF

Info

Publication number
JP4987862B2
JP4987862B2 JP2008516165A JP2008516165A JP4987862B2 JP 4987862 B2 JP4987862 B2 JP 4987862B2 JP 2008516165 A JP2008516165 A JP 2008516165A JP 2008516165 A JP2008516165 A JP 2008516165A JP 4987862 B2 JP4987862 B2 JP 4987862B2
Authority
JP
Japan
Prior art keywords
circuit board
segment
inspected
iii
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008516165A
Other languages
English (en)
Other versions
JP2008546991A (ja
Inventor
エフゲニー ヤニェンコ
ギルバート フォルペルト
ウーヴェ ロートハウク
Original Assignee
アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー filed Critical アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー
Publication of JP2008546991A publication Critical patent/JP2008546991A/ja
Application granted granted Critical
Publication of JP4987862B2 publication Critical patent/JP4987862B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Auxiliary Devices For Music (AREA)

Description

本発明は、フィンガーテスターを用いて、導体通路を備えた大型のコンポーネント化されていない回路基板を検査する方法に関する。
基本的に、コンポーネント化されていない回路基板を検査するための検査装置は、2つのグループ、すなわち、フィンガーテスターおよび並列テスターに分けられる。
並列テスターは、一般的にはアダプタにより代表される接触配置によって、検査対象の回路基板の接触点の全部または少なくとも大部分に対して同時に接触する検査装置である。かかる並列テスターは、多数の回路基板検査点を素早く確実に走査するのに使用されるため、コンポーネント化されていない回路基板の検査に好適である。
国際公開番号WO01/40809に基づいて公知であるのは、回路基板の領域が連続して検査される方法であって、この方法は、個々の領域が重複していなければならず、ある領域から他の領域に延びている導体通路が重複区域内の接触点を有していなければならないというようにして行われる。この方法では、セクション(区分)ごとに導体通路の開放状態(オープン)を検査することが可能である。
フィンガーテスターは例えば欧州特許公開0468153に記載されている。フィンガーテスターの利点は、非常に柔軟な方法で非常に多様な回路基板を検査することが可能であり、いかなる物理的な再組立を行う必要がないという事実に依拠している。さらに、フィンガーテスターは、いかなる所望の型の回路基板を検査するのにも使用され得る。
米国特許3975680および欧州特許公開0772054に基づいて公知であるのは、導体通路の開放状態の検査であって、当該導体通路の電気容量を検出し、これを基準値と比較することによって行われる。これは、第1回路基板の補助により個々の導体通路に対する複雑な電気伝導度の値を決定するためにフィールド測定行われる第1ステージと、フィールド測定により決定された電気伝導度の値との比較のために別の回路基板の電気伝導度の値のみが測定される第2ステージとを含む、2ステージの検査プロセスを導く。フィールド測定では電界が適用されて、導体通路内に誘導されたポテンシャルまたは電圧が測定される。導体通路は電界を発生させるためのアンテナとして使用される。かかる電界は空間的にその有効範囲が限定されるため、フィールド測定はセグメントごとに行われる。このプロセスでは、回路基板の特定領域における1またはそれ以上の導体通路がアンテナとして使用されて電界を発生させ、かかるアンテナ周辺にある導体通路が測定される。
長期間にわたって、すべての回路基板における導体通路の検査点において容量が測定される検査装置が市場に存在している。かかる容量値がすべて等しく所定の基準値と合致する場合には、導体通路には開放状態がないということになる。
米国特許明細書4565966に基づいて公知であるのは、回路基板を検査する方法および装置であって、この両者においては、個々の導体通路の電気抵抗と電気容量とが測定され、対応する所要の値と比較される。所定量を越える特異なものがあれば欠陥と判断される。
大型のコンポーネント化されていない回路基板に対しては、適切な大型の検査領域を備えた特別のフィンガーテスターが存在する。マイクロクラフト株式会社はEM12181という商品名で、800mm×1200mmの感度範囲を備えたフィンガーテスターを提供している。マニアテクノロジー社はSpeedy 580 XXLという商品名で、最大980mm×650mmの大きさまでの回路基板を検査可能なフィンガーテスターを提供している。限定された数量のために、これらの特大のフィンガーテスターは、開発、製造、操作を行うのに大変高価である。かかる検査装置は500mm以上の縁の長さを備えた特大の回路基板の検査のために必要であり、それはまた、かかる回路基板が信頼の高い検査を必要とするためでもある。
従って、大型のコンポーネント化されていない回路基板の検査の対する費用効果の高い解決方法への顕著な必要性が存在する。
本発明は、導体通路を備えた大型のコンポーネント化されていない回路基板の検査のための方法であって、費用効果の高い検査装置を使用して行われ、導体通路が確実に検査される方法を考案する課題に基づいている。
この課題は、請求項1の特徴を備えた方法によって解決される。有利な進化については従属項で開示される。
導体通路を備えた大型のコンポーネント化されていない回路基板の検査のための本実施形態に係る方法では、フィンガーテスターが使用され、
・回路基板が数個のセグメントにおいて検査され、個々のセグメントが前記フィンガーテスターの検査領域内で連続的に検査されて、それによって最終的に回路基板全体が検査され、
・回路基板の各セグメントを検査するときに、当該セグメントを越えて延びる導体通路の開放状態の検査が、セグメント内に位置する前記導体通路の端部点の容量測定によって、それぞれ容量測定値が検出されて行われ、
・あるセグメントの検査が終了した後に回路基板が移動させられ、それによって、当該回路基板の次のセグメントを前記検査領域内に配置させ、
・単一の導体通路のすべての測定値が単一のグループを形成し、各グループ内の測定値が互いに比較され、少なくとも1つの測定値が対応するグループ内の他の測定値と所定値だけ異なる場合に開放状態であると判断される。
本発明に係る方法を使用すると、大量に製造され、600mm×600mmの代表的な検査領域を備えた従来のフィンガーテスターを使用することが可能である。本発明に係る方法は、既に利用可能なフィンガーテスターを用いて使用してもよい。本発明に係る方法を使用すると、フィンガーテスターの検査領域よりも大きい回路基板を検査することが可能であり、当該フィンガーテスターは例えば1200mm×600mm、800mm×1200mm、800mm×1500mm、または600mm×800mmの回路基板を測定する。
本発明に係る方法を使用すると、数セグメントにわたって延びる長い導体通路は容量測定によって開放状態の検査が行われる。容量測定は単一の導体通路の端部点のみに接触することを含むので、検査プロセスの間、回路基板の数セグメントを互いに独立に検査し、さらに、単一の導体通路に属する複数の測定値を同時に解析することが可能である。本発明がまた基礎となっている知識は、導体通路において開放状態および/または高抵抗のセクションが存在する場合に、長い導体通路の容量が著しく変化し、それによって、開放状態が容量測定によって確実に検出されるということである。本発明の目的のための開放状態はまた、少なくとも1メガオーム(1MΩ)の抵抗値を備えた導体通路のセクションが含まれる。
小さな導体通路の場合には、容量測定は開放状態を検出するのに必ずしも信頼がおけるものではない。しかしながら、小さな導体通路は概してセグメント内に完全に位置し、そのため、オームの法則に従った従来の方法で開放状態が検査され得る。好ましくは、すべての小さな導体通路、および/または、小さな導体通路における走査可能なセクションが完全に単一のセグメント内に位置するようにして配置されるように、複数のセグメントが重複しているべきである。
導体通路を備えた大型のコンポーネント化されていない回路基板の検査のための本発明に係る方法は、フィンガーテスターにおいて実行される。フィンガーテスターはいくつかの検査電極1を備え、この電極が回路基板3の導体通路2の回路基板検査点により接触される(図1、図2)。各検査電極1は接触用フィンガー4で統合されている。この場合、フィンガーテスターは、検査対象の回路基板3の各側面上に配置される6個の接触用フィンガーからなる、合計12個の接触用フィンガー4を備えたマルチフィンガーシステムを含む。ある接触用フィンガーが他の接触用フィンガーと独立して移動するフィンガーテスターは、欧州特許公開0468153に記載されている。接触用フィンガー4は、回路基板3の表面と平行に移動可能であって、それによって検査電極1が導体通路2の特定の回路基板検査点によって接触される。接触用フィンガー4の各々は、位置制御ユニット5によって制御されるスライド6に装着されているが、このスライド6は回路基板3に対して平行な面を横移動可能である。スライド6の各々は垂直に調整された操作シリンダ7を備え、これによって接触用フィンガー4が垂直軸の回りを回転させられ得る。接触用フィンガー4と統合されるのがチルト装置(上下に動かすための装置)であって、これにより、接触用フィンガーの先端に装着される検査電極1を回路基板3に向けて沈めることが可能となる。
接触用フィンガー4の動きを制御するため、位置制御ユニット5は中央制御ユニット8から信号を受信する。測定用信号を生成するために設けられるのがファンクションジェネレータ9であって、検査対象の回路基板3の導体通路へ給電するために、特定の振幅Uと特定の周波数fの測定用電圧を接触用フィンガー4の検査電極1に対して送出する。本実施形態の場合、周波数fは0〜2000Hzの範囲にある。
フィンガーテスターは、第1、第2および第3評価ユニット10、11および12を有する。第1評価ユニット10は、オームの法則に従った測定の手段によって開放状態(オープン)の検査を実行する。このとき、導体通路の2個の回路基板検査点が2個の検査電極1によって同時に接触され、ファンクションジェネレータ9によって生成される直流電流がその2個の検査電極1間に印加される。第1評価ユニット10は、2個の検査電極1間の電圧降下を検出し、その電圧降下に基づいて導体通路または導体通路のセクション(区分)における電気抵抗を決定する。抵抗が例えば100オーム等の所定の制限値を越える場合には、その導体通路に開放状態があると判断される。
第2評価ユニット11は2つの導体通路間の短絡状態(ショート)の検査を行うために使用され、ここでも2個の異なる導体通路の2個の回路基板検査点間でオームの法則に従った測定が行われる。決定された抵抗が例えば100Mオーム等の所定の制限値を下回る場合には、その2個の導体通路間に短絡状態があると判断される。
オームの法則に従った測定の代わりに短絡状態の検査は、米国特許3975680および欧州特許公開0772054に記載されるような、いわゆるフィールド測定の手段によって行うようにしてもよい。この場合、導体通路に対して測定される複雑な電気伝導度の値が2つの導体通路間に短絡状態があるか否かを決定するために使用される。
第3評価ユニット12は、容量測定の手段によって開放状態の検査を行うために使用される。ここでは、導体通路が複数の回路基板検査点の内の1つにおいて単一の検査電極1によって電気的に接触される。所定の周波数の測定用信号が供給される。別の検査電極1は、回路基板3に平行に配置された平坦な検査電極、または回路基板3の別の導体通路のいずれかによって接触される。検査電極と別の回路基板3の双方は、一種のアンテナまたは検査対象の導体通路に対するカウンター電極として機能し、検査対象の導体通路に供給される測定用信号によって検出対象の測定用信号が誘導され、第3評価ユニット12によって検出される。各々の容量Cは、この検出された測定用信号の補助の下で決定される。本発明の状況下では、複雑な電気伝導度の値の部分が0に向かうことがない限り、容量が複雑な電気伝導度の値をも意味し、容量測定が複雑な電気伝導度の値を測定することとしても理解される。
大型のコンポーネント化されていない回路基板3の検査のための本発明に係る方法では、回路基板は複数の「仮想の」セグメントに分けられる。図2は回路基板3を図示しており、数個の導体通路2が模式的な形式で示されている。この回路基板の長さLは900mmであり、幅Bが440mmであって、3個のセグメントI,II,IIIに分けられている。第1セグメントIは左側の境界端から右へ320mm延びており、第3セグメントIIIは右側の境界端から左へ320mm延びている。第2または中間セグメントIIは中央領域に位置し、2個の外側のセグメントIおよびIIIとは、各々の場合において40mmの重複区域をもって重複している。
大型の回路基板の代表的な大きさは、例えば1200mm×600mm、800mm×1200mm、800mm×1500mm、または600mm×800mmである。600mm×500mmより小さい領域の回路基板は大型の回路基板とは見なされない。
図3のフローチャートの補助の下、本発明に係る方法を以下で詳細に説明する。
当該方法はステップS1から開始する。
個々のセグメントはステップS2において決定される。この目的のために、回路基板3の導体通路を記述するデータ(Gerber-Daten)が使用され、このデータに基づいて、隣接するセグメント間の境界領域がどこに位置するか決定される。それに関連する判定基準については以下で詳細に説明する。
ステップS3では、単一のセグメントI,II,IIIを有する検査対象の回路基板3がフィンガーテスターの検査領域に配置される。この検査領域は、接触用フィンガー4によって横移動可能なすべての領域であって、検査電極1が回路基板3と接触可能な領域である。検査領域は通常、600mm×600mmの寸法である。
ステップS4では、このセグメント内に完全に位置するすべての導体通路、または、当該セグメント内に完全に位置するセクションを備えたすべての導体通路に対して、オームの法則に従った測定の手段によって開放状態の検査が行われる(S4)。図2のセグメントIでは、導体通路2/1,2/2および2/5が当該セグメント内に完全に位置している。導体通路2/4の1セクションもまた、セグメントI内に完全に位置している。当該セクションは、導体通路2/4の左端点または左端の回路基板検査点から、重複区域13内における導体通路2/4の回路基板検査点まで延びている。
次に、セグメント内に位置する導体通路は、従来の方法、すなわちオームの法則に従った測定の手段によって短絡状態の検査が行われる(S5)。
ステップS6では、例えば導体通路2/4のように、検査対象のセグメントを越えて延び、セクションごとに走査できない導体通路に対し、容量測定によって開放状態の検査が行われる。当該検査は、すべての回路基板検査点、すなわち各導体通路に接続された接触点における導体通路の容量値の測定を含む。図2に示す回路基板3では、導体通路2/3はすべてのセグメントにわたって延びている。この導体通路2/3に接続された複数の回路基板検査点の容量値が決定される。
1個のセグメントにおいてすべての測定が行われると、ステップS7において、さらなるセグメントが検査対象であるか否かを判断するためのチェックがなされる。そのような場合(さらなるセグメントが検査対象である場合)には、プロセスの順序はステップS3へ移り、そのさらなるセグメントがフィンガーテスターの検査領域内となるように回路基板が配置される。そして、ステップS4、S5およびS6で特定される操作が実行される。
ステップS7で、すべてのセグメントにおいて測定がなされたと判断されると、プロセスの順序はステップS8へジャンプし、測定結果が評価される。ここでは特に、容量測定値が評価される。各場合における導体通路の容量測定値は、グループを構成する。グループ内の複数の測定値は互いに比較され、少なくとも1つの測定値がそのグループの他の測定値と所定値だけ異なる場合、例えば電気容量が0.5%以上異なる場合には、開放状態があると判断される。欠陥の無い回路基板(「黄金の基板」)によって、または欧州特許公開0772054に記載されたような方法を使用して、事前に決定されるプリセット基準値とさらなる比較を行うことも可能である。
上記の例では、導体通路2/3および2/6は容量測定によって開放状態の検査が行われる。他の導体通路2/1、2/2、2/4、2/5および2/7はオームの法則に従った測定によって検査が行われる。導体通路2/4はセクションごとに、セグメントIおよびII内の検査の過程の中で検査が行われる。
実施形態にて設定されたセグメントに対して、容量測定によって開放状態の検査が行われる導体通路の最小長さは代表的には30mm〜60mmであり、重複区域13の幅bに対応する。容量の点で分割される回路基板の最小長さは、対象となる回路基板の電気容量に依存し、それはさらに導体通路の設計および使用材料に依存する。
代表的な導体通路の電気容量は数pFの範囲内にある。従って、通常使用される2kHz〜64kHzの測定用周波数では、少なくとも100KΩの抵抗値が容量測定によって検出可能である。電気容量と最小の検出可能抵抗値との関係は、以下の式で記述される。

上記式において、Rは抵抗値、Cは容量、ωは角周波数、k=0.07である。
図4は、簡略化された図解形式における、大型の回路基板の自動検査のための装置であって、各々がスライド6上に装着された複数の検査電極1を備えたフィンガーテスターを有している。検査電極1は、個々の回路基板検査点と接触するために、回路基板3に向かい、かつ離れるようにして移動させられ得る。スライド6はクロスバー14上に装着されており、それによって水平方向に滑る(スライドする)ことが可能である。クロスバー14、スライド6および検査電極1を備えた検査ユニットは、検査対象の回路基板3の上部側および底部側の各々に対して設けられる。
その2個の検査ユニット間には、検査対象の回路基板3を移動させるためのコンベヤーがある。このコンベヤーは互いに平行に配置された2個の幅狭のコンベヤーベルト15を備える。検査対象の回路基板3は、コンベヤーベルト15上に配置される。
上記2個の検査ユニット間の検査領域内に設けられるのは固定具16であり、それによって検査対象の回路基板3がその検査領域内に、かつ2個の検査ユニット間で固定される。この固定具16は、固定(クランピング)が制御ユニットによって自動的に実行されるように、自動的に開閉が行われるクランプである。回路基板3が固定具16によって検査領域内で固定されると、コンベヤーベルト15が僅かに沈められ、検査領域の外側へ(図4の平面に対して垂直方向に)移動させられ、それによってコンベヤーベルト15が検査領域から離れるようになる。そして、回路基板3のセグメントの回路基板検査点が検査される。セグメントの最終検査の後、コンベヤーベルト15は再度回路基板3の下方に移動させられ、固定具16が開放され、回路基板3が移動方向(矢17)に移動させられ、それによって、検査領域内に次のセグメントを備えた回路基板を配置させる。従って、回路基板3の数セグメントを順に自動的に検査することが可能である。
以下のように本発明を簡潔に要約する。
本発明は、フィンガーテスターを用いて、導体通路を備えた大型のコンポーネント化されていない回路基板を検査する方法に関連するものである。
本発明に係る方法によれば、回路基板は数セグメントに分けられて検査されるが、単一のセグメントを越えて延びる導体通路が当該セグメントにおける端部点の容量測定によって検査され、1つの導体通路に対する複数の容量測定値の内、1つの測定値が他の測定値と大きく異なる場合に、導体通路が開放状態であると決定される。
従って本発明に係る方法は、フィンガーテスターの検査領域よりも大型の回路基板を検査するのに使用され得るものであって、フィンガーテスターの検査領域に個々のセグメントが連続して配置される。個々のセグメントの最大の大きさは各フィンガーテスターの検査領域に対応する。これは、大型の回路基板に対して、標準的な大きさの検査領域を備えたフィンガーテスターよりも非常に高価な、特別なフィンガーテスターを設ける必要がないということを意味する。
本発明に係る方法では、検査対象ではあるが検査されていない回路基板のセグメントがフィンガーテスターの検査領域をはみ出すことがあり得る。
フィンガーテスターの配置の概略図である。 検査対象の回路基板の個々の検査セグメントへの分割を示す図である。 概略フローチャートにおける本発明に係る方法を示す図である。 自動コンベヤーを用いた検査装置の配置の概略図である。
符号の説明
1…検査電極
2…導体通路
3…回路基板
4…接触用フィンガー
5…位置制御ユニット
6…スライド
7…操作シリンダ
8…中央制御ユニット
9…ファンクションジェネレータ
10…第1評価ユニット
11…第2評価ユニット
12…第3評価ユニット
13…重複区域
14…クロスバー
15…コンベヤーベルト
16…固定具
17…矢

Claims (10)

  1. フィンガーテスターを用いて、導体通路を備えた大型の回路基板を検査する方法であって、
    回路基板(3)が数個のセグメント(I,II,III)において検査され、個々のセグメント(I,II,III)が前記フィンガーテスターの検査領域内で連続的に検査されて、それによって最終的に回路基板(3)全体が検査され、
    回路基板(3)の各セグメント(I,II,III)を検査するときに、当該セグメントを越えて延びる導体通路(2)の開放状態の検査が、セグメント内に位置する前記導体通路(2)の端部点の容量測定によって、それぞれ容量測定値が検出されて行われ、
    あるセグメント(I,II,III)の検査が終了した後に回路基板(3)が移動させられ、それによって、当該回路基板(3)の次のセグメント(I,II,III)を前記検査領域内に配置させ、
    単一の導体通路(2)のすべての測定値が単一のグループを形成し、各グループ内の測定値が互いに比較され、少なくとも1つの測定値が対応するグループ内の他の測定値と所定値だけ異なる場合に開放状態であると判断される、方法。
  2. 最大長40〜60mmのすべての導体通路(2)が完全に単一のセグメント(I,II,III)内に位置するように、セグメント(I,II,III)が重複配置されることを特徴とする、請求項1に記載された方法。
  3. 前記セグメントは幅20〜100mmの細長形状の領域内において重複していることを特徴とする、請求項2に記載された方法。
  4. 導体通路(2)は、最大長40〜60mmにわたってオーミック測定により開放状態の検査が行われることを特徴とする、請求項1または2に記載された方法。
  5. 完全に単一のセグメント(I,II,III)内に位置するすべての導体通路(2)は、オーミック測定により開放状態の検査が行われることを特徴とする、請求項1〜3のいずれかに記載された方法。
  6. 単一のセグメントが略200mm×200mmから600mm×500mmまでの大きさであることを特徴とする、請求項1〜5のいずれかに記載された方法。
  7. 600mm×500mmより大きく800mm×1500mmまでの大きさの回路基板(3)が検査されることを特徴とする、請求項1〜6のいずれかに記載された方法。
  8. 前記導体通路が開放状態であると判断されるために1つの測定値がグループ内の他の測定値と異ならなければならないところの前記所定値は、前記他の測定値の電気容量の0.5%であることを特徴とする、請求項1〜7のいずれかに記載された方法。
  9. 導体通路を備えた大型の回路基板を検査するための装置であって、フィンガーテスターと制御ユニットを備え、
    回路基板(3)が数個のセグメント(I,II,III)において検査され、個々のセグメント(I,II,III)が前記フィンガーテスターの検査領域内で連続的に検査されて、それによって最終的に回路基板(3)全体が検査され、
    回路基板(3)の各セグメント(I,II,III)を検査するときに、当該セグメントを越えて延びる導体通路(2)の開放状態の検査が、セグメント内に位置する前記導体通路(2)の端部点の容量測定によって、それぞれ容量測定値が検出されて行われ、
    あるセグメント(I,II,III)の検査が終了した後に回路基板(3)が移動させられ、それによって、当該回路基板(3)の次のセグメント(I,II,III)を前記検査領域内に配置させ、
    単一の導体通路(2)のすべての測定値が単一のグループを形成し、各グループ内の測定値が互いに比較され、少なくとも1つの測定値が対応するグループ内の他の測定値と所定値だけ異なる場合に開放状態であると判断されるように設計された装置。
  10. 検査対象の回路基板の自動的な移動のためのコンベヤーと、前記回路基板を前記フィンガーテスターの検査領域内に固定するための固定具(16)とを備えたことを特徴とする、請求項9に記載された装置。
JP2008516165A 2005-06-17 2006-05-31 フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法 Expired - Fee Related JP4987862B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005028191A DE102005028191B4 (de) 2005-06-17 2005-06-17 Verfahren und Vorrichtung zum Testen von unbestückten, großflächigen Leiterplatten mit einem Fingertester
DE102005028191.5 2005-06-17
PCT/EP2006/005193 WO2006133808A1 (de) 2005-06-17 2006-05-31 VERFAHREN ZUM TESTEN VON UNBESTÜCKTEN, GROßFLÄCHIGEN LEITERPLATTEN MIT EINEM FINGERTESTER

Publications (2)

Publication Number Publication Date
JP2008546991A JP2008546991A (ja) 2008-12-25
JP4987862B2 true JP4987862B2 (ja) 2012-07-25

Family

ID=36952558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008516165A Expired - Fee Related JP4987862B2 (ja) 2005-06-17 2006-05-31 フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法

Country Status (8)

Country Link
EP (1) EP1920263B1 (ja)
JP (1) JP4987862B2 (ja)
KR (1) KR101035244B1 (ja)
CN (2) CN103257311A (ja)
AT (1) ATE504846T1 (ja)
DE (2) DE102005028191B4 (ja)
TW (1) TWI316139B (ja)
WO (1) WO2006133808A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT507468B1 (de) * 2008-10-15 2010-10-15 Dtg Int Gmbh Ermittlung von eigenschaften einer elektrischen vorrichtung
CN106226684B (zh) * 2016-09-22 2023-09-12 合肥京东方光电科技有限公司 装配印刷电路板测试装置
IT201700004579A1 (it) 2017-01-17 2018-07-17 Spea Spa Macchina a sonde mobili per il collaudo di schede elettroniche, e relativo metodo di collaudo
DE102017102700A1 (de) 2017-02-10 2018-09-13 Atg Luther & Maelzer Gmbh Prüfvorrichtung und Verfahren zum Prüfen von Leiterplatten
CN108169664B (zh) * 2017-12-29 2021-01-01 深圳市大族数控科技有限公司 电路板故障检测方法和装置、计算机设备和存储介质
CN109471018A (zh) * 2018-11-26 2019-03-15 梅州市志浩电子科技有限公司 一种led灯印制电路板的成品分割测试方法
CN115014427A (zh) * 2021-03-05 2022-09-06 奥特斯(中国)有限公司 基于设计数据测量部件载体的物理特性

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975680A (en) * 1975-06-25 1976-08-17 Honeywell Information Systems, Inc. Non-contact coupling plate for circuit board tester
JPS5296358A (en) * 1976-02-06 1977-08-12 Tokyo Shibaura Electric Co Device for inspecting pattern
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
JPH0197878A (ja) * 1987-10-09 1989-04-17 Fujitsu Ltd 分割布線試験方式
EP0402499A1 (de) * 1989-06-13 1990-12-19 Siemens Aktiengesellschaft Verfahren zur Prüfung einer Leiterplatte mit einer Teilchensonde
JPH0348181A (ja) * 1989-07-17 1991-03-01 Hitachi Ltd プリント基板の分割導通検査方法
EP0468153B1 (de) * 1990-07-25 1995-10-11 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
DE19541307C2 (de) * 1995-11-06 2001-09-27 Atg Test Systems Gmbh Verfahren zum Prüfen von elektrischen Leiteranordnungen und Vorrichtung zum Ausführen des Verfahrens
DE19821225A1 (de) * 1998-02-18 1999-08-19 Luther & Maelzer Gmbh Verfahren und Vorrichtung zum Prüfen von gedruckten Leiterplatten
JP2000214206A (ja) 1999-01-21 2000-08-04 Hioki Ee Corp 回路基板検査方法および回路基板検査装置
DE19957286A1 (de) * 1999-11-29 2001-07-05 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Testen von Leiterplatten
JP2002012314A (ja) * 2000-06-30 2002-01-15 Nidec Copal Corp 基板検査装置の基板搬送機構
DE10043726C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten mit einem Paralleltester und eine Vorrichtung zum Ausführen des Verfahrens
US20050045783A1 (en) * 2003-09-03 2005-03-03 Brumley Fred R. Adjustable stand

Also Published As

Publication number Publication date
ATE504846T1 (de) 2011-04-15
WO2006133808A1 (de) 2006-12-21
JP2008546991A (ja) 2008-12-25
DE502006009268D1 (de) 2011-05-19
CN103257311A (zh) 2013-08-21
KR101035244B1 (ko) 2011-05-18
EP1920263B1 (de) 2011-04-06
TWI316139B (en) 2009-10-21
DE102005028191B4 (de) 2009-04-09
EP1920263A1 (de) 2008-05-14
TW200702686A (en) 2007-01-16
CN101198879A (zh) 2008-06-11
KR20080025148A (ko) 2008-03-19
DE102005028191A1 (de) 2006-12-28

Similar Documents

Publication Publication Date Title
JP4987862B2 (ja) フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法
KR100799161B1 (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
US7902849B2 (en) Apparatus and method for test structure inspection
JP3784412B2 (ja) 障害カバリッジを拡大した製造欠陥分析装置
JP3285215B2 (ja) 導体装置検査方法及び装置
US6734681B2 (en) Apparatus and methods for testing circuit boards
CN101454680A (zh) 基板检查装置和基板检查方法
JP5391869B2 (ja) 基板検査方法
KR20080044785A (ko) 절연 검사 장치 및 절연 검사 방법
JP2011060021A (ja) 静電容量式タッチパネルの検査装置、検査方法、及び検査シート
CN1996032A (zh) 布线不良检查方法以及布线不良检查装置
JP3183195B2 (ja) 電気導体組立体の試験方法および装置
JP5290697B2 (ja) 基準データ作成方法および回路基板検査装置
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
JP4219489B2 (ja) 回路基板検査装置
JP5507363B2 (ja) 回路基板検査装置および回路基板検査方法
JP6918659B2 (ja) 回路基板検査装置
JP6618826B2 (ja) 回路基板検査装置
JP2006200973A (ja) 回路基板検査方法およびその装置
EP1415166B1 (en) Apparatus and method for testing bare circuit boards
JP5425709B2 (ja) 絶縁検査装置および絶縁検査方法
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JP4885765B2 (ja) 検査装置および検査方法
JP4264305B2 (ja) 基板検査装置及び基板検査方法
JP4369002B2 (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

R150 Certificate of patent or registration of utility model

Ref document number: 4987862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees