JP5391869B2 - 基板検査方法 - Google Patents

基板検査方法 Download PDF

Info

Publication number
JP5391869B2
JP5391869B2 JP2009152670A JP2009152670A JP5391869B2 JP 5391869 B2 JP5391869 B2 JP 5391869B2 JP 2009152670 A JP2009152670 A JP 2009152670A JP 2009152670 A JP2009152670 A JP 2009152670A JP 5391869 B2 JP5391869 B2 JP 5391869B2
Authority
JP
Japan
Prior art keywords
unit
electrode side
inspection
wiring pattern
wiring patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009152670A
Other languages
English (en)
Other versions
JP2011007687A (ja
Inventor
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Read Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2009152670A priority Critical patent/JP5391869B2/ja
Priority to TW099120438A priority patent/TWI403734B/zh
Priority to KR1020100060173A priority patent/KR101112696B1/ko
Priority to CN2010102142102A priority patent/CN101937030B/zh
Publication of JP2011007687A publication Critical patent/JP2011007687A/ja
Application granted granted Critical
Publication of JP5391869B2 publication Critical patent/JP5391869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、被検査基板に設けられた複数の配線パターンの電気的特性を検査する基板検査方法に関する。
この種の従来技術として、複数の配線パターンのうちのいずれか1つの配線パターンを正極側に設定するとともに残りの配線パターンを負極側に設定し、配線パターン間に出力部により電位差を付与して配線パターンと出力部との間に流れる電流を検出し、検出した電流の値に基づいて配線パターン間の絶縁性の良否を判定する技術がある。正極側に設定される配線パターンは順番に入れ替えられていくことで、全ての配線パターン同士の組み合わせについて絶縁性が検査される。
関連する先行技術文献としては、特許文献1、2がある。
特開昭52−155364号公報 特開2000−193702号公報
しかしながら、上記のような検査方法では、全ての配線パターン同士の組み合わせについて絶縁性の検査を行うため、高い信頼性で検査を行える反面、検査に時間がかかり、検査効率が悪いという問題がある。
そこで、本発明の解決すべき課題は、検査精度を低下させることなく、検査時間を短縮して検査効率の向上が図れる基板検査方法を提供することである。
上記の課題を解決するため、請求項1の発明では、被検査基板に設けられた複数の配線パターンの電気的特性を検査する基板検査方法であって、前記被検査基板に設けられた前記複数の配線パターンに導通される複数のプローブと、前記プローブを介して前記配線パターン間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する第1及び第2特性検出部とを用い、順番に実行される複数の単位検査工程を有し、前記各単位検査工程では、前記複数の配線パターンのうちの前記単位検査工程同士で互いに異なるいずれか1つの配線パターンが正極側に設定され、かつ、前記1つの配線パターン以外の配線パターンが負極側に設定された状態で、前記出力部により前記プローブを介して正極側の前記配線パターンと負極側の前記配線パターンとの間に電位差が付与され、前記単位検査工程は、実行中の当該単位検査工程において負極側に設定されている前記配線パターンのうちの以前の前記単位検査工程で未だ正極側に設定されたことのない前記配線パターンと、前記出力部との間に流れる電流を、第1検出タイミングで前記第1特性検出部を介して検出し、その検出結果に基づいて、正極側に設定されている前記配線パターンと負極側に設定されている前記配線パターンのうちの未だ正極側に設定されたことのない前記配線パターンとの間における第1の電気的特性について検査する第1サブ工程と、実行中の当該単位検査工程において負極側に設定されている前記配線パターンのうちの以前の前記単位検査工程で既に正極側に設定されたことのある前記配線パターンと、前記出力部との間に流れる電流を、前記第1検出タイミングよりも早い第2検出タイミングで前記第2特性検出部を介して検出し、その検出結果に基づいて、正極側に設定されている前記配線パターンと負極側に設定されている前記配線パターンのうちの既に正極側に設定されたことのある前記配線パターンとの間における前記第1の電気的特性について検査する第2サブ工程とを備える。
また、請求項2の発明では、請求項1の発明に係る基板検査方法において、前記複数の単位検査工程のうちの最初に実行される先頭単位検査工程及び最後に実行される最終単位検査工程との間で実行される各中間単位検査工程は、前記第1サブ検査工程と前記第2サブ検査工程とを備え、前記先頭単位検査工程は、前記第1サブ工程を備え、前記最終単位検査工程は、前記第2サブ工程を備える。
また、請求項3の発明では、請求項1又は請求項2の発明に係る基板検査方法において、前記プローブを介して前記配線パターン間の電位差を検出する電位差検出部をさらに用い、前記各単位検査工程は、前記出力部により正極側に設定された前記配線パターンと負極側に設定された前記配線パターンとの間に電位差が付与されたときに、前記電位差検出部を介して検出された正極側の前記配線パターンと負極側の前記配線パターンとの間の電位差の時間的変化に基づいて、正極側の前記配線パターンと負極側の前記配線パターンとの間における第2の電気的特性について検査する第3サブ工程をさらに備える。
また、請求項4の発明では、請求項3の発明に係る基板検査方法において、前記第3サブ工程では、前記電位差検出部を介して検出された前記電位差の上昇過程における一時的な低下の有無に基づいて前記第2の電気的特性について検査する。
また、請求項5の発明では、請求項1ないし請求項4のいずれかの発明に係る基板検査方法において、前記複数の単位検査工程は、より面積が大きい前記配線パターンが正極側に設定されている単位検査工程から順番に実行される。
また、請求項6の発明では、請求項1ないし請求項4のいずれかの発明に係る基板検査方法において、前記複数の単位検査工程は、その各単位検査工程において正極側に設定されている前記配線パターンの面積の違いにより複数の工程グループに分けられ、正極側に設定されている前記配線パターンの面積がより大きい工程グループに属する単位検査工程から順番に実行される。
また、請求項7の発明では、請求項5の発明に係る基板検査方法において、前記各単位検査工程における前記出力部による前記電位差の付与開始から前記第1サブ工程における前記第1検出タイミングまでの時間は、1つの前記単位検査工程が終了するごとに徐々に短くされる。
また、請求項8の発明では、請求項6の発明に係る基板検査方法において、前記各単位検査工程における前記出力部による前記電位差の付与開始から前記第1サブ工程における前記第1検出タイミングまでの時間は、1つの前記工程グループに属するすべての前記単位検査工程が終了するごとに徐々に短くされる。
請求項1及び請求項2に記載の発明によれば、各単位検査工程において、負極側に設定された配線パターンをそれよりも以前の単位検査工程で未だ正極側に設定されたことがない配線パターンのグループ(第1グループ)と、既に正極側に設定されたことがある配線パターンのグループ(第2グループ)に分けると共に、電流検出を行う特性検出部も第1及び第2特性検出部を設けている。そして、第1グループの負極側の配線パターンと出力部との間に流れる電流の検出を第1特性検出部により行い(第1サブ工程)、第2グループの負極側の配線パターンと出力部との間に流れる電流を第2特性検出部により行う(第2サブ工程)。このように各単位検査工程において、マイナス側に設定された配線パターンを第1グループと第2グループに分け、マイナス側の配線パターンと出力部との間に流れる電流を第1又は第2特性検出部により各グループごとに検出するため、出力部による配線パターン間への電位差付与開始時から、マイナス側の各グループの配線パターンと出力部との間に流れる電流が所定の判定許容レベル以下に低下するまでの時間を短くできる。その結果、配線パターンと出力部との間に流れる電流を配線パターン間への電位差付与開始から短い時間で検出して、配線パターン間の第1の電気的特性について検査することができ、検査の信頼性を低下させることなく、検査時間の短縮が図れる。
また、各単位検査工程において、第2グループの負極側の配線パターンと出力部との間に流れる電流の検出タイミング(第2検出タイミング)を、第1グループの負極側の配線パターンと出力部との間に流れる電流の検出タイミング(第1検出タイミング)よりも早いタイミングに設定している。これは、次のような理由によるものである。すなわち、その時点で負極側に設定されている第2グループの配線パターンと正極側に設定されている配線パターンとの組み合わせについては、以前の単位検査工程で第1サブ工程による検査が既に行われているため、電流の検出タイミングを早めて、検査の信頼性を維持できる。このため、電流の検出タイミングを早めることにより、検査時間の短縮を図っている。
実行される単位検査工程のうち、第1サブ工程による検査が行われる先頭及び中間の単位検査工程では、第1検出タイミングに応じた検査時間が必要であるが、第2サブ工程による検査しか行われない最後の単位検査工程(最終単位検査工程)では、第2検出タイミングに応じた検査時間で検査が終了する。このため、最終単位検査工程での検査時間の短縮分だけ、各配線パターン間の電気的特性(例えば、絶縁性)に関する検査に要する全体の検査時間を短縮でき、検査効率の向上が図れる。しかも、各配線パターン間について行われる第1及び第2サブ工程による順逆2回の検査のうち、第1サブ工程による1回目(順方向)の検査では、出力部のよる配線パターン間への電位差付与開始から第1特性検出部による電流検出が行われるまでの時間がより長く設定されているため、第2サブ工程による2回目(逆方向)の検査の検査時間の短縮によって検査精度が低下する恐れもない。
また、この発明では、各配線パターン間について行われる順逆2回の検査を、第1特性検出部を用いる第1サブ工程と、第2特性検出部を用いる第2サブ工程とに分けているため、いずれかの単位検査工程において配線パターン間に絶縁不良等の不良が発見された場合に、不良が第1グループの負極側の配線パターンと正極側の配線パターンの間に生じているのか、第2グループの負極側の配線パターンと正極側の配線パターンとの間に生じているのかを判別できる。
請求項3に記載の発明によれば、各単位検査工程において、正極側に設定された配線パターンと負極側に設定された配線パターンとの間に電位差が付与されるときに生じる正負の配線パターン間の電位差の時間的変化に基づいて、正負の配線パターン間における第2の電気的特性が検査される。また、各単位検査工程において正極側の配線パターンといずれかの負極側の配線パターンとの間でスパーク放電が発生した場合には、電位差の付与開始時から一定のレベルに向けて上昇する正負の配線パターン間の電位差の値が一時的に低下する。それ故、各単位検査工程における正負の配線パターンに電位差が付与されたときの正負の配線パターン間の電位差の時間的変化の様子を監視することにより、正負の配線パターン間におけるスパーク放電による絶縁不良の有無を検査できる。
また、この発明では、各配線パターン間に順逆2方向で電位差を付与して各配線パターン間の電気的特性に関する検査を行うため、極性によって電気的特性が異なるスパーク放電による絶縁不良箇所について適切に対応して配線パターン間の絶縁検査を行うことができ、検査精度の向上が図れる。
また、各単位検査工程内における第1及び第2サブ工程が行われる際に、出力部により配線パターン間に電位差が付与されたときの配線パターン間の電位差の時間的変化を利用して、第3サブ工程の検査を行うことができるため、検査時間を延長することなく各単位検査工程に第3サブ工程を追加できる。
請求項4に記載の発明によれば、第3サブ工程では、正極側に設定された配線パターンと負極側に設定された配線パターンとの間に電位差が付与されるときに生じる正負の配線パターン間の電位差の上昇過程における一時的な低下の有無に基づいて第2の電気的特性について検査されるため、配線パターン間のスパーク放電による絶縁不良の有無を的確に検査できる。
請求項5に記載の発明に関し、配線パターンに生じる絶縁不良は、配線パターンの面積が大きくいほど生じやすい傾向がある。そのため、この発明では、より面積が大きい前記配線パターンが正極側に設定されている単位検査工程から順番に実行することにより、配線パターンに絶縁不良箇所が存在する場合に、その絶縁不良の存在を短時間で効率よく発見できる。
請求項6に記載の発明によれば、配線パターンに生じる絶縁不良は、配線パターンの面積が大きくいほど生じやすい傾向がある。そのため、この発明では、複数の単位検査工程が、その各単位検査工程において正極側に設定されている配線パターンの面積の違いにより複数の工程グループに分類され、正極側に設定されている前記配線パターンの面積がより大きい工程グループに属する単位検査工程から順番に実行される。これによって、配線パターンに絶縁不良箇所が存在する場合に、その絶縁不良の存在を短時間で効率よく発見できる。
請求項7に記載の発明に関し、各単位検査工程において出力部により正極側の配線パターンと負極側の配線パターンとの間に電位差が付与されたときに、出力部と配線パターンとの間に流れる電流が安定するまでに要する時間は、正負の配線パターンによって構成されるコンデンサの容量に関係するため、正極側に設定されている配線パターンの面積が大きいほど長くなる傾向がある。この発明では、面積のより大きな配線パターンが正極側に設定された単位検査工程から順番に実行されていくに従って、各単位検査工程における出力部による電位差の付与開始から第1サブ工程における第1検出タイミングまでの時間が徐々に短くされる。このため、各単位検査工程における第1検出タイミングにより規定される検査時間を、正極側に設定されている配線パターンの面積に応じた適切かつ、より短い時間に設定できる。
請求項8に記載の発明によれば、各単位検査工程において出力部により正極側の配線パターンと負極側の配線パターンとの間に電位差が付与されたときに、出力部と配線パターンとの間に流れる電流が安定するまでに要する時間は、正負の配線パターンによって構成されるコンデンサの容量に関係するため、正極側に設定されてる配線パターンの面積が大きいほど長くなる傾向がある。この発明では、正極側に設定される配線パターンの面積がより大きなグループに属する単位検査工程から順番に実行されていくに従って、1つの前記工程グループに属するすべての前記単位検査工程が終了するごとに、各単位検査工程における出力部による電位差の付与開始から第1サブ工程における第1検出タイミングまでの時間が徐々に短くされる。このため、各工程グループに属する単位検査工程における第1検出タイミングにより規定される検査時間を、正極側に設定されている配線パターンの面積に応じた適切かつ、より短い時間に設定できる。
本発明の一実施形態に係る基板検査方法に用いられる基板検査装置のブロック図である。 図1の基板検査装置の要部の回路構成の一例を示す回路図である。 図1の基板検査装置による検査の検査手順に関する説明図である。 各単位検査工程に含まれるサブ工程の内訳を示す図である。 配線パターン間に電位差を付与したときに出力部と配線パターンとの間に流れる電流の時間的な推移を示すグラフである。 配線パターン間に電位差を付与したときに正負の配線パターン間に生じる電位差の時間的な推移を示すグラフである。 図7(a)及び図7(b)は極性によって電気的特性が異なる絶縁不良個所に対して絶縁検査が行われる様子を示す図である。 本発明の背景技術に係る基板検査方法の検査手順に関する説明図である。 配線パターン間に電位差を付与したときに出力部と配線パターンとの間に流れる電流の時間的な推移を示すグラフである。
[本発明の技術的背景について]
本発明の実施形態について説明する前に、図8及び図9を参照して、本発明の技術的背景について説明する。この図8の背景技術に係る基板検査方法では、A〜Dのネット番号が付された4つの配線パターンA〜Dについて絶縁検査が行われる。検査は1〜4の工程番号が付された4つの単位検査工程1〜4からなっている。最初の単位検査工程1では、配線パターンAが正極側に設定され、配線パターンB〜Dが負極側に設定された状態で、配線パターンAと配線パターンB〜Dとの間に出力部により電位差が付与され、出力部と配線パターンA(又は配線パターンB〜D)との間に流れる電流が検出され、検出された電流の値に基づいて配線パターンAと配線パターンB〜Dとの間の絶縁性の良否が検査される。続く単位検査工程2では、配線パターンBが正極側に設定され、配線パターンA,C,Dが負極側に設定された状態で、配線パターンBと配線パターンA,C,Dとの間に出力部により電位差が付与され、出力部と配線パターンB(又は配線パターンA,C,D)との間に流れる電流が検出され、検出された電流の値に基づいて配線パターンBと配線パターンA,C,Dとの間の絶縁性の良否が検査される。同様に、単位検査工程3では、配線パターンCが正極側に設定されて配線パターンCと配線パターンA,B,Dとの間の絶縁性の良否が検査される。単位検査工程4では、配線パターンDが正極側に設定されて配線パターンDと配線パターンA〜Cとの間の絶縁性の良否が検査される。
各単位検査工程1〜4において配線パターンA〜D間へ電位差を付与をする際、出力部と配線パターンA〜Dとの間に流れる電流は、図9のグラフで示すように、出力部による配線パターンA〜D間への電位差の付与の開始直後は安定せず、配線パターンA〜Dの帯電(充電)が進むにつれて漸斤的に一定の値(例えば、絶縁が完全である場合はゼロ)に収束していく。このため、各単位検査工程1〜4において配線パターンA〜D間の絶縁性を高い信頼で検査するためには、配線パターンA〜Dへの電位差の付与開始時から所定時間が経過し、出力部と配線パターンA〜Dとの間に流れる電流の値が安定した状態で、その電流の値を検出するの好ましい。
ここで、本実施形態に係る基板検査方法では、検査対象となる配線パターン間の絶縁性(第1の電気的特性)について検査は、配線パターン間に電位差を付与した状態で、配線パターン間に印加された電位差の値と、配線パターン間と電位差を付与する出力部との間に流れる電流の値とを検出し、それらの値に基づいて配線パターン間の疑似的な抵抗値を導出し、その抵抗値の値に基づいて配線パターン間の絶縁性の良否について判定する。
また、本実施形態に係る基板検査方法が適用される基板検査装置では、配線パターン間の抵抗値をどのレンジで検出するのかに応じて、配線パターンと出力部との間に流れる電流についてその上限値を規定する判定許容レベルが予め決められている。このため、配線パターン間の抵抗値を所望とするレンジで検出するためには、図9に示すように、配線パターンと出力部との間に流れる電流の検出タイミングtcを、その電流の値がそのレンジに対応する判定許容レベルLc以下になるように設定する必要がある。また、配線パターン間の抵抗値をより高い値で検出しようとするほど、電流値をより低いレベルで検出する必要がある。
このようなシステム構成上の制約により、配線パターン間における高いレベルの絶縁性について検査しようとすると、配線パターン間への電位差付与開始から配線パターンと出力部との間に流れる電流が所定の判定許容レベルLc以下に低下するまで、電流の検出を行うことができない。それ故、より高いレベルでの絶縁検査になるほど、検査に要する時間が長くなるという問題があった。
この点に関し、この背景技術に係る検査方法では、出力部と配線パターンA〜Dとの間に流れる電流の検出タイミング(電位差の付与開始時から電流の検出を行うべき時刻までの時間長)に前記検出タイミングtcが設定されている。そして、この検出タイミングtcは、各単位検査工程1〜4で一定に設定されている。しかし、出力部と配線パターンA〜Dとの間に流れる電流の検出タイミングtcを各単位検査工程1〜4で一定に設定する構成では、1つの被検査基板の検査に要する時間が長くなり、検査効率が悪いという問題もある。
また、被検査基板に設けられた配線パターン間の絶縁不良には、配線パターン同士が完全に導通している通常の絶縁不良の他に、非導通ではあるが、配線パターンの形成不良又はゴミ等により、配線パターン間にスパーク放電が生じることによる不良が含まれる。このスパーク放電による絶縁不良は、配線パターン間の絶縁不良箇所に印加される絶縁検査用の電位差の極性によって電気的特性が異なるものがある。例えば、2つの配線パターン間に絶縁不良箇所が存在する場合、一方の配線パターンが正極側となるように2つの配線パターン間に検査用の電位差を付与したときはスパーク放電が発生せずに絶縁不良と判定されないのに、同じような検査手法で他方の配線パターンが正極側となるように2つの配線パターン間に検査用の電位差を付与したときにはスパーク放電が発生し絶縁不良と判定される例がある。このため、極性によってスパーク放電の有無が変化するような絶縁不良箇所について適切に対応して絶縁検査を行う必要がある。
[実施形態について]
図1は本発明の一実施形態に係る基板検査方法に用いられる基板検査装置のブロック図であり、図2は図1の基板検査装置の要部の回路構成の一例を示す回路図であり、図3は図1の基板検査装置による検査の検査手順に関する説明図である。
まず図1を参照して、基板検査装置1の構成について概略的に説明する。この基板検査装置1は、図1に示すように、複数のプローブ11と、出力部12と、第1及び第2特性検出部13,14と、電位差検出部15と、接続切替部として機能するマルチプレクサ16及び切替スイッチ17と、制御部18とを備えて構成され、被検査基板2に設けられた複数の配線パターン21間の後述する第1及び第2の電気的特性に関する検査を行う。
プローブ11は、被検査基板2に設けられた配線パターン21(又は配線パターン21に付されたハンダバンプ等)に接触され、配線パターン21とそれぞれ導通される。出力部12は、制御部18の制御により、正極側に設定された配線パターン21と負極側に設定された配線パターン21との間に電位差をプローブ11を介して付与する。出力部12は、例えば所定の出力レベルで電流を供給することにより、正負の配線パターン21間に電位差を付与する。
第1及び第2特性検出部13,14は、プローブ11と出力部12との間の導電路(より具体的には、マルチプレクサ16と出力部12の負極側端子との間の導電路)に介挿されており、出力部12と配線パターン21との間に流れる電流をプローブ11を介して検出する。第1特性検出部13と第2特性検出部14との役割の違いについては、後述する。
電位差検出部15は、各プローブ11と出力部12との間の導電路にマルチプレクサ16を介して接続可能に設けられており、出力部12により正極側に設定された配線パターン21と負極側に設定された配線パターン21との間に付与された電位差をプローブ11を介して検出する。
マルチプレクサ16は、プローブ11と、出力部12、第1及び第2特性検出部13,14及び電位差検出部15とを接続する導電路に介挿され、後述する制御部18の制御により、プローブ11と、出力部12、第1及び第2特性検出部13,14及び電位差検出部15との接続関係を切り替える。そして、後述する各単位検査工程における正極側に設定される配線パターン21と負極側に設定される配線パターン21との組み合わせに応じて、プローブ11側と出力部12側との接続関係がマルチプレクサ16により順次切り替えられる。
切替スイッチ17は、マルチプレクサ16と第1及び第2特性検出部13,14とを接続する導電路に介挿され、後述する制御部18の制御により、マルチプレクサ16を介したプローブ11と第1及び第2特性検出部13,14の接続関係を切り替える。
制御部18は、マルチプレクサ16、切替スイッチ17及び出力部12等を制御しつつ、第1及び第2特性検出部13,14及び電位差検出部15の検出結果に基づいて、被検査基板2に設けられた各配線パターン21間の第1及び第2の電気的特性に関する判定処理を行う。この制御部18の判定処理の詳細な内容については、後述する。
次に図2を参照して、プローブ11、出力部12、第1及び第2特性検出部13,14、電位差検出部15、マルチプレクサ16及び切替スイッチ17の回路構成例について説明する。なお、この図2に示す回路構成例は一例に過ぎず、これに限定されるものではない。
また、図2に示す構成及び後述の図3に示す検査手順では、説明の簡単化のため、被検査基板2に設けられた配線パターン21の数が4つの場合について説明する。4つの配線パターン21にはA〜Dのネット番号が付されている。以後の説明では、ネット番号A〜Dが付された配線パターン21の符号にA〜Dの符号を用いることとする。
プローブ11a〜11dは、検査対象となる配線パターンA〜Dに対応して設けられている。マルチプレクサ16には、制御部18によって制御されるプローブ11の数と同数のスイッチセット31a〜31dが備えられている。各スイッチセット31a〜31dには、4つのスイッチSW1〜SW4が設けられている。各スイッチセット31a〜31dのスイッチSW1〜SW4の一端側(プローブ側)の接点は対応するプローブ11a〜11dに電気的に接続されている。スイッチSW1は、対応するプローブ11a〜11dと出力部12の正極側端子との接続をオン、オフするためのものであり、スイッチSW1の他端側(プローブ側と反対側)の接点は、出力部12の正極側端子に電気的に接続されている。スイッチSW2は、対応するプローブ11a〜11dと、第1及び第2特性検出部13,14及び切替スイッチ17が介挿されたグランド接続用の導電路との接続をオン、オフするためのものであり、スイッチSW2の他端側の接点は、切替スイッチ17の一端側の接点に電気的に接続されている。スイッチSW3は、対応するプローブ11a〜11dと電位差検出部15の正極側端子との接続をオン、オフするためのものであり、スイッチSW3の他端側の接点は、電位差検出部15の正極側端子と電気的に接続されている。スイッチSW4は、対応するプローブ11a〜11dと電位差検出部15の負極側端子との接続をオン、オフするためのものであり、スイッチSW4の他端側の接点は、電位差検出部15の負極側端子と電気的に接続されている。なお、スイッチSW2については省略可能である。また、本実施形態ではマルチプレクサ16と切替スイッチ17とを別個に設けているが、切替スイッチ17の後述するスイッチセット32a〜32dをマルチプレクサ16内に設けてもよい。
切替スイッチ17は、制御部18によって制御されるプローブ11の数と同数のスイッチセット32a〜32dが備えられている。各スイッチセット32a〜32dには、2つのスイッチSW11,SW12が設けられている。各スイッチセット32a〜32dのスイッチSW11は、第1特性検出部13が介挿されたグランド接続用の第1の導電路33と、マルチプレクサ16の各スイッチSW2が介挿され、対応する各プローブ11a〜11dに繋がる導電路との接続関係をオン、オフする。スイッチSW12は、第2特性検出部14が介挿されたグランド接続用の第2の導電路34と、マルチプレクサ16の各スイッチSW12が介挿され、対応する各プローブ11a〜11dに繋がる導電路との接続関係をオン、オフする。各スイッチセット32a〜32dのスイッチSW11,SW12の一端側(プローブ側)の接点は、マルチプレクサ16の対応するスイッチセット31a〜31dのスイッチSW2の他端側の接点と電気的に接続されている。スイッチSW11,12の他端側(プローブ側と反対側)の接点は、第1特性検出部13又は第2特性検出部14の正極側端子にそれぞれ電気的に接続されている。
次に図3を参照して、図1の基板検査装置を用いた基板検査方法について説明する。この基板検査方法では、被検査基板2に設けられた複数の配線パターンA〜D間の絶縁性についての検査が行われる。その絶縁性に関する検査項目としては、第1及び第2の電気的特性に関する項目が含まれる。
第1の電気的特性に関する検査項目では、配線パターンA〜D間が電気的に絶縁されているか否かを検査する通常の絶縁検査が主に行われる。第2の電気的特性に関する検査項目では、配線パターンA〜D間が非導通ではあるが、配線パターンA〜Dの形成不良又はゴミ等により、配線パターンA〜D間にスパーク放電が生じることによる絶縁不良に関する検査が主に行われる。
また、本実施形態に係る基板検査方法では、被検査基板2に設けられる複数の配線パターンA〜Dのうちのいずれか1つの配線パターンA〜Dが正極側に設定され、それ以外の残りの配線パターンA〜Dが負極側に設定されて、正極側の配線パターンA〜Dと負極側の配線パターンA〜Dとの間に検査のための電位差が付与され、それらの配線パターンA〜D間の第1及び第2の電気的特性について検査される。そして、1回の絶縁検査が終了する度に、正極に設定する配線パターンA〜Dを順番に入れ替えていくことにより、配線パターンA〜Dの組み合わせについて異なる極性で2回ずつ電位差を付与して検査する。
より具体的には、本実施形態に係る基板検査方法は、図3に示すように、検査対象となる4つの配線パターンA〜Dと同数の単位検査工程1〜4を有している。各単位検査工程1〜4では、複数の配線パターンA〜Dのうちの単位検査工程1〜4同士で互いに異なるいずれか1つの配線パターンA〜Dが正極側に設定され、かつその1つの配線パターンA〜D以外の配線パターンA〜Dが負極側に設定される。そして、その状態で、出力部12によりプローブ11a〜11dを介して正極側の配線パターンA〜Dと負極側の配線パターンA〜Dとの間に電位差が付与されて、第1及び第2の電気的特性に関する検査が行われる。
ここで、被検査基板2に設けられた複数の配線パターンA〜Dは、配線パターンA〜Dの長さ又は役割等に応じてそれぞれ種々の面積を有している。VGネット(電源配線及びグランド配線)はシグナルネット(信号配線)に比べて格段に大きな面積を有している。また、一般に被検査基板2に設けられるVGネットは少数であるのに対し、シグナルネットは数は多数となる場合が多い。なお、図3に示す例では、配線パターンA,BがVGネットであり、配線パターンC,Dがシグナルネットとなっている。また、配線パターンA〜Dの面積は、配線パターンAが一番大きく、配線パターンB、配線パターンC、配線パターンDの順に小さくなる。
複数の単位検査工程1〜4は、より面積が大きい配線パターンA〜Dが正極側に設定されている単位検査工程1〜4から順番に実行される。具体的には、配線パターンAが正極側に設定された単位検査工程1、配線パターンBが正極側に設定された単位検査工程2、配線パターンCが正極側に設定された単位検査工程3、配線パターンDが正極側に設定された単位検査工程4の順に実行される。
配線パターンA〜Dに生じる絶縁不良は、配線パターンA〜Dの面積が大きくいほど生じやすい傾向がある。そのため、上記の如く、より面積が大きい配線パターンA〜Dが正極側に設定されている単位検査工程1〜4から順番に実行することにより、配線パターンA〜Dに絶縁不良箇所が存在する場合に、その絶縁不良の存在を短時間で効率よく発見できる。
図4は、各単位検査工程に含まれるサブ工程の内訳を示す図である。図4に示すように、一番最初に実行される先頭単位検査工程1と一番最後に実行される最終単位検査工程4との間で実行される中間単位検査工程3,4は、第1サブ工程、第2サブ工程及び第3サブ工程を有している。先頭単位検査工程1は、第1サブ工程及び第3サブ工程を有している。最終単位検査工程4は、第2サブ工程及び第3サブ工程を有している。第1及び第2サブ工程では上記の第1の電気的特性に関する検査が行われ、第3サブ工程では上記の第2の電気的特性に関する検査が行われる。
まず、第1サブ工程と第2サブ工程の違いについて説明する。実行中の単位検査工程1〜4において、負極側に設定されている配線パターンA〜Dには、以前(実行済み)の単位検査工程1〜4で未だ正極側に設定されたことのない配線パターンA〜D(第1グループの配線パターンA〜D)と、既に正極側に設定されたことのある配線パターンA〜D(第2グループの配線パターンA〜D)とがある。第1サブ工程は、負極側に設定された第1グループの配線パターンA〜Dと正極側に設定された配線パターンA〜Dとの間について第1の電気的特性に関する検査を行うための工程である。第2サブ工程は、負極側に設定された第2グループの配線パターンA〜Dと正極側に設定された配線パターンA〜Dとの間について第1の電気的特性に関する検査を行うための工程である。なお、先頭単位検査工程1では負極側に設定されている配線パターンB〜Dの全てが第1グループに属しているため、第2サブ工程が省略されており、最終単位検査工程4では負極側に設定されている配線パターンA〜Cの全てが第2グループに属しているため、第1サブ工程が省略されている。
第1サブ工程では、正極側に設定されている配線パターンA〜Dと負極側に設定されている第1グループの配線パターンA〜Dとの間に、プローブ11a〜11dを介して出力部12により電位差を付与した状態で、負極側に設定されている第1グループの配線パターンA〜Dと出力部12との間に流れる電流を第1特性検出部13によりプローブ11a〜11dを介して検出する。その電流検出に伴って、正極側に設定されている配線パターンA〜Dと負極側に設定されている配線パターンA〜Dとの間の電位差を、プローブ11a〜11dを介して電位差検出部15により検出する。そして、その検出された電流値と電位差値とに基づいて(例えば、電位差値を電流値で割り算すること等により)、正極側に設定された配線パターンA〜Dと負極側に設定された第1グループの配線パターンA〜Dとの間の仮想的な抵抗値を算出し、その算出された抵抗値に基づいて正極側に設定された配線パターンA〜Dと負極側に設定された第1グループの配線パターンA〜Dとの間の第1の電気的特性について判定される。例えば、算出された抵抗値が第1の基準抵抗レベル以上であれば第1の電気的特性について異常無しと判定され、算出された抵抗値が第1の基準抵抗レベル未満であれば第1の電気的特性について異常有りと判定される。
なお、この第1サブ工程における電位差の付与開始後の電流値及び電位差値を検出するタイミングta(図5参照)は、制御部18に記憶された第1の検出タイミングにより決定される。このタイミングtaは、配線パターンA〜Dと出力部12との間に流れる電流の値が、電位差付与開始直後の瞬間的に上昇した値から、配線パターンA〜D間の疑似抵抗値を高いレベルで検出すために求められる第1の判定許容レベルLa以下に低下するタイミングに設定される。また、このときの抵抗値の算出及び判定等に関する情報処理は、制御部18によって行われる。
第2サブ工程では、正極側に設定されている配線パターンA〜Dと負極側に設定されている第2グループの配線パターンA〜Dとの間に、プローブ11a〜11dを介して出力部12により電位差を付与した状態で、負極側に設定されている第2グループの配線パターンA〜Dと出力部12との間に流れる電流を第2特性検出部14によりプローブ11a〜11dを介して検出する。その電流検出に伴って、正極側に設定されている配線パターンA〜Dと負極側に設定されている配線パターンA〜Dとの間の電位差を、プローブ11a〜11dを介して電位差検出部15により検出する。そして、その検出された電流値と電位差値とに基づいて(例えば、電位差値を電流値で割り算すること等により)、正極側に設定された配線パターンA〜Dと負極側に設定された第2グループの配線パターンA〜Dとの間の仮想的な抵抗値を算出し、その算出された抵抗値に基づいて正極側に設定された配線パターンA〜Dと負極側に設定された第2グループの配線パターンA〜Dとの間の第1の電気的特性について判定される。例えば、算出された抵抗値が第2の基準抵抗レベル以上であれば第1の電気的特性について異常無しと判定され、算出された抵抗値が第2の基準抵抗レベル未満であれば第1の電気的特性について異常有りと判定される。
なお、この第2サブ工程における電位差の付与開始後の電流値及び電位差値を検出するタイミングtb(図5参照)は、制御部18に記憶された第2の検出タイミングにより決定され、第2の検出タイミングは上記の第1のタイミングよりも早いタイミングに設定されている。このタイミングtbは、配線パターンA〜Dと出力部12との間に流れる電流の値が、電位差付与開始直後の瞬間的に上昇した値から、配線パターンA〜D間の疑似抵抗値を第1サブ工程による検出レベルよりも低いレベルで検出すために求められる第2の判定許容レベルLb以下に低下するタイミングに設定される。また、このときの抵抗値の算出及び判定等に関する情報処理は、制御部18によって行われる。
第1及び第2サブ工程が実行される中間単位検査工程2,3では、第1及び第2サブ工程が同時並行で処理される。
ここで、各単位検査工程1〜4におけるマルチプレクサ16のスイッチセット31a〜31dの各スイッチSW1〜SW4、及び切替スイッチ17のスイッチセット32a〜32dの各スイッチSW11,SW12の切り替え動作について説明する。
1番目に実行される先頭単位検査工程1では、配線パターンAを出力部12の正極側端子部に接続し、配線パターンB〜Dをグランドに接続するため、マルチプレクサ16のスイッチセット31aのスイッチSW1がオンされ、スイッチSW2がオフされ、スイッチセット31b〜32dのスイッチSW1がオフされ、スイッチSW2がオンされる。また、切替スイッチ17のスイッチセット32b〜32dのスイッチSW11がオンされ、スイッチSW12がオフされ、これによって、負極側の第1グループの配線パターンB〜Dからグランドに流れる電流が第1検出部13によって検出可能となる。また、正極側の配線パターンAと負極側の配線パターンB〜Dとの間の電位差を電位差検出部15によって検出するため、マルチプレクサ16のスイッチセット31aのスイッチSW3がオンされ、スイッチSW4がオフされるとともに、スイッチセット31b〜31dのスイッチSW3がオフされ、スイッチSW4がオンされる。
2番目に実行される中間単位検査工程2では、配線パターンBを出力部12の正極側端子部に接続し、配線パターンA,C,Dをグランドに接続するため、マルチプレクサ16のスイッチセット31bのスイッチSW1がオンされ、スイッチSW2がオフされ、スイッチセット31a,31c,32dのスイッチSW1がオフされ、スイッチSW2がオンされる。また、切替スイッチ17のスイッチセット32c,32dのスイッチSW11がオンされ、スイッチSW12がオフされるとともに、スイッチセット32aのスイッチSW11がオフされ、スイッチSW12がオンされる。これによって、負極側の第1グループの配線パターンC,Dからグランドに流れる電流が第1検出部13によって検出可能となるとともに、負極側の第2グループの配線パターンAからグランドに流れる電流が第2検出部14によって検出可能となる。また、正極側の配線パターンBと負極側の配線パターンA,C,Dとの間の電位差を電位差検出部15によって検出するため、マルチプレクサ16のスイッチセット31bのスイッチSW3がオンされ、スイッチSW4がオフされるとともに、スイッチセット31a,31c,31dのスイッチSW3がオフされ、スイッチSW4がオンされる。
3番目に実行される中間単位検査工程3では、配線パターンCを出力部12の正極側端子部に接続し、配線パターンA,B,Dをグランドに接続するため、マルチプレクサ16のスイッチセット31cのスイッチSW1がオンされ、スイッチSW2がオフされ、スイッチセット31a,31b,32dのスイッチSW1がオフされ、スイッチSW2がオンされる。また、切替スイッチ17のスイッチセット32dのスイッチSW11がオンされ、スイッチSW12がオフされるとともに、スイッチセット32a,32bのスイッチSW11がオフされ、スイッチSW12がオンされる。これによって、負極側の第1グループの配線パターンDからグランドに流れる電流が第1検出部13によって検出可能となるとともに、負極側の第2グループの配線パターンA,Bからグランドに流れる電流が第2検出部14によって検出可能となる。また、正極側の配線パターンCと負極側の配線パターンA,B,Dとの間の電位差を電位差検出部15によって検出するため、マルチプレクサ16のスイッチセット31cのスイッチSW3がオンされ、スイッチSW4がオフされるとともに、スイッチセット31a,31b,31dのスイッチSW3がオフされ、スイッチSW4がオンされる。
4番目に実行される最終単位検査工程4では、配線パターンDを出力部12の正極側端子部に接続し、配線パターンA〜Cをグランドに接続するため、マルチプレクサ16のスイッチセット31dのスイッチSW1がオンされ、スイッチSW2がオフされ、スイッチセット31a〜32cのスイッチSW1がオフされ、スイッチSW2がオンされる。また、切替スイッチ17のスイッチセット32a〜32cのスイッチSW11がオフされ、スイッチSW12がオンされ、これによって、負極側の第2グループの配線パターンA〜Cからグランドに流れる電流が第2検出部14によって検出可能となる。また、正極側の配線パターンDと負極側の配線パターンA〜Cとの間の電位差を電位差検出部15によって検出するため、マルチプレクサ16のスイッチセット31dのスイッチSW3がオンされ、スイッチSW4がオフされるとともに、スイッチセット31a〜31cのスイッチSW3がオフされ、スイッチSW4がオンされる。
各単位検査工程1〜4において配線パターンA〜D間へ電位差を付与をする際、出力部12と配線パターンA〜Dとの間に流れる電流は、図5のグラフGa,Gbで示すように、出力部12による配線パターンA〜D間への電位差の付与の開始直後は安定せず、配線パターンA〜Dの帯電が進むにつれて漸斤的に一定の値(例えば、絶縁が完全である場合はゼロ)に収束していく。また、正負の配線パターンA〜DAI間に生じる電位差も、図6のグラフで示すように、出力部12による配線パターンA〜D間への電位差の付与の開始時のゼロから、配線パターンA〜Dの帯電が進むにつれて漸斤的に一定の値に収束していく。なお、図5のグラフGaは、各単位検査工程1〜4におけるマイナス側に設定されている第1グループの配線パターンA〜Dと出力部12との間に流れる電流の時間的推移を示している。また、図5のグラフGbは、各単位検査工程1〜4におけるマイナス側に設定されている第2グループの配線パターンA〜Dと出力部12との間に流れる電流の時間的推移を示している。
このため、出力部12と配線パターンA〜Dとの間に流れる電流値と正負の配線パターンA〜D間に付与された電位差値とに基づいて正負の配線パターンA〜D間の抵抗値に関する情報を取得する場合、抵抗値に関するより正確な情報を取得するためには、出力部12による配線パターンA〜D間への電位差付与開始から十分な時間が経過した後で、電流値及び電位差値の検出を行うのが好ましい。
また、本実施形態に係る基板検査方法が適用される基板検査装置1では、上述のようなシステム構成上の制約により、配線パターンA〜D間における絶縁性をより高いレベルで検出しようとするほど、配線パターンA〜D間への電位差付与開始から配線パターンA〜Dと出力部12との間に流れる電流が絶縁性の検出レベルに応じたより低い判定許容レベルLa,Lb以下に低下した時点で電流の検出を行う構成となっている。
そこで、本実施形態では、各単位検査工程において、マイナス側に設定された配線パターンA〜Dを第1グループと第2グループに分け、マイナス側の配線パターンA〜Dと出力部12との間に流れる電流を第1又は第2特性検出部13,14により各グループごとに検出するため、出力部12による配線パターンA〜D間への電位差付与開始時から、マイナス側の各グループの配線パターンA〜Dと出力部12との間に流れる電流が所定の判定許容レベルLa,Lb以下に低下するまでの時間を短くできる。その結果、配線パターンA〜Dと出力部12との間に流れる電流を配線パターンA〜D間への電位差付与開始から短い時間で検出して、配線パターンA〜D間の絶縁性(第1の電気的特性)について検査することができ、検査の信頼性を低下させることなく、検査時間の短縮が図れる。
また、本実施形態では、配線パターンA〜D間の各組み合わせについて電位差の印加方向を順逆に変えて第1の電気的特性に関する検査が2回行われるため、その2回の検査のうち、順方向で電位差が付与される第1サブ工程については、電位差の付与開始時から電流値及び電位差値を検出する第1の検出タイミングtaまでの時間を長く設定している。これによって、配線パターンA〜D間の抵抗値に関する情報をより正確に取得し、第1の電気的特性についてより正確な判定を行う。
一方、逆方向で電位差が付与される第2サブ工程については、電位差の付与開始時から電流値及び電位差値を検出する第2の検出タイミングtbまでの時間を第1サブ工程の第1の検出タイミングtaよりも早く設定する。これによって、第2サブ工程によする検査時間の短縮を図っている。なお、その時点で負極側に設定されている第2グループの配線パターンA〜Dと正極側に設定されている配線パターンA〜Dとの組み合わせについては、以前の単位検査工程で第1サブ工程による順方向の検査が既に行われているため、電流値及び電位差値の検出タイミングを早めても、第1の電気的特性に関する検査の信頼性を維持できる。
このため、各単位検査工程1〜4のうち、第1サブ工程による検査が行われる先頭単位検査工程1及び各中間単位検査工程2,4では、第1検出タイミングtaに応じた検査時間が必要であるが、第2サブ工程による検査しか行われない最終単位検査工程4では、第2検出タイミングtbに応じた検査時間で検査が終了する。このため、最終単位検査工程4での検査時間の短縮分だけ、各配線パターンA〜D間の第1の電気的特性に関する検査に要する全体の検査時間を短縮でき、検査効率の向上が図れる。しかも、各配線パターンA〜D間について行われる第1及び第2サブ工程による順逆2回の検査のうち、第1サブ工程による1回目(順方向)の検査では、出力部12のよる配線パターンA〜D間への電位差付与開始から電流値及び電圧値の検出が行われるまでの時間がより長く設定されているため、第2サブ工程による2回目(逆方向)の検査の検査時間の短縮によって検査精度が低下する恐れもない。
また、本実施形態では、各配線パターンA〜D間について行われる順逆2回の検査を、第1特性検出部13を用いる第1サブ工程と、第2特性検出部14を用いる第2サブ工程とに分けているため、いずれかの単位検査工程1〜4において配線パターンA〜D間に絶縁不良等の不良が発見された場合に、不良が第1グループの負極側の配線パターンA〜Dと正極側の配線パターンA〜Dの間に生じているのか、第2グループの負極側の配線パターンA〜Dと正極側の配線パターンA〜Dとの間に生じているのかを判別できる。
また、本実施形態では、配線パターンA〜D間の絶縁性について、第1サブ工程では例えば100MΩオーダーの絶縁性を有しているか否かを検査し、第2サブ工程では例えば1MΩオーダーの絶縁性を有しているか否かを検査する。
また、各単位検査工程1〜4において出力部12により正極側の配線パターンA〜Dと負極側の配線パターンA〜Dとの間に電位差が付与されたときに、出力部12と配線パターンA〜Dとの間に流れる電流が安定するまでに要する時間は、正負の配線パターンA〜Dによって構成されるコンデンサの容量に関係するため、正極側に設定されている配線パターンA〜Dの面積が大きいほど長くなる傾向がある。
そこで、本実施形態では、単位検査工程1〜3における出力部12による電位差の付与開始から第1サブ工程における第1検出タイミングtaまでの時間は、1つの単位検査工程1,2が終了するごとに徐々に短くされる。これは、複数の単位検査工程1〜4が、より面積が大きい配線パターンA〜Dが正極側に設定されている単位検査工程1〜4から順番に実行されることと対応している。これによって、単位検査工程1〜3における第1検出タイミングtaにより規定される検査時間を、正極側に設定されている配線パターンA〜Dの面積に応じた適切かつ、より短い時間に設定できる。
さらに、好ましくは、単位検査工程2〜4における出力部12による電位差の付与開始から第2サブ工程における第2検出タイミングtbまでの時間についても、1つの単位検査工程2,3が終了するごとに徐々に短くするのがよい。最終単位検査工程4における第2検出タイミングtbにより規定される検査時間を、正極側に設定されている配線パターンDの面積に応じた適切かつ、より短い時間に設定できる。
なお、本実施形態では、第1サブ工程の第1検出タイミングtaを、1番目の先頭単位検査工程1、2番目の中間単位検査工程2及び3番目の中間単位検査工程3の順に、ta1、ta2、ta3(ta1>ta2>ta3)に設定している。また、第2サブ工程の第2検出タイミングtbを、2番目の中間単位検査工程2、3番目の中間単位検査工程3及び最後の最終単位検査工程4の順に、tb1、tb2、tb3(tb1>tb2>tb3)に設定している。また、同一の各単位検査工程2,3内における第1検出タイミングtaと第2検出タイミングtbとの関係は、ta2>tb2、ta3>tb3となっている。
次に、第3サブ工程について説明する。第3サブ工程では、第1及び第2サブ工程の実行に伴って出力部12により正負の配線パターンA〜D間に電位差が付与されるときの負の配線パターンA〜D間の電位差の値の時間的変化の態様に基づいて、正負の配線パターンA〜D間に対する第2の電気的特性に関する検査が行われる。本実施形態では、上記の如く第2の電気的特性に関する検査として、正負の配線パターンA〜D間のスパーク放電による絶縁不良の有無が検査される。
より具体的には、各単位検査工程1〜4において正負の配線パターンA〜Dに電位差を付与したときに、正負の配線パターンA〜Dにスパーク放電による絶縁不良がなければ、正負の配線パターンA〜D間の電位差の値は、図6の実線で示すグラフG1のようにゼロから一定の値に向けてスムーズに上昇していく。これに対し、正負の配線パターンA〜Dにスパーク放電による絶縁不良が発生した場合には、正負の配線パターンA〜D間の電位差値が、その上昇の過程で、スパーク放電の発生に伴い、図6の仮想線で示すグラフG2のように一時的に低下する。このため、この第3サブ工程では、出力部12により正負の配線パターンA〜D間に電位差が付与されたときの正負の配線パターンA〜D間の電位差の上昇過程における一時的低下G2aの有無を監視することにより、正負の配線パターンA〜D間にスパーク放電による絶縁不良の有無を的確に検査できる。
なお、第3サブ工程における正負の配線パターンA〜D間の電位差の検出は電位差検出部15により行われ、電位差検出部15により検出された電位差の値の時間的変化の様子の監視及び判定等は制御部18によって行われる。
また、本実施形態では、各配線パターンA〜D間に順逆2方向で電位差を付与して各配線パターンA〜D間のスパーク放電による絶縁不良に関する検査を行うため、極性によって電気的特性が異なる絶縁不良箇所について適切に対応して配線パターンA〜D間の絶縁検査を行うことができ、検査精度の向上が図れる。以下にその検出精度向上の原理について説明する。
配線パターン21間に生じる絶縁不良個所は、例えば、ゴミ等の異物、エッチング不良により配線パターン21形成用の不要な配線材が残留したもの等により生じる。これらの絶縁不良個所31は、異物やの配線材のエッチング残部の形状や隣接する配線パターン21との間の隙間寸法等により、絶縁不良個所41に付与する絶縁検査用の電位差の極性によって、絶縁不良個所41における電位差付与時の電荷の分布状態等が相違し、異なる電気的特性を示す場合がある。
図7(a)及び図7(b)は、本実施形態に係る基板検査方法の第3サブ工程により、極性によって電気的特性が異なる絶縁不良個所に対して絶縁検査が行われる様子を示す図である。この図7(a)及び図7(b)に示す絶縁不良箇所41の例では、配線パターンBから配線パターンA側に突状に張り出すようにエッチング残部42が生じている。
このような絶縁不良個所41の場合、図7(a)に示すように、配線パターンAを正極側に設定し、配線パターンBを負極側に設定して、この2つの配線パターンA,B間に電位差を付与しても、エッチング残部42の先端部42aへの電荷集中が生じにくいため、配線パターンA,B間のスパーク放電が発生せず、絶縁不良として判定されない場合がある。一方、図7(b)に示すように、配線パターンAを負極側に設定し、配線パターンBを正極側に設定して、この2つの配線パターンA,B間に電位差を付与した場合には、エッチング残部42の先端部42aへの電荷集中が生じやすくなり、配線パターンA,B間にスパーク放電が発生し、絶縁不良として判定される。このように、極性を反転させて配線パターン21間に検査用の電位差を付与することにより、図7(a)及び図7(b)に示すような極性により電気的特性が異なる絶縁不良個所41についても、検査漏れを防止することができ、これによって検査精度の向上が図れる。
また、本実施形態に係る検査方法によれば、各単位検査工程1〜4内における第1及び第2サブ工程が行われる際に、出力部12により配線パターンA〜D間に電位差が付与されたときの配線パターンA〜D間の電位差の時間的変化を利用して、第3サブ工程の検査を行うことができるため、検査時間を延長することなく各単位検査工程1〜4に第3サブ工程を追加できる。
なお、上述の実施形態では、複数の単位検査工程1〜4について、より面積が大きい配線パターンA〜Dが正極側に設定されている単位検査工程1〜4から順番に実行するようにした。この点に関する変形例として、複数の単位検査工程1〜4を、その各単位検査工程1〜4において正極側に設定されている配線パターンA〜Dの面積の違いにより複数の工程グループに分け、正極側に設定されている配線パターンA〜Dの面積がより大きい工程グループに属する単位検査工程1〜4から順番に実行するようにしてもよい。具体例として、複数の単位検査工程1〜4を、VGネットの配線パターンA,Bが正極側に設定されている第1の工程グループと、シグナルネットの配線パターンC,Dが正極側に設定されている第2の工程グループとに分けてもよい。この場合、第1の工程グループに属する単位検査工程A,B、これに続いて第2の工程グループに属する単位検査工程C,Dの順に検査が行われる。なお、同じ工程グループ内ので単位検査工程の順番については任意である。
また、上記の変形例の如く、複数の単位検査工程1〜4を複数の工程グループに分けた場合、各単位検査工程1〜4における出力部12による電位差の付与開始から第1サブ工程における第1検出タイミングtaまでの時間を、1つの工程グループに属するすべての単位検査工程1〜4が終了するごとに徐々に短くしてもよい。例えば、複数の単位検査工程1〜4を第1及び第2の工程グループに分けた場合、第1の工程グループに属する単位検査工程1,2では同一の第1検出タイミングtaが用いられる。そして、第1の工程グループに属する全ての単位検査工程1,2が終了するのに伴って、第1検出タイミングtaが早められ、第2の工程グループに属する単位検査工程3,4ではその早められた第1検出タイミングtaで検査が行われる。なお、第2サブ工程に用いられる第2検出タイミングtbについても工程グループ単位で順次早めていくようにしてもよい。
また、上述の実施形態では各単位検査工程1〜4の第1及び第2サブ工程における正負の配線パターンA〜D間の仮想的な抵抗値の算出に、第1及び第2特性検出部13,14が検出した電流値と電位差検出部15が検出した電位差値を用いた。この点に関する変形例として、第1及び第2特性検出部13,14が検出した電流値と、出力部12の出力レベルに応じて制御部18に予め登録された電位差値とに基づいて配線パターンA〜D間の仮想的な抵抗値の算出してもよい。
また、上述の実施形態では複数のプローブ11に対して2つの特性検出部を設け、その2つの特性検出部を第1及び第2特性検出部13,14として機能させた。この点に関する変形例として、各プローブ11ごとに第1及び第2特性検出部13,14を個別に設け、各第1特性検出部13の検出電流値又は各第2特性検出部14の検出電流値の加算値に基づいて第1の電気的特性を判定してもよい。あるいは、さらに他の変形例として、各プローブ11ごとに1つの特性検出部を設けてもよい。この場合は、各特性検出部が対応するプローブ11が接続されている配線パターンA〜Dが各単位検査工程1において負極側の第1グループに属している場合には、その特性検出部は第1特性検出部として機能し、各特性検出部が対応するプローブ11が接続されている配線パターンA〜Dが各単位検査工程1において負極側の第2グループに属している場合には、その特性検出部は第2特性検出部として機能する。
1 基板検査装置、2 被検査基板、11,11a〜11d プローブ、12 出力部、13 第1特性検出部、14 第2特性検出部、15 電位差検出部、16 マルチプレクサ、17 切替スイッチ、18 制御部、21 配線パターン、41 絶縁不良個所、A〜D 配線パターン、ta 第1検出タイミング、tb 第2検出タイミング。

Claims (8)

  1. 被検査基板に設けられた複数の配線パターンの電気的特性を検査する基板検査方法であって、
    前記被検査基板に設けられた前記複数の配線パターンに導通される複数のプローブと、前記プローブを介して前記配線パターン間に電位差を付与する出力部と、前記出力部と前記配線パターンとの間に流れる電流を検出する第1及び第2特性検出部とを用い、
    順番に実行される複数の単位検査工程を有し、前記各単位検査工程では、前記複数の配線パターンのうちの前記単位検査工程同士で互いに異なるいずれか1つの配線パターンが正極側に設定され、かつ、前記1つの配線パターン以外の配線パターンが負極側に設定された状態で、前記出力部により前記プローブを介して正極側の前記配線パターンと負極側の前記配線パターンとの間に電位差が付与され、
    前記単位検査工程は、
    実行中の当該単位検査工程において負極側に設定されている前記配線パターンのうちの以前の前記単位検査工程で未だ正極側に設定されたことのない前記配線パターンと、前記出力部との間に流れる電流を、第1検出タイミングで前記第1特性検出部を介して検出し、その検出結果に基づいて、正極側に設定されている前記配線パターンと負極側に設定されている前記配線パターンのうちの未だ正極側に設定されたことのない前記配線パターンとの間における第1の電気的特性について検査する第1サブ工程と、
    実行中の当該単位検査工程において負極側に設定されている前記配線パターンのうちの以前の前記単位検査工程で既に正極側に設定されたことのある前記配線パターンと、前記出力部との間に流れる電流を、前記第1検出タイミングよりも早い第2検出タイミングで前記第2特性検出部を介して検出し、その検出結果に基づいて、正極側に設定されている前記配線パターンと負極側に設定されている前記配線パターンのうちの既に正極側に設定されたことのある前記配線パターンとの間における前記第1の電気的特性について検査する第2サブ工程と、
    を備えることを特徴とする基板検査方法。
  2. 請求項1に記載の基板検査方法において、
    前記複数の単位検査工程のうちの最初に実行される先頭単位検査工程及び最後に実行される最終単位検査工程との間で実行される各中間単位検査工程は、前記第1サブ検査工程と前記第2サブ検査工程とを備え、
    前記先頭単位検査工程は、前記第1サブ工程を備え、
    前記最終単位検査工程は、前記第2サブ工程を備えることを特徴とする基板検査方法。
  3. 請求項1又は請求項2に記載の基板検査方法において、
    前記プローブを介して前記配線パターン間の電位差を検出する電位差検出部をさらに用い、
    前記各単位検査工程は、
    前記出力部により正極側に設定された前記配線パターンと負極側に設定された前記配線パターンとの間に電位差が付与されたときに、前記電位差検出部を介して検出された正極側の前記配線パターンと負極側の前記配線パターンとの間の電位差の時間的変化に基づいて、正極側の前記配線パターンと負極側の前記配線パターンとの間における第2の電気的特性について検査する第3サブ工程をさらに備えることを特徴とする基板検査方法。
  4. 請求項3に記載の基板検査方法において、
    前記第3サブ工程では、前記電位差検出部を介して検出された前記電位差の上昇過程における一時的な低下の有無に基づいて前記第2の電気的特性について検査することを特徴とする基板検査方法。
  5. 請求項1ないし請求項4のいずれかに記載の基板検査方法において、
    前記複数の単位検査工程は、より面積が大きい前記配線パターンが正極側に設定されている単位検査工程から順番に実行されることを特徴とする基板検査方法。
  6. 請求項1ないし請求項4のいずれかに記載の基板検査方法において、
    前記複数の単位検査工程は、その各単位検査工程において正極側に設定されている前記配線パターンの面積の違いにより複数の工程グループに分けられ、正極側に設定されている前記配線パターンの面積がより大きい工程グループに属する単位検査工程から順番に実行されることを特徴とする基板検査方法。
  7. 請求項5に記載の基板検査方法において、
    前記各単位検査工程における前記出力部による前記電位差の付与開始から前記第1サブ工程における前記第1検出タイミングまでの時間は、1つの前記単位検査工程が終了するごとに徐々に短くされることを特徴とする基板検査方法。
  8. 請求項6に記載の基板検査方法において、
    前記各単位検査工程における前記出力部による前記電位差の付与開始から前記第1サブ工程における前記第1検出タイミングまでの時間は、1つの前記工程グループに属するすべての前記単位検査工程が終了するごとに徐々に短くされることを特徴とする基板検査方法。
JP2009152670A 2009-06-26 2009-06-26 基板検査方法 Active JP5391869B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009152670A JP5391869B2 (ja) 2009-06-26 2009-06-26 基板検査方法
TW099120438A TWI403734B (zh) 2009-06-26 2010-06-23 基板檢驗方法
KR1020100060173A KR101112696B1 (ko) 2009-06-26 2010-06-24 기판검사방법
CN2010102142102A CN101937030B (zh) 2009-06-26 2010-06-25 基板检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009152670A JP5391869B2 (ja) 2009-06-26 2009-06-26 基板検査方法

Publications (2)

Publication Number Publication Date
JP2011007687A JP2011007687A (ja) 2011-01-13
JP5391869B2 true JP5391869B2 (ja) 2014-01-15

Family

ID=43390466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009152670A Active JP5391869B2 (ja) 2009-06-26 2009-06-26 基板検査方法

Country Status (4)

Country Link
JP (1) JP5391869B2 (ja)
KR (1) KR101112696B1 (ja)
CN (1) CN101937030B (ja)
TW (1) TWI403734B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013104799A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2013104798A (ja) * 2011-11-15 2013-05-30 Sharp Corp 検査装置、検査方法、検査プログラム及びプログラム記録媒体
JP2014020815A (ja) * 2012-07-13 2014-02-03 Hioki Ee Corp 基板検査装置および基板検査方法
JP2015001470A (ja) * 2013-06-17 2015-01-05 日本電産リード株式会社 基板検査装置
JP6229877B2 (ja) * 2013-08-27 2017-11-15 日本電産リード株式会社 検査装置
JP6592885B2 (ja) * 2014-10-08 2019-10-23 日本電産リード株式会社 基板検査方法及び基板検査装置
KR20160105082A (ko) 2015-02-27 2016-09-06 삼성전기주식회사 기판 검사 장치 및 그 검사 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718370B2 (ja) * 1994-07-29 1998-02-25 日本電気株式会社 配線ショート箇所検出方法および配線ショート箇所検出装置
JP3163909B2 (ja) * 1994-08-19 2001-05-08 株式会社富士通ゼネラル 安全試験の自動化装置
JP4068248B2 (ja) * 1998-12-28 2008-03-26 日本電産リード株式会社 基板の絶縁検査装置及びその絶縁検査方法
JP2001337051A (ja) 2000-05-29 2001-12-07 Aitesu:Kk 基板製品検査装置、基板製品検査方法、及び検査用プローブ
JP2007206050A (ja) 2000-11-17 2007-08-16 Ebara Corp 基板検査方法、基板検査装置及び電子線装置
JP4810741B2 (ja) * 2001-03-23 2011-11-09 富士ゼロックス株式会社 自己走査型発光デバイス
JP2004239877A (ja) 2003-02-10 2004-08-26 Renesas Technology Corp 回路パターンの検査方法および半導体装置の製造方法
JP2007178318A (ja) * 2005-12-28 2007-07-12 Nidec-Read Corp 基板検査装置及び方法
CN101101886A (zh) * 2006-06-05 2008-01-09 松下电器产业株式会社 半导体检查装置及半导体集成电路的检查方法
JP4825083B2 (ja) * 2006-08-28 2011-11-30 株式会社アドテックエンジニアリング なぞり式回路基板検査装置
JP2008128678A (ja) * 2006-11-16 2008-06-05 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP4918339B2 (ja) * 2006-11-30 2012-04-18 日本電産リード株式会社 基板検査装置
US7714596B2 (en) * 2006-12-15 2010-05-11 Four Dimensions Inc. System and methods of measuring semiconductor sheet resistivity and junction leakage current
JP5014778B2 (ja) * 2006-12-28 2012-08-29 日本電産リード株式会社 基板検査方法及び基板検査装置

Also Published As

Publication number Publication date
CN101937030A (zh) 2011-01-05
TW201111812A (en) 2011-04-01
KR101112696B1 (ko) 2012-02-17
JP2011007687A (ja) 2011-01-13
CN101937030B (zh) 2013-03-27
KR20110000518A (ko) 2011-01-03
TWI403734B (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5391869B2 (ja) 基板検査方法
KR101367439B1 (ko) 절연 검사 장치 및 절연 검사 방법
KR101612091B1 (ko) 정전 척의 검사방법 및 정전 척 장치
US9606166B2 (en) Insulation inspection apparatus and insulation inspection method
KR20080049624A (ko) 기판 검사 장치 및 기판 검사 방법
KR20150111865A (ko) 저항 측정 장치, 기판 검사 장치, 검사 방법, 및 검사용 지그의 메인터넌스 방법
US9606162B2 (en) Insulation inspection method and insulation inspection apparatus
JP4008173B2 (ja) 蓄電器の絶縁抵抗測定方法および絶縁抵抗測定装置
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP2007333465A (ja) 検査装置
KR20150138828A (ko) 기판 검사 장치 및 기판 검사 방법
KR20130092462A (ko) 부품내장기판의 검사방법
JP2012149914A (ja) プリント基板劣化検査装置および劣化検査方法
JP2015001470A (ja) 基板検査装置
JP2009162669A (ja) 絶縁抵抗測定回路
KR101961536B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2008164416A (ja) 基板検査方法及び基板検査装置
JP4259692B2 (ja) 回路基板検査装置
JP5425709B2 (ja) 絶縁検査装置および絶縁検査方法
JP2007139797A (ja) 絶縁検査装置及び絶縁検査方法
JP2014219335A (ja) 検査装置および検査方法
JP5307085B2 (ja) 回路基板検査装置
KR20230089427A (ko) 절연 검사 장치 및 절연 검사 방법
JP2008076266A (ja) 基板検査装置及び基板検査方法
KR20230089426A (ko) Ai를 이용한 기판 검사 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5391869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250