发明内容
考虑到上述情况,本专利说明书描述了一种晶体管驱动电路,其能够通过使用两个或多个误差放大电路有效地驱动功率晶体管以便生成恒定功率电压。在一个例子中,一种驱动功率晶体管以便从输出端子输出功率电压并控制功率电压具有预定电压值的晶体管驱动电路,包括参考电压发生器、功率电压检测器、以及多个误差放大电路。参考电压发生器被配置为生成参考电压。功率电压检测器被配置为检测从输出端子输出的功率电压并生成与功率电压成比例的分压。多个误差放大电路中的每一个被配置为响应输入到其上的控制信号而被激活,以便以使分压与参考电压基本相等的方式来控制功率晶体管的操作。多个误差放大电路具有不同的操作特性。在这种晶体管驱动电路中,功率电压检测器被进一步配置成为多个误差放大电路中的每一个适当地改变分压的比例常数,选择性地激活多个误差放大电路中的每一个以便控制由功率晶体管生成的功率电压具有预定功率电压。
在另一例子中,一种驱动功率晶体管以便从输出端子输出功率电压并控制功率电压具有预定电压值的晶体管驱动电路,包括参考电压发生器、功率电压检测器、以及多个误差放大电路。参考电压发生器被配置为生成参考电压。功率电压检测器被配置为检测从输出端子输出的功率电压并生成与功率电压成比例的分压。多个误差放大电路中的每一个被配置为响应输入到其上的控制信号而被激活,以便以使分压与参考电压基本相等的方式来控制功率晶体管的操作。多个误差放大电路具有不同的操作特性。在这种晶体管驱动电路中,参考电压发生器被进一步配置成为多个误差放大电路中的每一个适当地改变参考电压的电压值,选择性地激活多个误差放大电路中的每一个以便控制由功率晶体管生成的功率电压从而具有预定功率电压。
在又一例子中,一种驱动功率晶体管以便从输出端子输出功率电压并控制功率电压具有预定电压值的晶体管驱动电路,包括参考电压发生器、功率电压检测器、以及多个误差放大电路。参考电压发生器被配置为生成多个参考电压。功率电压检测器被配置为检测从输出端子输出的功率电压并生成与功率电压成比例的分压。多个误差放大电路中的每一个被配置为响应输入到其上的控制信号而被激活,以便以使分压与参考电压基本相等的方式来控制功率晶体管的操作。多个误差放大电路具有不同的操作特性。在这种晶体管驱动电路中,参考电压发生器被进一步配置成为多个误差放大电路中的每一个适当地改变参考电压的电压值,并使每一个参考电压的电压值不同,选择性地激活多个误差放大电路中的每一个以便控制由功率晶体管生成的功率电压从而具有预定功率电压。
进一步,本专利说明书描述了一种驱动功率晶体管的方法,该功率晶体管依照输入到其控制电极的信号控制从输入端子输出到输出端子的电流。在一个例子中,该方法包括提供、激活、产生、生成、以及控制步骤。提供步骤提供具有不同操作特性的多个误差放大电路。激活步骤响应输入到多个误差放大电路中的每一个上的控制信号来选择性地激活一个误差放大电路,以便控制功率晶体管的操作,使得输出端子处的电压变成预定功率电压。产生步骤给多个误差放大电路产生参考电压。生成步骤依照多个误差放大电路中被选择性地激活的一个的操作特性,通过使用相应的比例常数来生成与输出端子处的电压成比例的分压。控制步骤控制功率晶体管的操作,以便使分压与参考电压基本相等。
在另一例子中,一种驱动功率晶体管的方法包括提供、激活、产生、生成、以及控制步骤,该功率晶体管依照输入到其控制电极的信号控制从输入端子输出到输出端子的电流。提供步骤提供具有不同操作特性的多个误差放大电路。激活步骤响应输入到多个误差放大电路中的每一个上的控制信号来选择性地激活一个误差放大电路,以便控制功率晶体管的操作,使得输出端子处的电压变成预定功率电压。产生步骤依照所述多个误差放大电路中被选择性地激活的一个的操作特性,给被选择性地激活的该误差放大电路产生参考电压。生成步骤通过使用预定的比例常数来生成与输出端子处的电压成比例的分压。控制步骤控制功率晶体管的操作,以便使分压与参考电压基本相等。
在又一例子中,一种驱动功率晶体管的方法包括提供、激活、产生、生成、以及控制步骤,该功率晶体管依照输入到其控制电极的信号控制从输入端子输出到输出端子的电流。提供步骤提供具有不同操作特性的多个误差放大电路。激活步骤响应输入到多个误差放大电路中的一个上的控制信号来激活该误差放大电路,以便控制功率晶体管的操作,使得输出端子处的电压变成预定功率电压。产生步骤依照多个误差放大电路的每一个的操作特性,为每一个误差放大电路产生不同电压值的参考电压。生成步骤通过使用预定的比例常数来生成与输出端子处的电压成比例的分压。控制步骤控制功率晶体管的操作,以便使分压与参考电压基本相等。
进一步,本专利说明书描述了一种恒定电压电路,其能够通过使用两个或多个误差放大电路来用功率晶体管有效地生成恒定输出电压,该恒定电压电路包括功率晶体管、参考电压发生器、功率电压检测器、以及多个误差放大电路。功率晶体管被配置为从输出端子输出功率电压并控制功率电压具有预定电压值。参考电压发生器被配置为生成参考电压。功率电压检测器被配置为检测从输出端子输出的功率电压并生成与功率电压成比例的分压。多个误差放大电路中的每一个被配置为响应输入到其上的控制信号而被激活,以便以使分压与参考电压基本相等的方式来控制功率晶体管的操作。多个误差放大电路具有不同的操作特性。在这种恒定电压电路中,功率电压检测器被进一步配置成为多个误差放大电路中的每一个适当地改变分压的比例常数,选择性地激活多个误差放大电路中的每一个以便控制由功率晶体管生成的功率电压从而具有预定功率电压。
在另一例子中,一种恒定电压电路包括功率晶体管、参考电压发生器、功率电压检测器、以及多个误差放大电路。功率晶体管被配置为从输出端子输出功率电压并控制功率电压具有预定电压值。参考电压发生器被配置为生成参考电压。功率电压检测器被配置为检测从输出端子输出的功率电压并生成与功率电压成比例的分压。多个误差放大电路中的每一个被配置为响应输入到其上的控制信号而被激活,以便以使分压与参考电压基本相等的方式来控制功率晶体管的操作。多个误差放大电路具有不同的操作特性。在这种恒定电压电路中,参考电压被进一步配置成为多个误差放大电路中的每一个适当地改变参考电压的电压值,选择性地激活多个误差放大电路中的每一个以便控制由功率晶体管生成的功率电压从而具有预定功率电压。
在又一例子中,一种恒定电压电路包括功率晶体管、参考电压发生器、功率电压检测器、以及多个误差放大电路。功率晶体管被配置为从输出端子输出功率电压并控制功率电压具有预定电压值。参考电压发生器被配置为生成多个参考电压。功率电压检测器被配置为检测从输出端子输出的功率电压并生成与功率电压成比例的分压。多个误差放大电路中的每一个被配置为响应输入到其上的控制信号而被激活,以便以使分压与参考电压基本相等的方式来控制功率晶体管的操作。多个误差放大电路具有不同的操作特性。在这种恒定电压电路中,参考电压发生器被进一步配置成为多个误差放大电路中的每一个适当地改变参考电压的电压值,并使每一个参考电压的电压值不同,选择性地激活多个误差放大电路中的每一个以便控制由功率晶体管生成的功率电压从而具有预定功率电压。
具体实施方式
在描述附图中阐明的优选实施例时,为了清楚起见采用特定的术语。然而,不意欲把本专利说明书的公开限制到这样选择的特定术语,并且应当理解,每个特定元件包括以相似方式操作的所有技术等价物。现在参考附图,其中贯穿这几个视图,相同的附图标记指示相同或相应的部件,具体地对于图2,解释了依据本发明示范性实施例的恒定电压电路1。作为一个例子,图2的恒定电压电路1使用晶体管驱动电路。在图2中,恒定电压电路1通过输入端子IN接收输入电压Vin,把输入电压Vin转换成具有特定电压值的输出电压Vo,并通过输出端子OUT输出这个输出电压Vo。
如图2中所阐明的,恒定电压电路1包括输出晶体管M1和晶体管驱动电路2。输出晶体管M1包括PMOS(P型金属氧化物半导体)晶体管并被配 置为响应通过其栅极接收的信号来控制从输出端子OUT输出的电流。晶体管驱动电路2被配置为控制输出晶体管M1的操作,使得把从输出端子输出的电压设置为特定的恒定电压。
应当注意,指示为NMOS晶体管或PMOS晶体管的MOS晶体管表示增强型MOS晶体管,除非另有说明。
晶体管驱动电路2包括参考电压发生器5、输出电压检测器6、第一误差放大电路A1、以及第二误差放大电路A2。参考电压发生器5被配置为生成预定的参考电压Vref。输出电压检测器6被配置为检测输出电压Vo并通过特定的划分比率划分输出电压Vo以生成分压Vfb。第一误差放大电路A1具有较快操作及相对大的电流消耗的特性,并被配置为以使分压Vfb变成基本等于参考电压Vref的方式来控制输出晶体管M1的操作。第二误差放大电路A2具有相对低的电流消耗的特性,并被配置为也以使分压Vfb变成基本等于参考电压Vref的方式来控制输出晶体管M1。
晶体管驱动电路2进一步包括开关SW1和控制电路7。开关SW1被配置为使第一误差放大电路A1的输出端子与输出晶体管M1的栅极连接或断开。控制电路7被配置为从外部主机设备(未示出)接收休眠信号SLP并响应休眠信号SLP来控制第一和第二误差放大电路A1和A2、开关SW1、以及输出电压检测器6的操作。
输出电压检测器6包括电阻R1-R4、NMOS晶体管M2和M3、以及熔丝F1和F2。可以通过调整来调节电阻R2-R4中的每一个。控制电路7包括反相器INV1和INV2。
输出晶体管M1连接在输入端子IN和输出端子OUT之间,并且电阻R1-R4串联连接在输出端子OUT和地之间。电阻R2并联连接到NMOS晶体管M2和熔丝F1。电阻R4并联连接到NMOS晶体管M3和熔丝F2。
从电阻R2和R3之间的连接点输出分压Vfb,并把其输入到第一和第二误差放大电路A1和A2的每一个的同相输入端子。把从参考电压发生器5输出的参考电压Vref输入到第一和第二误差放大电路A1和A2的每一个的反相输入端子。输出晶体管M1具有经由开关SW1连接到第一误差放大电路A1的输出端子并连接到第二误差放大电路A2的输出端子的栅极。
在控制电路7中,反相器INV1和INV2彼此串联连接。反相器INV1具有用于接收休眠信号SLP的输入端子,以及连接到第二误差放大电路A2的 控制信号输入端子和反相器INV2的输入端子的输出端子。反相器INV2具有连接到第一误差放大电路A1的控制信号输入端子、开关SW1的控制电极、以及NMOS晶体管M2和M3的每一个的栅极的输出端子。第一和第二误差放大电路A1和A2的每一个在栅极处一接收到高电平信号就开始其操作,并且一接收到低电平信号就停止操作以便减少电流消耗。
在具有如上所述结构的恒定电压电路1中,当休眠信号SLP为高电平信号时,第一误差放大电路A1的控制信号输入端子和开关SW1的控制电极的每一个都接收到高电平信号,使得第一误差放大电路A1变成激活状态并且使开关SW1接通成为导电的。此时,第二误差放大电路A2在控制信号输入端子处接收到低电平信号并停止其操作,以便切断电流消耗。其结果是,第二误差放大电路A2的输出端子变成高阻态。同样,使NMOS晶体管M2和M3的每一个接通,并且因此无论熔丝F1和F2的状态如何,输出端子OUT只经由串联的电阻R1和R3连接到地。即,把NMOS晶体管M2和M3用作开关。在这种状态下,通过调整电阻R3来调节分压Vfb,可以把输出电压Vo改变成预定电压。
当休眠信号SLP位于低电平时,第一误差放大电路A1的控制信号输入端子和开关SW1的控制电极的每一个都接收到低电平信号。因此,第一误差放大电路A1停止其操作以便切断电流消耗。同时,使开关SW1和NMOS晶体管M2与M3的每一个关断成为断开状态。此时,第二误差放大电路A2通过其控制信号输入端子接收到高电平信号并且因此处于激活状态。电阻R2和R4分别并联连接到熔丝F1和F2。因此,在这种情况下,分压Vfb保持与休眠信号SLP位于高电平时的状态相同。
如果第一和第二误差放大电路A1和A2具有彼此不同的偏移电压,则输出电压Vo在激活第一误差放大电路A1时和激活第二误差放大电路A2时之间可能相差电压差ΔVo。当第一和第二误差放大电路A1和A2的偏移电压之间的差是偏移电压差ΔVoff时,可以把电压差ΔVo表示为:
ΔVo=ΔVoff*Vo/Vfb
基于这种关系,当在正常模式和备用模式中分别激活第一和第二误差放大电路A1和A2时,可以在输出电压Vo的值之间实现基本精确的一致。具体地,当ΔVo是负数时,通过断开熔丝F1并调整电阻R2,把输出电压Vo增加到在选择了第一误差放大电路A1时所获得的电压。同样,当ΔVo是正 数时,通过断开熔丝F2并调整电阻R4,把输出电压Vo减小到在选择了第一误差放大电路A1时所获得的电压。
在图2中,可以删去开关SW1。这在当第一误差放大电路A1在控制信号输入端子处接收到低电平信号并因此停止其操作时,第一误差放大电路A1的输出端子进入高阻态的特定情况下是可能的。如果删去了开关SW1,那么第一误差放大电路A1的输出端子直接连接到输出晶体管M1的栅极。
在第二误差放大电路A2的输出端子和输出晶体管M1的栅极之间可以增加类似于开关SW1的另一开关SW2(见图7),具有在额外开关的控制电极和反相器INV2的输出端子之间的连接。图7是依据另一示范性实施例的具有通过增加额外开关的修改的图2部分恒定电压电路的电路图。可以在当第二误差放大电路A2在控制信号输入端子处接收到低电平信号并因此停止其操作时,第二误差放大电路A2的输出端子未进入高阻态的特定情况下实现开关SW2的这种增加。当在这样连接的额外开关的控制电极处接收到高电平信号时,使其接通并变成导电的。
参考图3,解释了依据本发明另一示范性实施例的恒定电压电路1a。图3的恒定电压电路1a以类似于图2的恒定电压电路1的方式使用晶体管驱动电路。恒定电压电路1a被配置为使第一误差放大电路操作时生成的输出电压Vo与第二误差放大电路操作时生成的输出电压Vo基本相等。恒定电压电路1a通过调节参考电压Vref来达到这种相等,而上述图2的恒定电压电路通过调节分压Vfb产生类似的效果。
除了用于取代图2的晶体管驱动电路2的晶体管驱动电路2a之外,图3的恒定电压电路1a类似于图2的恒定电压电路1。除了参考电压发生器5a和输出电压检测器6a之外,晶体管驱动电路2a类似于图2的晶体管驱动电路2。参考电压发生器5a取代图2的参考电压发生器5,并且输出电压检测器6a取代图2的输出电压检测器6。
以类似于图2的恒定电压电路1的方式,图3的恒定电压电路1a通过输入端子IN接收输入电压Vin,把输入电压Vin转换成具有特定电压值的输出电压Vo,并通过输出端子OUT输出这个输出电压Vo。
图3的恒定电压电路1a被配置为使用晶体管驱动电路2a控制输出晶体管M1的操作,使得输出端子OUT处的电压是预定电压。
在晶体管驱动电路2a中,参考电压发生器5a生成并输出参考电压Vref, 并且输出电压检测器6a检测输出电压Vo并对其进行划分以生成分压Vfb。
参考电压发生器5a包括恒定电压发生器11、电阻R11-R14、NMOS晶体管M12和M13、以及熔丝F11和F12。恒定电压发生器11生成恒定电压Vs。可以通过调整来调节每个电阻R11、R13及R14。输出电压检测器6a包括电阻R5和R6。
电阻R5和R6串联连接在输出端子OUT和地之间。从电阻R5和R6之间的连接点输出分压Vfb。把分压Vfb输入到第一和第二误差放大电路A1和A2的每一个同相输入端子。
电阻R11-R14串联连接在生成恒定电压Vs的恒定电压发生器11的输出端子和地之间。电阻R11并联连接到NMOS晶体管M12和熔丝F11,并且电阻R13并联连接到NMOS晶体管M13和熔丝F12。从电阻R12和R13之间的连接点输出参考电压Vref,并把其输入到第一和第二误差放大电路A1和A2的每一个反相输入端子。反相器INV1把信号输出到控制信号输入端子。反相器INV2把信号输出到第一误差放大电路A1的控制信号输入端子、开关SW1的控制电极、以及NMOS晶体管M12和M13的每一个的栅极。
在上述的恒定电压电路1a中,一接收到高电平的休眠信号SLP,第一误差放大电路A1就进入激活状态,并使开关SW1接通并变成导电的。此时,使第二误差放大电路A2停止其操作,以便切断电流消耗并使输出端子处于高阻态。并且,使NMOS晶体管M12和M13的每一个接通,并且因此无论熔丝F11和F12的状态如何,生成参考电压Vs的恒定电压发生器11的输出端子仅经由串联电阻R12和R14连接到地。在这种情况下,通过调整电阻R14来调节参考电压Vref,可以把输出电压Vo改变到预定电压。
当休眠信号SLP处于低电平时,第一误差放大电路A1的控制信号输入端子和开关SW1的控制电极的每一个都接收到低电平信号。因此,第一误差放大电路A1停止其操作以便切断电流消耗。同时,使开关SW1和NMOS晶体管M12与M13的每一个关断成为断开状态。此时,第二误差放大电路A2通过其控制信号输入端子接收到高电平信号并因此处于激活状态。把电阻R11和R13分别并联连接到熔丝F11和F12。因此,在这种情况下,参考电压Vref保持与休眠信号SLP位于高电平时的状态相同。
如果第一和第二误差放大电路A1和A2具有彼此不同的偏移电压,则输出电压Vo在激活第一误差放大电路A1时和激活第二误差放大电路A2时之 间可能相差电压差ΔVo。但是,由于把输出电压Vo表示为Vo=K*Vref,其中K是常数,所以可以通过改变参考电压Vref来调节输出电压Vo。
基于这种关系,当在正常模式和备用模式中分别激活第一和第二误差放大电路A1和A2时,可以在输出电压Vo的值之间实现基本精确的一致。具体地,当ΔVo是负数时,通过断开熔丝F12并调整电阻R13,把参考电压Vref增加到在选择了第一误差放大电路A1时所获得的电压。同样,当ΔVo是正数时,通过断开熔丝F11并调整电阻R11,把参考电压Vref减小到在选择了第一误差放大电压A1时所获得的电压。
参考图4,解释了依据本发明又一示范性实施例的恒定电压电路1b。图4的恒定电压电路1b以类似于图3的恒定电压电路1a的方式使用晶体管驱动电路。恒定电压电路1b被配置为把不同的参考电压输入到第一和第二误差放大电路A1和A2的反相输入端子,而图3的恒定电压电路1a输入共用电压,或者参考电压Vref。
除了用于取代图3的晶体管驱动电路2a的晶体管驱动电路2b之外,图4的恒定电压电路1b类似于图3的恒定电压电路1a。除了参考电压发生器5b之外,晶体管驱动电路2b类似于图3的晶体管驱动电路2a。参考电压发生器5b取代图3的参考电压发生器5a。
以类似于图3的恒定电压电路1a的方式,图4的恒定电压电路1b通过输入端子IN接收输入电压Vin,把输入电压Vin转换成具有特定电压值的输出电压Vo,并通过输出端子OUT输出这个输出电压Vo。
图4的恒定电压电路1b被配置为使用晶体管驱动电路2b控制输出晶体管M1的操作,使得输出端子OUT处的电压是预定电压。
如上所述,在晶体管驱动电路2b中,参考电压发生器5b生成并输出第一和第二参考电压Vref1和Vref2,输出电压检测器6a检测输出电压Vo并对其进行划分以便生成分压Vfb。
在晶体管驱动电路2b中,第一误差放大电路A1具有执行快速操作及大电流消耗的特性,并控制输出晶体管M1,使得分压Vfb与第一参考电压Vref1基本相等。同样,第二误差放大电路A2具有抑制电流消耗的特性,并控制输出晶体管M1的操作,使得分压Vfb与第二参考电压Vref2基本相等。
开关SW1、输出电压检测器6a、以及控制电路7的连接和功能与图3的恒定电压电路1a中的连接和功能相同。
参考电压发生器5b包括恒定电压发生器11、电阻R21-R24、以及熔丝F21和F22。如上所述,恒定电压发生器11生成恒定电压Vs。可以通过调整来调节每个电阻R22和R23。
电阻R21-R24串联连接在具有恒定电压Vs的恒定电压发生器11的输出端子和地之间。电阻R22和R23具有其间的连接点,该连接点连接到第一误差放大电路A1的反相输入端子以便把第一参考电压Vref1发送到那里。电阻R21和R22具有其间的连接点,该连接点经由熔丝F21连接到第二误差放大电路A2的反相输入端子以便把第二参考电压Vref2发送到那里。同样,电阻R23和R24具有其间的连接点,该连接点经由熔丝F22连接到第二误差放大电路A2的反相输入端子以便把第二参考电压Vref2发送到那里。
通过上述结构,当休眠信号SLP处于高电平时在第一误差放大电路A1操作期间生成的输出电压Vo可能大于当休眠信号SLP处于低电平时在第二误差放大电路A2操作期间生成的输出电压Vo。在这种情况下,通过增加第二参考电压Vref2,可以增加在第二误差放大电路A2操作期间生成的输出电压Vo。具体地,通过切断熔丝F22,可以使第二参考电压Vref2大于第一参考电压Vref1。可以通过调整电阻R22和R23来调节第一和第二参考电压Vref1和Vref2。
反之,当休眠信号SLP处于高电平时在第一误差放大电路A1操作期间生成的输出电压Vo可能小于当休眠信号SLP处于低电平时在第二误差放大电路A2操作期间生成的输出电压Vo。在这种情况下,通过减小第二参考电压Vref2,可以减小在第二误差放大电路A2操作期间生成的输出电压Vo。具体地,通过切断熔丝F21,可以使第二参考电压Vref2小于第一参考电压Vref1。可以通过调整电阻R22和R23来调节第一和第二参考电压Vref1和Vref2。
这样,可以有效地调节第二参考电压Vref2,以便消除由第一和第二误差放大电路A1和A2之间的偏移电压或放大率的差异所导致的输出电压Vo的误差。其结果是,可以使在第一误差放大电路A1操作期间生成的输出电压Vo与在第二误差放大电路A2操作期间生成的输出电压Vo基本相等。
参考图5,解释了依据本发明又一示范性实施例的恒定电压电路1c。图5的恒定电压电路1c以类似于图4的恒定电压电路1b的方式使用晶体管驱动电路。
除了用于取代图4的晶体管驱动电路2b的晶体管驱动电路2c之外,图5 的恒定电压电路1c类似于图4的恒定电压电路1b。除了参考电压发生器5c之外,晶体管驱动电路2c类似于图4的晶体管驱动电路2b。参考电压发生器5c取代图4的参考电压发生器5b。
如图5所阐明的,参考电压发生器5c包括耗尽型NMOS晶体管M31、PMOS晶体管M32和M33、NMOS晶体管M34和M35、电阻R31-R36、以及熔丝F31-36。PMOS晶体管M32和M33构成电流镜电路。
在参考电压发生器5c中,PMOS晶体管M32和M33具有连接到输入端子IN的源极和彼此连接并连接到PMOS晶体管M32漏极的栅极。耗尽型NMOS晶体管M31连接在PMOS晶体管M32的漏极和地之间,并具有连接到地的栅极。耗尽型NMOS晶体管M31充当恒流源。
NMOS晶体管M34连接在PMOS晶体管M33的漏极和地之间,并且PMOS晶体管M33的漏极连接到NMOS晶体管M35的栅极。NMOS晶体管M35具有连接到输入端子IN的漏极和经由串联电阻R31-R36连接到地的源极。电阻R32-R35分别并联连接到熔丝F31-F34。熔丝F35连接在电阻R31与R32的连接点和第二误差放大电路A2的反相输入端子之间。熔丝F36连接在电阻R35与R36的连接点和第二误差放大电路A2的反相输入端子之间。因此,通过第二误差放大电路A2的反相输入端子给第二误差放大电路A2提供第二参考电压Vref2。电阻R33具有到电阻R34、NMOS晶体管M34的栅极、以及第一误差放大电路A1的反相输入端子的连接点。因此,通过第一误差放大电路A1的反相输入端子给第一误差放大电路A1提供第一参考电压Vref1。
在具有上述结构的恒定电压电路1c中,耗尽型NMOS晶体管M31的栅极和源极共同连接到地,即,给栅极提供0偏压并且因此耗尽型NMOS晶体管M31的漏极电流是恒定的。耗尽型NMOS晶体管M31流过的漏极电流经由PMOS晶体管M32和M33构成的电流镜电路变成NMOS晶体管M34的漏极电流。当恒定的漏极电流流经NMOS晶体管M34时,因为栅极电压与漏极电流成比例,所以NMOS晶体管M34的栅极电压也变成恒定电压。NMOS晶体管M34的这个恒定栅极电压是第一参考电压Vref1。在切断熔丝F31-F36之前第一和第二参考电压Vref1和Vref2基本相同。
通过上述结构,当休眠信号SLP处于高电平时在第一误差放大电路A1操作期间生成的输出电压Vo可能大于当休眠信号SLP处于低电平时在第二 误差放大电路A2操作期间生成的输出电压Vo。在这种情况下,通过增加第二参考电压Vref2,可以增加在第二误差放大电路A2操作期间生成的输出电压Vo。具体地,通过切断熔丝F31及F32中的至少一个和熔丝F36,可以使第二参考电压Vref2大于第一参考电压Vref1。
反之,当休眠信号SLP处于高电平时在第一误差放大电路A1操作期间生成的输出电压Vo可能小于当休眠信号SLP处于低电平时在第二误差放大电路A2操作期间生成的输出电压Vo。在这种情况下,通过减小第二参考电压Vref2,可以减小在第二误差放大电路A2操作期间生成的输出电压Vo。具体地,通过切断熔丝F33和F34中的至少一个和熔丝F35,可以使第二参考电压Vref2小于第一参考电压Vref1。
这样,可以有效地调节第二参考电压Vref2,以便消除由第一和第二误差放大电路A1和A2之间的偏移电压或放大率的差异所导致的输出电压Vo的误差。其结果是,可以使在第一误差放大电路A1操作期间生成的输出电压Vo与在第二误差放大电路A2操作期间生成的输出电压Vo基本相等。
上面的描述解释了包括两个误差放大电路(即第一和第二误差放大电路A1和A2)的晶体管驱动电路的例子。然而,也可以把上述的技术思想应用到包括多于两个误差放大电路的晶体管驱动电路上。
另外,可以从图3-5的恒定电压电路1a-1c的每一个中删去开关SW1。这在当第一误差放大电流A1在控制信号输入端子处接收到低电平信号并因此停止其操作时,第一误差放大电路A1的输出端子进入高阻态的特定情况下是可能的。如果删去了开关SW1,那么第一误差放大电路A1的输出端子直接连接到输出晶体管M1的栅极。
同样,在图3-5的恒定电压电路1a-1c的每一个中,可以在第二误差放大电路A2的输出端子和输出晶体管M1的栅极之间增加类似于开关SW1的开关SW2(见图7),并且具有在额外开关的控制电极和反相器INV2的输出端子之间的连接。在当第二误差放大电路A2在控制信号输入端子处接收到低电平信号并因此停止其操作时,第二误差放大电路A2的输出端子未进入高阻态的特定情况下,可以实现额外开关SW2的这种增加。当在这样连接的额外开关的控制电极处接收到高电平信号时,使其接通并变成导电的。
此外,可以通过并联连接到多个熔丝的多个串联连接的电阻构成用在上述例子中带有调整器的电阻,如图6所阐明的。通过这种结构,可以通过适 当地切断熔丝来获得期望的电阻值。
根据上述教导,各种各样的附加修改和变型是可能的。因此,应当理解,在附加权利要求的范围内,可以用除了如在此具体描述之外的方式实践本专利说明书的公开。
本专利说明书基于2005年9月21日在日本专利局提交的日本专利申请案第JPAP2005-273560号,在此通过参考引入其全部内容。