JP4954290B2 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
JP4954290B2
JP4954290B2 JP2009536000A JP2009536000A JP4954290B2 JP 4954290 B2 JP4954290 B2 JP 4954290B2 JP 2009536000 A JP2009536000 A JP 2009536000A JP 2009536000 A JP2009536000 A JP 2009536000A JP 4954290 B2 JP4954290 B2 JP 4954290B2
Authority
JP
Japan
Prior art keywords
constant current
circuit
gate
drive circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009536000A
Other languages
English (en)
Other versions
JPWO2009044602A1 (ja
Inventor
浩 中武
優 福
達也 奥田
義一 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009536000A priority Critical patent/JP4954290B2/ja
Publication of JPWO2009044602A1 publication Critical patent/JPWO2009044602A1/ja
Application granted granted Critical
Publication of JP4954290B2 publication Critical patent/JP4954290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

この発明は、電力用半導体素子を駆動させる際のゲート駆動回路に関するものである。
従来の負荷駆動装置内の電力用半導体素子のゲート駆動回路においては、絶縁ゲート型トランジスタを駆動するために、定電流回路とカレントミラー回路を使って、一定電流をゲート端子に流している。また、定電流回路の電流値切り替えのために、定電流回路と直列にスイッチを用いていた(例えば、特許文献１参照)。
特開２００３−３１８７１３号公報(第１図)
従来のゲート駆動回路は、絶縁ゲート型トランジスタをオンさせる際、定電流回路の立ち上がり速度に制限があるため、ゲート端子の電流はすぐに一定値にはならなかった。また、定電流回路の電流値切り替えに、定電流回路と直列にスイッチを用いており定電流回路は動作していない状態から所定の電流値まで電流を増加させなければならないため、定電流の立ち上がりが遅くなることがあった。そのため、ゲート端子のしきい値電圧(ＶＧＥｔｈ)がばらつくと、ターンオン損失がばらつくため、多大な余裕を持った熱設計をしなければならず、効率的な熱設計を行うことができないという問題点があった。
この発明は、上述のような問題を解決するためになされたもので、定電流回路での定電流の立ち上がりが早く、省電力化も図れるゲート駆動回路を得ることを目的とする。また、電力用半導体素子をオンさせる際、しきい値電圧がばらついても、ターンオン損失のばらつきを抑え、効率的な熱設計ができるゲート駆動回路を得ることを目的とする。
この発明は、電力用半導体素子のスイッチング制御を行うゲート駆動回路であって、定電流を供給する定電流駆動回路と、前記定電流駆動回路の出力端子に接続された前記電力用半導体素子のゲートに接続されるゲート端子と、前記定電流駆動回路の出力端子に接続された予備通電回路と、前記出力端子と前記ゲート端子との間に接続された第１のスイッチと、前記予備通電回路を開閉する第２のスイッチと、前記第１のスイッチおよび前記第２のスイッチを開閉制御する駆動制御部と、を備え、前記駆動制御部は、前記第２のスイッチをオンすることにより前記定電流駆動回路の出力電流を前記予備通電回路に通電させ、前記予備通電回路に通電させた電流が所定の電流値に定まった後に前記第１のスイッチをオンし、前記第２のスイッチをオフすることにより前記定電流駆動回路の出力電流を前記ゲート端子に転流させることを特徴とするゲート駆動回路にある。
また、電力用半導体素子のスイッチング制御を行うゲート駆動回路であって、定電流を供給する定電流駆動回路と、前記定電流駆動回路の出力端子に接続された前記電力用半導体素子のゲートに接続されるゲート端子と、前記ゲート端子に接続された予備通電回路と、前記定電流駆動回路内又は、前記出力端子と前記ゲート端子との間に接続された第１のスイッチと、前記予備通電回路を開閉する第２のスイッチと、前記第１のスイッチおよび前記第２のスイッチを開閉制御する駆動制御部と、を備え、前記駆動制御部は、前記第２のスイッチをオンし、前記第１のスイッチをオンすることにより前記定電流駆動回路の出力電流を前記予備通電回路に通電させ、前記予備通電回路に通電させた電流が所定の電流値に定まった後に前記第２のスイッチをオフすることにより前記定電流駆動回路の出力電流を前記ゲート端子に転流させることを特徴とするゲート駆動回路にある。
この発明に係るゲート駆動回路は、定電流駆動回路の定電流を増減させるため、立ち上がりが早く、そのため、しきい値電圧がばらついてもターンオン損失のばらつきを抑えられるので、多大な余裕を持った熱設計をする必要が無く、効率的な熱設計を行うことができ、ひいては原材料の減量化も図れる。また、必要な時のみ電流を増加させるため省電力化も図れる。
また、電力用半導体素子をオンさせる際、予備通電回路に電流を流し、定電流値に達した後でゲート端子に転流させるので、ターンオンの期間中、定電流で駆動させることができる。そのため、しきい値電圧がばらついてもターンオン損失のばらつきを抑えられるので、多大な余裕を持った熱設計をする必要が無く、効率的な熱設計を行うことができ、ひいては原材料の減量化も図れる。
この発明の実施の形態１によるゲート駆動回路の回路図である。 この発明を適用した電力変換器の一例を示す回路図である。 この発明の実施の形態１の動作を説明するタイミングチャート図である。 この発明の実施の形態１の動作を説明するタイミングチャート図である。 この発明の実施の形態１の動作を説明するタイミングチャート図である。 この発明の実施の形態２によるゲート駆動回路の回路図である。 この発明の実施の形態２の動作を説明するタイミングチャート図である。 この発明の実施の形態３によるゲート駆動回路の回路図である。 この発明の実施の形態３の動作を説明するタイミングチャート図である。 この発明の実施の形態３の動作を説明するタイミングチャート図である。 この発明の実施の形態３によるゲート駆動回路の変形例の回路図である。 この発明の実施の形態３によるゲート駆動回路の別の変形例の回路図である。 この発明の実施の形態３によるゲート駆動回路の別の変形例の回路図である。 この発明の実施の形態４によるゲート駆動回路の回路図である。 この発明の実施の形態４の動作を説明するタイミングチャート図である。 この発明の実施の形態４によるゲート駆動回路の変形例の回路図である。
実施の形態１．
図１はこの発明の実施の形態１によるゲート駆動回路の回路図である。電力用半導体素子１としてＩＧＢＴ１(Insulated Gate Bipolar Transistor)を用いている。しかしながら、ＩＧＢＴに限るわけではなく、これらをＦＥＴ(電界効果トランジスタ)等の他のスイッチや、シリコンのみならず、シリコンカーバイド(ＳｉＣ)・ガリウムナイトライド(ＧａＮ)等の他の材料によるスイッチで構成しても同様の効果が得られることは言うまでもない。ここで述べるＩＧＢＴ１とダイオード２とゲート駆動回路２９の組み合わせは、例えば図２に示す３相インバータ回路など、各種電力変換器に用いることが可能である。
図２において、１ａ〜１ｆは電力用半導体素子(ＩＧＢＴ)、２ａ〜２ｆはダイオード、３０ａ〜３０ｆはゲート駆動回路を示す。交流電源から整流器及び平滑コンデンサを介して得られる電流を、ゲート駆動回路３０ａ〜３０ｆにより電力用半導体素子１ａ〜１ｆのスイッチング制御を行うことで、負荷の一例としてのモータＭの駆動制御が行われる。
ＩＧＢＴ１のゲート駆動回路２９は、正電源２７に接続された定電流駆動回路２８と、定電流駆動回路２８の出力端子から互いに並列に接続された予備通電回路１９と切替回路７と、そして各回路内のスイッチのＯＮ／ＯＦＦを制御する、マイコン、又は論理回路やタイマにより構成される駆動制御部(駆動制御手段)２０とからなる。
切替回路７はＩＧＢＴ１のゲート端子に接続されゲートの充・放電を切替る。切替回路７は、ＩＧＢＴ１をオンさせるときにオンさせゲートへの電流を制御する第１のスイッチとしてのＰチャンネル型ＭＯＳＦＥＴ３、ＩＧＢＴ１をオフさせるときにオンさせるＮチャンネル型ＭＯＳＦＥＴ６、Ｐチャンネル型ＭＯＳＦＥＴ３とＩＧＢＴ１のゲート間に接続されたターンオン時のゲート抵抗４、Ｎチャンネル型ＭＯＳＦＥＴ６とＩＧＢＴ１のゲート間に接続されたターンオフ時のゲート抵抗５からなる。
Ｐチャンネル型ＭＯＳＦＥＴ３のソースは定電流駆動回路２８の出力端子に、ドレインはゲート抵抗４の一端に、ゲートは駆動制御部２０にそれぞれ接続されている。ゲート抵抗４の他端とゲート抵抗５の一端がＩＧＢＴ１のゲート端子に接続されている。Ｎチャンネル型ＭＯＳＦＥＴ６のドレインはゲート抵抗５の他端に、ソースはグランド側に、ゲートは駆動制御部２０にそれぞれ接続されている。
予備通電回路１９は、ゲートへの電流を制御する第２のスイッチとしてのＮチャンネル型ＭＯＳＦＥＴ１７とこれに直列に接続された抵抗１８からなる。抵抗１８の一端が定電流駆動回路２８の出力端子に接続され、他端がＮチャンネル型ＭＯＳＦＥＴ１７のドレインに接続され、Ｎチャンネル型ＭＯＳＦＥＴ１７のソースはグランド側に、ゲートは駆動制御部２０にそれぞれ接続されている。
駆動制御部２０は、外部の制御部(図示省略)からＩＧＢＴ１の制御指令信号Ｓａを受け、予備通電回路１９への制御指令信号Ｓｂ、切替回路７への制御指令信号Ｓｃ、Ｓｄを出力する。
定電流駆動回路２８は、カレントミラー回路１０とそれを駆動する定電流回路１６からなる。カレントミラー回路１０は、ＰＮＰトランジスタ８、９から構成されている。ＰＮＰトランジスタ８、９はエミッタが共に正電源２７に接続され、それぞれのベースが互いに接続され、さらにＰＮＰトランジスタ９のベースとコレクタが接続されている。ＰＮＰトランジスタ８のコレクタは定電流駆動回路２８の出力端子となり、ＰＮＰトランジスタ９のコレクタとベースは定電流回路１６に接続されている。ＰＮＰトランジスタ８はこの図では一つしか示していないが、大きなゲート電流を流す場合は多数並列に接続する。
ＰＮＰトランジスタ９のコレクタに接続された定電流回路１６は、オペアンプ１１、Ｎチャンネル型ＭＯＳＦＥＴ１２、設定抵抗１３、ゲート抵抗１４、基準電源１５から構成されている。Ｎチャンネル型ＭＯＳＦＥＴ１２のドレインはカレントミラー回路１０のＰＮＰトランジスタ９のコレクタに接続され、ソースはオペアンプ１１の一方の入力及び設定抵抗１３を介してグランド側に接続され、ゲートはゲート抵抗１４を介してオペアンプ１１の出力に接続されている。オペアンプ１１の他方の入力は基準電源１５に接続されている。
なお、定電流駆動回路２８はここで示した回路に限らず、他の定電流回路を用いても良い。
次に、回路の動作について、図３〜図５に示すタイミングチャート図を用いて説明する。図３の(Ａ)はゲート駆動回路２９の切替回路７とＩＧＢＴ１とダイオード２の部分の回路図を示す。図３の(Ｂ)は、図３の(Ａ)の回路のＩＧＢＴ１を定電圧駆動にした場合の動作を説明するためのタイミングチャート図である。図３の(Ｂ)の(ａ)(ｂ)はＩＧＢＴ１のゲート電圧とゲート電流、(ｃ)(ｄ)はＩＧＢＴ１のコレクタ電流とコレクタ電圧を示す。
まず、図３の(Ａ)の回路のＩＧＢＴ１を定電圧駆動にした場合、ゲート電圧が一定になり(図３の(Ｂ)の(ａ))、スイッチングが遅くなるミラー効果が発生している期間をミラー期間とすると、このミラー期間には、(Ｖｃｃ−ＶＧＥｔｈ)÷Ｒｇで決まるゲート電流が流れる(図３の(Ｂ)の(ｂ))。但し、Ｖｃｃは定電圧、ＶＧＥｔｈはＩＧＢＴ１のゲートのしきい値電圧、Ｒｇはゲート抵抗４の抵抗値を示す。ゲート電流がゲート−コレクタ間容量を充電し終えるまでミラー期間は続く。コレクタ電圧が変化するのはミラー期間であるため(図３の(Ｂ)の(ｄ))、ミラー期間を一定にできれば、コレクタ電圧が変化している間のターンオン損失(コレクタ電圧×コレクタ電流)のばらつきを無くすることができる。ミラー期間を一定にするには、ゲート−コレクタ間容量が一定でかつ、ゲート電流を一定にすればよい。しかし、一般的にゲート−コレクタ間容量に比べてＶＧＥｔｈのばらつきが大きいため、定電圧駆動ではゲート電流を一定にすることができない。よって、ターンオン損失のばらつきを小さくするためには、ゲート電流を一定にする定電流駆動が必要となる。
図４は定電流電源を用い、予備通電回路１９がない場合の図１の回路の動作を説明するためのタイミングチャート図である。図４の(ａ)は制御指令信号Ｓａ、(ｂ)は制御指令信号Ｓｃ，Ｓｄ、(ｃ)(ｄ)はＩＧＢＴ１のゲート電流とゲート電圧、(ｅ)は定電流回路１６の電流を示す。外部の制御部からの制御指令信号Ｓａは「Ｈ」の時にＩＧＢＴ１をオンさせ、「Ｌ」の時にオフさせる信号である。ＩＧＢＴ１は例えば図２のＩＧＢＴ１ａ、１ｂ等で示されるように、別のＩＧＢＴと直列接続されて一対のＩＧＢＴを構成しており、制御指令信号Ｓａが「Ｌ」の時には、一対のＩＧＢＴの他方がオンされている(以下同様)。
駆動制御部２０はＩＧＢＴ１をオンさせる外部の制御部からの「Ｈ(Ｈｉｇｈ)」の制御指令信号Ｓａと同じタイミングで、「Ｌ(Ｌｏｗ)」の制御指令信号Ｓｃ，Ｓｄを切替回路７のＰチャンネル型ＭＯＳＦＥＴ３、Ｎチャンネル型ＭＯＳＦＥＴ６へ(図４の(ｂ))それぞれ出力する。定電流回路１６の電流は常に流れており(図４の(ｅ))、制御指令信号Ｓｃ，Ｓｄが「Ｌ」になるとＰチャンネル型ＭＯＳＦＥＴ３がオン、Ｎチャンネル型ＭＯＳＦＥＴ６がオフになり、ＩＧＢＴ１のゲート電流が流れ出す(図４の(ｃ))。このときゲート電流は、直ぐに予め設定した定電流値にはならない。
カレントミラー回路１０のＰＮＰトランジスタ８のエミッタ−コレクタ間の電圧は急峻に変化するため、エミッタ−コレクタ間の寄生容量を通して変位電流がＩＧＢＴ１のゲートに流れる。変位電流が大きい場合、カレントミラー回路１０の出力電流が予め設定した定電流値になる前にＩＧＢＴ１のミラー期間が始まる。ＩＧＢＴ１のミラー期間は定電流値によって決まらず、ＩＧＢＴ１のゲートのしきい値電圧ＶＧＥｔｈで決まる。例えば、ＶＧＥｔｈが大きい時は、定電流になるまでの電流が小さくなるので、一定のゲート電荷を充電するまで続くミラー期間は長くなり、ターンオン損失が大きくなる。このように、ゲートのしきい値電圧ＶＧＥｔｈがばらつくとミラー期間とターンオン損失がばらついてしまう。
定電流電源を用い、予備通電回路１９がある場合の図１の回路の動作を説明するためのタイミングチャート図を図５に示す。図５の(ａ)は制御指令信号Ｓａ、(ｂ)は制御指令信号Ｓｂ、(ｃ)は制御指令信号Ｓｃ、Ｓｄ、(ｄ)は予備通電回路１９の電流、(ｅ)はＭＯＳＦＥＴ１７のドレイン−ソース間電圧、(ｆ)(ｇ)はＩＧＢＴ１のゲート電流とゲート電圧、(ｈ)は定電流回路１６の電流を示す。駆動制御部２０は外部の制御部からの制御指令信号Ｓａが「Ｈ」になると(図５の(ａ))、制御指令信号Ｓｂを予め決められた期間ｔ１だけ「Ｈ」にする(図５の(ｂ))。これにより、第２のスイッチであるＭＯＳＦＥＴ１７がオンとなり、予備通電回路１９に電流が流れる。このとき、予備通電回路１９がない場合と同様に、定電流回路１６から変位の大きな電流が発生し、予備通電回路１９に流れる(図５の(ｄ))。
予備通電回路１９に流れる電流が定電流(定電流設定値)になる時間ｔ２(図５の(ｄ))を予め調べ、その時間にマージンを含めた時間ｔ３(図５の(ｃ))を設定する。駆動制御部２０はタイミング制御で時間ｔ３経過後、制御指令信号Ｓｃ，Ｓｄを「Ｌ」にし、第１のスイッチであるＰチャンネル型ＭＯＳＦＥＴ３をオンにし、同時にＮチャンネル型ＭＯＳＦＥＴ６をオフにする(図５の(ｃ))。なお、電流センサ(図１のＤ１)により予備通電回路１９の電流値を検出し、駆動制御部２０がこの検出値から予備通電回路１９の電流値が予め設定した定電流値になったことを判定した後、制御指令信号Ｓｃ，Ｓｄを「Ｌ」にし、第１のスイッチ３をオンにしてもよい。その後に、駆動制御部２０は制御指令信号Ｓｂを「Ｌ」にし、第２のスイッチ１７をオフにし予備通電回路１９をオフさせる。予備通電回路１９をオフさせると、それまで予備通電回路１９に流れていた電流がＩＧＢＴ１のゲート端子に流れ、定電流でゲートを充電できる(図５の(ｆ))。
このように構成されたゲート駆動回路２９は、ＩＧＢＴ１をオンさせる際、カレントミラー回路１０からの電流を予備通電回路１９に流し、定電流値に達した後でＩＧＢＴ１のゲート端子に転流させているので、ターンオン期間中に定電流で駆動させることができる。そのため、しきい値電圧がばらついても、ゲート−コレクタ間の容量を充電するまで続くミラー期間のばらつきを抑えることができる。ミラー期間の間のコレクタ電圧が変化する期間のばらつきを抑えることができるので、コレクタ電圧×コレクタ電流で表されるターンオン損失のばらつきも抑えることができる。ターンオン損失は熱に変わるが、そのばらつきを抑えられるので、電力変換器を設計する時に多大な余裕を持った熱設計をする必要が無く、効率的な熱設計を行うことができる。また、それにより低コストの電力変換器を製造できる。
実施の形態２．
図６はこの発明の実施の形態２によるゲート駆動回路の回路図である。図６において、上記実施の形態と同一もしくは相当部分は同一もしくは関連する符号で示し説明を省略する。図６のゲート駆動回路２９ａでは、ＩＧＢＴ１のゲート端子への電流を制御する第２のスイッチであるＮチャンネル型ＭＯＳＦＥＴ１７ａと抵抗１８ａからなる予備通電回路１９ａがＩＧＢＴ１のゲート端子に接続されている。Ｎチャンネル型ＭＯＳＦＥＴ１７ａのドレインが抵抗１８ａを介してＩＧＢＴ１のゲート端子へ、ゲートが駆動制御部２０へ、ソースがグランド側にそれぞれ接続されている。
図７には図６の回路の動作を説明するためのタイミングチャート図を示す。図７の(ａ)は制御指令信号Ｓａ、(ｂ)は制御指令信号Ｓｂ、(ｃ)は制御指令信号Ｓｃ、Ｓｄ、(ｄ)は予備通電回路１９ａの電流、(ｅ)はＭＯＳＦＥＴ１７ａのドレイン−ソース間電圧、(ｆ)(ｇ)はＩＧＢＴ１のゲート電流とゲート電圧、(ｈ)は定電流回路１６の電流を示す。
以下、図６、７に従って動作を説明する。駆動制御部２０は、一対のＩＧＢＴの他方がオンされる「Ｌ」の制御指令信号Ｓａ(図７の(ａ))に同期して、Ｎチャンネル型ＭＯＳＦＥＴからなる第１のスイッチ３およびＮチャンネル型ＭＯＳＦＥＴ６に「Ｈ」の制御指令信号Ｓｃ，Ｓｄを同時に出力し(図７の(ｃ))、第１のスイッチ３をオフさせ同時にＮチャンネル型ＭＯＳＦＥＴ６をオンさせる。その後、第２のスイッチ１７ａに「Ｈ」の制御指令信号Ｓｂを出力してオンさせ、予備通電回路１９ａをオンにしておく(図７の(ｂ))。
その後、制御指令信号Ｓａが「Ｈ」になると、駆動制御部２０は、制御指令信号Ｓｃ，Ｓｄを「Ｌ」に切り替え、これにより第１のスイッチ３はオン、Ｎチャンネル型ＭＯＳＦＥＴ６はオフし、予備通電回路１９ａが予めオンしているため、予備通電回路１９ａにはカレントミラー回路１０の変位電流を含めた大きな電流が流れる(図７の(ｄ))。予備通電回路１９ａの抵抗１８ａは、予備通電回路１９ａに流れる電流でＩＧＢＴ１がゲート電圧が上昇してオンすることが無いように小さい値にしている。予備通電回路１９ａの電流が定電流(定電流設定値)になった後に、制御指令信号Ｓｂを「Ｌ」に切り替えて第２のスイッチ１７ａをオフし、予備通電回路１９ａをオフにすることで、それまで予備通電回路１９ａに流れていた電流がＩＧＢＴ１のゲート端子に流れ、ＩＧＢＴ１のゲートは一定電流で充電される(図７の(ｆ))。
なお、第１のスイッチ３をオンにしてから第２のスイッチ１７ａをオフするまでの時間ｔ４は、第１のスイッチ３をオンにしてから予備通電回路１９ａが定電流になるまでの時間を予めを調べておいて、その時間にマージンを含めた時間ｔ４(図７の(ｂ))を設定する。なお、電流センサＤ１により予備通電回路１９ａの電流値を検出し、駆動制御部２０が検出された電流値から予備通電回路１９ａの電流値が予め設定した定電流値になったことを判定した後、制御指令信号Ｓｂを「Ｌ」にし、予備通電回路１９ａをオフにしてもよい。
このように構成されたゲート駆動回路２９ａは、しきい値電圧がばらついてもターンオン損失のばらつきを抑えられるので、効率的な熱設計を行うことができる。さらに、ＩＧＢＴ１のゲート−エミッタ間を低インピーダンスで短絡するため、高速動作させることができる。さらに、低インピーダンスでゲートをショートさせるため、ノイズによってゲート電圧が上がらず、ＩＧＢＴ１が誤オンすることを防ぐことも可能となる。これは、インバータの場合は、ＩＧＢＴ１がオフしているときにでも、並列に接続しているダイオード２がリカバリすることにより高いｄｖ／ｄｔがコレクタ−エミッタ間に印加され、これがゲートに回りこんでゲート電圧を上昇させ誤オンさせることがあるが、ゲートを低インピーダンスでショートさせるとこのような誤動作を防ぐことができるためである。
実施の形態３．
図８はこの発明の実施の形態３によるゲート駆動回路の回路図である。図８において、上記実施の形態と同一もしくは相当部分は同一もしくは関連する符号で示し説明を省略する。図８のゲート駆動回路２９ｂでは、定電流回路１６ａは普段は小電流とし、必要な時だけ大電流とするものである。そのため、定電流回路１６ａの定電流値を設定する設定抵抗１３と直列に抵抗２３が接続され、抵抗２３と並列に抵抗２３の両端間を短絡するスイッチ２４を接続している。さらに、ＩＧＢＴ１のゲート端子に接続され、ゲート電圧と予め設定した電圧とを比較する比較器のコンパレータ２２、２６を備えている。
第１基準電圧を発生する第１基準電源２１とＩＧＢＴ１のゲート端子が入力に接続されたコンパレータ２２は、ゲート電圧を第１基準電圧２１と比較し、ゲート電圧の方が第１基準電圧２１よりも高いと「Ｈ」になる信号Ｓｅを駆動制御部２０へ出力し、駆動制御部２０はこれに従ってスイッチ２４を所定の遅延を行ってオフする制御指令信号Ｓｆを出力する。また、上記第１基準電圧２１より小さい第２基準電圧を発生する第２基準電源２５とＩＧＢＴ１のゲート端子が入力に接続されたコンパレータ２６は、ゲート電圧を第２基準電圧２５と比較し、ゲート電圧の方が第２基準電圧２５よりも低いと「Ｈ」になる信号Ｓｇを駆動制御部２０へ出力し、駆動制御部２０はこれに従って予備通電回路１９ａをオンさせる制御指令信号Ｓｂを出力する。
実施の形態２までは、カレントミラー回路１０の変位電流の影響が無くなり、定電流となるところまで予備通電回路１９、１９ａをオンさせていたが、実施の形態３では、定電流回路１６ａの電流値の変化に時間がかかるため、立ち上がり速度も考慮する必要がある。
図９、図１０は図８の回路のそれぞれ、定電流回路の立ち上がりが速い場合と遅い場合の動作を説明するためのタイミングチャート図を示す。定電流回路の立ち上がりが速い場合の図９の(ａ)は制御指令信号Ｓａ、(ｂ)は制御指令信号Ｓｂ、(ｃ)は制御指令信号Ｓｃ、Ｓｄ、(ｄ)は予備通電回路１９ａの電流、(ｅ)(ｆ)はＩＧＢＴ１のゲート電流とゲート電圧、(ｇ)はコンパレータ２２の出力Ｓｅ、(ｈ)は制御指令信号Ｓｆ、(ｉ)は定電流回路１６ａの電流を示す。定電流回路の立ち上がりが遅い場合の図１０は特徴的な部分のみを示しており、(ａ)は制御指令信号Ｓａ、(ｂ)は制御指令信号Ｓｂ、(ｃ)はコンパレータ２２の出力Ｓｅ、(ｄ)は制御指令信号Ｓｆ、(ｅ)は定電流回路１６ａの電流を示す。
以下、図８〜１０に従って動作を説明する。まず、定電流回路１６ａの立ち上がりが速い場合について説明する。ＩＧＢＴ１のオフ時、ＩＧＢＴ１のゲート電圧が第２基準電圧２５よりも低くなると(図９の(ｆ))、これを示すコンパレータ２６からの「Ｈ」の信号Ｓｇに従って駆動制御部２０は「Ｈ」の制御指令信号Ｓｂを出力する(図９の(ｂ))。これにより予備通電回路１９ａの第２のスイッチ１７ａがオンとなる。また駆動制御部２０は、スイッチ２４への制御指令信号Ｓｆを(図９の(ｈ))、制御指令信号Ｓａ(図９の(ａ))の立ち上がりとともに「Ｈ」とし、スイッチ２４はオンし、これにより定電流回路１６ａの電流は増加し大きな値となる(図９の(ｉ))。
またこのとき、第１のスイッチ３も制御指令信号Ｓｃによりオンになり、Ｎチャンネル型ＭＯＳＦＥＴ６はオフされる(図９の(ｃ))。オンになった第１のスイッチ３のドレイン電流は(この場合は予備通電回路１９ａへの電流)、カレントミラー回路１０の変位電流分と、定電流回路１６ａの立ち上がりの応答遅れの分が重なって図９の(ｄ)に示す波形となる。第１のスイッチ３のドレイン電流が定電流となるところで制御指令信号Ｓｂが「Ｌ」になるように上記実施の形態２と同様な構成、方法で適当な時間ｔ４を設定し、第２のスイッチ１７ａをオフにする(図９の(ｂ))。予備通電回路１９ａがオフになるとＩＧＢＴ１のゲート端子に定電流が流れる(図９の(ｄ))。その後、ゲート電圧が第１基準電圧２１よりも高くなると(図９の(ｆ))、コンパレータ２２からの信号Ｓｅが「Ｈ」となり(図９の(ｇ))、駆動制御部２０は「Ｈ」の信号Ｓｅから所定時間遅延(ディレイ)させて制御指令信号Ｓｆを「Ｌ」にする(図９の(ｈ))。これによりスイッチ２４はオフとなり、定電流回路１６ａの電流は減少し小さな値となる(図９の(ｉ))。
定電流回路１６ａの立ち上がりが遅い場合、上述した図９のように制御指令信号Ｓａの立ち上がり時にスイッチ２４への制御指令信号Ｓｆを「Ｈ」とするのでは、予備通電回路１９ａからゲートへの転流のタイミング(制御指令信号Ｓｂのオフ)までに定電流回路１６ａが立ち上がって電流が一定になるのが間に合わないことがある。
そのため、図１０に示すタイミングチャート図のように、ゲート電圧が第１基準電圧２１よりも低いと「Ｈ」になるコンパレータ２２の出力Ｓｅの信号を用いて(図１０の(ｃ))、駆動制御部２０は、コンパレータ２２の出力Ｓｅが「Ｌ」になる時点で制御指令信号Ｓｆを「Ｈ」とし(図１０の(ｄ))、スイッチ２４をオンする。制御指令信号Ｓａの立上り(図１０の(ａ))よりも先にスイッチ２４をオンさせるため、制御指令信号Ｓｂが「Ｌ」になるまでに(図１０の(ｂ))、定電流回路１６ａを立ち上げて定電流状態にさせて(図１０の(ｅ))、定電流になった後、予備通電回路１９ａからＩＧＢＴ１のゲート端子へ転流させることが可能となる。
なお、定電流回路１６ａの立ち上がり(電流が増加して電流値が安定した状態になる)が速い場合は、切替回路７内のターンオンの制御を行うＰチャンネル型ＭＯＳＥＦＴ３を省略して図１１のゲート駆動回路２９ｃのようにしてもよい。この場合は、定電流駆動回路２８内にある定電流回路１６ａの電流を制御するスイッチ２４が第１のスイッチとなり、制御指令信号Ｓｆに従って第１のスイッチのオン・オフが制御される。定電流回路１６ａの立ち上がりが遅い場合は、切替回路７内のターンオンの制御を行うＰチャンネル型ＭＯＳＥＦＴ３はあったほうが良い。
また図８、図１１のゲート駆動回路２９ｂ、２９ｃでは、予備通電回路１９ａは、ＩＧＢＴ１のゲート端子に接続されているが、定電流駆動回路２８のカレントミラー回路１０と切替回路７、７ａとの間に接続しても良い。図１２に図８のゲート駆動回路２９ｂで実施した場合のゲート駆動回路２９ｂｂ、図１３に図１１のゲート駆動回路２９ｃで実施した場合のゲート駆動回路２９ｃｃを示す。
このように構成されたゲート駆動回路２９ｂｂ、２９ｃｃは、しきい値電圧がばらついてもターンオン損失のばらつきを抑えられるので、効率的な熱設計を行うことができる。さらに、必要なときだけ定電流回路の電流値を切替えて起動するので、ゲート駆動回路の損失をも抑える効果がある。
実施の形態４．
図１４はこの発明の実施の形態４によるゲート駆動回路の回路図である。図１４において、上記実施の形態と同一もしくは相当部分は同一もしくは関連する符号で示し説明を省略する。図１４のゲート駆動回路２９ｃｃｃは概略、図１１のゲート駆動回路２９ｃからコンパレータ２６と予備通電回路１９ａを取り除き、また、抵抗２３に大きい抵抗値のものを使用したものである。
定電流回路１６ａは普段は小電流とし、必要な時だけ大電流とするものである。そのため、定電流回路１６ａの定電流値を設定する設定抵抗１３と直列に抵抗２３を接続し、抵抗２３と並列にスイッチ２４を接続している。さらに、ＩＧＢＴ１のゲート端子に接続され、ゲート電圧と第１基準電源２１の予め設定した第１基準電圧(上記実施の形態におけるものと同じ電圧値でなくてもよい)とを比較する比較器のコンパレータ２２を備えている。コンパレータ２２は第１基準電圧２１とゲート電圧を比較し、ゲート電圧のほうが第１基準電圧２１よりも高いと「Ｈ」になる信号Ｓｅを駆動制御部２０へ出力し、駆動制御部２０は「Ｈ」の信号Ｓｅを受けると所定の遅延をさせて制御指令信号Ｓｆを「Ｌ」にしスイッチ２４をオフにする。
図１５には図１４の回路の動作を説明するためのタイミングチャート図を示す。図１５の(ａ)は制御指令信号Ｓａ、(ｂ)は制御指令信号Ｓｄ、(ｃ)(ｄ)はＩＧＢＴ１のゲート電流とゲート電圧、(ｅ)はコンパレータ２２の出力Ｓｅ、(ｆ)は制御指令信号Ｓｆ、(ｇ)は定電流回路１６ａの電流を示す。
以下、図１４，１５に従って動作を説明する。制御指令信号Ｓａ(図１５の(ａ))の立ち上がりに同期して、駆動制御部２０は、スイッチ２４の制御指令信号Ｓｆ(図１５の(ｆ))を「Ｈ」にする。これにより図１５の(ｇ)のように定電流回路１６ａに電流が流れ、ＩＧＢＴ１のゲート電圧は図１５の(ｄ)のように充電される。そして上述のように、コンパレータ２２は第１基準電圧２１とゲート電圧を比較し、ゲート電圧の方が第１基準電圧２１よりも高いと「Ｈ」になる信号Ｓｅを駆動制御部２０へ出力し、駆動制御部２０は「Ｈ」の信号Ｓｅを受けると所定の時間遅延をさせて制御指令信号Ｓｆを「Ｌ」にしスイッチ２４をオフにする。これにより定電流回路１６ａの電流も小さくなる(図１５の(ｇ))。この際、コンパレータ２２、制御指令信号Ｓｆ、定電流回路１６ａの動作遅れによって、ゲート電圧が第１基準電圧２１よりも高い所定の電圧になった後に定電流回路１６ａの電流値は小さくなる。
このように、ＩＧＢＴ１のゲート端子に流れるゲート電流を制御するため、定電流回路１６ａの電流値を変更する。ＩＧＢＴ１をオンさせるときは大きな電流とし、コンパレータ２２によってＩＧＢＴ１のゲート端子の充電完了を判定した後は小さな電流とする。
抵抗２３は抵抗１３よりも大きく、例を挙げると３桁程度大きな値にする。オペアンプ１１の出力電圧が、スイッチ２４のオン前後で僅かしか変わらないため、高速な動作が可能となる。ただし、抵抗２３をあまりにも大きな値(無限大(開放に相当する))にするのは望ましくない。抵抗２３を開放すると、オペアンプ１１の−端子の電位は不確定になり、基準電源１５の基準電圧と同電位にはならない。また、オペアンプ１１の出力によって−端子電位を制御することができないため、オペアンプ１１の出力は、「Ｈ」または「Ｌ」のどちらかの値をとる。その状態から、スイッチ２４がオンして、所定の定電流値に制御するには、オペアンプ１１やＮチャンネル型ＭＯＳＦＥＴ１２の応答速度が遅いため、非常に時間がかかるためである。なお、抵抗２３の値は上述以外にも、スイッチ２４のオフ時にゲートが充放電しないように抵抗値を設定してもよい。これは、ゲートとエミッタの間には、数十ｋΩの抵抗が付くのが一般的で、これにより放電される分があり、その補償のためである。
なお、切替回路７にＰチャネル型ＭＯＳＦＥＴ３を備えた図８のゲート駆動回路２９ｂについても、図１６にゲート駆動回路２９ｂｂｂに示すように実施可能である。
このように構成されたゲート駆動回路２９ｂｂｂ、２９ｃｃｃは、定電流回路の動作が高速になるため、ゲート端子の充電が定電流値で行われる。よって、しきい値電圧がばらついてもターンオン損失のばらつきを抑えられるので、効率的な熱設計を行うことができる。さらに、必要なときだけ定電流回路の電流値を切替えて起動するので、ゲート駆動回路の損失をも抑える効果がある。
なお、本発明は上記各実施の形態に限定されるものではなく、同等な機能を備えた回路で構成されたものも含む。さらに、本発明は上記各実施の形態の可能な組合せも含む。
 産業上の利用の可能性
本発明のゲート駆動回路は多くの分野で利用可能である。

Claims (7)

  1. 電力用半導体素子のスイッチング制御を行うゲート駆動回路であって、
    定電流を供給する定電流駆動回路と、
    前記定電流駆動回路の出力端子に接続された前記電力用半導体素子のゲートに接続されるゲート端子と、
    前記定電流駆動回路の出力端子に接続された予備通電回路と、
    前記出力端子と前記ゲート端子との間に接続された第１のスイッチと、
    前記予備通電回路を開閉する第２のスイッチと、
    前記第１のスイッチおよび前記第２のスイッチを開閉制御する駆動制御部と、
    を備え、
    前記駆動制御部は、前記第２のスイッチをオンすることにより前記定電流駆動回路の出力電流を前記予備通電回路に通電させ、前記予備通電回路に通電させた電流が所定の電流値に定まった後に前記第１のスイッチをオンし、前記第２のスイッチをオフすることにより前記定電流駆動回路の出力電流を前記ゲート端子に転流させることを特徴とするゲート駆動回路。
  2. 電力用半導体素子のスイッチング制御を行うゲート駆動回路であって、
    定電流を供給する定電流駆動回路と、
    前記定電流駆動回路の出力端子に接続された前記電力用半導体素子のゲートに接続されるゲート端子と、
    前記ゲート端子に接続された予備通電回路と、
    前記定電流駆動回路内又は、前記出力端子と前記ゲート端子との間に接続された第１のスイッチと、
    前記予備通電回路を開閉する第２のスイッチと、
    前記第１のスイッチおよび前記第２のスイッチを開閉制御する駆動制御部と、
    を備え、
    前記駆動制御部は、前記第２のスイッチをオンし、前記第１のスイッチをオンすることにより前記定電流駆動回路の出力電流を前記予備通電回路に通電させ、前記予備通電回路に通電させた電流が所定の電流値に定まった後に前記第２のスイッチをオフすることにより前記定電流駆動回路の出力電流を前記ゲート端子に転流させることを特徴とするゲート駆動回路。
  3. 前記ゲート端子の電圧を第１の設定電圧値と比較し、前記第１の設定電圧値より高いことを示す信号を出力する比較器を更に備え、
    前記駆動制御部は、前記電力用半導体素子をオンさせる信号を受けて前記定電流駆動回路の電流を増加させ、前記比較器からの信号を受けて前記定電流駆動回路の電流を減少させることを特徴とする請求項１又は２に記載のゲート駆動回路。
  4. 前記ゲート端子の電圧を第１の設定電圧値と比較し、前記第１の設定電圧値より高いことを示す信号を出力する比較部を更に備え、
    前記駆動制御部は、前記比較器からの信号を受けて前記定電流駆動回路の電流を増加させ、前記信号の反転信号を受けて前記定電流駆動回路の電流を減少させることを特徴とする請求項１又は２に記載のゲート駆動回路。
  5. 前記定電流駆動回路の電流を増減させるために、前記定電流駆動回路に抵抗値を変えるスイッチを設け、前記駆動制御部が前記スイッチの切り替えにより前記定電流駆動回路の電流を増減させることを特徴とする請求項３又は４に記載のゲート駆動回路。
  6. 前記スイッチが前記定電流駆動回路の直列抵抗に並列接続された開閉スイッチからなることを特徴とする請求項５に記載のゲート駆動回路。
  7. 前記定電流駆動回路は、カレントミラー回路とそれを駆動する定電流回路からなることを特徴とする請求項１又は２に記載のゲート駆動回路。
JP2009536000A 2007-10-02 2008-09-03 ゲート駆動回路 Expired - Fee Related JP4954290B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009536000A JP4954290B2 (ja) 2007-10-02 2008-09-03 ゲート駆動回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007258568 2007-10-02
JP2007258568 2007-10-02
PCT/JP2008/065852 WO2009044602A1 (ja) 2007-10-02 2008-09-03 ゲート駆動回路
JP2009536000A JP4954290B2 (ja) 2007-10-02 2008-09-03 ゲート駆動回路

Publications (2)

Publication Number Publication Date
JPWO2009044602A1 JPWO2009044602A1 (ja) 2011-02-03
JP4954290B2 true JP4954290B2 (ja) 2012-06-13

Family

ID=40526031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009536000A Expired - Fee Related JP4954290B2 (ja) 2007-10-02 2008-09-03 ゲート駆動回路

Country Status (5)

Country Link
US (1) US8427225B2 (ja)
EP (1) EP2207257B1 (ja)
JP (1) JP4954290B2 (ja)
CN (1) CN101816119B (ja)
WO (1) WO2009044602A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146040A1 (ja) * 2014-03-27 2015-10-01 株式会社デンソー 駆動装置
WO2015146038A1 (ja) * 2014-03-27 2015-10-01 株式会社デンソー 駆動装置
KR20160111010A (ko) 2014-11-28 2016-09-23 미쓰비시덴키 가부시키가이샤 스위칭 소자의 구동 회로
KR20210072762A (ko) * 2018-08-28 2021-06-17 이피션트 파워 컨버젼 코퍼레이션 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5599796B2 (ja) * 2008-08-27 2014-10-01 マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 負荷時タップ切換変圧器の巻線タップ間で無瞬断切換を行うための方法
WO2010083514A1 (en) 2009-01-19 2010-07-22 Flextronics International Usa, Inc. Controller for a power converter
JP5747445B2 (ja) * 2009-05-13 2015-07-15 富士電機株式会社 ゲート駆動装置
JP5289565B2 (ja) * 2009-05-19 2013-09-11 三菱電機株式会社 ゲート駆動回路
JP5313796B2 (ja) * 2009-07-17 2013-10-09 三菱電機株式会社 電力用半導体の駆動回路および駆動方法
US8787043B2 (en) 2010-01-22 2014-07-22 Power Systems Technologies, Ltd. Controller for a power converter and method of operating the same
US9246391B2 (en) 2010-01-22 2016-01-26 Power Systems Technologies Ltd. Controller for providing a corrected signal to a sensed peak current through a circuit element of a power converter
WO2011116225A1 (en) 2010-03-17 2011-09-22 Power Systems Technologies, Ltd. Control system for a power converter and method of operating the same
JP5434891B2 (ja) * 2010-11-22 2014-03-05 株式会社デンソー 負荷駆動装置の製造方法
JP5287921B2 (ja) * 2010-11-22 2013-09-11 株式会社デンソー 負荷駆動装置
US8633755B2 (en) * 2010-11-22 2014-01-21 Denso Corporation Load driver with constant current variable structure
US8766671B2 (en) * 2010-11-22 2014-07-01 Denso Corporation Load driving apparatus
JP5287916B2 (ja) * 2010-11-22 2013-09-11 株式会社デンソー 負荷駆動装置
JP5282790B2 (ja) * 2011-01-12 2013-09-04 株式会社デンソー 電子装置
JP5392577B2 (ja) * 2011-01-28 2014-01-22 株式会社デンソー 電子装置
JP5392578B2 (ja) 2011-01-28 2014-01-22 株式会社デンソー 電子装置
JP5664350B2 (ja) * 2011-03-07 2015-02-04 株式会社デンソー スイッチング素子の駆動回路
US8792257B2 (en) 2011-03-25 2014-07-29 Power Systems Technologies, Ltd. Power converter with reduced power dissipation
JP5569460B2 (ja) * 2011-04-21 2014-08-13 株式会社デンソー 負荷駆動装置
JP5516825B2 (ja) * 2011-05-11 2014-06-11 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路
CN103620930B (zh) * 2011-06-09 2016-04-06 三菱电机株式会社 栅极驱动电路
CN105391282B (zh) * 2011-10-12 2018-05-18 昂宝电子（上海）有限公司 用于驱动具有高阈值电压的晶体管的***和方法
US8792256B2 (en) * 2012-01-27 2014-07-29 Power Systems Technologies Ltd. Controller for a switch and method of operating the same
CN102611288B (zh) * 2012-03-19 2014-05-14 南京航空航天大学 氮化镓功率晶体管三电平驱动方法
JP5862434B2 (ja) * 2012-04-10 2016-02-16 富士電機株式会社 パワートランジスタの駆動回路
US9190898B2 (en) 2012-07-06 2015-11-17 Power Systems Technologies, Ltd Controller for a power converter and method of operating the same
JP6089599B2 (ja) 2012-11-01 2017-03-08 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置
US9240712B2 (en) 2012-12-13 2016-01-19 Power Systems Technologies Ltd. Controller including a common current-sense device for power switches of a power converter
JP6045611B2 (ja) * 2013-02-08 2016-12-14 三菱電機株式会社 ゲート駆動回路
EP2800274B1 (en) * 2013-04-30 2017-09-13 Nxp B.V. Gate driver circuit
US9712155B2 (en) 2013-06-24 2017-07-18 Mitsubishi Electric Corporation Drive circuit for power semiconductor element
US9172365B2 (en) * 2013-08-31 2015-10-27 Freescale Semiconductor, Inc. Method and circuit for controlling turnoff of a semiconductor switching element
US9300206B2 (en) 2013-11-15 2016-03-29 Power Systems Technologies Ltd. Method for estimating power of a power converter
JP5931116B2 (ja) * 2014-04-28 2016-06-08 三菱電機株式会社 ゲート駆動回路
US10369124B2 (en) 2014-04-30 2019-08-06 The Johns Hopkins University Dendrimer compositions and their use in treatment of diseases of the eye
JP6119674B2 (ja) 2014-06-06 2017-04-26 トヨタ自動車株式会社 駆動回路及び半導体装置
JP6342575B2 (ja) 2014-08-13 2018-06-13 ザ・ジョンズ・ホプキンス・ユニバーシティー 脳腫瘍への選択的デンドリマー送達
JP6696308B2 (ja) 2016-06-09 2020-05-20 富士電機株式会社 スイッチング電源装置
JP6870240B2 (ja) * 2016-08-31 2021-05-12 富士電機株式会社 ゲート駆動装置
US10199978B2 (en) * 2016-12-16 2019-02-05 Fuji Electric Co., Ltd. Multiphase driver device and three-phase driver device
CN110138220B (zh) * 2018-02-08 2022-05-20 比亚迪半导体股份有限公司 一种电源及其开关电源电路
CN110138221B (zh) * 2018-02-08 2020-12-25 比亚迪股份有限公司 一种电源及其开关电源电路
CN109062317B (zh) 2018-09-07 2020-08-07 无锡华润矽科微电子有限公司 恒流驱动电路及相应的光电烟雾报警电路
US11342911B2 (en) * 2019-10-18 2022-05-24 Texas Instruments Incorporated Gate driver bootstrap circuits and related methods
IL293606A (en) 2019-12-04 2022-08-01 Ashvattha Therapeutics Inc Dendrimer preparations and methods of administering a drug to the eye
JP7219731B2 (ja) 2020-02-03 2023-02-08 日立Astemo株式会社 半導体素子駆動装置および電力変換装置
JP7495817B2 (ja) * 2020-06-03 2024-06-05 株式会社東芝 電子回路およびインバータ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242580A (ja) * 1995-03-01 1996-09-17 Sharp Corp Ｍｏｓ駆動回路
JPH11346147A (ja) * 1998-06-02 1999-12-14 Nec Corp スルーレート出力回路
JP2005311555A (ja) * 2004-04-20 2005-11-04 Fuji Electric Device Technology Co Ltd 半導体集積回路
JP2006320179A (ja) * 2005-05-16 2006-11-24 Hitachi Ltd 回転電機制御装置
JP2007116760A (ja) * 2005-10-18 2007-05-10 Matsushita Electric Ind Co Ltd ゲートドライバおよびそのゲートドライバを含むモータ駆動装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598095A (en) * 1995-03-08 1997-01-28 Alliance Semiconductor Corporation Switchable current source for digital-to-analog converter (DAC)
JP4267865B2 (ja) 2002-04-19 2009-05-27 株式会社デンソー 負荷駆動装置
DE102004018823B3 (de) * 2004-04-19 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor
JP4935294B2 (ja) * 2006-10-18 2012-05-23 富士電機株式会社 絶縁ゲート型デバイスの駆動回路
JP5119894B2 (ja) * 2007-12-06 2013-01-16 富士電機株式会社 ドライバ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242580A (ja) * 1995-03-01 1996-09-17 Sharp Corp Ｍｏｓ駆動回路
JPH11346147A (ja) * 1998-06-02 1999-12-14 Nec Corp スルーレート出力回路
JP2005311555A (ja) * 2004-04-20 2005-11-04 Fuji Electric Device Technology Co Ltd 半導体集積回路
JP2006320179A (ja) * 2005-05-16 2006-11-24 Hitachi Ltd 回転電機制御装置
JP2007116760A (ja) * 2005-10-18 2007-05-10 Matsushita Electric Ind Co Ltd ゲートドライバおよびそのゲートドライバを含むモータ駆動装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146040A1 (ja) * 2014-03-27 2015-10-01 株式会社デンソー 駆動装置
WO2015146038A1 (ja) * 2014-03-27 2015-10-01 株式会社デンソー 駆動装置
JP2015192490A (ja) * 2014-03-27 2015-11-02 株式会社デンソー 駆動装置
JP2015195700A (ja) * 2014-03-27 2015-11-05 株式会社デンソー 駆動装置
CN106134051A (zh) * 2014-03-27 2016-11-16 株式会社电装 驱动装置
CN106134051B (zh) * 2014-03-27 2018-10-30 株式会社电装 驱动装置
KR20160111010A (ko) 2014-11-28 2016-09-23 미쓰비시덴키 가부시키가이샤 스위칭 소자의 구동 회로
KR101748103B1 (ko) 2014-11-28 2017-06-15 미쓰비시덴키 가부시키가이샤 스위칭 소자의 구동 회로
TWI596897B (zh) * 2014-11-28 2017-08-21 三菱電機股份有限公司 切換元件的驅動電路
KR20210072762A (ko) * 2018-08-28 2021-06-17 이피션트 파워 컨버젼 코퍼레이션 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버
KR102508184B1 (ko) 2018-08-28 2023-03-09 이피션트 파워 컨버젼 코퍼레이션 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버

Also Published As

Publication number Publication date
CN101816119A (zh) 2010-08-25
JPWO2009044602A1 (ja) 2011-02-03
US8427225B2 (en) 2013-04-23
EP2207257B1 (en) 2016-11-16
US20100213989A1 (en) 2010-08-26
WO2009044602A1 (ja) 2009-04-09
EP2207257A1 (en) 2010-07-14
EP2207257A4 (en) 2014-01-01
CN101816119B (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
JP4954290B2 (ja) ゲート駆動回路
JP6086101B2 (ja) 半導体装置
JP5616980B2 (ja) 半導体スイッチ素子の駆動装置
EP0817381B1 (en) Semiconductor device drive circuit
KR100641862B1 (ko) 반도체장치
JP4432215B2 (ja) 半導体スイッチング素子のゲート駆動回路
JP4005999B2 (ja) 半導体装置
JP6351736B2 (ja) 自己消弧型半導体素子の短絡保護回路
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
JP4770304B2 (ja) 半導体素子のゲート駆動回路
JP3339311B2 (ja) 自己消弧形半導体素子の駆動回路
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
JP2001094406A (ja) ドライブ回路
JP2008022451A (ja) 電力用スイッチング素子の駆動装置
WO2018096890A1 (ja) ゲート駆動装置
JP6350214B2 (ja) 駆動装置
US7714548B1 (en) Adaptive switch timing circuits for zero voltage switching power converters
JP2009194514A (ja) パワー半導体のゲート駆動回路
KR20110097111A (ko) 스위치 구동 회로 및 스위치 구동 방법
JP2007267560A (ja) 貫通電流制御装置を備えたインバータ
JP6033737B2 (ja) インバータ制御装置
JP5407349B2 (ja) スイッチ回路
JP2017163681A (ja) 電圧駆動形半導体スイッチ素子の駆動回路
JP2018074676A (ja) ゲート駆動回路
JP5313796B2 (ja) 電力用半導体の駆動回路および駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees