JP4267865B2 - 負荷駆動装置 - Google Patents
負荷駆動装置 Download PDFInfo
- Publication number
- JP4267865B2 JP4267865B2 JP2002117655A JP2002117655A JP4267865B2 JP 4267865 B2 JP4267865 B2 JP 4267865B2 JP 2002117655 A JP2002117655 A JP 2002117655A JP 2002117655 A JP2002117655 A JP 2002117655A JP 4267865 B2 JP4267865 B2 JP 4267865B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- load
- control
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁ゲート型トランジスタを用いて負荷電流を制御するもので、特に過電流検出機能および過電流制限機能を備えた負荷駆動装置に関する。
【0002】
【発明が解決しようとする課題】
図5は、MOSFETを用いて構成した負荷駆動装置の電気的構成の一例を示している。この図5に示す負荷駆動装置1は、例えば自動車のECUに搭載される制御用ICに内蔵されており、そのICの出力端子1aとバッテリ2との間にはリレーコイルやLEDなどの負荷3が接続されている。
【0003】
IC内において、出力端子1aとグランド端子1bとの間には主電流を流すFET4と電流検出用のFET5とが接続され、そのFET5とグランド端子1bとの間には電流検出用の抵抗6が接続されている。FET4と5のゲートは共通に接続されており、そのゲートとグランド端子1bとの間には図示極性のツェナーダイオード7、8が直列に接続されている。オペアンプ9は、抵抗6の両端電圧としきい値電流に相当する基準電圧との差電圧に基づいて、FET4と5のゲート電圧を制御するようになっている。
【0004】
この構成において、ツェナーダイオード7、8は、FET4と5のゲートを過電圧から保護するものである。また、バッテリ電圧の異常上昇や負荷2のインピーダンス低下などにより上記しきい値電流を超える過電流が流れる条件となった場合に、オペアンプ9は、電流をしきい値電流に一致させるように制御してFET4を過電流から保護する。この場合、オペアンプ9の出力信号が過電流検出信号となっている。
【0005】
ところで、出力端子1aやグランド端子1bにはバッテリ2や負荷3に至る通電経路を介して静電気が印加される場合があり、これに対しては端子1a、1b間にESD(Electro Static Discharge)保護用のコンデンサ10を外付けしてESD耐量を高める手段が用いられている。しかしながら、コンデンサ10を接続すると、FET4がオフからオンに切り替わった時に、コンデンサ10に充電されていた電荷がFET4を介して一度に放電されるため、一時的に過大な放電電流が流れてオペアンプ9が過電流検出信号を出力してしまう。
【0006】
その結果、上記ICに内蔵された他の回路が過電流検出信号に基づいて過電流異常状態の発生を判断しているシステムでは、コンデンサ10の放電電流による過電流検出信号に基づいて過電流異常状態と誤判断してしまう場合があった。
【0007】
本発明は上記事情に鑑みてなされたもので、その目的は、負荷や電源の異常に起因して流れる過電流のみを確実に検出できるとともに、過電流に対し確実に保護できる負荷駆動装置を提供することにある。
【0008】
【課題を解決するための手段】
請求項1に記載した手段によれば、絶縁ゲート型トランジスタ(以下、トランジスタと称す)の制御端子(ゲート)と第1の主端子との間の電圧を制御することにより、電源からトランジスタを通して負荷に流れる電流を制御することができる。制御端子と第1の主端子との間には、過電圧から制御端子を保護するための第1の制御電圧制限回路とともに、開閉回路と制限回路とからなる第2の制御電圧制限回路が接続されている。
【0009】
トランジスタに流れる電流がしきい値電流を超えた場合、比較回路は、開閉回路を閉状態に制御して、制御端子と第1の主端子との間の電圧を第2の制御電圧に制限する。この第2の制御電圧に対応してトランジスタに流れる制限電流(MOSFETの場合には飽和電流)は、前記しきい値電流よりも大きい電流であって且つトランジスタを保護可能な電流である。これらしきい値電流と制限電流との大小関係により、過大な電流が流れ得る負荷条件または電源条件の下では、比較回路は開閉回路を閉状態とする閉制御信号を出力し続ける。
【0010】
この閉制御信号はしきい値電流を超える過電流の発生を示す信号であるが、例えばトランジスタにESD保護用のコンデンサが接続されているような場合において、そのコンデンサの放電電流が一時的にしきい値電流を超えた時にも上記閉制御信号が出力される。本手段に設けた過電流判定回路は、比較回路が閉制御信号を出力した時点から所定時間が経過した時に、比較回路が上記閉制御信号を出力していることを条件として過電流異常信号を出力する。
【0011】
従って、本手段によれば、電流を常に制限電流以下に制限してトランジスタを確実に保護できるとともに、上記コンデンサの放電電流など異常と判定すべきでない過電流が流れた場合における過電流異常信号の出力を抑止でき、実際に負荷異常や電源異常が発生して過電流が継続的に流れた場合に限って過電流異常信号を出力することができる。
【0012】
請求項2に記載した手段によれば、容量性負荷を駆動する場合において、過電流判定回路は、容量性負荷の充電電荷が放電した後に過電流異常信号の出力判定を実行するので、放電電流による過電流異常信号の出力を抑止することができる。上述したESD保護用のコンデンサも容量性負荷と見ることができる。
【0013】
請求項3に記載した手段によれば、過電流判定回路が過電流異常信号を出力した時に、遮断回路が制御端子と第1の主端子との間にオフ制御電圧を印加してトランジスタをオフさせるので、負荷異常や電源異常が発生している状態での負荷への通電を停止することができる。
【0014】
請求項4に記載した手段によれば、検出用トランジスタに、絶縁ゲート型トランジスタに流れる電流に対しセル比で決まる電流を流すことができる。
【0015】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図3を参照しながら説明する。
図1は、負荷駆動回路の電気的構成を示している。この図1に示す負荷駆動回路21(負荷駆動装置に相当)は、車両用ECU(Electronic Control Unit)に搭載されたIC22に内蔵されており、車両に設けられているリレーコイルやLEDなどの抵抗性・誘導性の負荷23を駆動するものである。実際のIC22内には、駆動する負荷23の数に応じた複数のチャンネル数の負荷駆動回路21が形成されている。
【0016】
IC22の電源端子22aおよびグランド端子22bにはそれぞれバッテリ24(電源に相当)の正極端子および負極端子が接続され、IC22の出力端子22cとグランド端子22bとの間には上記負荷23が接続されるようになっている。また、IC22のESD耐量を高めるため、電源端子22aと出力端子22cとの間にコンデンサ25(容量性負荷)が外付けされている。
【0017】
IC22内の負荷駆動回路21は以下のように構成されている。
電源端子22aと出力端子22cとの間には、Nチャネル型MOSFET26(絶縁ゲート型トランジスタに相当)と、抵抗27(検出用抵抗に相当)とNチャネル型MOSFET28(検出用トランジスタに相当)との直列回路からなる電流検出回路29(電流検出手段に相当)とが接続されており、負荷23に対するハイサイドスイッチを構成している。
【0018】
FET26と28のゲート同士およびソース同士は接続されており、そのドレイン面積およびソース面積を示すセル数は、FET28のセル数がFET26のセル数の例えば1/100(セル比)に設定されている。これにより、FET28のドレイン電流は、FET26のドレイン電流ID の1/100となる。なお、抵抗27の両端電圧は、ドレイン電流ID が定格負荷電流(例えば300mA)の時に0.1V程度になるように設計されているため、FET26と28のドレイン・ソース間電圧の差異による電流比のずれは非常に小さくなっている。
【0019】
FET26、28のゲートとソースとの間には、ツェナーダイオード30、31を逆極性に直列接続した第1の制御電圧制限回路32と、ツェナーダイオード33(制限回路に相当)とPNP形トランジスタ34(開閉回路に相当)の直列回路からなる第2の制御電圧制限回路35とが接続されている。トランジスタ34のエミッタ・ベース間には抵抗36が接続されている。
【0020】
ここで、ツェナーダイオード30、31のツェナー電圧は例えば8Vに選定されており、制御電圧制限回路32は、FET26、28のゲート・ソース間電圧VGS(以下、ゲート電圧VGSと称す)を約9V以下に制限する。また、ツェナーダイオード33のツェナー電圧は例えば5Vに選定されており、制御電圧制限回路35は、トランジスタ34がオンした状態でゲート電圧VGSを5V以下に制限するように機能する。
【0021】
IC22には、端子22aの電圧VB(バッテリ電圧)から昇圧電圧VPを生成するチャージポンプ回路(図示せず)が内蔵されている。エミッタが昇圧電源線37に接続され且つベースが共通に接続されたトランジスタ38、39、40および抵抗41は、カレントミラー回路を構成している。このうちトランジスタ38のコレクタはスイッチ回路42(遮断回路に相当)を介して定電流回路43に接続されており、トランジスタ40のコレクタはFET26、28のゲートに接続されている。
【0022】
また、トランジスタ39のコレクタとグランド端子22bとの間にはトランジスタ44、45が並列接続され、上述したトランジスタ34のベースとグランド端子22bとの間にはトランジスタ46が接続されている。これらトランジスタ44、45、46はカレントミラー回路を構成しており、その共通ベース線とグランド端子22bとの間にはMOSFET47が接続されている。FET47のゲートは、コンパレータ48の出力端子に接続されている。
【0023】
そのコンパレータ48(比較回路に相当)は、電流検出回路29による検出電流としきい値電流とを比較するものである。電源端子22aは抵抗49を介して定電流回路50に接続されている。コンパレータ48の反転入力端子は抵抗49と定電流回路50との共通接続点に接続され、非反転入力端子は抵抗27とFET28のドレインとの共通接続点に接続されている。抵抗49の両端に生じる基準電圧は、上記しきい値電流に相当する。
【0024】
駆動制御回路51(過電流判定回路に相当)は、図示しない他の制御回路から与えられる駆動指令信号Saとコンパレータ48が出力する比較信号Sb(開閉制御信号に相当)とを入力し、スイッチ回路42に対し駆動許可信号Scを出力するようになっている。また、この駆動制御回路51は、図示しないCR発振回路から入力される発振信号Sdを計数するカウンタを備えている。比較信号SbがHレベルからLレベルに変化した後カウンタが一定数を計数した時点で、比較信号SbがHレベル(閉制御信号に相当)の場合には駆動許可信号ScをHレベルとしてスイッチ回路42を閉制御し、比較信号SbがLレベル(開制御信号に相当)の場合には駆動許可信号ScをLレベル(過電流異常信号に相当)としてスイッチ回路42を開制御するようになっている。
【0025】
次に、負荷駆動回路21の動作について図2および図3も参照しながら説明する。
図2は、FET26をオン駆動する場合における駆動指令信号Sa、駆動許可信号Sc、ゲート電圧VGS、FET26のドレイン電流IDおよび比較信号Sbの各波形を示している。図2(a)は負荷23が正常な抵抗値を有している場合を示しており、図2(b)は負荷23の抵抗値が短絡などにより異常に低下している場合を示している。
【0026】
まず、図2(a)について説明する。駆動制御回路51は、時刻t1に駆動指令信号SaがLレベル(オフ指令)からHレベル(オン指令)に変化したことに応じて、駆動許可信号ScをLレベルからHレベルにする。これによりスイッチ回路42がオンとなり、昇圧電源線37からトランジスタ40および制御電圧制限回路32を通して電流が流れ、ゲート電圧VGSが約9Vに上昇してFET26がオンとなる。
【0027】
この時、ESD保護用のコンデンサ25の両端子間がFET26を通して短絡されるので、FET26にコンデンサ25の放電電流が流れる。この放電電流はしきい値電流(例えば600mA)よりも大きいため、コンパレータ48は比較信号SbをHレベルからLレベルとする(時刻t1)。これにより、トランジスタ47がオフ、トランジスタ44、45、46、34がオンとなり、制御電圧制限回路32に替わって制御電圧制限回路35がオンとなってゲート電圧VGSが5Vに制限される。
【0028】
このゲート電圧VGSの制限により、FET26のドレイン電流ID は、そのゲート電圧VGSに応じて流し得る最大電流つまり飽和電流(例えば800mA)に制限される。この場合のゲート電圧VGS(5V)は、FET26の飽和電流がしきい値電流よりも大きい電流となるように設定されている。その結果、FET26はコンデンサ25の短絡電流から保護される。
【0029】
やがてコンデンサ25の放電電流が減少してしきい値電流を下回ると(時刻t2)、コンパレータ48は比較信号SbをLレベルからHレベルにする。その後、FET26のドレイン電流ID は負荷電流IL (例えば300mA)のみとなる。駆動制御回路51は、比較信号SbがHレベルからLレベルに変化した時にカウンタの計数を開始しており、一定数を計数した時刻t3において比較信号SbがHレベルであるため、駆動許可信号ScをHレベル(駆動許可状態)に保持する。
【0030】
その後の負荷駆動中において、負荷23の短絡や電圧VBの上昇などによりFET26のドレイン電流ID がしきい値電流を超えた時には、その超えている期間ゲート電圧VGSが5Vに制限されるとともに、駆動制御回路51が再びカウンタの計数を開始して、その計数終了時に比較信号Sbのレベルに基づいて過電流判定を実行する。
【0031】
続いて、図2(b)について説明する。この場合、負荷23の抵抗値が異常に低下しているため、FET26がオンするとFET26にはコンデンサ25の放電電流に加えて過大な負荷電流IL が流れる。このため、図2(a)に示す場合と同様にゲート電圧VGSが5Vに制限され、FET26のドレイン電流ID が制限される。
【0032】
しかし、コンデンサ25の放電電流が減少した後も依然として過大な負荷電流IL が流れるため、比較信号SbはLレベルのままとなる。駆動制御回路51は、時刻t3において比較信号Sbが過電流状態を示すLレベルであるため、コンデンサ25による一時的な過電流とは異なる別の原因による過電流が継続的に流れているとして、駆動許可信号ScをHレベルからLレベルに切り替えてFET26の駆動を禁止する。これにより、負荷短絡状態のまま駆動が継続されることがなくなり、FET26の異常発熱や破壊を未然に防止することができる。
【0033】
以上の動作説明で、過電流発生時から駆動制御回路51が計数する一定値は、コンデンサ25の静電容量、電圧VB、FET26のオン抵抗、発振信号Sdの周期、およびこれらのばらつきなどに基づいて決定されている。すなわち、負荷23および電圧VBが正常な場合において、計数時間Tc(=t3−t1)が常にコンデンサ25の放電時間Td(=t2−t1)よりも長くなるように設定されている。
【0034】
また、制御電圧制限回路35が制限するゲート電圧VGSは、上述したようにFET26の飽和電流がしきい値電流よりも大きい電流となる条件の下で、上記計数時間Tcと電圧VBとFET26の破壊耐量とに基づいて決定されている。図3はFET26の破壊耐量を示すもので、横軸がオンしている時間、縦軸がドレイン・ソース間電圧VDSを示している。図中○印、×印で示すのは、それぞれゲート電圧VGSが8V、5Vの場合の破壊限界動作点である。この図3において、電圧VDSが電圧VBである時に上記計数時間Tcだけオンし続ける場合、ゲート電圧VGSが8Vではその破壊限界動作点を超えるため、破壊限界動作点に達しない5Vに設定している。
【0035】
以上説明したように、本実施形態によれば負荷電流IL を通断電するFET26のゲートとソースとの間に相異なる制限電圧を持つ制御電圧制限回路32と35を接続し、コンパレータ48は、FET26のドレイン電流ID がしきい値電流を超えた過電流発生時に比較信号SbをLレベルとして制御電圧制限回路35を機能させる。これにより、ゲート電圧VGSが5Vに制限されドレイン電流ID が制限されるので、FET26の破壊が防止される。
【0036】
また、駆動制御回路51は、過電流発生開始から計数時間Tcが経過した時点で依然として過電流が流れている場合に限りFET26の駆動を停止する。従って、IC22の端子22a、22c間にESD保護用のコンデンサ25が接続されている場合であっても、その放電電流による一時的な過電流によって誤ってFET26の駆動を禁止することを防止でき、こうした本来異常と判定すべきでない過電流と実際に負荷異常や電源異常が発生して継続的に流れる過電流とを確実に判別して検出することができる。これは、容量性の負荷23を接続した場合であっても同様である。
【0037】
さらに、駆動制御回路51の計数時間Tcは、IC22への接続が想定されるコンデンサ25について、その放電電流がしきい値電流よりも低下するのに要する時間よりも長く設定されているので、上述した判別を確実に行うことができる。また、制御電圧制限回路35が制限するゲート電圧VGSは、FET26のドレイン・ソース間にバッテリ24の全電圧VBが印加されている状態で計数時間Tcだけオンし続けても破壊しないような値に設定されているので、過電流に対し確実に保護できる。
【0038】
なお、負荷駆動回路21は、過電流が流れる時にFET26のドレイン電流ID を一定値にフィードバック制御するのではなく、ゲート電圧VGSを一定値に制限するオープンループ制御を行っているため、オペアンプが不要となる。これにより、IC22に多チャンネル分の回路を形成する場合にチップ面積を低減でき、コストを低減することができる。
【0039】
(第2の実施形態)
次に、本発明の第2の実施形態について、負荷駆動回路の電気的構成を示す図4を参照しながら説明する。
この図4において、図1と同一構成部分には同一符号を付して示している。負荷23に対しロウサイド側に構成される負荷駆動回路52は、IC53に内蔵されており、IC53の電源端子53aとグランド端子53bとの間、電源端子53aと出力端子53cとの間、出力端子53cとグランド端子53bとの間には、それぞれバッテリ24、負荷23、コンデンサ25が接続されるようになっている。
【0040】
IC53内において、出力端子53cとグランド端子53bとの間には、FET26と、FET28と抵抗27との直列回路からなる電流検出回路54(電流検出手段に相当)とが接続されている。FET26、28のゲートとソースとの間には、制御電圧制限回路32と、ツェナーダイオード33とNチャネル型MOSFET55(開閉回路に相当)の直列回路からなる第2の制御電圧制限回路56と、抵抗57とスイッチ回路58の直列回路からなるオフ駆動回路59が接続されている。
【0041】
スイッチ回路58は、駆動制御回路51が出力する駆動許可信号Scをインバータ60で反転した駆動禁止信号Seによってオン(SeがHレベルの時)またはオフ(SeがLレベルの時)に制御されるようになっている。また、FET26、28のゲートは、駆動許可信号Scによりオンオフ制御されるスイッチ回路61を介して定電流回路62に接続されており、このスイッチ回路61および上記オフ駆動回路59が本発明でいう遮断回路に相当する。
【0042】
コンパレータ48の反転入力端子は基準電圧発生回路63に接続され、非反転入力端子はFET28のソースと抵抗27との共通接続点に接続されている。基準電圧発生回路63は、しきい値電流に相当する基準電圧を発生する回路である。なお、負荷駆動回路52はロウサイドスイッチとして構成されているので、チャージポンプ回路は不要である。
【0043】
本実施形態によれば、駆動許可信号ScがHレベルになるとスイッチ回路58がオフ、スイッチ回路61がオンとなり、駆動許可信号ScがLレベルになるとスイッチ回路58がオン、スイッチ回路61がオフとなる。スイッチ回路58がオンすると、FET26、28のゲート電荷が抵抗57を通して急速に低減するため、FET26、28のターンオフ時間を短縮することができる。負荷駆動回路52のその他の動作は、第1の実施形態に示した負荷駆動回路21と同様となり、第1の実施形態と同様の効果を得ることができる。
【0044】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1の制御電圧制限回路32およびツェナーダイオード33は、ダイオードを必要段数だけ直列接続した回路あるいは抵抗回路に置き換えても良い。抵抗回路に置き換える場合、制限電圧は定電流回路43、62の出力電流と抵抗値とによって決まるため、これら定電流値や抵抗値の精度を十分に確保することが望ましい。
【0045】
各実施形態において第1の制限電圧を約9Vに設定したが、この第1の制限電圧はFET26、28のゲート・ソース間電圧の許容電圧値に応じて定めれば良い。
第1の実施形態においても、第2の実施形態と同様にFET26、28のゲート・ソース間に駆動禁止信号Seによって制御されるオフ駆動回路を設けても良い。
電流検出回路29、54に替えて、FET26のドレインまたはソースに検出用抵抗を接続しても良い。
負荷23に対し電流を出力する絶縁ゲート型トランジスタとしてIGBTを用いても良い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す負荷駆動回路の電気的構成図
【図2】オン駆動時における信号Sa〜Sc、ゲート電圧VGS、ドレイン電流IDの波形図
【図3】FETの破壊耐量を示す図
【図4】本発明の第2の実施形態を示す図1相当図
【図5】従来技術を示す図1相当図
【符号の説明】
21、52は負荷駆動回路、24はバッテリ(電源)、25はコンデンサ(容量性負荷)、26はMOSFET(絶縁ゲート型トランジスタ)、27は抵抗(検出用抵抗)、28はMOSFET(検出用トランジスタ)、29、54は電流検出回路(電流検出手段)、32は第1の制御電圧制限回路、33はツェナーダイオード(制限回路)、34はトランジスタ(開閉回路)、35、56は第2の制御電圧制限回路、42はスイッチ回路(遮断回路)、48はコンパレータ(比較回路)、51は駆動制御回路(過電流判定回路)、55はMOSFET(開閉回路)である。
Claims (4)
- 電源と負荷との間の通電経路に設けられ、制御端子と第1の主端子との間に印加された制御電圧に応じた電流を出力する絶縁ゲート型トランジスタと、
この絶縁ゲート型トランジスタに流れる電流を検出する電流検出手段と、
前記制御端子と前記第1の主端子との間に接続され、両端子間の電圧を第1の制御電圧に制限する第1の制御電圧制限回路と、
前記制御端子と前記第1の主端子との間に接続され、開閉制御信号に従って開閉動作を行う開閉回路と当該開閉回路が閉じられた状態で前記両端子間の電圧を前記第1の制御電圧よりも低い第2の制御電圧に制限する制限回路とからなる第2の制御電圧制限回路と、
前記電流検出手段により検出された検出電流と、前記第2の制御電圧に対して前記絶縁ゲート型トランジスタが流し得る最大電流よりも小さい電流範囲内で設定されているしきい値電流とを比較し、前記検出電流が前記しきい値電流よりも大きい時に前記開閉回路を閉状態に制御する閉制御信号を出力する比較回路と、
この比較回路が閉制御信号を出力した時点から所定時間が経過した時に、前記比較回路が閉制御信号を出力していることを条件として過電流異常信号を出力する過電流判定回路とを備えていることを特徴とする負荷駆動装置。 - 前記絶縁ゲート型トランジスタの第2の主端子に接続された負荷が容量性負荷である場合において、
前記過電流判定回路は、前記容量性負荷の充電電荷を放電させるのに必要な時間が経過した後に前記過電流異常信号の出力判定を実行するように構成されていることを特徴とする請求項1記載の負荷駆動装置。 - 前記過電流判定回路が前記過電流異常信号を出力した時に前記絶縁ゲート型トランジスタをオフさせる遮断回路を設けたことを特徴とする請求項1または2記載の負荷駆動装置。
- 前記電流検出手段は、
前記絶縁ゲート型トランジスタに対して制御端子同士が接続され且つ所定のセル比を持つ検出用トランジスタと、この検出用トランジスタに流れる電流を検出する検出用抵抗とから構成されていることを特徴とする請求項1ないし3の何れかに記載の負荷駆動装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117655A JP4267865B2 (ja) | 2002-04-19 | 2002-04-19 | 負荷駆動装置 |
US10/413,090 US6788128B2 (en) | 2002-04-19 | 2003-04-14 | Overcurrent protection structure of load driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117655A JP4267865B2 (ja) | 2002-04-19 | 2002-04-19 | 負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318713A JP2003318713A (ja) | 2003-11-07 |
JP4267865B2 true JP4267865B2 (ja) | 2009-05-27 |
Family
ID=29207834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002117655A Expired - Fee Related JP4267865B2 (ja) | 2002-04-19 | 2002-04-19 | 負荷駆動装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6788128B2 (ja) |
JP (1) | JP4267865B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10154642C1 (de) * | 2001-11-07 | 2003-07-17 | Siemens Ag | Auswerteschaltung für einen induktiven Sensor |
DE10252827B3 (de) * | 2002-11-13 | 2004-08-05 | Siemens Ag | Schaltungsanordnung zur schnellen Ansteuerung insbesondere induktiver Lasten |
US6919651B2 (en) * | 2002-11-26 | 2005-07-19 | Siemens Aktiengesellschaft | Circuit arrangement for high-speed switching of inductive loads |
US7157959B2 (en) * | 2004-03-31 | 2007-01-02 | Semiconductor Components Industries, L.L.C. | Method of forming a self-gated transistor and structure therefor |
WO2006026020A2 (en) | 2004-07-30 | 2006-03-09 | Adeza Biomedical Corporation | Oncofetal fibronectin as a marker for disease and other conditions and methods for detection of oncofetal fibronectin |
JP4773822B2 (ja) * | 2005-12-26 | 2011-09-14 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
US7579880B2 (en) * | 2006-03-23 | 2009-08-25 | Denso Corporation | Circuit for driving a semiconductor element |
US7443225B2 (en) * | 2006-06-30 | 2008-10-28 | Alpha & Omega Semiconductor, Ltd. | Thermally stable semiconductor power device |
JP4963891B2 (ja) * | 2006-08-01 | 2012-06-27 | ローム株式会社 | 負荷駆動回路 |
FR2916867B1 (fr) * | 2007-06-01 | 2010-02-26 | Schneider Electric Ind Sas | Systeme de commande et de protection d'une sortie d'un equipement d'automatisme. |
EP2207257B1 (en) | 2007-10-02 | 2016-11-16 | Mitsubishi Electric Corporation | Gate driving circuit |
US8138819B2 (en) * | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
JP5282492B2 (ja) * | 2008-09-03 | 2013-09-04 | 富士電機株式会社 | スイッチング素子駆動回路 |
DE102009007790B3 (de) * | 2009-02-06 | 2010-08-12 | Continental Automotive Gmbh | Treiberchip zum Treiben einer induktiven Last |
CN102013658B (zh) * | 2009-09-08 | 2014-10-08 | 鸿富锦精密工业(深圳)有限公司 | 过流保护电路 |
CN102024177B (zh) * | 2009-09-10 | 2015-04-01 | 鸿富锦精密工业(深圳)有限公司 | 计数装置 |
JP2012010577A (ja) * | 2010-05-28 | 2012-01-12 | Panasonic Corp | 過電流保護回路および過電流保護方法 |
US8619400B2 (en) * | 2011-05-12 | 2013-12-31 | Linear Technology Corporation | Circuitry to prevent overvoltage of circuit systems |
JP6155949B2 (ja) * | 2013-08-09 | 2017-07-05 | 株式会社デンソー | ガスセンサ制御装置 |
JP6324696B2 (ja) * | 2013-10-03 | 2018-05-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置及びそれを備えた車両用空調装置並びに負荷短絡保護回路 |
US9411349B2 (en) * | 2013-11-14 | 2016-08-09 | Litelfuse, Inc. | Overcurrent detection of load circuits with temperature compensation |
JP6370191B2 (ja) * | 2013-12-11 | 2018-08-08 | エイブリック株式会社 | バッテリ状態監視回路及びバッテリ装置 |
JP6197685B2 (ja) * | 2014-02-19 | 2017-09-20 | 株式会社デンソー | ゲート駆動回路 |
CN105262467B (zh) * | 2014-07-10 | 2018-05-04 | 恩智浦有限公司 | 体偏置的电路与方法 |
US9413231B2 (en) * | 2014-12-03 | 2016-08-09 | Fairchild Semiconductor Corporation | Charge pump circuit for providing voltages to multiple switch circuits |
TWI591606B (zh) * | 2016-06-09 | 2017-07-11 | 立錡科技股份有限公司 | 驅動級電路 |
WO2020183934A1 (ja) * | 2019-03-13 | 2020-09-17 | 日立オートモティブシステムズ株式会社 | 負荷駆動装置、エンジンシステム |
CN115395770B (zh) * | 2022-10-27 | 2023-03-24 | 广东汇芯半导体有限公司 | 高压集成电路和接地方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3746604B2 (ja) * | 1997-12-09 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
DE3917890A1 (de) | 1989-06-01 | 1990-12-06 | Steinbach Friedrich | Traegergestuetzte katalysatoren zum entfernen von stickoxiden, kohlenmonoxid und organischen verbindungen aus abgasen |
JPH0832163B2 (ja) | 1989-11-21 | 1996-03-27 | 福島日本電気株式会社 | 共振スイッチ回路 |
JPH0561432A (ja) | 1991-08-29 | 1993-03-12 | Sharp Corp | 液晶ドライバ回路 |
JPH06244693A (ja) * | 1992-03-03 | 1994-09-02 | Nec Corp | Mos電界効果トランジスタスイッチ回路 |
JP2837054B2 (ja) * | 1992-09-04 | 1998-12-14 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JPH0767073B2 (ja) | 1992-09-24 | 1995-07-19 | 富士電機株式会社 | 絶縁ゲート素子の駆動回路 |
JPH0812921A (ja) | 1993-07-14 | 1996-01-16 | Asahi Glass Co Ltd | 塗料用樹脂組成物 |
JP3982842B2 (ja) * | 1993-08-18 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JPH0854427A (ja) | 1994-08-10 | 1996-02-27 | Fuji Electric Co Ltd | 半導体素子の電流検出装置 |
GB9420572D0 (en) * | 1994-10-12 | 1994-11-30 | Philips Electronics Uk Ltd | A protected switch |
JP3164065B2 (ja) * | 1998-06-24 | 2001-05-08 | 日本電気株式会社 | 半導体装置 |
US6269011B1 (en) * | 1999-02-14 | 2001-07-31 | Yazaki Corporation | Power supply system having semiconductor active fuse |
JP3628576B2 (ja) * | 1999-02-14 | 2005-03-16 | 矢崎総業株式会社 | 微少電流検出装置 |
JP2000312433A (ja) * | 1999-02-26 | 2000-11-07 | Yazaki Corp | スイッチング・デバイス |
-
2002
- 2002-04-19 JP JP2002117655A patent/JP4267865B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-14 US US10/413,090 patent/US6788128B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003318713A (ja) | 2003-11-07 |
US6788128B2 (en) | 2004-09-07 |
US20030197532A1 (en) | 2003-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4267865B2 (ja) | 負荷駆動装置 | |
US7420355B2 (en) | DC-DC converter with over-voltage protection | |
US20240113707A1 (en) | Switch device | |
US10809285B2 (en) | Current detection circuit and current detection method of semiconductor element | |
US8299841B2 (en) | Semiconductor device | |
US10217734B2 (en) | Semiconductor device | |
US9825555B2 (en) | Semiconductor control device, switching device, inverter, and control system | |
US11545970B2 (en) | Current detection circuit, current detection method, and semiconductor module | |
JP7443679B2 (ja) | 半導体装置 | |
JP3633522B2 (ja) | 負荷駆動回路 | |
KR102236090B1 (ko) | 파워 서플라이 보호 시스템 | |
JP2012157142A (ja) | Dc−dcコンバータ | |
US7768759B2 (en) | Control circuit of semiconductor device having over-heat protecting function | |
US20150365083A1 (en) | Circuit and method for driving a power semiconductor switch | |
EP3104527B1 (en) | Semiconductor device | |
US20050184710A1 (en) | Overcurrent protection circuit and semiconductor apparatus | |
JP3964833B2 (ja) | インテリジェントパワーデバイス及びその負荷短絡保護方法 | |
CN112534668B (zh) | 升压转换器短路保护 | |
US11581886B2 (en) | Current detection circuit, current detection method, and semiconductor module | |
WO2018069123A1 (en) | A circuit protection arrangement | |
CN114667681A (zh) | 栅极驱动电路 | |
EP1624559B1 (en) | Method for controlling a switching converter and control device for a switching converter | |
JP2000252803A (ja) | 過電流検出回路及び過電流検出・保護回路 | |
JP2019186880A (ja) | 負荷駆動装置 | |
JP2004236485A (ja) | 電圧駆動素子の過電流検知回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |