JP4946740B2 - 配線基板及び該配線基板を備える電気光学装置、並びに電子機器 - Google Patents

配線基板及び該配線基板を備える電気光学装置、並びに電子機器 Download PDF

Info

Publication number
JP4946740B2
JP4946740B2 JP2007229815A JP2007229815A JP4946740B2 JP 4946740 B2 JP4946740 B2 JP 4946740B2 JP 2007229815 A JP2007229815 A JP 2007229815A JP 2007229815 A JP2007229815 A JP 2007229815A JP 4946740 B2 JP4946740 B2 JP 4946740B2
Authority
JP
Japan
Prior art keywords
wiring
signal
wiring board
wirings
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007229815A
Other languages
English (en)
Other versions
JP2009063691A (ja
Inventor
正明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007229815A priority Critical patent/JP4946740B2/ja
Publication of JP2009063691A publication Critical patent/JP2009063691A/ja
Application granted granted Critical
Publication of JP4946740B2 publication Critical patent/JP4946740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置において、電気光学パネルと外部回路とを接続するのに用いられるフレキシブル基板等の配線基板、及び該配線基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の配線基板では、ノイズ、伝送される信号の品質低下等を防止することが図られる。例えば、特許文献1には、表示装置に使用され、小振幅の差動信号を伝送する平衡伝送線路の少なくとも一端にコモンモードフィルタを接続する技術が記載されている。特許文献2には、差動信号を伝送する一対の伝送線路を基板上において線対称に配置する技術が記載されている。
特開平10−271048号公報 特開平11−186674号公報
しかしながら、上述の背景技術によれば、複数の伝送方式に対応していない、或いは少なくとも複数の伝送方式に適していないという技術的問題点がある。仮に、基板上に、一の伝送方式に対応する配線、及び他の伝送方式に対応する配線が併設されたとしても、例えば配線基板の幅が増加してしまう等の技術的問題点がある。
本発明は、例えば上記問題点に鑑みてなされたものであり、複数の伝送方式に対応しつつ、効率的に配線を配置すると共に、伝送品質等を維持することができる配線基板、及び該配線基板を備える電気光学装置、並びに電子機器を提供することを課題とする。
本発明の配線基板は、上記課題を解決するために、基板と、該基板上に、前記基板上で平面的に見てストライプ状に配列された複数の第1配線及び複数の第2配線とを備え、前記複数の第1配線は、少なくとも部分的に、第1伝送方式で使用される際に、伝送すべき対をなす第1信号に対応して、相隣接する2本で対をなす信号配線として機能し、第2伝送方式で使用される際に、伝送すべき相互から独立した第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されており、前記複数の第2配線は、少なくとも部分的に、前記複数の第1配線の配列上で前記複数の第1配線がなす第n(但し、nは自然数)番目の対と第n+1番目の対との間に配置されており、前記第1伝送方式で使用される際に、共通にグランド配線として機能し、前記第2伝送方式で使用される際に、前記第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されている。
本発明の配線基板によれば、当該配線基板は、例えば単層基板である基板と、該基板上に、前記基板上で平面的に見てストライプ上に配列された複数の第1配線及び複数の第2配線とを備えている。
複数の第1配線は、少なくとも部分的に、例えばLVDS(Low Voltage Differential Singaling)信号を伝送する方式である第1伝送方式で使用される際に、伝送すべき対をなす第1信号(例えば、LVDS信号)に対応して、相隣接する2本で対をなす信号配線(即ち、差動線路)として機能する。他方、複数の第1配線は、例えば例えばCMOS(Complemntary Metal Oxide Semiconductor)信号又はTTL(Transistor Transistor Logic)信号を伝送する方式である第2伝送方式で使用される際に、伝送すべき相互から独立した第2信号(例えば、CMOS信号、TTL信号)に対応して、相互から独立した信号配線として夫々機能するように構成されている。
複数の第2配線は、少なくとも部分的に、複数の第1配線の配列上で複数の第1配線がなす第n番目の対と第n+1番目の対との間に配置されている。そして、第1伝送方式で使用される際に、共通にグランド配線として機能し、第2伝送方式で使用される際に、第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されている。ここに、本発明に係る「構成されている」とは、インピーダンス、抵抗値、配線幅、配線長などの配線に係る諸元が、第1伝送方式用にグランド配線として機能するように且つ第2伝送方式用に信号配線として機能するように設定された上で、基板上に形成(例えば、成膜及びパターンニング等)されている意味である。
本願発明者の研究によれば、一般に、単層基板上にLVDS信号用の差動線路を形成する場合、第n番目の差動線路対と第n+1番目の差動線路対との間に、差動線路の特性インピーダンスを所定値(例えば100Ω)とするため、及びクロストーク防止のためのグランド配線が形成される。言い換えれば、グランド配線間に、一対の差動線路が形成される。そして、差動線路の特性インピーダンスを所定値とするためには、グランド配線がある程度広い面積を有することが必要である。
また、ある程度広い面積を有するグランド配線が第n番目の差動線路対と第n+1番目の差動線路対との間に形成されている配線基板を、CMOS信号又はTTL信号を伝送する方式用の配線として兼用する場合、グランド配線を信号配線として使用することは極めて困難であり、CMOS信号又はTTL信号のビット数(例えば12ビット)に応じた配線数を確保するために、配線数を増やしたり、配線基板の幅を増やしたりする必要がある。更に、配線基板の幅には制限があり、基板上に形成可能な配線数にも制限があることが判明している。
しかるに本願発明者は、LVDS信号用の差動線路の特定インピーダンスを所定値とするためのグランド配線の幅(即ち、面積)を広げなくても(例えば、差動線路の幅と同等であっても)、一対の差動線路のうち一方及び該一方に隣接するグランド配線間の距離、並びに一対の差動線路間の距離を、夫々所定距離とすれば、差動線路の特性インピーダンスを所定値とすることが可能であることを見出し、本発明では、第1伝送方式で使用される際にグランド配線として機能する第2配線を、第2伝送方式で使用される際に、信号配線として機能するように構成している。
尚、グランド配線の幅を広げないことによって、第n番目の差動線路対及び第n+1番目の差動線路対間においてクロストークが生じることを防止するために、第n番目の差動線路対及び第n+1番目の差動線路対間に複数のグランド配線を配置して、第n番目の差動線路対及び第n+1番目の差動線路対間の距離(即ち、ピッチ)が、例えば伝統的な幅広のグランド配線が配置されている場合と同等のピッチになるようにすればよい。
これにより、複数のグランド配線があるので、対をなす差動線路への影響力については、個々のグランド配線の幅を広げることを要せずに(即ち、差動線路と同等の幅であっても)、伝統的な幅広のグランド配線と同等に機能させることができる。言い換えれば、対をなす差動線路から見れば、幅広のグランド配線が、複数のグランド配線に分割されているだけで、複数のグランド配線の合計幅や間隙を多少調整すれば、伝統的な幅広の1本のグランド配線と同一視できる。
尚、一対の差動線路のうち一方及び該一方に隣接するグランド配線間の距離、並びに一対の差動線路間の距離は、配線の幅、配線を形成する材料の特性値、信号の周波数等に基づいた、例えば電磁界シミュレーション等から夫々求めればよい。例えば、配線の幅が35μm(マイクロメートル)、信号の周波数が1GHz(ギガヘルツ)である場合、差動線路の特性インピーダンスを100Ωとするには、一対の差動線路のうち一方及び該一方に隣接するグランド配線間の距離を60μm、一対の差動線路間の距離を33μmとすればよい。
以上の結果、本発明の配線基板によれば、複数の伝送方式に対応しつつ、効率的に配線を配置すると共に、伝送品質等を維持することができる。加えて、第2配線が、伝送方式に応じて、グランド配線又は信号配線として機能することにより、当該配線基板をCMOS信号又はTTL信号を伝送する方式用の配線として使用する場合に、配線の偏り及びピン配置の偏りを回避することができる。更に、配線基板の幅及び/又は配線数の増加を抑制することによって、製造コストの増加を抑制することができる。
本発明の配線基板の一態様では、前記第2配線の幅は、前記第1配線の幅と等しい。
この態様によれば、当該配線基板が、例えばCMOS信号又はTTL信号を伝送する方式用の配線として使用される際に、第1及び第2配線を信号配線として使用することができ、実用上非常に有利である。
本発明の配線基板の他の態様では、前記第1伝送方式は、前記第1信号として、LVDS信号を伝送する方式であり、前記第2伝送方式は、前記第2信号として、CMOS信号又はTTL信号を伝送する方式である。
この態様によれば、当該配線基板を、高速な信号伝送が可能なLVDS信号用の配線基板として使用できると共に、広く普及しているCMOS信号用又はTTL信号用の配線基板として使用できる。
本発明の配線基板の他の態様では、当該配線基板はフレキシブル基板である。
この態様によれば、可撓性のある基板上に配線が形成されるので、配線と外部回路との相対位置の自由度を高めることができ、実用上非常に有利である。
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の配線基板(但し、その各種態様を含む)と、該配線基板と電気的に接続され、電気光学動作を行う電気光学パネルとを備える。
本発明の電気光学装置によれば、当該電気光学装置は、例えば液晶パネル等である電気光学パネルと、該電気光学パネル、及び例えば画像信号処理回路等の外部回路を電気的に接続する配線基板とを備える。その動作時には、電気光学パネルに設けられた、該電気光学パネルを駆動するための駆動回路によって、或いは、配線基板上に設けられた駆動回路によって、電気光学パネルが駆動され、その電気光学動作が行われる。即ち、その動作時には、例えばフレキシブル基板上に設けられた信号配線を伝送路として画像データ等のデータ信号が伝送されることで、例えば電気光学パネルの画素領域において、画像表示動作が行われる。
ここで、本発明の電気光学装置は、上述した本発明の配線基板を備えてなるので、複数の伝送方式に対応しつつ、効率的に配線を配置すると共に、伝送品質等を維持することができる。即ち、駆動回路から電気光学パネルへ伝送される信号を、例えば、LVDS信号としてもよいし、CMOS信号又はTTL信号としてもよい。尚、LVDS信号とするか、CMOS信号又はTTL信号とするかは、例えばコントローラによって決定すればよい。言い換えれば、仮にコントローラを交換しても、同一の電気光学パネルを使用することができ、実用上非常に有利である。
本発明の電気光学装置の一態様では、前記配線基板上に設けられると共に前記複数の配線の少なくとも一部に電気的に接続され、前記電気光学パネルを駆動するための駆動回路を更に備える。
この態様によれば、当該配線基板は、IC(Integrated Circuit)チップ搭載型の配線基板であってもよい。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、クロストーク等を防止し、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下図面を参照しながら、本発明に係る配線基板及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、TFT(Thin Film Transistor)アクティブマトリックス駆動方式の液晶装置を例に挙げる。
先ず、本実施形態に係る液晶装置の全体構成について、図1を参照して説明する。ここに図1は、本実施形態の液晶装置の斜視図である。
図1において、本実施形態に係る液晶装置は、液晶パネル100、配線基板200ケース400を備えて構成されている。配線基板200は、駆動用ICチップ300を搭載するタイプである。ここに、本実施形態に係る「液晶パネル100」及び「駆動用ICチップ300」は、夫々、本発明に係る「電気光学パネル」及び「駆動回路」の一例である。
駆動用ICチップ300は、例えば図示しないデータ線駆動回路の一部等を含んで構成されており、TAB(Tape Automated Bonding)技術を用いて、電気的及び機械的に配線基板200に固着されている。配線基板200は、例えばポリイミド等の基材に配線がパターニングされることによって形成されている。
次に、液晶パネル100について、図2及び図3を参照して説明を加える。ここに図2は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側からみた平面図であり、図3は、図2のH−H´線断面図である。
図2及び図3において、本実施形態の液晶パネル100では、TFTアレイ基板10及び対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素が設けられた領域に対応する、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。
図2において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。
TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図3において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図3では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。
画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。
対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図3には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。
尚、図2及び図3に示したTFTアレイ基板10上には、これらの走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、図4及び図5を参照して配線基板200について説明を加える。ここに図4は、配線基板200に形成されている配線パターンの一部を示す平面図であり、図5は、図4のA−A´線断面の一部を示す断面図である。
図5において、本実施形態に係る配線基板200は、基板201、該基板201上にストライプ状に(即ち、断面上で島状に)形成された複数の配線a1〜a6、b1〜b8、及びg1〜g3、並びに該複数の配線の上面及び側面を覆うように形成された絶縁膜202を備えて構成されている。配線a1〜a6各々の幅w2、及び配線b1〜b8各々の幅w3は、例えば35μmであり、配線g1〜g3各々の幅w1は、例えば157μmである。配線g1及び配線a1間の距離d1、配線a1及び配線b1間の距離d2、配線b1及び配線b2間の距離d3、及び配線a2及び配線a3間の距離d4は、夫々、例えば87μm、60μm、33μm及び87μmである。
配線基板200が、本発明に係る「第1伝送方式」の一例としてのLVDS信号を伝送する方式用の配線として使用される際には、配線a1〜a6、g1〜g3は、夫々グランド配線として機能し、配線b1〜b8は、伝送すべきLVDS信号に対応して、夫々相隣接する2本で対をなす信号配線(即ち、差動線路)として機能する。他方、配線基板200が、本発明に係る「第2伝送方式」の一例としてのCMOS信号又はTTL信号を伝送する方式用の配線として使用される際には、配線a1〜a6、b1〜b8は、伝送すべきCMOS信号又はTTL信号に対応して、夫々相互から独立した信号配線として機能し、配線g1〜g3は、夫々グランド配線として機能する。図5に示すように、配線a1〜a6は、少なくとも部分的に、配線b1〜b8がなす第n番目の対と第n+1番目の対との間に配置されている。
ここに、本実施形態に係る「配線a1〜a6」及び「配線b1〜b8」は、夫々、本発明に係る「第2配線」及び「第1配線」の一例である。尚、図4における配線g3及び配線g4間の配線の配置は、図5における配線g1及び配線g2間の配線の配置と同様である。
図4においては、配線基板200にLVDS信号が入力される場合には、各一対の配線p1〜p7が差動線路として機能する。そして、配線基板200にCMOS信号又はTTL信号が入力される場合には、配線g1及び配線g2間に形成されている配線、並びに配線g3及び配線g4間に形成されている配線が信号配線として機能する。
図4に示すように、A−A´線近傍では、配線g1及び配線g2間、並びに配線g3及び配線g4間には、配線がほぼ均等に配置されている。これにより、配線基板200が、CMOS信号又はTTL信号を伝送する方式用の配線として使用される際に、EMI(Electromagnetic Interference)ノイズの発生を抑制することができる。加えて、第n番目の差動線路対及び第n+1番目の差動線路対間に、少なくとも2本のグランド配線が形成されることによって、第n番目の差動線路対及び第n+1番目の差動線路対間におけるクロストークが生じることを防止することができる。
また、第n番目の差動線路対及び第n+1番目の差動線路対間に形成された配線(図5における配線a1〜a6)の幅が差動線路の幅と等しいので、比較的容易にしてコネクタのピン配置(図4下部)を等間隔にすることができる。
ここで、図6を参照して配線基板200をLVDS信号用の配線として使用する際における、差動線路の特性インピーダンス及び一対の差動線路間の距離(図5における距離d3)について説明を加える。ここに、図6は、差動線路の特性インピーダンスとLVDS信号の周波数との関係を一対の差動線路間の距離毎に示す特性図である。図6において実線a〜kは、夫々、一対の差動線路間の距離が25μm、26μm、27μm、28μm、29μm、30μm、31μm、32μm、33μm、34μm及び35μmの場合を示している。尚、差動線路の幅及びグランド配線の幅は35μmであり、差動線路及びグランド配線間の距離(図5における距離d2)は60μmである。
例えば、1GHzのLVDS信号を配線基板200に入力する際に、差動線路の特性インピーダンスを100Ωとする場合、図6から差動線路間の距離を33μmにすればよいことが分かる。このように、差動線路の幅、グランド配線の幅、差動線路間の距離、差動線路及びグランド配線間の距離、配線を構成している材質の特性値等から、図6に示すような差動線路の特性インピーダンスとLVDS信号の周波数との関係を取得すれば、電気光学装置の設計に応じた配線基板を設計又は製造することができる。
尚、差動線路及びグランド配線間の距離は、ある程度大きくすれば、それ以上距離を大きくしたとしても差動線路の特性インピーダンスに大きく影響を与えないことが本願発明者の研究により判明している。従って、配線基板の許容可能な幅内に必要な配線数を形成することができるように、差動線路及びグランド配線間の距離を設定すればよい。
上述の如く構成された配線基板200における配線a1〜a6、b1〜b6、g1及びg2各々の機能を、LVDS信号、CMOS信号及びTTL信号について整理すると図7に示すようになる。
尚、本実施形態では、CMOS信号及びTTL信号のビット数を、夫々、12ビットとしているが、仮に14ビット等であったとしても、配線a2及び配線a3間、並びに配線a4及び配線a5間に、当該配線基板200がLVDS信号用の配線として使用される際に、グランド配線として機能する配線を形成し、CMOS信号用及びTTL信号用の配線として使用される際に信号配線として機能させればよい。即ち、CMOS信号又はTTL信号のビット数に応じて、配線基板200がLVDS信号用の配線として使用される際にグランド配線として機能する配線を、第n番目の差動線路対及び第n+1番目の差動線路対間に、2本以上形成すればよい。
<比較例>
次に、図8及び図9を参照して本実施形態の電気光学装置の比較例について説明する。図8は、図4と同趣旨の、本実施形態の電気光学装置の比較例における配線基板に形成されている配線パターンの一部を示す平面図であり、図9は、図8のB−B´線断面の一部を示す断面図である。
図9に示すように、比較例に係る配線基板は、基板211、該基板211上に形成された複数の信号配線s及び複数のグランド配線g、並びに複数の信号配線s及び複数のグランド配線gの上面及び側面を覆うように形成された絶縁膜212を備えて構成されている。比較例に係る配線基板では、LVDS信号用配線として使用する際に、差動線路の特性インピーダンスを所定値とするため、及びクロストーク防止のために、グランド配線gは、ある程度広い面積を有している。
このような配線基板を、CMOS信号用又はTTL信号用の配線として使用する際には、グランド配線gを信号配線として使用することは極めて困難であり、別途CMOS信号用又はTTL信号用の信号配線を形成する必要がある。即ち、LVDS信号を伝送する方式とCMOS信号又はTTL信号を伝送する方式との二つの伝送方式で兼用することができない配線及びコネクタのピンが比較的多く存在することとなり、コストが増加してしまう。加えて、配線数が増加することにより配線基板の幅が大きくなる可能性がある。
また、図8において、信号配線sのみに着目すると、各信号配線s間の距離に偏りがあるので、配線基板200が、CMOS信号又はTTL信号を伝送する方式用の配線として使用される際に、EMIノイズが発生する可能性がある。更に、広い面積を有するグランド配線gが多数存在するので、コネクタのピン配置(図8下部)を等間隔にするための配線パターンの自由度が極めて小さい。
<電子機器>
次に、図10を参照しながら、上述した電気光学装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した電気光学装置1における液晶パネル100は、プロジェクタのライトバルブとして用いられている。図10は、プロジェクタの構成例を示す平面図である。
図10に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図10を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う配線基板、及びそのような配線基板を備えた電気光学装置、並びにそのような電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。
本発明の実施形態に係る液晶装置の斜視図である。 本発明の実施形態に係る液晶パネルの全体構成を示す平面図である。 図2のH−H´線断面図である。 本発明の実施形態に係る配線基板に形成されている配線パターンの一部を示す平面図である。 図4のA−A´線断面の一部を示す断面図である。 本発明の実施形態に係る配線基板における差動線路の特性インピーダンスとLVDS信号の周波数との関係を示す特性図である。 本発明の実施形態に係る配線基板における配線の機能を示す表である。 本発明の実施形態の比較例に係る配線基板に形成されている配線パターンの一部を示す平面図である。 図8のB−B´線断面の一部を示す断面図である。 本発明の実施形態に係る液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
符号の説明
1…液晶装置、100…液晶パネル、200…配線基板、201…基板、202…絶縁膜、300…駆動用ICチップ、400…フレーム、a1〜a6、b1〜b8、g1〜g4…配線

Claims (7)

  1. 基板と、
    該基板上に、前記基板上で平面的に見てストライプ状に配列された複数の第1配線及び複数の第2配線と
    を備え、
    前記複数の第1配線は、少なくとも部分的に、第1伝送方式で使用される際に、伝送すべき対をなす第1信号に対応して、相隣接する2本で対をなす信号配線として機能し、第2伝送方式で使用される際に、伝送すべき相互から独立した第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されており、
    前記複数の第2配線は、少なくとも部分的に、前記複数の第1配線の配列上で前記複数の第1配線がなす第n(但し、nは自然数)番目の対と第n+1番目の対との間に配置されており、前記第1伝送方式で使用される際に、共通にグランド配線として機能し、前記第2伝送方式で使用される際に、前記第2信号に対応して、相互から独立した信号配線として夫々機能するように構成されている
    ことを特徴とする配線基板。
  2. 前記第2配線の幅は、前記第1配線の幅と等しいことを特徴とする請求項1に記載の配線基板。
  3. 前記第1伝送方式は、前記第1信号として、LVDS(Low Voltage Differential Singaling)信号を伝送する方式であり、前記第2伝送方式は、前記第2信号として、CMOS(Complemntary Metal Oxide Semiconductor)信号又はTTL(Transistor Transistor Logic)信号を伝送する方式であることを特徴とする請求項1又は2に記載の配線基板。
  4. 当該配線基板はフレキシブル基板であることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
  5. 前記1乃至4のいずれか一項に記載の配線基板と、
    該配線基板と電気的に接続され、電気光学動作を行う電気光学パネルと
    を備えることを特徴とする電気光学装置。
  6. 前記配線基板上に設けられると共に前記複数の配線の少なくとも一部に電気的に接続され、前記電気光学パネルを駆動するための駆動回路を更に備えることを特徴とする請求項5に記載の電気光学装置。
  7. 請求項5又は6に記載の電気光学装置を備えることを特徴とする電子機器。
JP2007229815A 2007-09-05 2007-09-05 配線基板及び該配線基板を備える電気光学装置、並びに電子機器 Active JP4946740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007229815A JP4946740B2 (ja) 2007-09-05 2007-09-05 配線基板及び該配線基板を備える電気光学装置、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007229815A JP4946740B2 (ja) 2007-09-05 2007-09-05 配線基板及び該配線基板を備える電気光学装置、並びに電子機器

Publications (2)

Publication Number Publication Date
JP2009063691A JP2009063691A (ja) 2009-03-26
JP4946740B2 true JP4946740B2 (ja) 2012-06-06

Family

ID=40558334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007229815A Active JP4946740B2 (ja) 2007-09-05 2007-09-05 配線基板及び該配線基板を備える電気光学装置、並びに電子機器

Country Status (1)

Country Link
JP (1) JP4946740B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888063B1 (ko) * 2008-10-21 2009-03-11 최경덕 대용량 신호 전송 매체용 연성 인쇄 회로 기판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572218B1 (ko) * 1998-11-07 2006-09-06 삼성전자주식회사 평판디스플레이시스템의화상신호인터페이스장치및그방법
JP2001125693A (ja) * 1999-10-28 2001-05-11 Nec Home Electronics Ltd 画像表示装置用の信号ケーブル
JP2001134241A (ja) * 1999-11-08 2001-05-18 Kyocera Corp 液晶表示装置
JP2005091795A (ja) * 2003-09-18 2005-04-07 Sony Corp 表示装置
JP4371766B2 (ja) * 2003-10-20 2009-11-25 Necインフロンティア株式会社 プリント配線板
JP3804665B2 (ja) * 2004-03-12 2006-08-02 セイコーエプソン株式会社 フレキシブル基板及び電子機器
JPWO2006013772A1 (ja) * 2004-08-02 2008-05-01 松下電器産業株式会社 フレキシブルプリント基板
JP4751709B2 (ja) * 2004-12-10 2011-08-17 パナソニック株式会社 差動伝送路の輻射ノイズ抑制回路

Also Published As

Publication number Publication date
JP2009063691A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
US7916247B2 (en) Electro-optic device, and electronic apparatus including the same
JP5488136B2 (ja) 電気光学装置及び電子機器並びにトランジスター
JP5621283B2 (ja) 電気光学装置及び電子機器
JP5187067B2 (ja) 電気光学装置及び電子機器
JP5104176B2 (ja) 電気光学装置及び電子機器
JP5066836B2 (ja) 電気光学装置及び電子機器
JP2009168877A (ja) 電気光学装置及び電子機器
JP4992774B2 (ja) 電気光学装置及び電子機器
JP5500217B2 (ja) 電気光学装置及び電子機器
JP4946740B2 (ja) 配線基板及び該配線基板を備える電気光学装置、並びに電子機器
JP2009075566A (ja) 電気光学装置、及びこれを備えた電子機器
JP2008058864A (ja) 電気光学装置及び電子機器
JP5532944B2 (ja) 電気光学装置用基板、電気光学装置及び電子機器
JP5169153B2 (ja) 電気光学装置及び電子機器
JP2011191475A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2010134395A (ja) 電気光学装置及び電子機器
JP4747572B2 (ja) 電気光学装置及び電子機器
JP5045107B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP5124974B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP2009047826A (ja) 配線基板及び該配線基板を備える電気光学装置、並びに電子機器
JP2006178113A (ja) 電気光学装置、電気光学装置用基板及び電子機器
JP5182138B2 (ja) 電気光学装置及び電子機器
JP5109705B2 (ja) 電気光学装置及び電子機器
JP5309568B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4946740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350