JP4946436B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4946436B2
JP4946436B2 JP2006511773A JP2006511773A JP4946436B2 JP 4946436 B2 JP4946436 B2 JP 4946436B2 JP 2006511773 A JP2006511773 A JP 2006511773A JP 2006511773 A JP2006511773 A JP 2006511773A JP 4946436 B2 JP4946436 B2 JP 4946436B2
Authority
JP
Japan
Prior art keywords
wiring
metal
semiconductor device
insulating film
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006511773A
Other languages
English (en)
Other versions
JPWO2005096364A1 (ja
Inventor
政由 田上
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006511773A priority Critical patent/JP4946436B2/ja
Publication of JPWO2005096364A1 publication Critical patent/JPWO2005096364A1/ja
Application granted granted Critical
Publication of JP4946436B2 publication Critical patent/JP4946436B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体装置、特に、低誘電率膜を配線層間膜として有する半導体装置及びその製造方法に関する。
近年、ロジックＬＳＩの高速化が求められている。半導体装置の動作速度を決定する要因はトランジスタにおけるスイッチング遅延と配線における伝搬遅延とに大きく分けられる。ロジックＬＳＩはメモリに比べて配線面積が全体に占める割合が大きいため、ロジックＬＳＩを高速化するためには、配線における伝搬遅延を低減する必要がある。
配線における伝搬遅延は配線抵抗と配線層間容量との積に比例するので、配線材料に抵抗率の低い材料を、配線層間膜材料に比誘電率の低い材料を用いることにより、配線における伝搬遅延を低減することが可能である。
そこで、次世代配線材料として、従来のアルミニウム（Ａｌ）あるいはＡｌ合金よりも比抵抗の小さい銅（Ｃｕ）あるいはＣｕ合金が検討されている。
ＣｕあるいはＣｕ合金を配線材料に用いたＣｕ配線は、一般的には、ダマシン（ｄａｍａｓｃｅｎｅ）法により、形成される。一般的に、ダマシン法は、配線層間膜を堆積後に、その表面側から反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）法などにより溝を形成する過程と、その溝を埋め込むようにＣｕあるいはＣｕ合金膜を堆積する過程と、溝に埋め込まれたＣｕあるいはＣｕ合金膜以外のＣｕあるいはＣｕ合金膜を化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法等により除去し、配線層間膜に埋め込まれたＣｕ配線を形成する過程と、を備えている。
ダマシン法を用いてＣｕ配線を形成する場合、ＣＭＰ時の配線の厚さのバラツキを低減するために、配線層にＣＭＰ用ダミー配線パターンを形成する方法が用いられることが多い。
図１は、ＣＭＰ用ダミー配線パターンを用いる方法の一例を示す。
図１に示す電気的な回路は、配線層（２００２）と絶縁層（２００３）とが交互に堆積して形成されており、各配線層（２００２）には金属回路配線（２０００）が形成され、絶縁層（２００３）には金属ビア（２００４）が形成されている。各配線層（２００２）に形成されている金属回路配線（２０００）は金属ビア（２００４）を介して電気的に相互に接続されている。
また、各配線層（２００２）には、金属回路配線（２０００）とは電気的に絶縁されているＣＭＰ用ダミー配線パターン（２００１）が形成されている。
また、配線層間膜の材料としては、従来のＳｉＯ２よりも比誘電率が低い、有機物のみから構成される材料や、従来のＳｉＯ２膜に有機基を含有させた材料が検討されている。
しかしながら、これらの一般に低誘電率膜と呼ばれる材料から配線層間膜を形成すると、誘電率の低減と同時に、膜の強度も低下することが確認されている。さらに、低誘電率膜からなる配線層間膜は、ＳｉＯ２膜と比べて、他の膜との密着性が低いため、配線層間膜に用いて多層配線を形成した場合、図２の写真に示すように、ワイヤボンディング時にボンディングパッド部の膜剥がれが発生するという問題があった。
これらの課題を解決するために、特許文献１は、ボンディングパッド下の強度を高めるため、図３に示すように、ボンディングパッド（１０００１）下に存在するパッド下ダミー配線（１０００２）及びパッド下ダミービア（１０００３）により、ボンディングパッド（１０００１）を直接的に支持する構造を提案している。
また、非特許文献１においても、パッド下の構造において、ダミーパッドとパッド下ダミービアとを接続させることにより、ワイヤボンディングを可能としている。
特開２００１−２６７３２３ Ｙ． Ｌ． Ｙａｎｇ ｅｔ ａｌ．、ＩＩＴＣ '０３ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、 ２００３．６．２、２．４、Ｐ３、Ｆｉｇ．１２，１３
従来例のように、パッド下ダミーパッドまたはパッド下ダミー配線とパッド下ダミービアとが接続された構造を形成した場合、以下のような多数の問題が考えられる。
まず、ＬＳＩの強度を向上させるために、パッド下にのみダミー配線とダミービアとを形成しても、必要なＬＳＩの強度を得られないことがある。
すなわち、パッド下にのみダミー配線及びダミービアを形成した場合、プロセス中のＣｕ−ＣＭＰ等の際に、パッド下以外の領域に存在する強度の低い低誘電率膜や低誘電率膜界面において、膜剥がれが発生する可能性がある。たとえ、プロセス中に膜剥がれが発生しなかった場合においても、組立実装時の樹脂封入時における応力により、密着性の低い部分や強度の低い低誘電率膜内において、膜剥がれが発生する可能性がある。
次に、ＣＭＰ等のプロセス時にパッド下以外の領域で膜剥がれが発生しなかった場合、または、樹脂封入時の樹脂の応力によってもパッド下以外の領域で膜剥がれが発生しなかった場合であっても、パッドの強度と生産性の効率の関係として、問題が発生する可能性がある。
それは、パッド下にダミー配線及びダミービアを形成する場合、パッド下に配置することが可能な配線及びビアの個数はパッド面積に応じて制限される。そのため、層間絶縁膜である低誘電率膜の強度が非常に低い場合や、低誘電率膜とその上下の膜との間の密着性が非常に低い場合には、パッド下に入れるダミー配線及びダミービアは膨大な数にならざるを得ない。この場合、ボンディングパッド下の領域のほとんどがダミー配線及びダミービアに占有されてしまうため、ダミーではない回路を形成する配線及びビアを配置することが不可能となり、結果的に、パッド下には回路を形成することができなくなる。そのため、チップ面積が増大して、一枚あたりのウェハから採取できるチップの数が減少するため、生産コストの増大を招く。
本発明は、上記のような従来例における問題点に鑑みてなされたものであり、チップ全体としての強度が高く、プロセス中及びパッケージング時の衝撃や応力に対して構造的破壊を生じることがない半導体装置及びその製造方法を提供することを目的とする。
本発明は、さらに、生産コストを低減させるとともに、高い構造信頼性を有する半導体装置及びその製造方法を提供することを目的とする。
この目的を達成するため、本発明の第一の態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、前記層間絶縁膜を介して積層された複数の配線層と、前記複数の配線層のうちの最上層上に形成され、外部と電気的に信号の送受信を行なうパッドと、を備え、前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、前記多層支持構造は、前記パッドの下方の領域にも存在し、前記多層支持構造は、前記多層回路構造が存在する前記半導体装置の回路領域において、前記多層回路構造と抵触しない領域に形成され、前記補強ビアパターンの前記半導体装置の厚さ方向における長さは前記導電性金属ビアの前記半導体装置の厚さ方向における長さよりも大きいものであることを特徴とする。
従来、ＣＭＰ平坦用ダミーパターンは配線層のみに形成されていたのに対して、第１の態様に係る発明においては、ＣＭＰ平坦用ダミー配線パターンが相互に重なり合う領域を接続するように補強ビアパターンが形成される。このように、回路領域においても、ビア層（層間絶縁膜）に補強ビアパターンが存在するため、半導体装置全体の強度を向上させることが可能となる。また、本発明に係る半導体装置の構造は、従来より存在した上下層のダミー配線パターンが重なり合う領域を補強ビアパターンで接続するだけのものであるため、回路領域における配線の配置に対して特段影響を与えるものではない。
なお、本明細書において、「配線層」とは、電気的絶縁性材料からなり、内部に部分的に回路配線が形成されている層を指す。
本発明の第二の態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、前記層間絶縁膜を介して積層された複数の配線層と、前記複数の配線層のうちの最上層上に形成されたパッドと、を備え、前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、前記パッドの下方の領域には、前記多層回路構造の少なくとも一部が配置されており、前記パッドの下方には、前記多層支持構造が、前記多層回路構造と抵触しない領域に形成されていることを特徴とする。
第２の態様に係る発明においては、ボンディングパッドの下方の領域にも、他の回路領域と同じ形態で回路配線、導電性金属ビア、補強配線パターンを存在させた場合に、ボンディングパッドの下方の領域、あるいは、ボンディングパッドの外縁から外側の所定距離の範囲内の配線層に存在する補強配線パターンが重なり合う領域を接続するように、補強ビアパターンが形成される。このため、ボンディングパッドの下方の領域においては、ワイヤボンディングに対する強度を高めながら、かつ、ボンディングパッドの下方の領域に回路を形成することが可能であるため、生産コストを向上させながら、同時に、プロセス耐性、ワイヤボンディング耐性、樹脂封入耐性等を向上させることができる。
第二の態様に係る半導体装置は、前記半導体基板上に形成されたトランジスタをさらに備えており、前記トランジスタは、前記パッドの下方に配置されていることが好ましい。
前記多層支持構造は、前記パッドの下方の領域のみならず、前記パッドの外周よりも外側の所定距離の範囲の下方の領域にも形成されていることが好ましい。
所定距離とは、例えば、１０μｍである。
本発明の第三の態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、前記層間絶縁膜を介して積層された複数の配線層と、を備え、前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、前記半導体装置は、前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、前記半導体装置は、前記多層回路構造が形成されている回路領域と、前記回路領域の周囲の領域であって、回路が形成されていないスクライブ領域と、を有しており、前記多層支持構造は前記スクライブ領域に形成されていることを特徴とする。
本明細書において、半導体装置の「スクライブ領域」とは、半導体装置において回路配線が存在する回路領域よりも外側の領域、または、ボンディングパッドの下方の領域よりも外側（半導体チップ周縁端部近傍）の領域を指す。一般に、スクライブ領域には回路は存在しない。
例えば、ウェハをダイシングにより切断して、複数の半導体チップ（半導体装置）とする際に、切断する部位がこの「スクライブ領域」に相当する。ウェハ上においては、スクライブ領域の幅はある程度大きく取られているため（例えば、１００μｍ以上）、ウェハの切断後においても、このスクライブ領域は、半導体チップの周縁端部の近傍に残存することとなる。
第３の態様に係る発明においては、半導体装置のスクライブ領域に、補強配線パターンと、複数の配線層に存在する補強配線パターン間を接続する補強ビアパターンとからなる多層支持構造が形成される。これにより、半導体チップの周縁端部における層間絶縁膜及び配線層からなる積層体の膜強度や密着性を高め、ダイシング時、ワイヤボンディング時、組立樹脂封入時の応力に起因する層間絶縁膜及び配線層の剥がれを防止することができる。
前記多層支持構造は、前記回路領域において、前記多層回路構造と抵触しない領域に形成される。
第３の態様に係る半導体装置は、最上層上に形成され、外部と電気的に信号の送受信を行なうパッドをさらに有するものであることが好ましい。
前記パッドの下方の領域にも前記多層支持構造が形成されていることが好ましい。
前記パッドの外側と前記スクライブ領域との間にも前記多層支持構造が形成されていることが好ましい。
前記半導体装置を平面視した際の前記補強ビアパターンの形状がスリット状であることが好ましい。
前記多層支持構造は前記回路配線及び前記導電性金属ビアから電気的に独立して形成されているものであることが好ましい。
前記多層支持構造は、前記回路配線、前記導電性金属ビア及び前記パッドから電気的に独立して形成されているものであることが好ましい。
前記多層支持構造は前記半導体基板中に設けられた素子分離領域に接続されているものであることが好ましい。
前記半導体装置は、その最上層において、グローバル配線をさらに備えており、前記回路領域に形成された前記多層支持構造は、その一端部において、前記グローバル配線部に接続され、他端部においては、前記回路配線及び前記導電性金属ビアとは隔離されていることが好ましい。
前記パッドの下方の領域に形成された多層支持構造は、前記パッド及び他の回路と接続されているものであることが好ましい。
前記補強配線パターン及び前記補強ビアパターンと、それらと同一層に存在する前記回路配線及び前記導電性金属ビアとはそれぞれ同一の材料で形成されているものであることが好ましい。
前記層間絶縁膜の単位面積当たりに占める、前記導電性金属ビアと前記補強ビアパターンとの総面積の割合が５％以上とされているものであることが好ましい。
前記パッドの下方の領域において、前記層間絶縁膜の単位面積当たりに占める、前記導電性金属ビアと前記補強ビアパターンとの総面積の割合が５％以上とされているものであることが好ましい。
前記スクライブ領域において、前記層間絶縁膜の単位面積当たりに占める前記補強ビアパターンの総面積の割合が５％以上とされているものであることが好ましい。
前記補強ビアパターンは前記補強配線パターンが相互に重なり合う領域のみを接続するものであることが好ましい。
本発明は、さらに、上記の半導体装置の製造方法であって、前記多層支持構造を形成する前記補強配線パターンと前記補強ビアパターンと、それらと同一層に存在する前記回路配線及び前記導電性金属ビアとをそれぞれ同一の材料で形成する過程を備える、ことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、従来のＣＭＰ用ダミーパターン（補強配線パターン）が相互に重なり合う領域にのみ補強ビアパターンを形成するため、チップ面積の増大を引き起こさずに生産性を高めることができる。さらに、多層支持構造を形成することにより、製造工程中及びパッケージング時の衝撃や応力に起因して、低誘電率層間膜が破壊したり、剥がれたりする不良を抑制して、構造信頼性の高い半導体装置を提供することができる。
以下、本発明を具体的な実施形態に基づき詳細に説明する。
まず、本発明の第１の態様に係る半導体装置は、半導体基板と、半導体基板上に形成された少なくとも一つの層間絶縁膜と、層間絶縁膜を介して積層された複数の配線層と、を備え、複数の配線層の各々に形成された回路配線と、層間絶縁膜を貫通し、上下方向に隣接する回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、複数の配線層の各々に設けられた補強配線パターンと、層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、多層支持構造は、多層回路構造が存在する前記半導体装置の回路領域において、多層回路構造と抵触しない領域に形成されていることを特徴とするものである。
図４は、本発明の第１の態様に係る半導体装置の一実施形態を示す模式的断面図である。
図４に示す本実施形態に係る半導体装置は、半導体基板（１００１）と、半導体基板（１００１）上に形成されたトランジスタ（１１０１）と、トランジスタ（１１０１）を覆って半導体基板（１００１）上に形成された絶縁膜（１００２）と、絶縁膜（１００２）上に形成された第一配線層（１００３）と、第一配線層（１００３）上に形成された層間絶縁膜（１００６）と、層間絶縁膜（１００６）上に形成された第二配線層（１００７）と、を備えている。
第一配線層（１００３）は非導電性材料からなり、第一配線層（１００３）には、回路配線となる導電性金属配線（１００４）と、導電性金属配線（１００４）と同じ導電性物質からなる金属補強配線パターン（１００５）とが相互に離間して形成されている。
第二配線層（１００７）は非導電性材料からなり、第二配線層（１００７）には、回路配線となる導電性金属配線（１００８）と、導電性金属配線（１００８）と同じ物質からなる金属補強配線パターン（１００９）とが相互に離間して形成されている。
第一配線層（１００３）と第二配線層（１００７）との間に挟まれた層間絶縁膜（１００６）には、第一及び第二配線層（１００３、１００７）中にそれぞれ設けられた導電性金属配線（１００４、１００８）を相互に電気的に接続する導電性金属ビア（１０１０）と、第一及び第二配線層（１００３、１００７）中にそれぞれ設けられた金属補強配線パターン（１００５、１００９）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０１１）と、が形成されている。金属補強ビアパターン（１０１１）は導電性金属ビア（１０１０）と同じ導電性物質で形成されている。
図４に示す実施形態に係る半導体装置においては、本半導体装置の厚さ方向に積み重ねられた導電性金属配線（１００４、１００８）と、導電性金属ビア（１０１０）と、から多層回路構造が形成されている。さらに、本半導体装置の厚さ方向に積み重ねられた金属補強配線パターン（１００５、１００９）と、これらを相互に連結する金属補強ビアパターン（１０１１）と、から多層支持構造が形成されている。多層支持構造は、多層回路構造が形成されている回路領域における間隙部に存在している。すなわち、多層支持構造は、多層回路構造が形成されている回路領域の内部において、多層回路構造と抵触しないように、多層回路構造が存在しない領域に形成されている。
図４に示す実施形態に係る半導体装置においては、多層支持構造を形成する補強配線パターン（１００５、１００９）と、同一の配線層に存在する導電性金属配線（１００４、１００８）とは同一の導電性材料で形成され、さらに、多層支持構造を形成する金属補強ビアパターン（１０１１）と、同一の層間絶縁膜に存在する導電性金属ビア（１０１０）とは同一の導電性材料で形成されているが、必ずしもこれには限定されない。補強配線パターン（１００５、１００９）と導電性金属配線（１００４、１００８）は相互に異なる材料によって形成されていても良く、また、同一の層間絶縁膜に存在する金属補強ビアパターン（１０１１）と導電性金属ビア（１０１０）とは相互に異なる導電性材料によって形成されていても良い。しかしながら、同一の材料で形成することにより、製造プロセスにおける工程数を少なくすることができるというメリットがある。
本発明の第１の態様に係る半導体装置において、上記のような多層支持構造は、半導体装置の厚さ方向において、半導体基板（１００１）上に積層される複数の配線層及び層間絶縁膜のうちの少なくとも２層以上にわたって形成されていれば良い。
また、この多層支持構造は、導電性金属配線（１００４、１００８）及び導電性金属ビア（１０１０）からなる多層回路構造から電気的に絶縁されたものであってもよく、あるいは、多層回路構造に電気的に接続されたものでもあっても良い。
但し、多層回路構造に電気的に接続される場合であっても、多層支持構造は、その一端部のみにおいて多層回路構造に接続され、他端部においては多層回路構造とは電気的に隔離される、すなわち、電気的に開放される。
また、多層支持構造は、本半導体装置の最上層である第二配線層（１００７）から半導体基板（１００１）まで延長されたものであってもよく、あるいは、複数の配線層及び層間絶縁膜からなる積層体の内部において終端しているものであってもよい。
図５乃至図８は本発明の第１の態様に係る半導体装置の他の実施形態の構造を模式的に示す断面図である。
図５乃至図８に示す実施形態に係る半導体装置は、いずれも、図４に示した実施形態に係る半導体装置と同様に、半導体基板（１００１）と、半導体基板（１００１）上に形成された複数個のトランジスタ（１１０１）と、隣接するトランジスタ（１１０１）間を電気的に分離させるための素子分離領域（絶縁層、１０１６）と、トランジスタ（１１０１）を覆って半導体基板（１００１）上に形成された絶縁膜（１００２）と、絶縁膜（１００２）上に形成された第一配線層（１００３）と、第一配線層（１００３）上に形成された第一層間絶縁膜（１００６）と、第一層間絶縁膜（１００６）上に形成された第二配線層（１００７）と、第二配線層（１００７）上に形成された第二層間絶縁膜（１０１２）と、第二層間絶縁膜（１０１２）上に形成された第三配線層（１０１３）と、を備えている。
第一配線層（１００３）は非導電性材料からなり、第一配線層（１００３）には、回路配線となる導電性金属配線（１００４）と、導電性金属配線（１００４）と同じ導電性物質からなる金属補強配線パターン（１００５）とが相互に離間して形成されている。
第二配線層（１００７）は非導電性材料からなり、第二配線層（１００７）には、回路配線となる導電性金属配線（１００８）と、導電性金属配線（１００８）と同じ物質からなる金属補強配線パターン（１００９）とが相互に離間して形成されている。
第一配線層（１００３）と第二配線層（１００７）との間に挟まれた層間絶縁膜（１００６）には、第一及び第二配線層（１００３、１００７）中にそれぞれ設けられた導電性金属配線（１００４、１００８）を相互に電気的に接続する導電性金属ビア（１０１０）と、第一及び第二配線層（１００３、１００７）中にそれぞれ設けられた金属補強配線パターン（１００５、１００９）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０１１）と、が形成されている。金属補強ビアパターン（１０１１）は導電性金属ビア（１０１０）と同じ導電性物質で形成されている。
第三配線層（１０１３）は非導電性材料からなり、第三配線層（１０１３）にはグローバル配線（電源配線、１０１５）が形成されている。
ここで、グローバル配線（１０１５）とは、グローバル配線（１０１５）より下層に形成されたローカル配線である導電性金属配線（１００４、１００８）よりも相対的に長い配線長を有した配線である。半導体チップ上に形成された論理回路のうち、近接する論理回路同士の配線は配線ピッチを細かくした下層のローカル配線（１００４、１００８）によって行なわれ、離れた論理回路同士の配線は、上層のグローバル配線（１０１５）によって行なわれる。
一般に、グローバル配線（１０１５）は、ローカル配線（１００４、１００８）よりも配線膜厚及び配線幅が大きく、かつ、配線間隔が広い。
図５乃至図８に示す実施形態に係る半導体装置は上記のような共通の構造を有する一方、以下のような相違点を有している。
図５に示す実施形態に係る半導体装置においては、多層支持構造の金属補強配線パターン（１００９）には、第二層間絶縁膜（１０１２）中に設けられた金属補強ビアパターン（１０１４）が接続され、この補強ビアパターン（１０１４）を介して、多層支持構造は、その一端部において、グローバル配線（１０１５）に電気的に接続されている。一方、多層支持構造は、その他端部において、第一配線層（１００３）中に形成された金属補強配線パターン（１００５）を形成している。すなわち、多層支持構造は、半導体基板上（１００１）に形成された複数の配線層及び層間絶縁膜からなる積層体の内部において終端している。
図６に示す実施形態に係る半導体装置においても、図５に示した実施形態係る半導体装置と同様に、多層支持構造は一端部においてグローバル配線（１０１５）に接続されている。ただし、図５に示した実施形態係る半導体装置と異なり、多層支持構造は、他端部において、第一配線層（１００３）中に形成された金属補強配線パターン（１００５）が、絶縁膜（１００２）中に設けられた補強ビアパターン（１０１７）に接続されており、多層支持構造は、この補強ビアパターン（１０１７）を介して、半導体基板（１００１）の素子分離領域（絶縁層、１０１６）に支持されている。
図７に示す実施形態に係る半導体装置においては、多層支持構造は、グローバル配線（１０１５）に接続されておらず、グローバル配線（１０１５）からは電気的に切り離された構造体とされている。
また、図８に示す実施形態に係る半導体装置においても、多層支持構造は、グローバル配線（１０１５）に接続されておらず、グローバル配線（１０１５）からは電気的に切り離された構造体とされているが、図６に示す実施形態に係る半導体装置と同様に、多層支持構造は、その他端部において、絶縁膜（１００２）中に設けられた金属補強ビアパターン（１０１７）に接続されており、金属補強ビアパターン（１０１７）を介して、半導体基板（１００１）の素子分離領域（絶縁層、１０１６）に支持されている。
図９は、図５及び図６に示した実施形態に係る半導体装置におけるように、多層支持構造が、一端部において、グローバル配線（１０１５）に接続された場合の等価回路を示す回路図である。
ここで、多層支持構造は半導体基板（１００１）または層間絶縁膜の間にキャパシタンスを形成するため、抵抗として示されるグローバル配線（１０１５）に対して、多層支持構造はデカップリング容量（１１１２）として機能する。
第１の態様に係る半導体装置において、図５及び図６に示した実施形態に係る半導体装置におけるように、多層支持構造が、その一端部において、グローバル配線（１０１５）に接続された場合、半導体装置の最上層が多層支持構造で補強されるために、半導体装置の全体的な構造の強度がさらに高められることが期待できる。
また、図９に示した等価回路からわかるように、多層支持構造がデカップリング容量（１１１２）のような回路的役割を果たすため、電源ラインの安定を得ることができる。
また、図６及び図８に示した実施形態に係る半導体装置におけるように、多層支持構造が半導体基板（１００１）に設けられた素子分離領域（１０１６）に接続されると、多層支持構造は、高強度の基板（１００１）に支持されることになるため、高い構造強度を有することとなり、半導体装置の全体的な構造の強度も高められることとなる。
なお、上記の実施形態においては、半導体装置の回路領域のみの構造を中心に説明したが、第１の態様に係る半導体装置は、電気的に外部と信号の送受信を行うパッドを半導体基板（１００１）上に有する構造もとり得る。このような構造においても、回路領域には多層支持構造を形成することが可能であり、また、それに加えて、パッド下の領域にも、同様な多層支持構造を形成することができる。
また、多層支持構造の一部を形成する金属補強ビアパターン（１０１１）の半導体装置の厚さ方向における長さは、半導体装置の厚さ方向における導電性金属ビア（１０１０）の長さよりも大きくすることが可能である。これによって、多層支持構造における金属補強配線パターン（１００５、１００９）との密着性の向上や層間絶縁膜の強度を向上することが可能となり、化学機械研磨（ＣＭＰ）プロセスの際やチップパッケージング時に印加される衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
また、半導体装置の横断面（図５乃至図８の紙面と直交する面）における金属補強ビアパターン（１０１１）の形状は特に限定されるものではなく、矩形、孔状、スリット状等各種の形態をとり得る。例えば、金属補強ビアパターン（１０１１）の形状をスリット状とすることにより、断面積を増やすことなく、半導体装置の厚さ方向における導電性金属ビア（１０１０）の長さを大きいものとすることができる。
また、第１の態様に係る半導体装置においては、層間絶縁膜の単位面積当たりに占める導電性金属ビア（１０１０）と金属補強ビアパターン（１０１１）との総面積の割合が５％以上であることが好ましく、１０％以上であることがより好ましい。このような条件を満たすように導電性金属ビア（１０１０）及び金属補強ビアパターン（１０１１）を形成することにより、化学機械研磨（ＣＭＰ）プロセスの際の欠陥の発生を低減することができる。
なお、第１の態様に係る半導体装置において、層間絶縁膜（１００６、１０１２）の材料は特に限定されない。例えば、ＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等の無機材料及びこれらの組合せを用いることができる。特に、低誘電率膜と呼ばれる膜、すなわち、ＳｉＯ２より誘電率が低い材料からなる膜を用いることが好ましい。組合せの例としては、例えば、ローカル配線を低誘電率膜、グローバル配線を低誘電率膜よりも膜強度が高いＳｉＯ２等の膜で構成される。
低誘電率膜としては、具体的には、例えば、ＣＶＤ法や塗布法により形成される各種有機ポリマー、ＭＳＱ、ＨＳＱ、炭素含有シリコン酸化膜（ＳｉＯＣＨ）等を例示することができるが、これらに特に限定されるものではない。有機ポリマーとしては、例えば、ポリイミド、ポリテトラフルオロエチレン、ポリアリルエーテル、ポリベンゾオキサゾール、ポリオレフィン、ポリアミドを用いることができるが、これらに限定されるものではない。
また、導電性金属配線（１００４、１００８）、導電性金属ビア（１０１０）、金属補強配線パターン（１００５、１００９）及び金属補強ビアパターン（１０１１）を構成する導体としては、ＣｕまたはＣｕ合金を用いることが好ましいが、これらに限定されるわけではなく、ＡｌまたはＡｌ合金、その他、Ｗ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｇ等の金属あるいはこれらの合金、例えば、Ｗ−Ｔｉ、Ａｌ−Ｗ、Ａｌ−Ｎｉ等の金属間化合物、シリサイド化合物などを用いることができる。
半導体基板（１００１）としても、例えば、シリコン単結晶基板、各種化合物半導体基板等を用いることができる。
また、第１の態様に係る半導体装置において、導電性金属配線（１００４、１００８）、導電性金属ビア（１０１０）、金属補強配線パターン（１００５、１００９）及び金属補強ビアパターン（１０１１）のそれぞれの配置位置や形状その他のファクターは、特に限定されるものではなく、種々の態様を含み得るものである。例えば、導電性金属配線（１００４、１００８）の各配線層における大きさ、形状、配線数その他のファクターは任意のものとすることができる。
第１の態様に係る半導体装置の製造方法は特に限定されない。例えば、ダマシン法を用いて形成することが可能である。図１０乃至図１９は、図６に示した半導体装置の製造方法としてのダマシン法における各工程を示す断面図である。以下、図６に示した半導体装置の製造方法の一例を図１０乃至図１９を参照して説明する。
まず、図１０に示すように、半導体基板（１００１）の表面に素子分離領域（１０１６）を形成する。
次いで、半導体基板（１００１）上にトランジスタ（１１０１）を搭載する。
この後、半導体基板（１００１）上に、例えば、ＣＶＤ法または塗布法により、絶縁膜（１００２）を形成する。絶縁膜（１００２）を形成した後、絶縁膜（１００２）の内部に補強ビアパターン（１０１７）及び導電性金属ビア（１１１３）を形成する。
次いで、絶縁膜（１００２）上に、例えば、ＣＶＤ法または塗布法により、第一配線層（１００３）を形成する。
次いで、図１１に示すように、第一配線層（１００３）の所定部位を、例えば、ＲＩＥ法等の方法によりエッチングして、第一配線層（１００３）に配線溝（１０１８）を形成する。ここで、配線溝（１０１８）は、導電性金属配線（１００４）及び補強配線パターン（１００５）の形成位置に対応して形成されている。
次いで、図１２に示すように、配線溝（１０１８）が埋め込まれるように、金属を、例えば、スパッタ法などにより堆積させる。その後、化学機械研磨（ＣＭＰ）法等により余剰の金属分を除去し、第一配線層（１００３）中に導電性金属配線（１００４）及び補強配線パターン（１００５）を形成する。
次いで、図１３に示すように、導電性金属配線（１００４）及び補強配線パターン（１００５）を形成した第一配線層（１００３）上に、第一層間絶縁膜（１００６）を堆積させる。
次いで、図１４に示すように、第一層間絶縁膜（１００６）を、上記と同様にエッチングし、第一層間絶縁膜（１００６）にビア孔（１０１９）を形成する。
次いで、図１５に示すように、ビア孔（１０１９）に金属を堆積させ、ＣＭＰ法にて余剰の金属を除去して、導電性金属ビア（１０１０）及び補強ビアパターン（１０１１）を形成する。
次いで、図１６に示すように、第一層間絶縁膜（１００６）上に第二配線層（１００７）を形成する。
次いで、図１７に示すように、第二配線層（１００７）の所定部位を、例えば、ＲＩＥ法等の方法によりエッチングして、第二配線層（１００７）に配線溝（１０２０）を形成する。ここで、配線溝（１０２０）は、導電性金属ビア（１０１０）及び補強ビアパターン（１０１１）の形成位置に対応して形成されている。
次いで、図１８に示すように、配線溝（１０２０）が埋め込まれるように、金属を、例えば、スパッタ法などにより堆積させる。その後、化学機械研磨（ＣＭＰ）法等により余剰の金属分を除去し、第二配線層（１００７）中に導電性金属配線（１００８）及び補強配線パターン（１００９）を形成する。
次いで、図１９に示すように、第二配線層（１００７）上に第二層間絶縁膜（１０１２）を形成する。
次いで、第二層間絶縁膜（１０１２）を、上記と同様にエッチングし、第二層間絶縁膜（１０１２）にビア孔を形成する。
次いで、このビア孔に金属を堆積させ、ＣＭＰ法にて余剰の金属を除去して、第二層間絶縁膜（１０１２）中に補強ビアパターン（１０１４）を形成する。
次いで、第二層間絶縁膜（１０１２）上に第三配線層（１０１３）を形成する。
次いで、第三配線層（１０１３）の所定部位を、例えば、ＲＩＥ法によりエッチングして、第三配線層（１０１３）に配線溝を形成する。
次いで、この配線溝に金属を堆積させ、化学機械研磨（ＣＭＰ）法により余剰の金属分を除去し、第三配線層（１０１３）中にグローバル配線（１０１５）を形成する。
このようにして、図６に示した半導体装置が形成される。
なお、図１０乃至図１９において示した製造方法においては、導電性金属ビア（１０１０）と導電性金属配線（１００６、１００８）を別々に形成するシングルダマシンプロセスを採用しているが、シングルダマシンプロセスに代えて、デュアルダマシンプロセスを採用することも可能である。デュアルダマシンプロセスにおいては、例えば、第一層間絶縁膜（１００６）と第二配線層（１００７）とを成膜した後、ビア孔（１０１９）及び配線溝（１０２０）を形成し、ビア孔（１０１９）及び配線溝（１０２０）に金属膜を堆積させ、ＣＭＰ法にて余剰の金属を除去し、導電性金属ビア（１０１０）と導電性金属配線（１００８）とが一括で形成される。
（パッド下領域における導電性金属配線）
次に、本発明の第２の態様に係る半導体装置は、半導体基板と、半導体基板上に形成された少なくとも一つの層間絶縁膜と、層間絶縁膜を介して積層された複数の配線層と、複数の配線層のうちの最上層上に形成されたパッドと、を備え、複数の配線層の各々に形成された回路配線と、層間絶縁膜を貫通し、上下方向に隣接する回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、複数の配線層の各々に設けられた補強配線パターンと、層間絶縁膜に設けられ、上下方向に隣接する補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、パッドの下方の領域には、多層回路構造の少なくとも一部が配置されており、パッドの下方には、多層支持構造が、多層回路構造と抵触しない領域に形成されていることを特徴とするものである。
図２０は、本発明の第２の態様に係る半導体装置の一実施形態を示す模式的断面図である。
図２０に示す本実施形態に係る半導体装置は、半導体基板（１０２１）と、半導体基板（１０２１）上に形成されたトランジスタ（１１０１）と、トランジスタ（１１０１）を覆って半導体基板（１０２１）上に形成された絶縁膜（１０２２）と、絶縁膜（１０２２）上に形成された第一配線層（１０２３）と、第一配線層（１０２３）上に形成された層間絶縁膜（１０２６）と、層間絶縁膜（１０２６）上に形成された第二配線層（１０２７）と、第二配線層（１０２７）上に形成され、チップ外部と電気信号の送受信を行う金属ワイヤボンディングパッド（１０４０）と、を備えている。
第一配線層（１０２３）は非導電性材料からなり、第一配線層（１０２３）には、回路配線となる導電性金属配線（１０２４）と、導電性金属配線（１０２４）と同じ導電性物質からなる金属補強配線パターン（１０２５）とが相互に離間して形成されている。
第二配線層（１０２７）は非導電性材料からなり、第二配線層（１０２７）には、回路配線となる導電性金属配線（１０２８）と、導電性金属配線（１０２８）と同じ物質からなる金属補強配線パターン（１０２９）とが相互に離間して形成されている。
第一配線層（１０２３）と第二配線層（１０２７）との間に挟まれた層間絶縁膜（１０２６）には、第一及び第二配線層（１０２３、１０２７）中にそれぞれ設けられた導電性金属配線（１０２４、１０２８）を相互に電気的に接続する導電性金属ビア（１０３０）と、第一及び第二配線層（１０２３、１０２７）中にそれぞれ設けられた金属補強配線パターン（１０２５、１０２９）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０３１）と、が形成されている。金属補強ビアパターン（１０３１）は導電性金属ビア（１０３０）と同じ導電性物質で形成されている。
図２０に示す実施形態に係る半導体装置においては、本半導体装置の厚さ方向に積み重ねられた導電性金属配線（１０２４、１０２８）と、導電性金属ビア（１０３０）と、から多層回路構造が形成されている。さらに、本半導体装置の厚さ方向に積み重ねられた金属補強配線パターン（１０２５、１０２９）と、これらを相互に連結する金属補強ビアパターン（１０３１）と、から多層支持構造が形成されている。多層支持構造は、多層回路構造が形成されている回路領域における間隙部に存在している。すなわち、多層支持構造は、多層回路構造が形成されている回路領域の内部において、多層回路構造と抵触しないように、多層回路構造が存在しない領域に形成されている。
さらに、図２０に示す実施形態に係る半導体装置においては、多層支持構造は、金属ワイヤボンディングパッド（１０４０）の下方の領域に形成されているとともに、多層回路構造の一部も金属ワイヤボンディングパッド（１０４０）の下方の領域に形成されている。また、複数個のトランジスタ（１１０１）のうちのいくつかは金属ワイヤボンディングパッド（１０４０）の下方の領域に配置されている。
ボンディングワイヤ（１０４１）を金属ワイヤボンディングパッド（１０４０）に接続する際には、非常に大きな衝撃または応力が金属ワイヤボンディングパッド（１０４０）に作用する。その衝撃または応力は金属ワイヤボンディングパッド（１０４０）の下方に位置する多層回路構造にも伝播する。しかしながら、本実施形態に係る半導体装置においては、金属ワイヤボンディングパッド（１０４０）の下方の領域に多層支持構造が存在するため、層間絶縁膜（１０２６）における強度及び密着性が増大されており、ボンディングワイヤ（１０４１）のボンディング時の衝撃や応力による膜剥がれや膜破壊を防止することが可能である。
また、多層支持構造は、第一及び第二配線層（１０２３、１０２７）の金属補強配線パターン（１０２５、１０２９）が相互に重なり合う領域を相互に金属補強ビアパターン（１０３１）を介して接続するものであるため、多層支持構造によって占有される領域の面積が少なくてすみ、金属ワイヤボンディングパッド（１０４０）の下方の領域にも、他の回路領域と同様に、導電性金属配線（１０２４、１０２８）及び導電性金属ビア（１０３０）、あるいは、さらに、トランジスタ（１１０１）を配置させることが可能である。このため、多層支持構造によるプロセス耐性、ワイヤボンディング耐性、樹脂封入耐性等を向上させることができるとともに、より小さな面積に所定の電気回路を配置することが可能になり、生産コストを向上させることができる。
図２０に示す実施形態に係る半導体装置においては、多層支持構造を形成する補強配線パターン（１０２５、１０２９）と、同一の配線層に存在する導電性金属配線（１０２４、１０２８）とは同一の導電性材料で形成され、さらに、多層支持構造を形成する金属補強ビアパターン（１０３１）と、同一の層間絶縁膜に存在する導電性金属ビア（１０３０）とは同一の導電性材料で形成されているが、必ずしもこれには限定されない。補強配線パターン（１０２５、１０２９）と導電性金属配線（１０２４、１０２８）は相互に異なる材料によって形成されていても良く、また、同一の層間絶縁膜に存在する金属補強ビアパターン（１０３１）と導電性金属ビア（１０３０）とは相互に異なる導電性材料によって形成されていても良い。しかしながら、同一の材料で形成することにより、製造プロセスにおける工程数を少なくすることができるというメリットがある。
本発明の第２の態様に係る半導体装置においても、本発明の第１の態様に係る半導体装置と同様に、上記のような多層支持構造は、半導体装置の厚さ方向において、半導体基板（１００１）上に積層される複数の配線層及び層間絶縁膜のうちの少なくとも２層以上にわたって形成されていれば良い。
また、この多層支持構造は、導電性金属配線（１０２４、１０２８）及び導電性金属ビア（１０３０）からなる多層回路構造または金属ワイヤボンディングパッド（１０４０）から電気的に絶縁されたものであってもよく、あるいは、多層回路構造または金属ワイヤボンディングパッド（１０４０）に電気的に接続されたものでもあっても良い。
但し、多層回路構造に電気的に接続される場合であっても、多層支持構造は、その一端部のみにおいて多層回路構造に接続され、他端部においては多層回路構造とは電気的に隔離される、すなわち、電気的に接地される。
また、多層支持構造は、本半導体装置の最上層である第二配線層（１０２７）から半導体基板（１０２１）まで延長されたものであってもよく、あるいは、多層回路構造の内部において終端しているものであってもよい。
また、金属ワイヤボンディングパッド（１０４０）の下方の領域においても、半導体基板（１０２１）に素子分離領域（１０１６）（図５参照）が設けられている場合には、図６に示した実施形態と同様に、多層支持構造は素子分離領域（１０１６）に接続させることも可能である。
図２１及び図２２は、多層支持構造の存在領域の一例を模式的に示す平面図である。
図２１及び図２２に示すように、多層支持構造は、ボンディングパッド（３５１、３５２）の下方の領域のみならず、ボンディングパッド（３５１、３５２）の外周よりも外側の所定距離の範囲（３５０）の下方の領域にも形成することができる。
ボンディングパッド（３５１、３５２）の外周よりも外側の所定距離の範囲（３５０）は特に限定されない。後述するように、多層支持構造がボンディングパッドの外周よりも外側の領域にまで広がっている場合における、ボンディングパッドの外縁から多層支持構造の最外周までの距離と、ボンディングパッドとボンディングワイヤとの間の密着強度との関係を調べたところ、１０μｍ程度の距離範囲までに多層支持構造を配置することにより、ボンディングパッドの下方の領域のみに多層支持構造を形成した場合と比較して、良好な密着強度の向上が観察されている。このため、所定距離の範囲（３５０）として約１０μｍを設定することにより、ボンディングパッドとボンディングワイヤとの間の密着強度を向上させることができる。
なお、図２１は、隣接するボンディングパッド（３５１）間の間隔が２０μｍである場合に、ボンディングパッド（３５１）の外側１０μｍの距離までの範囲（３５０）内に多層回線構造を配置する例を示している。
図２２は、隣接するボンディングパッド（３５２）間の間隔が１０μｍ未満である場合に、ボンディングパッド（３５２）の外側１０μｍの距離までの範囲（３５０）内に多層回線構造を配置する例を示している。
また、多層支持構造の一部を形成する金属補強ビアパターン（１０３１）の半導体装置の厚さ方向における長さは、半導体装置の厚さ方向における導電性金属ビア（１０３０）の長さよりも大きくすることが可能である。これによって、多層支持構造における金属補強配線パターン（１０２５、１０２９）との密着性の向上や層間絶縁膜の強度を向上することが可能となり、ワイヤボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
また、半導体装置の横断面（図２０の紙面と直交する面）における金属補強ビアパターン（１０３１）の形状は特に限定されるものではなく、矩形、孔状、スリット状等各種の形態をとり得る。例えば、金属補強ビアパターン（１０３１）の形状をスリット状とすることにより、断面積を増やすことなく、半導体装置の厚さ方向における導電性金属ビア（１０３０）の長さを大きいものとすることができる。
また、第２の態様に係る半導体装置においては、層間絶縁膜の単位面積当たりに占める導電性金属ビア（１０３０）と金属補強ビアパターン（１０３１）との総面積の割合が５％以上であることが好ましく、１０％以上であることがより好ましい。このような条件を満たすように導電性金属ビア（１０３０）及び金属補強ビアパターン（１０３１）を形成することにより、ボンディングワイヤとボンディングパッドとの間の密着強度を高めることができる。
なお、第２の態様に係る半導体装置においても、層間絶縁膜材料、導電性金属配線（回路配線）、導電性金属ビア、補強配線パターン及び補強ビアを構成する導電性材料、並びに、半導体基板の材料は何ら限定されるものではなく、第１の態様に係る半導体装置において挙げたものと同様のものを用いることができる。
また、第２の態様に係る半導体装置において、導電性金属配線（１０２４、１０２８）、導電性金属ビア（１０１０）、金属補強配線パターン（１００５、１００９）及び金属補強ビアパターン（１０３１）のそれぞれの配置位置や形状その他のファクターは、特に限定されるものではなく、種々の態様を含み得るものである。例えば、導電性金属配線（１０２４、１０２８）の各配線層における大きさ、形状、配線数その他のファクターは任意のものとすることができる。
例えば、図２０に示した実施形態に係る半導体装置においては、半導体装置の最上層である第二配線層（１０２７）には、ワイヤボンディングパッド（１０４０）の下方においては大面積の配線は存在しないが、ワイヤボンディングパッド（１０４０）の下方の領域において、半導体装置の最上層、あるいは、上層のうちの複数層に、導電性金属配線と同一材料で形成された大面積の配線層パッドを形成し、ボンディングパッド（１０４０）を支持するように構成することもできる。
第２の態様に係る半導体装置の製造方法は、第１の態様に係る半導体装置の場合と同様に、特に限定されない。例えば、ダマシン法を用いて形成することが可能である。
（スクライブ領域における多層支持構造）
次に、本発明の第３の態様に係る半導体装置は、半導体基板と、半導体基板上に形成された少なくとも一つの層間絶縁膜と、層間絶縁膜を介して積層された複数の配線層と、を備え、複数の配線層の各々に形成された回路配線と、層間絶縁膜を貫通し、上下方向に隣接する回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、半導体装置は、複数の配線層の各々に設けられた補強配線パターンと、層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、半導体装置は、多層回路構造が形成されている回路領域と、回路領域の周囲の領域であって、回路が形成されていないスクライブ領域と、を有しており、多層支持構造は前記スクライブ領域に形成されていることを特徴とする。
図２３は、本発明の第３の態様に係る半導体装置の一実施形態を示す模式的断面図である。
図２３に示す本実施形態に係る半導体装置は、半導体基板（１０６１）と、半導体基板（１０６１）上に形成されたトランジスタ（１１０１）と、トランジスタ（１１０１）を覆って半導体基板（１０６１）上に形成された絶縁膜（１０６２）と、絶縁膜（１０６２）上に形成された第一配線層（１０６３）と、第一配線層（１０６３）上に形成された第一層間絶縁膜（１０６４）と、第一層間絶縁膜（１０６４）上に形成された第二配線層（１０６５）と、第二配線層（１０６５）上に形成された第二層間絶縁膜（１０６６）と、第二層間絶縁膜（１０６６）上に形成された第三配線層（１０６７）と、第三配線層（１０６７）上に形成され、チップ外部と電気信号の送受信を行う金属ワイヤボンディングパッド（１０４０）と、を備えている。
第一配線層（１０６３）は非導電性材料からなり、第一配線層（１０６３）には、回路領域（１２００）内において、回路配線となる導電性金属配線（１０９１）と、導電性金属配線（１０９１）と同じ導電性物質からなる金属補強配線パターン（１０８１、１０８６）とが相互に離間して形成されている。
また、第一配線層（１０６３）には、スクライブ領域（１３００）内において、導電性金属配線（１０９１）と同じ導電性物質からなる金属補強配線パターン（１０７１）が形成されている。
第二配線層（１０６５）は非導電性材料からなり、第二配線層（１０６５）には、回路領域（１２００）内において、回路配線となる導電性金属配線（１０９３）と、導電性金属配線（１０９３）と同じ物質からなる金属補強配線パターン（１０８３、１０８８）とが相互に離間して形成されている。
また、第二配線層（１０６５）には、スクライブ領域（１３００）内において、導電性金属配線（１０９３）と同じ導電性物質からなる金属補強配線パターン（１０７３）が形成されている。
第三配線層（１０６７）は非導電性材料からなり、第三配線層（１０６７）には、回路領域（１２００）内において、回路配線となる導電性金属配線（１０９５）と、導電性金属配線（１０９５）と同じ物質からなる金属補強配線パターン（１０８５）とが相互に離間して形成されている。
また、第三配線層（１０６７）には、スクライブ領域（１３００）内において、導電性金属配線（１０９５）と同じ導電性物質からなる金属補強配線パターン（１０７５）が形成されている。
また、本実施形態に係る半導体装置においては、最上層の第三配線層（１０６７）に形成された導電性金属配線（１０９５）の一部が大面積のものとされ、大面積配線層パッド（１０９５Ｂ）を形成している。ワイヤボンディングパッド（１０４０）は大面積配線層パッド（１０９５Ｂ）の上部に形成されている。
第一配線層（１０６３）と第二配線層（１０６５）との間に挟まれた第一層間絶縁膜（１０６４）には、回路領域（１２００）内において、第一及び第二配線層（１０６３、１０６５）中にそれぞれ設けられた導電性金属配線（１０９１、１０９３）を相互に電気的に接続する導電性金属ビア（１０９２）と、第一及び第二配線層（１０６３、１０６５）中にそれぞれ設けられた金属補強配線パターン（１０８１、１０８３）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０８２、１０８７）と、が形成されている。金属補強ビアパターン（１０８２、１０８７）は導電性金属ビア（１０９２）と同じ導電性物質で形成されている。
また、第一層間絶縁膜（１０６４）には、スクライブ領域（１３００）内において、第一及び第二配線層（１０６３、１０６５）中にそれぞれ設けられた金属補強配線パターン（１０７１、１０７３）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０７２）が形成されている。
第二配線層（１０６５）と第三配線層（１０６７）との間に挟まれた第二層間絶縁膜（１０６６）には、回路領域（１２００）内において、第二及び第三配線層（１０６５、１０６７）中にそれぞれ設けられた導電性金属配線（１０９３、１０９５）を相互に電気的に接続する導電性金属ビア（１０９４）と、第二及び第三配線層（１０６５、１０６７）中にそれぞれ設けられた金属補強配線パターン（１０８３、１０８５）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０８４、１０８９）と、が形成されている。金属補強ビアパターン（１０８４、１０８９）は導電性金属ビア（１０９４）と同じ導電性物質で形成されている。
また、第二層間絶縁膜（１０６６）には、スクライブ領域（１３００）内において、第二及び第三配線層（１０６５、１０６７）中にそれぞれ設けられた金属補強配線パターン（１０７３、１０７５）が重なり合う領域を相互に電気的に接続する金属補強ビアパターン（１０７４）が形成されている。
図２３に示す実施形態に係る半導体装置においては、回路領域（１２００）内のワイヤボンディングパッド（１０４０）の下方において、本半導体装置の厚さ方向に積み重ねられた導電性金属配線（１０９１、１０９３、１０９５）と、導電性金属ビア（１０９２、１０９４）と、から多層回路構造が形成されている。
さらに、回路領域（１２００）内において、本半導体装置の厚さ方向に積み重ねられた金属補強配線パターン（１０８１、１０８３、１０８５）と、これらを相互に連結する金属補強ビアパターン（１０８２、１０８４）と、から多層支持構造が形成されている。多層支持構造は、多層回路構造が形成されている回路領域における間隙部に存在している。すなわち、多層支持構造は、多層回路構造が形成されている回路領域（１２００）の内部において、多層回路構造と抵触しないように、多層回路構造が存在しない領域に形成されている。
また、スクライブ領域（１３００）内においても、本半導体装置の厚さ方向に積み重ねられた金属補強配線パターン（１０７１、１０７３、１０７５）と、これらを相互に連結する金属補強ビアパターン（１０７２、１０７４）と、によっても多層支持構造が形成されている。
さらに、回路領域（１２００）内におけるワイヤボンディングパッド（１０４０）の下方の領域においても、第一及び第二配線層（１０６３、１０６５）にそれぞれ設けられた金属補強配線パターン（１０８６、１０８８）と、第一層間絶縁膜（１０６４）に設けられ、金属補強配線パターン（１０８６、１０８８）が相互に重なり合った領域を電気的に接続する金属補強ビアパターン（１０８７）と、第二層間絶縁膜（１０６６）に設けられ、金属補強配線パターン（１０８８）を上部の大面積配線層パッド（１０９５Ｂ）に支持する金属補強ビアパターン（１０８９）と、からなる多層支持構造が設けられている。
ここで、図２４は、図２３に示す実施形態に係る半導体装置における回路領域（１２００）とスクライブ領域（１３００）との位置関係を模式的に示す平面図であり、図２５は、図２４に示した領域Ｂの拡大平面図である。
図２３、図２４及び図２５に示すように、半導体装置におけるスクライブ領域（１３００）とは、導電性金属配線（１０９１、１０９３、１０９５）、及び導電性金属ビア（１０９２、１０９４）によって形成される多層回路構造が存在する回路領域（１２００）（ワイヤボンディングパッド（１０４０）の下方の領域を含む）よりも外側に位置し、回路領域（１２００）の外周縁と半導体チップの周縁端部Ｅとの間の領域を指す。一般に、スクライブ領域（１３００）には回路は存在しない。
なお、図２５において、半導体チップの一角に存在する符合Ｘで示される部位は「十字マーク」を表すものである。この十字マークＸは、図２６に模式的に示すように、チップ切断前のウェハ上においては、文字通り、十字形をなすものであって、ウェハをダイシングする際のアライメント（目合わせ）に用いられるマークである。ダイシング後の各半導体チップ（半導体装置）においては、図２５に示すようなほぼＬ形の形状として、半導体チップの四隅に残存する。
図２３、図２４及び図２５に示す本実施形態に係る半導体装置においては、このような回路領域（１２００）よりも外側の領域であるスクライブ領域（１３００）において、第一乃至第三配線層（１０６３、１０６５、１０６７）にそれぞれ形成された金属補強配線パターン（１０７１、１０７３、１０７５）と、第一及び第二層間絶縁膜（１０６４、１０６６）中にそれぞれ形成され、金属補強配線パターン（１０７１、１０７３、１０７５）を相互に電気的に接続する金属補強ビアパターン（１０７２、１０７４）と、からなる多層支持構造が形成されている。
本実施形態に係る半導体装置においては、多層支持構造を形成する補強配線パターン（１０７１、１０７３、１０７５）と、同一の配線層に存在する導電性金属配線（１０９１、１０９３、１０９５）とは同一の導電性材料で形成され、さらに、多層支持構造を形成する金属補強ビアパターン（１０７２、１０７４）と、同一の層間絶縁膜に存在する導電性金属ビア（１０９２、１０９４）とは同一の導電性材料で形成されているが、必ずしもこれには限定されない。補強配線パターン（１０７１、１０７３、１０７５）と導電性金属配線（１０９１、１０９３、１０９５）は相互に異なる材料によって形成されていても良く、また、同一の層間絶縁膜に存在する金属補強ビアパターン（１０７２、１０７４）と導電性金属ビア（１０９２、１０９４）とは相互に異なる導電性材料によって形成されていても良い。しかしながら、同一の材料で形成することにより、製造プロセスにおける工程数を少なくすることができるというメリットがある。
また、本実施形態に係る半導体製造装置において、スクライブ領域（１３００）における多層支持構造の配置位置は特に限定されるわけではなく、スクライブ領域（１３００）内の任意の位置に配置することができるが、半導体チップの各角部、すなわち、図２５に示すように、十字マークＸの下方の領域に多層支持構造を配置することが望ましい。
このような十字マークＸの下方の領域は半導体チップの角部になるため、応力が最も集中しやすく、例えば、樹脂封入時等に膜剥がれが発生しやすい。このため、十字マークＸの下方の領域に多層支持構造を形成することによって、半導体チップの角部における強度及び密着性を高めることが可能となり、信頼性の高い半導体装置を提供することが可能となる。
図２７は、本発明の第３の態様に係る半導体装置の別の実施形態を示す模式的断面図であり、図２８は、図２７に示す半導体装置における回路領域とスクライブ領域との位置関係を模式的に示す平面図であり、図２９は、図２８に示した領域Ｅの拡大平面図である。
図２７に示す実施形態に係る半導体装置は、図２３、図２４及び図２５に示す実施形態に係る半導体装置と比較して、ワイヤボンディングパッド（１０４０）が形成されている位置よりもチップ外周縁側の回路領域、すなわち、ワイヤボンディングパッド（１０４０）の外側とスクライブ領域（１３００）との間にシールド（１１００）が形成されている点が異なる。
シールド（１１００）は、金属補強配線パターンと金属補強ビアパターンとが積層された積層体からなる。
シールド（１１００）は、図２９に示すように、半導体チップの外周縁に沿って全周にわたって連続的に配置されている。このため、半導体装置の外部から回路領域（１２００）への水分の侵入を有効に阻止することができる。さらに、シールド（１１００）は金属補強配線パターンと金属補強ビアパターンとからなる多層支持構造でもあるため、半導体チップの外周縁部における強度及び密着性を高める作用も併せて発揮する。
本発明の第３の態様に係る半導体装置においては、多層支持構造は少なくともスクライブ領域（１３００）に設けられていればよく、この条件を満足する限りにおいて、多層支持構造の形成領域に関しては、次のような実施形態をとり得る。
（１）スクライブ領域（１３００）、回路領域（１２００）及びワイヤボンディングパッド（１０４０）の下方の領域のすべてに多層支持構造を形成する実施形態
（２）スクライブ領域（１３００）のみに多層支持構造が形成され、回路領域（１２００）及びワイヤボンディングパッド（１０４０）の下方の領域には多層支持構造が形成されていない実施形態
（３）スクライブ領域（１３００）及びワイヤボンディングパッド（１０４０）の下方の領域に多層支持構造が形成され、回路領域（１２００）には多層支持構造が形成されていない実施形態
（４）スクライブ領域（１３００）及び回路領域（１２００）に多層支持構造が形成され、ワイヤボンディングパッド（１０４０）の下方の領域には多層支持構造が形成されていない実施形態。
本発明の第１の態様に係る半導体装置において、前述の本発明の第１及び第２の態様に係る半導体装置と同様に、多層支持構造は、半導体装置の厚さ方向において、半導体基板（１０６１）上に積層される複数の配線層及び層間絶縁膜のうちの少なくとも２層以上にわたって形成されていれば良い。
また、この多層支持構造は、導電性金属配線（１０９１、１０９３、１０９５）及び導電性金属ビア（１０９２、１０９４）からなる多層回路構造またはワイヤボンディングパッド（１０４０）から電気的に絶縁されたものであってもよく、あるいは、多層回路構造またはワイヤボンディングパッド（１０４０）に電気的に接続されたものでもあっても良い。
但し、多層回路構造に電気的に接続される場合であっても、多層支持構造は、その一端部のみにおいて多層回路構造に接続され、他端部においては多層回路構造とは電気的に隔離される、すなわち、電気的に接地される。また、スクライブ領域（１３００）においても、半導体基板（１０６１）に素子分離領域（１０１６）が設けられている場合には、本発明の第１の態様に係る半導体装置と同様に、多層支持構造は素子分離領域（１０１６）に接続させることができる。
また、多層支持構造は、本半導体装置の最上層である第三配線層（１０６７）から半導体基板（１０６１）まで延長されたものであってもよく、あるいは、複数の配線層及び層間絶縁膜からなる積層体の内部において終端しているものであってもよい。
また、本発明の第１及び第２の態様に係る半導体装置と同様に、多層支持構造の一部を形成する金属補強ビアパターン（１０８２、１０８４）の半導体装置の厚さ方向における長さは、半導体装置の厚さ方向における導電性金属ビア（１０９２、１０９４）の長さよりも大きくすることが可能である。これによって、多層支持構造における金属補強配線パターン（１０８１、１０８３、１０８５）との密着性の向上や層間絶縁膜の強度を向上することが可能となり、ダイシング時やワイヤボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
また、半導体装置の横断面（図２３、図２７の紙面と直交する面）における金属補強ビアパターン（１０８２、１０８４）の形状は特に限定されるものではなく、矩形、孔状、スリット状等各種の形態をとり得る。例えば、金属補強ビアパターン（１０８２、１０８４）の形状をスリット状とすることにより、断面積を増やすことなく、半導体装置の厚さ方向における導電性金属ビア（１０９２、１０９４）の長さを大きいものとすることができる。
また、第３の態様に係る半導体装置においては、スクライブ領域（１３００）における層間絶縁膜の単位面積当たりに占める金属補強ビアパターン（１０７２、１０７４）の総面積の割合が５％以上であることが好ましく、１０％以上であることがより好ましい。このような条件を満たすように金属補強ビアパターン（１０７２、１０７４）を形成することにより、ボンディングワイヤとボンディングパッドとの間の密着強度を高めることができる。
なお、第３の態様に係る半導体装置においても、層間絶縁膜材料、導電性金属配線（回路配線）、導電性金属ビア、補強配線パターン及び補強ビアを構成する導電性材料、並びに、半導体基板の材料は何ら限定されるものではなく、第１の態様に係る半導体装置において挙げたものと同様のものを用いることができる。
第３の態様に係る半導体装置の製造方法は、第１の態様に係る半導体装置の場合と同様に、特に限定されない。例えば、ダマシン法を用いて形成することが可能である。
以下、本発明の具体的構成を実施例に基づいて、より詳細に説明するが、本発明はこれらの実施例に何ら限定されるものではない。
（実施例１）
図３０は上述の本発明の第１の態様に係る半導体装置の一実施例の断面図である。
以下、図３０を参照して、本発明の第１の態様に係る半導体装置の一実施例を説明する。
図３０に示すように、本実施例に係る半導体装置は、半導体基板（１１１）と、半導体基板（１１１）上に形成された絶縁膜（１１２）とを備えている。
本実施例においては、半導体基板（１１１）は単結晶シリコン基板である。
また、絶縁膜（１１２）はボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁材料またはそれらの組み合わせから構成されている。
絶縁膜（１１２）上には、第一配線層（１１３）が形成されている。
本実施例においては、第一配線層（１１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（１１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（１１５）と、回路とは電気的な接続を持たない金属補強配線パターン（１１６）と、が形成されている。
第一配線層（１１３）上には、第一層間絶縁膜（１１７）が形成されている。
第一層間絶縁膜（１１７）中には、上下の金属回路配線（１１５、１２１）を相互に電気的に接続する導電性金属ビア（１１８）と、上下の金属補強配線パターンを接続する金属補強ビアパターン（１１９）と、が形成されている。
本実施例においては、第一層間絶縁膜（１１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（１１７）上には、第二配線層（１２０）が形成されている。
第二配線層（１２０）中には、金属回路配線（１２１）と、金属補強配線パターン（１２２）と、が形成されている。
本実施例においては、第二配線層（１２０）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
金属補強ビアパターン（１１９）は第一及び第二配線層（１１３、１２０）の金属補強配線パターン（１１６、１２２）を相互に接続することにより、多層支持構造を形成している。
図３１は、本実施例に係る半導体装置の平面図である。
図３１に示すように、第一及び第二配線層（１１３、１２０）において金属補強配線パターン（１１６、１２２）の形状や位置が異なる場合には、金属補強ビアパターン（１１９）は金属補強配線パターン（１１６、１２２）が重なり合う領域（１２３）のみを接続するように配置される。このため、従来から形成されているＣＭＰ用ダミーパターンの寸法、形状を変化させることなく、すなわち、チップの面積を増大させることなく、金属補強ビアパターン（１１９）を導入することができる。
図３０に示すような構造を用いることにより、模擬的に、ＬＳＩの強度、密着性を増大させることが可能となり、化学機械研磨（ＣＭＰ）プロセスの際やチップパッケージング時に印加される衝撃や応力に起因して生じる膜剥がれや膜破壊を防止することが可能となる。
図３２は、低誘電率膜を層間絶縁膜に用いた場合の金属補強ビアパターンの面積占有率（半導体装置の単位面積に対する金属補強ビアパターンの面積が占める割合）とＣＭＰ時の膜剥がれの割合との関係を示すグラフである。
金属補強ビアパターンが存在しない場合（ビア占有率＝０％）には膜剥がれが１００％の割合で発生しているのに対して、金属補強ビアパターンがチップ内に５％以上存在することにより、膜剥がれの割合を大幅に減少させることが可能となる。
なお、図３０に示した半導体装置においては、導電性金属ビア（１１８）と導電性金属配線（１１５、１２１）を別々に形成するシングルダマシンプロセスを用いているが、導電性金属ビア（１１８）と導電性金属配線（１２１）とを同時に形成するデュアルダマシンプロセスを用いることも可能である。
（実施例２）
図３３は上述の本発明の第２の態様に係る半導体装置の一実施例の断面図である。
以下、図３３を参照して、本発明の第２の態様に係る半導体装置の一実施例を説明する。
図３３に示すように、本実施例に係る半導体装置は、半導体基板（２１１）と、半導体基板（２１１）上に形成された絶縁膜（２１２）とを備えている。
本実施例においては、半導体基板（２１１）は単結晶シリコン基板である。
絶縁膜（２１２）は、ボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁膜またはそれらの組み合わせから構成されている。
絶縁膜（２１２）上に第一配線層（２１３）が形成されている。
本実施例においては、第一配線層（２１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（２１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（２１５）と、回路とは電気的な接続を持たない金属ダミー配線（２１６）と、が形成されている。
第一配線層（２１３）上には、第一層間絶縁膜（２１７）が形成されている。
第一層間絶縁膜（２１７）中には、上下の金属回路配線（２１５、２１９）を相互に電気的に接続する導電性金属ビア（２２４）と、上下の金属補強配線パターンを接続する金属補強ビアパターン（２２５）と、が形成されている。
本実施例においては、第一層間絶縁膜（２１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（２１７）上には、第二配線層（２１８）が形成されている。
第二配線層（２１８）中には、金属回路配線（２１９）と、金属補強配線パターン（２２０）と、が形成されている。
本実施例においては、第二配線層（２１８）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
多層回路構造上には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（２２１）が形成されている。この金属ボンディングパッド（２２１）は最上層の第二配線層（２１８）に形成された金属回路配線（２１９）と電気的に接続されている。
また、金属ボンディングパッド（２２１）の下方の領域においても、金属ボンディングパッド（２２１）が無い領域（回路領域）と同様に、トランジスタ（２２１１）、金属回路配線（２１５）、金属導電性金属ビア（２２４）が存在する。
また、本実施例においては、金属ボンディングパッド（２２１）の下方の領域にのみ、上下層の金属補強配線パターン（２１６、２２０）が相互に重なり合う領域を接続する金属補強ビアパターン（２２５）が存在する。
ボンディングワイヤ（２２７）を金属ボンディングパッド（２２１）に接続する際には、非常に大きな衝撃または応力が金属ボンディングパッド（２２１）に加えられ、その衝撃は金属ボンディングパッド（２２１）の下方の金属回路配線や金属導電性金属ビアにも伝播する。本実施例においては、金属補強ビアパターン（２２５）が存在することにより、層間絶縁膜における強度や密着性を増大させることが可能となり、ボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
図３４は、図３３に示した実施例に係る半導体装置の平面図である。
金属ボンディングパッド（２２１）の下方に存在する金属補強配線パターン（２１６、２２０）が相互に重なり合う領域を接続する金属補強ビアパターン（２２５）が存在するため、金属回路配線または導電性金属ビアへの電気的な影響やチップ面積の増大を発生することなく、ワイヤボンディングに対する強度を増大させることが可能になる。
図３５は、図３３に示した実施例に係る半導体装置において、低誘電率膜を層間絶縁膜に用いた場合の金属ボンディングパッドの下方の領域における金属補強ビアパターンの面積割合（ビア占有率（％））とワイヤボンディング時の膜剥がれの割合（ボンディング不良割合（％））との関係を示すグラフである。
図３５から明らかであるように、金属補強ビアパターン（２２５）が金属ボンディングパッド（２２１）の下方に存在しない場合（ビア占有率＝０％）には、膜剥がれが発生しているのに対して（ボンディング不良割合＝１００％）、金属補強ビアパターン（２２５）が金属ボンディングパッド（２２１）の下方に１０％以上存在することにより膜剥がれの割合を大幅に減少させることが可能となる（ボンディング不良割合＜６％）。
本実施例においては、金属ボンディングパッド（２２１）の下方の領域に回路領域をなすトランジスタ（２２１１）と、金属回路配線（２１５、２１９）及び導電性金属ビア（２２４）からなる多層回路構造が存在する場合について述べたが、金属ボンディングパッド（２２１）の下方の領域には、トランジスタ（２２１１）並びに多層回路構造を形成する金属回路配線及び導電性金属ビアの何れか一つのみが配置されていてもよい。あるいは、トランジスタ（２２１１）及び多層回路構造の何れもが金属ボンディングパッド（２２１）の下方の領域には配置されておらず、金属ボンディングパッド（２２１）の下方の領域には、金属補強配線パターン（２１６、２２０）と金属補強ビアパターン（２２５）とからなる多層支持構造のみが配置されていてもよい。
図３６は、上記の実施例を応用したハイスペックＬＳＩの断面図である。
図３６に示すように、ハイスペックＬＳＩの場合には、低誘電率材料からなる多層ローカル配線層（２２８）と、多層ローカル配線層（２２８）の上方にグローバル配線層（２３１）と、が形成される。
グローバル配線層（２３１）は、多層ローカル配線層（２２８）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜であるビア層間絶縁膜（２３０）と、ビア層間絶縁膜（２３０）の上方に形成され、多層ローカル配線層（２２８）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜からなる配線層（２２９）と、からなる。
また、ローカル配線（２３６）とグローバル配線（２３７）からなる多層配線の上方には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（２３２）が配置されている。
本実施例においては、配線層（２２９）及びビア層間絶縁膜（２３０）はそれぞれＳｉＯ２、ＳｉＯＦからなる。
強度及び密着性が高いグローバル配線層（２３１）中のビア層間絶縁膜（２３０）内には金属補強ビアパターンは存在せず、配線層（２２９）内にのみＣＭＰ平坦用ダミー配線パターン（２３５）が存在する。
そして、低誘電率層間絶縁膜からなるローカル配線層（２２８）中の金属ボンディングパッド（２３２）の下方の領域にのみ、上下層の金属補強配線パターン（２３８）を相互に接続する金属補強ビアパターン（２３３）が形成されている。
ここで、ボンディング時の衝撃に対して、グローバル配線層（２３１）は、配線層（２２９）及びビア層間絶縁膜（２３０）の膜強度及び密着性が高いため、ボンディング時の衝撃または応力に対して耐えることが可能となる。また、ローカル配線層（２２８）には金属補強ビアパターン（２３３）が存在することにより、層間絶縁膜における強度及び密着性を増大させることが可能となり、ボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
なお、図３６に示した半導体装置においては、導電性金属ビアと導電性金属配線とを別々に形成するシングルダマシンプロセスが用いられているが、導電性金属ビアと導電性金属配線とを同時に形成するデュアルダマシンプロセスを用いることも可能である。
図３７は、図３６に示した実施例に対する第一の変形例の断面図である。
図３７に示す半導体装置においては、図３３に示した半導体装置と同様に、トランジスタ（２２１１）が形成された半導体基板（２１１）上に、絶縁膜（２１２）、第一配線層（２１３）、第一層間絶縁膜（２１７）、第二配線層（２１８）、第二層間絶縁膜（２４０）、第三配線層（２４１）がこの順番に積層されている。
第三配線層（２４１）上には、金属ボンディングパッド（２２１）が配置されている。
最上層の第三配線層（２４１）には、金属ボンディングパッド（２２１）の直下の位置において、大面積配線層パッド（２４２）が形成されており、この大面積配線層パッド（２４２）がその上方に積載される金属ボンディングパッド（２２１）を支持する構造となっている。
なお、大面積配線層パッド（２４２）は、第三配線層（２４１）の回路領域に設けられた金属回路配線（２４３）と同一材質によって形成されている。
このような大面積配線層パッド（２４２）を有する本半導体装置においても、大面積配線層パッド（２４２）の下方の領域には、金属ボンディングパッド（２２１）が無い領域（回路領域）と同様に、トランジスタ（２２１１）と、金属回路配線（２１５）、金属導電性金属ビア（２２４）及び金属回路配線（２１９）からなる多層回路構造と、が存在し、さらに、金属補強配線パターン（２１６、２２０）及びこれらが相互に重なり合う領域を接続する金属補強ビアパターン（２２５）からなる多層支持構造が存在する。
図３８は、図３６に示した実施例に対する第二の変形例の断面図である。
図３８に示す半導体装置は、図３７に示した半導体装置における最上層の第三配線層（２４１）が単層構造であるのに対して、最上層の第三配線層（２４５）が複数層の積層構造から構成されている点が図３７に示した半導体装置と異なっている。
すなわち、図３８に示す半導体装置においては、第二層間絶縁膜（２４０）の上には、複数個の配線層が積層された積層体（２４５）が第三配線層として形成されており、この積層体（２４５）には、金属ボンディングパッド（２２１）の直下の位置において、大面積配線層パッド（２４６）が形成されている。この大面積配線層パッド（２４６）も複数層の積層体から構成されており、大面積配線層パッド（２４６）がその上部に積載される金属ボンディングパッド（２２１）を支持する構造となっている。
なお、大面積配線層パッド（２４６）は、積層体（２４５）の回路領域に設けられた金属回路配線（２４７）と同一材質によって形成されている。
このような大面積配線層パッド（２４６）を有する本半導体装置においても、大面積配線層パッド（２４６）の下方の領域には、金属ボンディングパッド（２２１）が無い領域（回路領域）と同様に、トランジスタ（２２１１）と、金属回路配線（２１５）、金属導電性金属ビア（２２４）及び金属回路配線（２４０）からなる多層回路構造と、が存在し、さらに、金属補強配線パターン（２１６、２２０）及びこれらが相互に重なり合う領域を接続する金属補強ビアパターン（２２５）からなる多層支持構造が存在する。
図３８に示す半導体装置においては、図３７に示す半導体装置と同様に、金属ボンディングパッド（２２１）を強度の高い大面積配線層パッド（２４６）によって支持しており、かつ、大面積配線層パッド（２４６）の下部に位置する第二層間絶縁膜（２４０）は、図３６に示したグローバル配線層（２３１）中のビア層間絶縁膜（２３０）と同様に、強度及び密着性の高いものとできるため、第二層間絶縁膜（２４０）内には金属補強ビアパターンを形成する必要はなく、第二層間絶縁膜（２４０）より下方の配線層及び層間絶縁膜においてのみ、ＣＭＰ平坦用ダミー配線パターン及び金属補強ビアパターンからなる多層支持構造が存在している。
ここで、ボンディング時の衝撃に対して、大面積配線層パッド（２４６）を有する第三配線層（２４５）は膜強度及び密着性が高いため、ボンディング時の衝撃または応力に対して耐性を有することが可能となり、一方、第三配線層（２４５）よりも下方の層には多層支持構造が存在することにより、層間絶縁膜における強度、密着性を増大させることが可能となり、ボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
なお、図３７及び図３８に示す半導体装置においては、金属ボンディングパッド（２２１）の下方の領域に回路領域をなすトランジスタ、金属回路配線及び金属導電性金属ビアが存在する場合について述べたが、金属ボンディングパッド（２２１）の下方の領域には、トランジスタ（２２１１）または多層回路構造の何れか一方のみが配置されていてもよい。あるいは、トランジスタ（２２１１）及び多層回路構造の何れもが金属ボンディングパッド（２２１）の下方の領域には配置されておらず、金属ボンディングパッド（２２１）の下方の領域には、金属補強配線パターンと金属補強ビアパターンとからなる多層支持構造のみが配置されていてもよい。
図３９及び図４０は、図３７及び図３８に示した半導体装置における大面積配線層パッド（２４２、２４６）の形状の一例を示す平面図である。
大面積配線層パッド（２４２、２４６）は、例えば、図３９に示すように、全体が金属Ｒからなる矩形形状とすることができる。
あるいは、図４０に示すように、外形を金属Ｒからなる矩形形状とし、その中に、絶縁膜からなる矩形状の島Ｉを形成することも可能である。この場合、島Ｉの数は１個または複数個とすることができる（図４０に示す例においては４個）。また、島Ｉを複数個設ける場合の島Ｉの配置も任意である。
さらに、大面積配線層パッド（２４２、２４６）は、図３６に示したグローバル配線層（２３１）を有する半導体装置、あるいは、グローバル配線層２３１）を有しない半導体装置のいずれに対しても適用可能である。
（実施例３）
図４１は、本発明の第２の態様に係る半導体装置の他の実施例の断面図である。以下、図４１を参照して、本実施例に係る半導体装置を説明する。
図４１に示すように、本実施例に係る半導体装置は、半導体基板（３１１）と、半導体基板（３１１）上に形成された絶縁膜（３１２）とを備えている。
本実施例においては、半導体基板（３１１）は単結晶シリコン基板である。
また、絶縁膜（３１２）はボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁材料またはそれらの組み合わせから構成されている。
絶縁膜（３１２）上には、第一配線層（３１３）が形成されている。
本実施例においては、第一配線層（３１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（３１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（３１５）と、回路とは電気的な接続を持たない金属補強配線パターン（３１６）と、が形成されている。
第一配線層（３１３）上には、第一層間絶縁膜（３１７）が形成されている。
第一層間絶縁膜（３１７）中には、上下の金属回路配線（３１９、３１５）を相互に電気的に接続する導電性金属ビア（３２４）と、上下の金属補強配線パターンを接続する金属補強ビアパターン（３２５）と、が形成されている。
本実施例においては、第一層間絶縁膜（３１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（３１７）上には、第二配線層（３１８）が形成されている。
第二配線層（３１８）中には、金属回路配線（３１９）と、金属補強配線パターン（３２０）と、が形成されている。
本実施例においては、第二配線層（３１８）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
金属補強ビアパターン（３２５）は第一及び第二配線層（３１３、３１８）の金属補強配線パターン（３１６、３２０）を相互に接続することにより、多層支持構造を形成している。
多層回路構造上には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（３２１）が形成されている。この金属ボンディングパッド（３２１）は最上層の第二配線層（３１８）に形成された金属回路配線（３１９）と電気的に接続されている。
また、金属ボンディングパッド（３２１）の下方の領域においても、金属ボンディングパッド（３２１）が無い領域（回路領域）と同様に、トランジスタ（３２１１）、金属回路配線（３１５）、金属導電性金属ビア（３２４）が存在する。
ワイヤボンディング時の衝撃または応力は金属ボンディングパッド（３２１）の下方のみでなく、金属ボンディングパッド（３２１）の外側の領域にも拡散する可能性がある。このため、本実施例においては、金属ボンディングパッド（３２１）の下方の領域のみでなく、図４１に示すように、金属ボンディングパッド（３２１）の外縁から一定の距離（３２５１）以内に存在する上下に隣接する金属補強配線パターン（３１６、３２０）が相互に重なり合う領域を接続する金属補強ビアパターン（３２５）が形成されている。
ここで、金属ボンディングパッド（３２１）の外縁から一定の距離（３２５１）は低誘電率材料の強度や密着性に応じて変化する。チップ全面に金属補強ビアパターン（３２５）を形成することが必要となる場合もある。
ボンディングワイヤ（３２５０）を金属ボンディングパッド（３２１）に接続する際、非常に大きな衝撃または応力が金属ボンディングパッド（３２１）に作用する。その衝撃または応力は金属ボンディングパッド（３２１）の真下や、金属ボンディングパッド（３２１）よりも外側の領域の下層に存在する金属回路配線及び金属導電性金属ビアにも伝播する。
本実施例においては、金属ボンディングパッド（３２１）の真下のみならず、金属ボンディングパッド（３２１）の外縁から所定の距離（３２５１）の範囲内にも、金属補強ビアパターン（３２５）が存在することにより、金属ボンディングパッド（３２１）及びその周囲にまで層間絶縁膜の強度及び密着性を増大させることが可能となり、ワイヤボンディング時の衝撃や応力による膜剥がれや膜破壊を防止することが可能となる。
図４２は、層間絶縁膜を低誘電率膜で構成した場合において、多層支持構造が金属ボンディングパッド（３２１）の下方から外側に広がっている場合の、多層支持構造が存在する領域の金属ボンディングパッド（３２１）の外縁からの距離と、ボールシェア法で測定したボンディング部の密着強度との関係を示すグラフである。
図４２から明らかであるように、金属ボンディングパッド（３２１）の外縁から約１０μｍの範囲内にも多層支持構造を存在させることにより、金属ボンディングパッド（３２１）の下方の領域のみに多層支持構造を存在させた場合よりも、ワイヤボンディングに対する強度をかなり増大させることが可能である。
図４３は、図４１に示した半導体装置の平面図である。
本実施例に係る半導体装置においては、金属ボンディングパッド（３２１）の下方及び金属ボンディングパッド（３２１）の外縁から一定の距離（３２５１）内に存在する下層の金属補強配線パターン間を接続するような金属補強ビアパターン（３２５）が存在する場合においても、上下に隣接する金属補強配線パターンが相互に重なり合う領域（３２６）にのみ金属補強ビアパターン（３２５）は存在するため、金属回路配線または導電性金属ビアへの電気的な影響やチップ面積の増大を発生することなく、ワイヤボンディングに対する強度を増大させることが可能になる。
本実施例においては、金属ボンディングパッド（３２１）の下方の領域に回路領域をなすトランジスタ（３２１１）と、金属回路配線（３１５、３１９）及び導電性金属ビア（３２４）からなる多層回路構造が存在する場合について述べたが、金属ボンディングパッド（３２１）の下方の領域には、トランジスタ（３２１１）並びに多層回路構造を形成する金属回路配線及び導電性金属ビアの何れか一つのみが配置されていてもよい。あるいは、トランジスタ（３２１１）及び多層回路構造の何れもが金属ボンディングパッド（３２１）の下方の領域には配置されておらず、金属ボンディングパッド（３２１）の下方の領域には、金属補強配線パターン（３１６、３２０）と金属補強ビアパターン（３２５）とからなる多層支持構造のみが配置されていてもよい。
図４４は、上記の実施例を応用したハイスペックＬＳＩの断面図である。
図４４に示すように、ハイスペックＬＳＩの場合には、低誘電率材料からなる多層ローカル配線層（３２８）と、多層ローカル配線層（３２８）の上方にグローバル配線層（３３１）と、が形成される。
グローバル配線層（３３１）は、多層ローカル配線層（３２８）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜であるビア層間絶縁膜（３３０）と、ビア層間絶縁膜（３３０）の上方に形成され、多層ローカル配線層（３２８）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜からなる配線層（３２９）と、からなる。
また、ローカル配線（３３６）とグローバル配線（３３７）からなる多層配線の上方には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（３３２）が配置されている。
本実施例においては、配線層（３２９）及びビア層間絶縁膜（３３０）はそれぞれＳｉＯ２、ＳｉＯＦからなる。
強度及び密着性が高いグローバル配線層（３３１）中のビア層間絶縁膜（３３０）内には金属補強ビアパターンは存在せず、配線層（３２９）内にのみＣＭＰ平坦用ダミー配線パターン（３３５）が存在する。
そして、低誘電率層間絶縁膜からなるローカル配線層（３２８）中の金属ボンディングパッド（３３２）の下方の領域と、金属ボンディングパッド（３３２）の外縁から一定の距離（３２５１）以内の領域とには、上下層の金属補強配線パターン（３３８）を相互に接続する金属補強ビアパターン（３３３）が形成されている。
ここで、ボンディング時の衝撃に対して、グローバル配線層（３３１）は、配線層（３２９）及びビア層間絶縁膜（３３０）の膜強度及び密着性が高いため、ボンディング時の衝撃または応力に対して耐えることが可能となる。また、ローカル配線層（３２８）には金属補強ビアパターン（３３３）が存在することにより、層間絶縁膜における強度及び密着性を増大させることが可能となり、ボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
（実施例４）
図４５は、本発明の第一の態様に係る半導体装置の他の実施例の断面図である。以下、図４５を参照して、本実施例に係る半導体装置を説明する。
図４５に示すように、本実施例に係る半導体装置は、半導体基板（４１１）と、半導体基板（４１１）上に形成された絶縁膜（４１２）とを備えている。
本実施例においては、半導体基板（４１１）は単結晶シリコン基板である。
また、絶縁膜（４１２）はボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁材料またはそれらの組み合わせから構成されている。
絶縁膜（４１２）上には、第一配線層（４１３）が形成されている。
本実施例においては、第一配線層（４１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（４１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（４１５）と、回路とは電気的な接続を持たない金属補強配線パターン（４１６）と、が形成されている。
第一配線層（４１３）上には、第一層間絶縁膜（４１７）が形成されている。
第一層間絶縁膜（４１７）中には、上下の金属回路配線（４１５、４２１）を相互に電気的に接続する導電性金属ビア（４１８）と、上下の金属補強配線パターン（４２２、４１６）を接続する金属補強ビアパターン（４１９）と、が形成されている。
さらに、本半導体装置の厚さ方向における金属補強ビアパターン（４１９）の長さは同層に形成されている導電性金属ビア（４１８）の同方向における長さよりも大きく設定されている。
本実施例においては、第一層間絶縁膜（４１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（４１７）上には、第二配線層（４２０）が形成されている。
第二配線層（４２０）中には、金属回路配線（４２１）と、金属補強配線パターン（４２２）と、が形成されている。
本実施例においては、第二配線層（４２０）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
金属補強ビアパターン（４１９）は第一及び第二配線層（４１３、４２０）の金属補強配線パターン（４１６、４２２）を相互に接続することにより、多層支持構造を形成している。
図４６は、図４５に示した実施例に係る半導体装置の平面図である。
図４６に示すように、第一及び第二配線層（４１３、４２０）において金属補強配線パターン（４１６、４２２）の形状や位置が異なる場合には、金属補強ビアパターン（４１９）は金属補強配線パターン（または、ダミー配線）（４１６、４２２）が重なり合う領域（４２３）のみを接続するように配置される。このため、従来から形成されているＣＭＰ用ダミーパターンの寸法、形状を変化させることなく、すなわち、チップの面積を増大させることなく、金属補強ビアパターン（または、ダミービア）（４１９）を導入することができる。
図４７、図４８及び図４９は、図４５に示した半導体装置における金属補強ビアパターン（４１９）の形状の例を示す平面図である。
前述のように、半導体装置の厚さ方向における金属補強ビアパターン（４１９）の長さは、同層に形成された導電性金属ビア（４１８）の半導体装置の厚さ方向における長さよりも大きく設定されている。
この金属補強ビアパターン（４１９）は、例えば、図４７に示すように、導電性金属ビア（４１８）よりも直径が大きい円筒状ビア（４２４）として形成することができる。この場合、円筒状ビア（４２４）は１個または複数個を形成することができる。
また、金属補強ビアパターン（４１９）は、図４８に示すように、スリット状の、または、横断面が矩形状のビア（４２５）として形成することができる。この場合、矩形状ビア（４２５）は１個または複数個を形成することができる。
あるいは、金属補強ビアパターン（４１９）は、図４９に示すように、第一及び第二配線層（４１３、４２０）における金属補強配線パターン（４１６、４２２）が相互に重なり合う領域の全てにおいて形成されているビア（４２６）として形成することも可能である。
このように、導電性金属ビア（４１８）よりも寸法が大きい金属補強ビアパターン（４１９）を用いることにより、金属補強ビアパターン（４１９）におけるビアエッチング時のエッチング速度が導電性金属ビア（４１８）のエッチング速度よりも速くなるため、図４５に示すように、下層の金属補強配線パターン（４１６）に対する金属補強ビアパターン（４１９）の食い込み量が金属回路配線（４１５）に対する導電性金属ビア（４１８）の食い込み量よりも大きくなる。
このように、金属補強ビアパターン（４１９）の食い込み量が大きくなる構造を用いることにより、導電性金属ビア（４１８）と金属補強ビアパターン（４１９）との寸法が等しい場合よりも、さらに、下層の金属強度配線パターン（４１６）との密着性や層間絶縁膜（４１７）の強度を向上することが可能となり、化学機械研磨（ＣＭＰ）プロセスの際やチップパッケージング時に印加される衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
なお、図４５に示した半導体装置においては、導電性金属ビア（４１８）と導電性金属配線（４２１）を別々に形成するシングルダマシンプロセスを用いているが、導電性金属ビア（４１８）と導電性金属配線（４２１）とを同時に形成するデュアルダマシンプロセスを用いることも可能である。
（実施例５）
図５０は、本発明の第２の態様に係る半導体装置の他の実施例の断面図である。以下、図５０を参照して、本実施例に係る半導体装置を説明する。
図５０に示すように、本実施例に係る半導体装置は、半導体基板（５１１）と、半導体基板（５１１）上に形成されたトランジスタ（５２２１）と、トランジスタ（５２２１）を覆うように半導体基板（５１１）上に形成された絶縁膜（５１２）とを備えている。
本実施例においては、半導体基板（５１１）は単結晶シリコン基板である。
また、絶縁膜（５１２）はボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁材料またはそれらの組み合わせから構成されている。
絶縁膜（５１２）上には、第一配線層（５１３）が形成されている。
本実施例においては、第一配線層（５１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（５１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（５１５）と、回路とは電気的な接続を持たない金属補強配線パターン（５１６）と、が形成されている。
第一配線層（５１３）上には、第一層間絶縁膜（５１７）が形成されている。
第一層間絶縁膜（５１７）中には、上下の金属回路配線（５１５、５１９）を相互に電気的に接続する導電性金属ビア（５２４）と、上下の金属補強配線パターン（５１６、５２０）を接続する金属補強ビアパターン（５２５）と、が形成されている。
本実施例においては、第一層間絶縁膜（５１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（５１７）上には、第二配線層（５１８）が形成されている。
第二配線層（５１８）中には、金属回路配線（５１９）と、金属補強配線パターン（５２０）と、が形成されている。
本実施例においては、第二配線層（５１８）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
多層回路構造上には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（５２１）が形成されている。この金属ボンディングパッド（５２１）は最上層の第二配線層（５１８）に形成された金属回路配線（５１９）と電気的に接続されている。
また、金属ボンディングパッド（５２１）の下方の領域においても、金属ボンディングパッド（５２１）が無い領域（回路領域）と同様に、トランジスタ（５２１１）、金属回路配線（５２３）、金属導電性金属ビア（５２４）が存在する。
本実施例においては、金属ボンディングパッド（５２１）の下方の領域にのみ、上下方向に隣接する金属補強配線パターン（５１６、５２０）が相互に重なり合う領域を接続する金属補強ビアパターン（５２５）が形成されている。
さらに、本半導体装置の厚さ方向における金属補強ビアパターン（５２５）の長さは同層に形成されている導電性金属ビア（５２４）の同方向における長さよりも大きく設定されている。
図５１は、図５０に示した実施例に係る半導体装置の平面図である。
図５１に示すように、金属補強ビアパターン（５２５）は、金属ボンディングパッド（５２１）の下方に存在する金属補強配線パターン（５１６、５２０）が相互に重なり合う領域を接続するものとして形成されている。このため、回路をなす配線、ビアへの電気的な影響やチップ面積の増大を発生することなく、ワイヤボンディングに対する強度を増大させることが可能になる。
図５２、図５３及び図５４は、図５０に示した半導体装置における金属補強ビアパターン（５２５）の形状の例を示す平面図である。
前述のように、半導体装置の厚さ方向における金属補強ビアパターン（５２５）の長さは、同層に形成された導電性金属ビア（５２４）の半導体装置の厚さ方向における長さよりも大きく設定されている。
この金属補強ビアパターン（５２５）は、例えば、図５２に示すように、導電性金属ビア（５２４）よりも直径が大きい円筒状ビア（５２８Ａ）として形成することができる。この場合、円筒状ビア（５２８Ａ）は１個または複数個を形成することができる。
また、金属補強ビアパターン（５２５）は、図５３に示すように、スリット状の、または、横断面が矩形状のビア（５２８Ｂ）として形成することができる。この場合、矩形状ビア（５２８Ｂ）は１個または複数個を形成することができる。
あるいは、金属補強ビアパターン（５２５）は、図５４に示すように、第一及び第二配線層（５１３、５１８）における金属補強配線パターン（５１６、５２０）が相互に重なり合う領域の全てにおいて形成されているビア（５２８Ｃ）として形成することも可能である。
このように、導電性金属ビア（５２４）よりも寸法が大きい金属補強ビアパターン（５２５）を用いることにより、金属補強ビアパターン（５２５）におけるビアエッチング時のエッチング速度が導電性金属ビア（５２４）のエッチング速度よりも速くなるため、図５０に示すように、下層の金属補強配線パターン（５１６）に対する金属補強ビアパターン（５２５）の食い込み量が金属回路配線（５１５）に対する導電性金属ビア（５２４）の食い込み量よりも大きくなる。
このように、金属補強ビアパターン（５２５）の食い込み量が大きくなる構造を用いることにより、導電性金属ビア（５２４）と金属補強ビアパターン（５２５）との寸法が等しい場合よりも、さらに、下層の金属強度配線パターン（５１６）との密着性や層間絶縁膜（５１７）の強度を向上することが可能となり、ワイヤボンディング時に印加される衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
本実施例においては、金属ボンディングパッド（５２１）の下方の領域に回路領域をなすトランジスタ（５２１１）と、金属回路配線（５１５、５１９）及び導電性金属ビア（５２４）からなる多層回路構造が存在する場合について述べたが、金属ボンディングパッド（５２１）の下方の領域には、トランジスタ（５２１１）並びに多層回路構造を形成する金属回路配線及び導電性金属ビアの何れか一つのみが配置されていてもよい。あるいは、トランジスタ（５２１１）及び多層回路構造の何れもが金属ボンディングパッド（５２１）の下方の領域には配置されておらず、金属ボンディングパッド（５２１）の下方の領域には、金属補強配線パターン（５１６、５２０）と金属補強ビアパターン（５２５）とからなる多層支持構造のみが配置されていてもよい。
図５５は、上記の実施例を応用したハイスペックＬＳＩの断面図である。
図５５に示すように、ハイスペックＬＳＩの場合には、低誘電率材料からなる多層ローカル配線層（５２８）と、多層ローカル配線層（５２８）の上方にグローバル配線層（５３１）と、が形成される。
グローバル配線層（５３１）は、多層ローカル配線層（５２８）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜であるビア層間絶縁膜（５３０）と、ビア層間絶縁膜（５３０）の上方に形成され、多層ローカル配線層（５２８）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜からなる配線層（５２９）と、からなる。
また、ローカル配線（５３６）とグローバル配線（５３７）からなる多層配線の上方には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（５３２）が配置されている。
本実施例においては、配線層（５２９）及びビア層間絶縁膜（５３０）はそれぞれＳｉＯ２、ＳｉＯＦからなる。
強度及び密着性が高いグローバル配線層（５３１）中のビア層間絶縁膜（５３０）内には金属補強ビアパターンは存在せず、配線層（５２９）内にのみＣＭＰ平坦用ダミー配線パターン（５３５）が存在する。
また、グローバル配線層（５３１）には金属補強ビアパターンは存在せず、金属ボンディングパッド（５３２）の下方の領域にのみ、低誘電率層間膜からなるローカル配線層（５２８）における上下方向に隣接する金属補強配線パターン相互間を接続する金属補強ビアパターン（５３３）が形成されている。
さらに、本半導体装置の厚さ方向における金属補強ビアパターン（５３３）の長さは同層の導電性金属ビア（５２４）の本半導体装置の厚さ方向における長さよりも大きく設定されている。
ここで、ボンディング時の衝撃に対して、グローバル配線層（５３１）は、配線層（５２９）及びビア層間絶縁膜（５３０）の膜強度及び密着性が高いため、ボンディング時の衝撃または応力に対して耐えることが可能となる。また、ローカル配線層（５２８）には金属補強ビアパターン（５３３）が存在することにより、層間絶縁膜における強度及び密着性を増大させることが可能となり、ボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
なお、図５５に示した半導体装置においては、導電性金属ビアと導電性金属配線とを別々に形成するシングルダマシンプロセスが用いられているが、導電性金属ビアと導電性金属配線とを同時に形成するデュアルダマシンプロセスを用いることも可能である。
（実施例６）
図５６は、本発明の第２の態様に係る半導体装置の他の実施例の断面図である。以下、図５６を参照して、本実施例に係る半導体装置を説明する。
図５６に示すように、本実施例に係る半導体装置は、半導体基板（６１１）と、半導体基板（６１１）上に形成されたトランジスタ（６２２１）と、トランジスタ（６２２１）を覆うように半導体基板（６１１）上に形成された絶縁膜（６１２）とを備えている。
本実施例においては、半導体基板（６１１）は単結晶シリコン基板である。
また、絶縁膜（６１２）はボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁材料またはそれらの組み合わせから構成されている。
絶縁膜（６１２）上には、第一配線層（６１３）が形成されている。
本実施例においては、第一配線層（６１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（６１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（６１５）と、回路とは電気的な接続を持たない金属補強配線パターン（６１６）と、が形成されている。
第一配線層（６１３）上には、第一層間絶縁膜（６１７）が形成されている。
第一層間絶縁膜（６１７）中には、上下の金属回路配線（６１５、６１９）を相互に電気的に接続する導電性金属ビア（６２４）と、上下の金属補強配線パターン（６１６、６２０）を接続する金属補強ビアパターン（６２５）と、が形成されている。
本実施例においては、第一層間絶縁膜（６１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（６１７）上には、第二配線層（６１８）が形成されている。
第二配線層（６１８）中には、金属回路配線（６１９）と、金属補強配線パターン（６２０）と、が形成されている。
本実施例においては、第二配線層（６１８）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
多層回路構造上には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（６２１）が形成されている。この金属ボンディングパッド（６２１）は最上層の第二配線層（６１８）に形成された金属回路配線（６１９）と電気的に接続されている。
また、金属ボンディングパッド（６２１）の下方の領域においても、金属ボンディングパッド（６２１）が無い領域（回路領域）と同様に、トランジスタ（６２２１）、金属回路配線（６２３）、金属導電性金属ビア（６２４）が存在する。
ワイヤボンディング時の衝撃または応力は金属ボンディングパッド（６２１）の下方のみでなく、金属ボンディングパッド（６２１）の外側の領域にも拡散する可能性がある。このため、本実施例においては、金属ボンディングパッド（６２１）の下方の領域のみでなく、図５７に示すように、金属ボンディングパッド（６２１）の外縁から一定の距離（６２３１）以内に存在する上下に隣接する金属補強配線パターン（６１６、６２０）が相互に重なり合う領域を接続する金属補強ビアパターン（６２５）が形成されている。
さらに、本半導体装置の厚さ方向における金属補強ビアパターン（６２５）の長さは同層の導電性金属ビア（６２４）の本半導体装置の厚さ方向における長さよりも大きく設定されている。
ここで、金属ボンディングパッド（６２１）の外縁から一定の距離（６２３１）は低誘電率材料の強度や密着性に応じて変化する。チップ全面に金属補強ビアパターン（６２５）を形成することが必要となる場合もある。
図４２に示したように、低誘電率膜を層間絶縁膜に用いた半導体装置においては、金属ボンディングパッドの外縁から約１０μｍの範囲内にも多層支持構造を存在させることにより、金属ボンディングパッドの下方の領域のみに多層支持構造を存在させた場合よりも、ワイヤボンディングに対する強度をかなり増大させることが可能となったことが示された。
図５７は、図５６に示した半導体装置の平面図である。
図５７に示すように、金属ボンディングパッド（６２１）の下方及び金属ボンディングパッド（６２１）の外縁から一定の距離（６２３１）内に存在する下層の金属補強配線パターン（６１６、６２０）間を接続する金属補強ビアパターン（６２５）が存在する場合においても、上下方向に隣接する金属補強配線パターン（６１６、６２０）が相互に重なり合う領域（６２６）にのみ金属補強ビアパターン（６２５）は存在するため、回路をなす配線や導電性金属ビアへの電気的な影響やチップ面積の増大を発生することなく、ワイヤボンディングに対する強度を増大させることが可能になる。
図５８、図５９及び図６０は、図５６に示した半導体装置における金属補強ビアパターン（６２５）の形状の例を示す平面図である。
前述のように、半導体装置の厚さ方向における金属補強ビアパターン（６２５）の長さは、同層に形成された導電性金属ビア（６２４）の半導体装置の厚さ方向における長さよりも大きく設定されている。
この金属補強ビアパターン（６２５）は、例えば、図５８に示すように、導電性金属ビア（６２４）よりも直径が大きい円筒状ビア（６２８）として形成することができる。この場合、円筒状ビア（６２８）は１個または複数個を形成することができる。
また、金属補強ビアパターン（６２５）は、図５９に示すように、スリット状の、または、横断面が矩形状のビア（６２９）として形成することができる。この場合、矩形状ビア（６２９）は１個または複数個を形成することができる。
あるいは、金属補強ビアパターン（６２５）は、図６０に示すように、第一及び第二配線層（６１３、６１８）における金属補強配線パターン（６１６、６２０）が相互に重なり合う領域の全てにおいて形成されているビア（６３０）として形成することも可能である。
このように、導電性金属ビア（６２４）よりも寸法が大きい金属補強ビアパターン（６２５）を用いることにより、金属補強ビアパターン（６２５）におけるビアエッチング時のエッチング速度が導電性金属ビア（６２４）のエッチング速度よりも速くなるため、図５６に示すように、下層の金属補強配線パターン（６１６）に対する金属補強ビアパターン（６２５）の食い込み量が金属回路配線（６１５）に対する導電性金属ビア（６２４）の食い込み量よりも大きくなる。
このように、金属補強ビアパターン（６２５）の食い込み量が大きくなる構造を用いることにより、導電性金属ビア（６２４）と金属補強ビアパターン（６２５）との寸法が等しい場合よりも、さらに、下層の金属強度配線パターン（６１６）との密着性や層間絶縁膜（６１７）の強度を向上することが可能となり、ワイヤボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
以上のように、本実施例に係る半導体装置においては、金属ボンディングパッド（６２１）の外縁から一定の距離（６２３１）の範囲内に金属補強ビアパターン（６２５）が形成され、かつ、金属補強ビアパターン（６２５）の長さを導電性金属ビア（６２４）の長さよりも大きくすることにより、下層の金属補強配線パターン（６１６）との密着性や層間絶縁膜（６１７）の強度を向上することが可能となり、ワイヤボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
本実施例においては、金属ボンディングパッド（６２１）の下方の領域に回路領域をなすトランジスタ（６２２１）と、金属回路配線（６１５、６１９）及び導電性金属ビア（６２４）からなる多層回路構造が存在する場合について述べたが、金属ボンディングパッド（６２１）の下方の領域には、トランジスタ（６２２１）並びに多層回路構造を構成する金属回路配線及び導電性金属ビアの何れか一つのみが配置されていてもよい。あるいは、トランジスタ（６２２１）及び多層回路構造の何れもが金属ボンディングパッド（６２１）の下方の領域には配置されておらず、金属ボンディングパッド（６２１）の下方の領域には、金属補強配線パターン（６１６、６２０）と金属補強ビアパターン（６２５）とからなる多層支持構造のみが配置されていてもよい。
図６１は、上記の実施例を応用したハイスペックＬＳＩの断面図である。
図６１に示すように、ハイスペックＬＳＩの場合には、低誘電率材料からなる多層ローカル配線層（６３１）と、多層ローカル配線層（６３１）の上方にグローバル配線層（６３４）と、が形成される。
グローバル配線層（６３４）は、多層ローカル配線層（６３１）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜であるビア層間絶縁膜（６３３）と、ビア層間絶縁膜（６３３）の上方に形成され、多層ローカル配線層（６３１）を構成する低誘電率材料よりも誘電率と膜強度が高い絶縁膜からなる配線層（６３２）と、からなる。
また、ローカル配線（６３８）とグローバル配線（６３９）からなる多層配線の上方には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（６３５）が配置されている。
本実施例においては、配線層（６３２）及びビア層間絶縁膜（６３３）はそれぞれＳｉＯ２、ＳｉＯＦからなる。
強度及び密着性が高いグローバル配線層（６３４）中のビア層間絶縁膜（６３３）内には金属補強ビアパターンは存在せず、配線層（６３２）内にのみＣＭＰ平坦用ダミー配線パターン（６４０）が存在する。
また、グローバル配線層（６３４）には金属補強ビアパターンは存在せず、金属ボンディングパッド（６３５）の下方の領域と、金属ボンディングパッド（６３５）の外縁から一定の距離（６３３１）内の領域とに、低誘電率層間膜からなるローカル配線層（６３１）における上下方向に隣接する金属補強配線パターン相互間を接続する金属補強ビアパターン（６３６）が形成されている。
さらに、本半導体装置の厚さ方向における金属補強ビアパターン（６３６）の長さは同層の導電性金属ビア（６３７）の本半導体装置の厚さ方向における長さよりも大きく設定されている。
ここで、ボンディング時の衝撃に対して、グローバル配線層（６３４）は、配線層（６３２）及びビア層間絶縁膜（６３３）の膜強度及び密着性が高いため、ボンディング時の衝撃または応力に対して耐えることが可能となる。また、ローカル配線層（６３１）には金属補強ビアパターン（６３６）が存在することにより、層間絶縁膜における強度及び密着性を増大させることが可能となり、ボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することが可能となる。
（実施例７）
本発明の第１の態様に係る半導体装置の他の実施例を説明する。
本実施例に係る半導体装置は、実施例１に係る半導体装置と同様にして形成した。
図３０に示した半導体装置と同様に、本実施例に係る半導体装置の形成においては、半導体基板（１１１）上に形成された絶縁膜（１１２）を形成し、さらに、絶縁膜（１１２）上に第一配線層（１１３）を形成する。
第一配線層（１１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（１１５）と、回路とは電気的な接続を持たない金属補強配線パターン（１１６）と、が形成される。
第一配線層（１１３）上には、第一層間絶縁膜（１１７）が形成される。
第一層間絶縁膜（１１７）中には、上下の金属回路配線（１１５、１２１）を相互に電気的に接続する導電性金属ビア（１１８）と、上下の金属補強配線パターンを接続する金属補強ビアパターン（１１９）と、を形成する。
さらに、第一層間絶縁膜（１１７）上には、第二配線層（１２０）を形成する。
第二配線層（１２０）中には、金属回路配線（１２１）と、金属補強配線パターン（１２２）と、を形成する。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
金属補強ビアパターン（１１９）は第一及び第二配線層（１１３、１２０）の金属補強配線パターン（１１６、１２２）を相互に接続することにより、多層支持構造を形成している。
以上のような構成を有する本実施例に係る半導体装置において、本半導体装置の単位面積当たりに存在するビアの総面積の割合、すなわち、導電性金属ビア（１１８）の面積と金属補強ビアパターン（１１９）の面積との和が本半導体装置の単位面積に占める割合を変動させた。
図６２は、低誘電率膜を層間絶縁膜に用いた半導体装置の単位面積に対するビア（導電性金属ビア及び金属補強ビアパターン）の総面積の割合と、２ｐｓｉの荷重にてＣｕ−ＣＭＰを行った場合に、層間絶縁膜の剥がれに起因して発生する欠陥数を光学欠陥モニタ装置で測定した個数との関係を示すグラフである。
図６２に示すように、半導体装置の単位面積当たりのビア（導電性金属ビア及び金属補強ビアパターン）の総面積の割合が１０％以上になると、ＣＭＰ時における欠陥の個数が大きく低下し、膜剥がれの割合を減少させることが可能となることがわかる。
（実施例８）
本発明の第２の態様に係る半導体装置の他の実施例を説明する。
本実施例に係る半導体装置は、実施例２に係る半導体装置と同様にして形成した。
図３３に示した半導体装置と同様に、本実施例に係る半導体装置の形成においては、まず、トランジスタ（２２１１）が形成された半導体基板（２１１）上に絶縁膜（２１２）を形成し、この絶縁膜（２１２）上に第一配線層（２１３）を形成した。
第一配線層（２１３）には、回路を電気的に接続する金属回路配線（または、導電性金属配線）（２１５）と、回路とは電気的な接続を持たない金属ダミー配線（２１６）と、が形成されている。
第一配線層（２１３）上には、第一層間絶縁膜（２１７）が形成される。
第一層間絶縁膜（２１７）中には、上下の金属回路配線（２２３、２１９）を相互に電気的に接続する導電性金属ビア（２２４）と、上下の金属補強配線パターンを接続する金属補強ビアパターン（２２５）と、が形成されている。
第一層間絶縁膜（２１７）上には、第二配線層（２１８）が形成されている。
第二配線層（２１８）中には、金属回路配線（２１９）と、金属補強配線パターン（２２０）と、が形成されている。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
多層回路構造上には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（２２１）が形成されている。この金属ボンディングパッド（２２１）は最上層の第二配線層（２１８）に形成された金属回路配線（２１９）と電気的に接続されている。
また、金属ボンディングパッド（２２１）の下方の領域においても、金属ボンディングパッド（２２１）が無い領域（回路領域）と同様に、トランジスタ（２２１１）、金属回路配線（２１５）、金属導電性金属ビア（２２４）が存在する。
また、本実施例においては、金属ボンディングパッド（２２１）の下方の領域にのみ、上下層の金属補強配線パターン（２１６、２２０）が相互に重なり合う領域を接続する金属補強ビアパターン（２２５）が存在する。
以上のような構成を有する本実施例に係る半導体装置において、金属ボンディングパッド（２２１）の下方の領域の本半導体装置の単位面積当たりに存在するビアの総面積の割合、すなわち、導電性金属ビア（２２４）の面積と金属補強ビアパターン（２２５）の面積との和が本半導体装置の単位面積に占める割合を変動させた。
図６３は、低誘電率膜を層間絶縁膜に用いた半導体装置の金属ボンディングパッドの下方の領域の単位面積に対するビア（導電性金属ビア及び金属補強ビアパターン）の総面積の割合と、ボールシェア法により測定した金属ボンディングパッドとボンディングワイヤとの間の密着硬度との関係を示すグラフである。
図６３に示すように、金属ボンディングパッドの下方の領域における半導体装置の単位面積当たりのビア（導電性金属ビア及び金属補強ビアパターン）の総面積の割合が１０％以上になると、金属ボンディングパッドとボンディングワイヤとの間の密着硬度を大きく高めることが可能であることが判明した。
（実施例９）
図６４及び図６５は、いずれも本発明の第３の態様に係る半導体装置の他の実施例の断面図である。
以下、図６４及び図６５を参照して、本発明の第３の態様に係る半導体装置の他の実施例を説明する。まず、双方の実施例に係る半導体装置に共通する構造について説明する。
図６４及び図６５に示すように、本実施例に係る半導体装置は、半導体基板（７１１）と、半導体基板（７１１）上に形成されたトランジスタ（７２２１）と、トランジスタ（７２２１）を覆って、半導体基板（７１１）上に形成された絶縁膜（７１２）と、を備えている。
本実施例における半導体基板（７１１）は単結晶シリコン基板からなる。
また、絶縁膜（７１２）はボロフォスフォシリケート・ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フォスフォシリケート・ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸弗化シリコン（ＳｉＯＦ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）等の絶縁材料またはそれらの組み合わせから構成されている。
絶縁膜（７１２）上には、第一配線層（７１３）が形成されている。
本実施例においては、第一配線層（７１３）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一配線層（７１３）には、回路を電気的に接続する金属回路配線（７１５）と、回路とは電気的な接続を持たない金属補強配線パターン（７１６）と、が形成されている。
第一配線層（７１３）上には、第一層間絶縁膜（７１７）が形成されている。
第一層間絶縁膜（７１７）には、第一及び第二配線層（７１３、７１８）中にそれぞれ設けられた導電性金属配線（７１５、７１９）を相互に電気的に接続する導電性金属ビア（７２５）と、第一及び第二配線層（７１３、７１８）中にそれぞれ設けられた金属補強配線パターン（７１６、７２０）を相互に接続する金属補強ビアパターン（７２６）と、が形成されている。
本実施例においては、第一層間絶縁膜（７１７）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第一層間絶縁膜（７１７）上には、第二配線層（７１８）が形成されている。
第二配線層（７１８）には、金属回路配線（７１９）と金属補強配線パターン（７２０）とが形成されている。
本実施例においては、第二配線層（７１８）は低誘電率材料の有機ポリマー、ＭＳＱ、ＨＳＱまたは炭素含有シリコン酸化膜であるが、エッチングストッパー及びハードマスクをなすＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＯ２等との積層膜から構成することもできる。
第二配線層（７１８）上には、第二層間絶縁膜（７２１）が形成されている。
第二層間絶縁膜（７２１）は第一層間絶縁膜（７１７）と同じ材質から形成されている。
第二層間絶縁膜（７２１）上には、第３配線層（７２２）が形成されている。
第３配線層（７２２）は第二配線層（７１８）と同じ材質から形成されている。
このように、配線層と層間絶縁膜とが交互に積層されることにより、多層回路構造が形成されている。
多層回路構造上には、チップ外部と電気信号の送受信を行う金属ボンディングパッド（７２３）が形成されている。この金属ボンディングパッド（７２３）は最上層の第３配線層（７２２）に形成された金属回路配線（７２４）と電気的に接続されている。
また、金属ボンディングパッド（７２３）の下方の領域においても、金属ボンディングパッド（７２３）が無い領域（回路領域）と同様に、トランジスタ（７２２１）、金属回路配線（７１５、７１９）、金属導電性金属ビア（７２５）が存在する。
図６４及び図６５に示す実施例に係る半導体装置においては、回路領域（１２００）内の金属ボンディングパッド（７２３）の下方において、本半導体装置の厚さ方向に積み重ねられた金属回路配線（７２４、７１９、７１５）と、導電性金属ビア（７２７、７２５）と、から多層回路構造が形成されている。
さらに、回路領域（１２００）内において、本半導体装置の厚さ方向に積み重ねられた金属補強配線パターン（７２９、７２０、７１６）と、これらを相互に連結する金属補強ビアパターン（７２８、７２６）と、から多層支持構造が形成されている。多層支持構造は、多層回路構造が形成されている回路領域における間隙部に存在している。すなわち、多層支持構造は、多層回路構造が形成されている回路領域（１２００）の内部において、多層回路構造と抵触しないように、多層回路構造が存在しない領域に形成されている。
また、回路領域（１２００）（金属ボンディングパッド（７２３）の下方の領域を含む）の外側の領域であるスクライブ領域（１３００）内においても、本半導体装置の厚さ方向に積み重ねられた金属補強配線パターン（７２９、７２０、７１６）と、これらを相互に連結する金属補強ビアパターン（７２８、７２６）と、によっても多層支持構造が形成されている。
スクライブ領域（１３００）に形成された金属補強配線パターン（７１６、７２０、７２９）及び金属補強ビアパターン（７２６、７２８）からなる多層支持構造は、図２４及び図２５あるいは図２８及び図２８に示したように、スクライブ領域（１３００）の全体にわたって均一に配されており、半導体チップの四つの角部、すなわち、十字マークＸの下方の領域にも形成されている。
このため、半導体チップの周縁の近傍及び角部における多層回路構造の強度及び密着性を高めることができ、信頼性の高い半導体装置を提供することができる。
ただし、多層支持構造の平面的配置は上記の例に限定されるものではなく、例えば、十字マークＸの下方の領域のみに形成してもよく、あるいは、半導体チップの角部を除く周縁辺に沿った領域にのみ形成することもできる。
図６５に示す実施例に係る半導体装置は、図６４に示す実施例に係る半導体装置と比較して、金属ボンディングパッド（７２３）が形成されている位置よりもチップ外周縁側の回路領域、すなわち、金属ボンディングパッド（７２３）の外側とスクライブ領域（１３００）との間にシールド（７３０）が形成されている点が異なる。
シールド（７３０）は、金属補強配線パターンと金属補強ビアパターンとが積層された積層体からなる。すなわち、シールド（７３０）は多層支持構造と同様の構造を有している。
シールド（７３０）は、図２９に示したように、半導体チップの外周縁に沿って全周にわたって連続的に配置されている。このため、半導体装置の外部から回路領域（１２００）への水分の侵入を有効に阻止することができる。
さらに、シールド（７３０）は金属補強配線パターンと金属補強ビアパターンとからなる多層支持構造でもあるため、金属ボンディングパッド（７２３）の外側とスクライブ領域（１３００）との間において、積層体を構成する各層の間の密着性を高める作用も併せて発揮する。
また、図６４及び図６５に示す実施例に係る半導体装置においては、いずれも、回路領域（１２００）（金属ボンディングパッド（７２３）の下方の領域を含む）にも、スクライブ領域（１３００）と同様に、金属補強配線パターン（７１６、７２０、７２９）及び金属補強ビアパターン（７２６、７２８）からなる多層支持構造が形成されている。
このため、第１の態様の実施例に係る半導体装置において述べたような、ＬＳＩの強度や密着性を増大させることができ、化学機械研磨（ＣＭＰ）プロセスの際やチップパッケージング時に印加される衝撃や応力によって膜剥がれや膜破壊を防止することができる。その結果として、金属ボンディングパッド（７２３）の下方の領域におけるワイヤボンディング時の衝撃や応力に起因する膜剥がれや膜破壊を防止することができる。
なお、図６４及び図６５に示す実施例に係る半導体装置においては、回路領域（１２００）（金属ボンディングパッド（７２３）の下方の領域を含む）に多層支持構造が形成されていることは必ずしも必要ではない。
図６４及び図６５に示す実施例に係る半導体装置においては、金属ボンディングパッド（７２３）の下方の領域に回路領域をなすトランジスタ（７２２１）と、金属回路配線（７１５、７１９、７２４）及び導電性金属ビア（７２４、７２７）からなる多層回路構造が存在する場合について述べたが、金属ボンディングパッド（７２３）の下方の領域には、トランジスタ（７２２１）並びに多層回路構造を形成する金属回路配線及び導電性金属ビアの何れか一つのみが配置されていてもよい。あるいは、トランジスタ（７２２１）及び多層回路構造の何れもが金属ボンディングパッド（７２３）の下方の領域には配置されておらず、金属ボンディングパッド（７２３）の下方の領域には、金属補強配線パターン（７１６、７２０、７２９）と金属補強ビアパターン（７２６、７２８）とからなる多層支持構造のみが配置されていてもよい。
なお、図６４及び図６５に示す実施例に係る半導体装置においては、導電性金属ビアと導電性金属配線とを別々に形成するシングルダマシンプロセスが用いられているが、導電性金属ビアと導電性金属配線とを同時に形成するデュアルダマシンプロセスを用いることも可能である。
従来の半導体装置の断面図である。 従来の半導体装置におけるボンディング時のパッド剥がれを示す図である。 従来のボンディングパッド構造の一例を示す断面図である。 本発明の第１の態様に係る半導体装置の一実施形態を示す模式的断面図である。 本発明の第１の態様に係る半導体装置の他の実施形態を示す模式的断面図である。 本発明の第１の態様に係る半導体装置の他の実施形態を示す模式的断面図である。 本発明の第１の態様に係る半導体装置の他の実施形態を示す模式的断面図である。 本発明の第１の態様に係る半導体装置の他の実施形態を示す模式的断面図である。 本発明の第１の態様に係る半導体装置の等価回路を示す回路図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第１の態様に係る半導体装置の製造方法における一製造工程を示す断面図である。 本発明の第２の態様に係る半導体装置の一実施形態を示す模式的断面図である。 本発明の第２の態様に係る半導体装置における多層支持構造の存在領域の一例を模式的に示す平面図である。 本発明の第２の態様に係る半導体装置における多層支持構造の存在領域の一例を模式的に示す平面図である。 本発明の第３の態様に係る半導体装置の一実施形態を示す模式的断面図である。 本発明の第３の態様に係る半導体装置における回路領域とスクライブ領域との位置関係を模式的に示す平面図である。 図２４に示した領域Ｂの拡大平面図である。 半導体チップのコーナーに設けられた十字マークの形状を示す平面図である。 本発明の第３の態様に係る半導体装置の別の実施形態を示す模式的断面図である。 図２７に示す半導体装置における回路領域とスクライブ領域との位置関係を模式的に示す平面図である。 図２８に示した領域Ｅの拡大平面図である。 本発明の第１の態様に係る半導体装置の一実施例の断面図である。 図３０に示した実施例に係る半導体装置の平面図である。 低誘電率膜を層間絶縁膜に用いた場合の金属補強ビアパターンの面積占有率（半導体装置の単位面積に対する金属補強ビアパターンの面積が占める割合）とＣＭＰ時の膜剥がれの割合との関係を示すグラフである。 本発明の第２の態様に係る半導体装置の一実施例の断面図である。 図３３に示した実施例に係る半導体装置の平面図である。 図３３に示した実施例に係る半導体装置において、低誘電率膜を層間絶縁膜に用いた場合の金属ボンディングパッドの下方の領域における金属補強ビアパターンの面積割合（ビア占有率（％））とワイヤボンディング時の膜剥がれの割合（ボンディング不良割合（％））との関係を示すグラフである。 本発明の第２の態様に係る半導体装置の一実施例を応用したハイスペックＬＳＩの断面図である。 図３６に示した実施例に対する第一の変形例の断面図である。 図３６に示した実施例に対する第二の変形例の断面図である。 図３７及び図３８に示した半導体装置における大面積配線層パッドの形状の一例を示す平面図である。 図３７及び図３８に示した半導体装置における大面積配線層パッドの形状の一例を示す平面図である。 本発明の第２の態様に係る半導体装置の他の実施例の断面図である。 多層支持構造が存在する領域の金属ボンディングパッドの外縁からの距離と、ボールシェア法で測定したボンディング部の密着強度との関係を示すグラフである。 図４１に示した半導体装置の平面図である。 図４１に示した実施例を応用したハイスペックＬＳＩの断面図である。 本発明の第一の態様に係る半導体装置の他の実施例の断面図である。 図４５に示した実施例に係る半導体装置の平面図である。 図４５に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図４５に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図４５に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 本発明の第２の態様に係る半導体装置の他の実施例の断面図である。 図５０に示した実施例に係る半導体装置の平面図である。 図５０に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図５０に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図５０に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図５０に示した実施例を応用したハイスペックＬＳＩの断面図である。 本発明の第２の態様に係る半導体装置の他の実施例の断面図である。 図５６に示した半導体装置の平面図である。 図５６に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図５６に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図５６に示した半導体装置における金属補強ビアパターンの形状の一例を示す平面図である。 図５６に示した実施例を応用したハイスペックＬＳＩの断面図である。 低誘電率膜を層間絶縁膜に用いた半導体装置の単位面積に対するビア（導電性金属ビア及び金属補強ビアパターン）の総面積の割合と、２ｐｓｉの荷重にてＣｕ−ＣＭＰを行った場合に、層間絶縁膜の剥がれに起因して発生する欠陥数を光学欠陥モニタ装置で測定した個数との関係を示すグラフである。 低誘電率膜を層間絶縁膜に用いた半導体装置の金属ボンディングパッドの下方の領域の単位面積に対するビア（導電性金属ビア及び金属補強ビアパターン）の総面積の割合と、ボールシェア法により測定した金属ボンディングパッドとボンディングワイヤとの間の密着硬度との関係を示すグラフである。 本発明の第３の態様に係る半導体装置の他の実施例の断面図である。 本発明の第３の態様に係る半導体装置の他の実施例の断面図である。
符号の説明
１００１ 半導体基板
１００２ 絶縁膜
１００３ 第一配線層
１００４、１００８ 導電性金属配線
１００５、１００９ 金属補強配線パターン
１００６ 第一層間絶縁膜
１００７ 第二配線層
１０１０ 導電性金属ビア
１０１１、１０１４、１０１７ 金属補強ビアパターン
１０１２ 第二層間絶縁膜
１０１３ 第三配線層
１０１５ グローバル配線
１０１６ 素子分離領域
１０１８、１０２０ 配線溝
１０１９ ビア孔
１０２１ 半導体基板
１０２２ 絶縁膜
１０２３ 第一配線層
１０２４、１０２８ 導電性金属配線
１０２５、１０２９ 金属補強配線パターン
１０２６ 第一層間絶縁膜
１０２７ 第二配線層
１０３０ 導電性金属ビア
１０３１ 金属補強ビアパターン
１０４０ 金属ワイヤボンディングパッド
１０４２ ボンディングワイヤ
１０６１ 半導体基板
１０６２ 絶縁膜
１０６３ 第一配線層
１０６４ 第一層間絶縁膜
１０６５ 第二配線層
１０６６ 第二層間絶縁膜
１０６７ 第三配線層
１０９１、１０９３、１０９５ 導電性金属配線
１０９２、１０９４ 導電性金属ビア
１０９５Ｂ 大面積配線層パッド
１１００ シールド
６２２１ トランジスタ
６２３１、６３３１金属ボンディングパッドの外縁から一定の距離
７２２１ トランジスタ
１１１ 半導体基板
１１２ 絶縁膜
１１３ 第一配線層
１１５、１２１ 金属回路配線
１１６、１２２ 金属補強配線パターン
１１７ 層間絶縁膜
１１８ 導電性金属ビア
１１９ 金属補強ビアパターン
１２０ 第二配線層
１２３ 導電性金属ビアが重なり合う領域
２１１ 半導体基板
２１２ 絶縁膜
２１３ 第一配線層
２１５、２１９ 金属回路配線
２１６、２２０ 金属補強配線パターン
２１７ 層間絶縁膜
２１８ 第二配線層
２２１ 金属ボンディングパッド
２２１１ トランジスタ
２２３ 金属回路配線
２２４ 金属導電性金属ビア
２２５ 金属補強ビアパターン
２２８ 多層ローカル配線層
２２９ 配線層
２３０ ビア層間絶縁膜
２３１ グローバル配線層
２３２ 金属ボンディングパッド
２３３ 金属補強ビアパターン
２３５ ＣＭＰ平坦用ダミー配線パターン
２３６ ローカル配線
２３７ グローバル配線
６１１ 半導体基板
６１２ 絶縁膜
６１３ 第一配線層
６１５、６１９、６２３ 金属回路配線または導電性金属配線
６１６、６２０ 金属補強配線パターン
６１７ 第一層間絶縁膜
６１８ 第二配線層
６２１、６３５ 金属ボンディングパッド
６２４、６３７ 導電性金属ビア
６２５、６３６ 金属補強ビアパターン
６２６ 金属補強配線パターンが相互に重なり合う領域
６２８ 円筒状ビア
６２９ 矩形状のビア
６３０ ビア
６３１ 多層ローカル配線層
６３２ 配線層
６３３ ビア層間絶縁膜
６３４ グローバル配線層
６３８ ローカル配線
６３９ グローバル配線
６４０ ＣＭＰ平坦用ダミー配線パターン
７１１ 半導体基板
７１２ 絶縁膜
７１３ 第一配線層
７１５、７１９、７２４ 金属回路配線または導電性金属配線
７１６ 金属補強配線パターン
７１７ 第一層間絶縁膜
７１８ 第二配線層
７２０ 金属補強配線パターン
７２１ 第二層間絶縁膜
７２２ 第３配線層
７２３ 金属ボンディングパッド
７２５、７２７ 導電性金属ビア
７２６ 金属補強ビアパターン
７２８ 金属補強ビアパターン
７２９ 金属補強配線パターン
７３０ シールド
Ｅ 半導体チップ周縁端部
Ｘ 十字マーク

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、
    前記層間絶縁膜を介して積層された複数の配線層と、
    前記複数の配線層のうちの最上層上に形成され、外部と電気的に信号の送受信を行なうパッドと、を備え、
    前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、
    前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、
    前記多層支持構造は、前記パッドの下方の領域にも存在し、
    前記多層支持構造は、前記多層回路構造が存在する前記半導体装置の回路領域において、
    前記多層回路構造と抵触しない領域に形成され、
    前記補強ビアパターンの前記半導体装置の厚さ方向における長さは前記導電性金属ビアの前記半導体装置の厚さ方向における長さよりも大きいものであることを特徴とする半導体装置。
  2. 前記半導体装置を平面視した際の前記補強ビアパターンの形状がスリット状であることを特徴とする請求項１に記載の半導体装置。
  3. 前記多層支持構造は前記回路配線及び前記導電性金属ビアから電気的に独立して形成されているものであることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記多層支持構造は前記半導体基板中に設けられた素子分離領域に接続されているものであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記半導体装置は、その最上層において、グローバル配線をさらに備えており、
    前記回路領域に形成された前記多層支持構造は、その一端部において、前記グローバル配線部に接続され、他端部においては、前記回路配線及び前記導電性金属ビアとは隔離されているものであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記補強配線パターン及び前記補強ビアパターンと、それらと同一層に存在する前記回路配線及び前記導電性金属ビアとはそれぞれ同一の材料で形成されているものである請求項１乃至５にいずれか１項に記載の半導体装置。
  7. 前記層間絶縁膜の単位面積当たりに占める、前記導電性金属ビアと前記補強ビアパターンとの総面積の割合が５％以上とされているものであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記補強ビアパターンは前記補強配線パターンが相互に重なり合う領域のみを接続するものであることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置の製造方法であって、
    前記多層支持構造を形成する前記補強配線パターンと前記補強ビアパターンと、それらと同一層に存在する前記回路配線及び前記導電性金属ビアとをそれぞれ同一の材料で形成する過程を備える、
    ことを特徴とする半導体装置の製造方法。
JP2006511773A 2004-03-31 2005-03-30 半導体装置及びその製造方法 Expired - Fee Related JP4946436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006511773A JP4946436B2 (ja) 2004-03-31 2005-03-30 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004107963 2004-03-31
JP2004107963 2004-03-31
JP2006511773A JP4946436B2 (ja) 2004-03-31 2005-03-30 半導体装置及びその製造方法
PCT/JP2005/006180 WO2005096364A1 (ja) 2004-03-31 2005-03-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005096364A1 JPWO2005096364A1 (ja) 2008-02-21
JP4946436B2 true JP4946436B2 (ja) 2012-06-06

Family

ID=35064070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511773A Expired - Fee Related JP4946436B2 (ja) 2004-03-31 2005-03-30 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP4946436B2 (ja)
WO (1) WO2005096364A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4675231B2 (ja) * 2005-12-28 2011-04-20 パナソニック株式会社 半導体集積回路装置
JP2008124271A (ja) * 2006-11-13 2008-05-29 Rohm Co Ltd 半導体装置
US8912657B2 (en) 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device
JP5432481B2 (ja) * 2008-07-07 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2010153677A (ja) * 2008-12-26 2010-07-08 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置、及び半導体装置の製造方法
US8310056B2 (en) 2009-05-29 2012-11-13 Renesas Electronics Corporation Semiconductor device
CN102918644A (zh) * 2011-05-20 2013-02-06 松下电器产业株式会社 半导体装置
JP2012134543A (ja) * 2012-03-08 2012-07-12 Fujitsu Ltd 半導体装置
JP5553923B2 (ja) * 2013-06-14 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置
CN112400220B (zh) * 2018-06-29 2022-04-22 华为技术有限公司 集成电路及其互连结构
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법
US11282744B2 (en) * 2019-09-30 2022-03-22 Systems On Silicon Manufacturing Co. Pte. Ltd. Enhanced intermetal dielectric adhesion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150521A (ja) * 1998-11-13 2000-05-30 Motorola Inc 集積回路
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
JP4192348B2 (ja) * 1999-08-09 2008-12-10 株式会社デンソー 半導体装置
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002270776A (ja) * 2001-03-13 2002-09-20 Sanyo Electric Co Ltd 半導体装置の配線構造
JP2003318179A (ja) * 2002-04-26 2003-11-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004071927A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150521A (ja) * 1998-11-13 2000-05-30 Motorola Inc 集積回路
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPWO2005096364A1 (ja) 2008-02-21
WO2005096364A1 (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JP4946436B2 (ja) 半導体装置及びその製造方法
US6727590B2 (en) Semiconductor device with internal bonding pad
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
US7397125B2 (en) Semiconductor device with bonding pad support structure
CN101556944B (zh) 形成穿透硅通孔的结构和工艺
JP4401874B2 (ja) 半導体装置
US6908841B2 (en) Support structures for wirebond regions of contact pads over low modulus materials
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
US7148575B2 (en) Semiconductor device having bonding pad above low-k dielectric film
US20110254165A1 (en) Semiconductor integrated circuit device and production method thereof
JP2001267323A (ja) 半導体装置及びその製造方法
JP4646993B2 (ja) 半導体装置
KR102539779B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
JP4280204B2 (ja) 半導体装置
JP2011146563A (ja) 半導体装置
JP4528035B2 (ja) 半導体装置
KR20020031494A (ko) 반도체 소자의 본드패드 및 그 형성방법
US7777340B2 (en) Semiconductor device
JP2005142351A (ja) 半導体装置およびその製造方法
JP2005116788A (ja) 半導体装置
KR20100033711A (ko) 배선 구조, 이를 갖는 반도체 소자 및 반도체 소자의 제조 방법
JP3725527B2 (ja) 半導体装置
JP2005327913A (ja) 半導体装置
JP2008124070A (ja) 半導体装置
JP2006179542A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080825

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090701

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees