JP4192348B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4192348B2 JP4192348B2 JP22504499A JP22504499A JP4192348B2 JP 4192348 B2 JP4192348 B2 JP 4192348B2 JP 22504499 A JP22504499 A JP 22504499A JP 22504499 A JP22504499 A JP 22504499A JP 4192348 B2 JP4192348 B2 JP 4192348B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy pattern
- interlayer insulating
- wiring layer
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の製造では、多数のＬＳＩチップを一時に形成するウェハプロセスの後、ダイシング工程において、各ＬＳＩチップを画成するスクライブラインに沿ってウェハを切断し、個々のＬＳＩチップに分割される。
【０００３】
多層配線構造のＬＳＩにおいては、スクライブラインは、完全平坦化の要請から回路部と同じようにシリコン基板の上に層間絶縁膜が積層する構造となっている。かかる構造の場合、ダイシング工程において、層間絶縁膜に切断面から回路部の方に向かってクラックが発生しやすく、チップ歩留まりが低下する原因となる。
【０００４】
かかるクラックを防止するには、ダイシング工程に先立ち、予めスクライブラインの層間絶縁膜を除去しておく方法があるが、工程が複雑化する。そこで、特開平２−１８８９４２号公報には、回路部の配線層や、接続孔（コンタクトホールやスルーホール）をパターニングする際に、図１０に示すように、一緒に、回路部の外郭をなすようにダミーパターンをパターニングしておき、配線層のダミーパターン９２１，９２２，９２３や接続孔への埋め込み層のダミーパターン９１１，９１２，９１３が積層してなる層間絶縁膜分離帯を形成して層間絶縁膜９０１，９０２，９０３を回路部側とスクライブライン側とに分離することで、クラックが回路部に達するのを防止するようにしたものがある。
【０００５】
【発明が解決しようとする課題】
ところで、配線層９２１〜９２３には、配線材として優れた導電性を有し融点が十分に高いＡｌ等が通常用いられる。また、埋め込み層９１１〜９１３には、例えばＰ（プラズマ）−ＣＶＤにより成膜したＷが用いられ、Ｗの密着性の向上やＰ−ＣＶＤに対する層間絶縁膜の保護を目的としてＴｉＮ等の密着層９３１〜９３３が形成される。このＴｉＮ等は水分に対して耐性があるが、上記Ａｌ等は十分な耐性がない。したがって、クラックは阻止することはできても、クラックが配線層ダミーパターンに達したときに水分等の侵入をブロックするのは難しい。
【０００６】
本発明は上記実情に鑑みなされたもので、クラック防止に加えて水分の侵入等をも好適に防止することのできる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明では、配線層、層間絶縁膜を貫通する接続孔内に形成した埋め込み層のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、配線層のダミーパターンと埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめる。かつ、該層間絶縁膜分離帯には、上記接続孔のダミーパターンに上記配線層のダミーパターンの内側または外側にはみ出す部分を設け、上記接続孔のダミーパターンを、上記配線層のダミーパターンの上面とともに下層の層間絶縁膜の上面に達する深さに形成する。そして、上記埋め込み層を上記接続孔内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から最上層の層間絶縁膜の上端に到る全範囲に形成する。
【０００８】
層間絶縁膜分離帯に密着層が半導体基板から最上層の層間絶縁膜の上端に到る全範囲に形成され、これが回路部の外郭をなすので、ダイシングによる切断面からの水分等の侵入をブロックすることができる。
接続孔ダミーパターンが下層の層間絶縁膜の上面まで達しているので、ここに形成された密着層は配線層ダミーパターンによって途切れることなく上記下層の層間絶縁膜の上面に到る範囲に形成される。接続孔パターニング用の露光マスクの接続孔ダミーパターン部を違えるだけで工程を追加することなく従来の通常のウェハプロセスにより製造でき、適用が容易である。
【０００９】
請求項２記載の発明では、配線層、層間絶縁膜を貫通する接続孔内に形成した埋め込み層のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、配線層のダミーパターンと埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめる。かつ、少なくとも所定の層間絶縁膜とその下層の配線層のダミーパターンとの間に該配線層ダミーパターンの側壁を被覆するように別の保護膜を形成するとともに、上記層間絶縁膜分離帯において、上記接続孔のダミーパターンに上記配線層のダミーパターンの内側または外側にはみ出す部分を設け、上記接続孔のダミーパターンを、上記配線層のダミーパターンの上面とともに下層の層間絶縁膜の上面に達する深さに形成する。そして、少なくとも上記所定の層間絶縁膜より下層側に位置する部分では埋め込み層のダミーパターンをその接続孔のダミーパターン内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から上記別の保護膜に到る範囲に形成する。
【００１０】
別の保護膜が所定の層間絶縁膜の下層の配線層から下側をカバーする。また、該別の保護膜より下層側の層間絶縁膜分離帯は、上記配線層の直下から半導体基板に到る全範囲を、密着層ダミーパターンが回路部の外郭をなすので素子部は水分等の侵入から十分にブロックされる。
接続孔ダミーパターンが下層の層間絶縁膜の上面まで達しているので、ここに形成された密着層は配線層ダミーパターンによって途切れることなく上記下層の層間絶縁膜の上面に到る範囲に形成される。接続孔パターニング用の露光マスクの接続孔ダミーパターン部を違えるだけで工程を追加することなく従来の通常のウェハプロセスにより製造でき、適用が容易である。
【００１４】
請求項３記載の発明では、上記接続孔のダミーパターンが上記配線層のダミーパターンの内側にのみはみ出す部分を有するように形成された層間絶縁膜と、上記接続孔のダミーパターンが上記配線層のダミーパターンの外側にのみはみ出す部分を有するように形成された層間絶縁膜とを交互に積層する。
【００１５】
接続孔ダミーパターンのはみ出し部分が下層の配線層の内側または外側に偏しないので、層間絶縁膜分離帯をコンパクトにすることができる。
【００１６】
上記ダミーパターンは、請求項４記載の発明のように回路部を囲み枠状に形成することができ、請求項５記載の発明のように上記回路部を囲み飛び石状に形成することができる。
【００１７】
【発明の実施の形態】
（第１実施形態）
図１（Ａ）に本発明を適用したＬＳＩの要部断面を示し、（Ｂ）に該ＬＳＩのウェハプロセスにおけるウェハの上面を示す。ウェハ１には多数の矩形のチップ１ａが形成され、各チップ１ａはスクライブライン１ｂにより画成されている。各チップ１ａには、チップ側縁部に沿ってチップ１ａ側縁から１０〜１００ｎｍ後退した位置に、チップ本体部分である回路部１１を囲み枠状に層間絶縁膜分離帯１２が形成してある。層間絶縁膜分離帯１２は後述するように回路部１１と一緒に工程の追加なく形成される。
【００１８】
図１（Ａ）中左側は回路部１１であり、図中右側は層間絶縁膜分離帯１２である。回路部１１は素子部１１１の上層に配線部１１２を形成してなる。図例の素子部１１１は素子分離にＳＴＩが用いられたＭＯＳトランジスタで、半導体基板たるＳｉ基板２の表面にトランジスタ領域を画成するトレンチ２１が形成され、これに素子分離酸化膜２２が埋設してある。上記トランジスタ領域にはＳｉ基板２の表層にソース２０１、ドレイン２０２が形成され、Ｓｉ基板２の表面に紙面に対して直交方向に帯状にゲート酸化膜３１およびゲート電極３２が形成してある。ゲート電極３２の電圧によりソース２０１とドレイン２０２間のチャネル電流を制御する。
【００１９】
配線部１１２について説明する。配線部１１２はチップ全体に複数の層間絶縁膜４１，４２，４３が積層し、層間絶縁膜４１，４２，４３の上面にはそれぞれ配線層７１，７２，７３がパターニングしてある。層間絶縁膜４１〜４３はそれぞれＰ−ＴＥＯＳ／Ｏ3 −ＴＥＯＳ／Ｐ−ＴＥＯＳの三層の酸化膜であり、各配線層７１〜７３はＡｌＣｕ層７１ｂ，７２ｂ，７３ｂを上下からＴｉＮ／Ｔｉ層７１ａ，７２ａ，７３ａとＴｉＮ／Ｔｉ層７１ｃ，７２ｃ，７３ｃとではさんだサンドイッチ構造となっている。
【００２０】
配線部１１２の層間の導通はＷプラグを用いる。各層間絶縁膜４１〜４３には接続孔たるコンタクトホール４１０、スルーホール４２０，４３０が形成してあり、コンタクトホール４１０、スルーホール４２０，４３０には、その表面に成膜形成される密着層５１，５２，５３、接続孔４１０〜４３０に埋め込まれる埋め込み層６１，６２，６３が形成されている。これにより、素子部１１１の拡散層すなわちソース２０１、ドレイン２０２は配線層７１と導通し、また、配線層７１〜７３間が導通し、回路が形成される。
【００２１】
最上層の配線層７３の上層にはＰ−ＳｉＮを成膜してなる保護膜８が形成してあり、水分、ナトリウムや重金属等から回路部１１を保護している。
【００２２】
層間絶縁膜分離帯１２は、接続孔４１０〜４３０のダミーパターン４１０１，４２０１，４３０１（後述する図２〜図５参照）に形成された密着層５１〜５３のダミーパターン５１１，５２１，５３１および埋め込み層６１〜６３のダミーパターン６１１，６２１，６３１、ならびに配線層７１〜７３のダミーパターン７１１，７２１，７３１により形成される。接続孔ダミーパターン４１０１〜４３０１と配線層ダミーパターン７１１〜７３１とは、互いに略重なるように、かつ回路部１１を囲み枠状に形成してあり、回路部１１の外郭をなしている。このように、層間絶縁膜分離帯１２は、各ダミーパターン５１１〜７３１により、最下層の層間絶縁膜４１から最上層の層間絶縁膜４３に到る厚さの積層体をなしており、層間絶縁膜４１〜４３を回路部１１側とスクライブライン１ｂ側とに分離している。しかして、ダイシング工程においてスクライブライン１ｂに沿ってウェハ１を切断し、層間絶縁膜４１〜４３に切断面からクラックが入っても回路部１１は保護される。
【００２３】
また、第２層の接続孔ダミーパターン４１０２は、第１層の配線層ダミーパターン７１１の内寸よりも小さく配線層ダミーパターン７１１の内側にはみ出しており、深さが第１層の層間絶縁膜４１の上面まである。また、第３層の接続孔ダミーパターン４１０３は、第２層の配線層ダミーパターン７２１の外寸よりも大きく配線層ダミーパターン７２１の外側にはみ出しており、深さが第２層の層間絶縁膜４２の上面まである。そして、このはみ出し部では、密着層ダミーパターン５２１，５３１は下端が下層の層間絶縁膜４１，４２上面に達しており、密着層ダミーパターン５１１〜５３１が、回路部１１の外周に、Ｓｉ基板２の上面から最上層の層間絶縁膜４３の下面に到る厚さ方向の全範囲をカバーするバリアを形成する。これにより、ダイシング時に発生する上記クラックに沿って層間絶縁膜分離帯１２まで水分が達しても、密着層ダミーパターン５１１〜５３１によってブロックされ、回路部１１への侵入は阻止される。
【００２４】
かかる半導体装置を製造する製造方法について説明する。図２、図３、図４、図５は本半導体装置のウェハプロセスの各過程を示すウェハの断面図である。
【００２５】
先ず、素子部１１１が公知のＬＳＩプロセスにより形成される。すなわち、Ｓｉ基板２の表面にフォトリソグラィーおよびエッチングにより、トランジスタ領域を画成するトレンチ２１を形成し、全面にＴＥＯＳ等の酸化膜を堆積する。堆積した酸化膜をＣＭＰ法により平坦化し、全面エッチバックを行いトレンチ２１に埋設した酸化膜２２のみを残す。その後、不純物注入によりウェルを形成し、さらにゲート酸化膜となる酸化膜およびゲート電極となるｐｏｌｙ−Ｓｉを成膜し、これらをフォトリソグラィーおよびエッチングによりパターニングしてゲート酸化膜３１およびゲート電極３２を形成する。
【００２６】
次いで、不純物注入を行いシリコン基板２のゲート酸化膜３１およびゲート電極３２の両側位置にソース２０１、ドレイン２０２をセルフアラインで形成する。
【００２７】
次いで配線工程を行う。本半導体装置は３層配線であり（図１）、配線工程は３回行われる。先ず、第１層の層間絶縁膜４１を形成し、素子部１１１（ソース２０１、ドレイン２０２、ゲート電極３２）との導通をとるため、層間絶縁膜４１にこれを貫通するコンタクトホール４１０を形成する。コンタクトホール４１０の形成では、回路部１１外周のダミーパターン４１０１を一緒に形成する。コンタクトホールダミーパターン４１０１は回路部１１を囲み枠状に形成される。
【００２８】
素子部１１１へのコンタクトはＷプラグを用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積する。Ｗ堆積後に全面エッチバックしてコンタクトホール４１０のみＴｉＮ／ＴｉおよびＷを残し、密着層５１、埋め込み層６１を形成する。このときコンタクトホールダミーパターン４１０１に密着層ダミーパターン５１１、埋め込み層ダミーパターン６１１が形成される。
【００２９】
そして、第１層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリソグラフィーおよびエッチングによりパターニングして、ＡｌＣｕ層７１ｂを上下からＴｉＮ／Ｔｉ層７１ａ，７１ｃがはさむ第１層の配線層７１を形成する。このパターニングで、回路部１１外周のダミーパターン７１１を一緒に形成する。配線層ダミーパターン７１１は、コンタクトホールダミーパターン４１０１よりも幅広の枠状で、かつコンタクトホールダミーパターン４１０１全体をカバーする形状とする（図２の（Ａ））。
【００３０】
次いで、第２層の配線工程を行う。先ず、３種類の酸化膜を順次堆積し、Ｐ−ＴＥＯＳ／Ｏ3 −ＴＥＯＳ／Ｐ−ＴＥＯＳからなる層間絶縁膜４２を成膜し、ＣＭＰにより平坦化する（図２（Ｂ））。
【００３１】
次いで、層間絶縁膜４２に第１層の配線層７１との導通をとるため、層間絶縁膜４２にこれを貫通するスルーホール４２０を形成する。スルーホール４２０の形成では、回路部１１外周のダミーパターン４２０１を一緒に形成する。スルーホールダミーパターン４２０１は回路部１１を囲む枠状に形成される。スルーホールダミーパターン４２０１は、第１層の配線層７１の幅よりもやや狭幅で、その内寸は配線層ダミーパターン７１１よりも小さくしてあり、配線層ダミーパターン７１１の内側へはみ出す部分を有している。したがってスルーホールダミーパターン４２０１を形成するための層間絶縁膜４２のエッチングで、下層の層間絶縁膜４１の上面および配線層ダミーパターン７１１の内側の側面が露出する（図２の（Ｃ））。なお、配線層７１の厚さの分、配線層７１の上面は長くエッチングガスにさらされることになるが、通常のプロセスで用いられる選択比のものであれば、問題はない。
【００３２】
第１層の配線層７１との導通はＷプラグを用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積する。Ｗ堆積後に全面エッチバックしてスルーホール４２０のみＴｉＮ／ＴｉおよびＷを残し、第２層の密着層５２、埋め込み層６２を形成する。このときスルーホールダミーパターン４２０１に密着層ダミーパターン５２１、埋め込み層ダミーパターン６２１が形成される（図３の（Ｄ））。上記のごとく、下層の層間絶縁膜４１の上面および配線層ダミーパターン７１１の内側の側面が露出しているので、密着層ダミーパターン５２１は層間絶縁膜４２の上端から下層の層間絶縁膜４１の上面に到る全範囲に形成される。
【００３３】
そして、第１層の配線層７１と同様に、第２層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリソグラフィーおよびエッチングによりパターニングして、ＡｌＣｕ層７２ｂを上下からＴｉＮ／Ｔｉ層７２ａ，７２ｃではさむ第２層の配線層７２を形成する。このパターニングで、回路部１１外周の配線層ダミーパターン７２１を一緒に形成する。配線層ダミーパターン７２１は、スルーホールダミーパターン４２０１よりも幅広の枠状で、かつスルーホールダミーパターン４２０１を全体にカバーする形状とする（図３の（Ｅ））。
【００３４】
次いで、第３層の配線工程を行う。先ず、３種類の酸化膜を順次堆積し、Ｐ−ＴＥＯＳ／Ｏ3 −ＴＥＯＳ／Ｐ−ＴＥＯＳからなる層間絶縁膜４３を形成し、ＣＭＰにより平坦化する（図４の（Ｆ））。
【００３５】
次いで、層間絶縁膜４３に第２層の配線層７２との導通をとるため、層間絶縁膜４３にこれを貫通するスルーホール４３０を形成する。スルーホール４３０の形成では、回路部１１外周のダミーパターン４３０１を一緒に形成する。スルーホールダミーパターン４３０１は回路部１１を囲む枠状に形成される。スルーホールダミーパターン４３０１は、第２層の配線層ダミーパターン７２１の幅よりもやや狭幅で、その外寸は配線層ダミーパターン７２１よりも小さくしてあり、配線層ダミーパターン７２１の外側へはみ出す部分を有している。したがってスルーホールダミーパターン４３０１を形成するための層間絶縁膜４３のエッチングで、下層の層間絶縁膜４２の上面および配線層ダミーパターン７２１の外側の側面が露出する（図４の（Ｇ））。
【００３６】
第２層の配線層７２との導通はＷプラグを用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積する。Ｗ堆積後に全面エッチバックしてスルーホール４３０のみＴｉＮ／ＴｉおよびＷを残し、第３層の密着層５３、埋め込み層６３を形成する。このときスルーホールダミーパターン４３０１に密着層ダミーパターン５３１、埋め込み層ダミーパターン６３１が形成される（図５の（Ｈ））。上記のごとく、下層の層間絶縁膜４２の上面および配線層ダミーパターン７２１の外側の側面が露出しているので、密着層ダミーパターン５３１は層間絶縁膜４３の上端から下層の層間絶縁膜４２の上面に到る全範囲に形成される。
【００３７】
そして、第１層、第２層の配線層７１，７２と同様に、第３層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリソグラフィーおよびエッチングによりパターニングして、ＡｌＣｕ層７３ｂを上下からＴｉＮ／Ｔｉ層７３ａ，７３ｃではさむ第３層の配線層７３を形成する（図５の（Ｉ））。このパターニングで、回路部１１外周の配線層ダミーパターン７３１を一緒に形成する。配線層ダミーパターン７３１は、スルーホールダミーパターン４３０１よりも幅広の枠状で、かつスルーホールダミーパターン４３０１を全体にカバーする形状とする。
【００３８】
この後、Ｐ−ＳｉＮ等の保護膜８を成膜し、フォトリソグラィーおよびエッチングにより図示しないボンディングパッド部を開口する。
【００３９】
このように、特別な工程を追加することなく配線工程における露光マスクの変更のみで図１の半導体装置を製造することができる。
【００４０】
また、第１層、第２層の層間絶縁膜４２，４３のスルーホール４２０，４３０のパターニングではスルーホールダミーパターン４２０１，４３０１に、下層の配線層ダミーパターン７１１，７２１の内側または外側にはみ出す部分をつくる必要があるが、本実施形態によれば、片側にのみはみだし部を形成しているのでスルーホールダミーパターン４２０１，４３０１、配線層ダミーパターン７１１，７２１をそれぞれ最小加工寸法でつくることができる。
【００４１】
また、第２層の配線工程で、層間絶縁膜４２に形成するスルーホールダミーパターン４２０１を、第１層の配線層ダミーパターン７１１の内側にはみ出す部分のみを有するように形成し、第３層の配線工程で、層間絶縁膜４３に形成するスルーホールダミーパターン４３０１を、逆に第２層の配線層ダミーパターン７２１の外側にはみ出す部分のみを有するように形成するので、平面的にみた場合、３層配線であっても層間絶縁膜分離帯１２の幅はあまり拡がらず、省スペースである。勿論、層間絶縁膜分離帯１２に十分なスペースを確保することができれば、いずれのスルーホールダミーパターンについても、はみ出し部分が下層の配線層の内側または外側のいずれかのみに形成されるように設定してもよい。
【００４２】
また、第１層のスルーホールダミーパターン４２０１の幅をｗTH1 、第２層のスルーホールダミーパターン４３０１の幅をｗTH2 、第１層の配線層ダミーパターン７１１の幅をｗAL1 、第２層の配線層ダミーパターン７２１の幅をｗAL2 、第３層の配線層ダミーパターン７３１の幅をｗAL3 として、ｗAL3 ＞ｗTH2 ＞ｗAL2 ＞ｗTH1 ＞ｗAL1 として、各スルーホールダミーパターン４２０１，４３０１に下層の配線層ダミーパターン７１１，７２１の内側および外側の両方にはみだし部分を設けることもできる。なお、この場合、スルーホールダミーパターン４２０１，４３０１の幅ｗTH1 ，ｗTH2 によっては密着層５２，５３形成後のＷの埋め込み性が十分でなくなるおそれがあるので、図６に示すように、スルーホールダミーパターン４２０１，４３０１を、下層の配線層ダミーパターン７１１，７２１の内側にはみだすパターンと、外側にはみだすパターンとの二重に形成し、各埋め込み層ダミーパターン６２１，６３１の幅を減じるのがよい。
【００４３】
また、ダミーパターンは回路部を囲み枠状に形成しているが別の形状とすることもでき、これを図７に示す。図７は、第１層の配線層７１のダミーパターン７１１、配線層７１と第２層の配線層７２とを導通するためのスルーホール４２０のダミーパターン４２０１のレイアウトで、配線層ダミーパターン７１１は、上述のごとく回路部１１を囲み枠状に形成してあるが、スルーホールダミーパターン４２０１は回路部１１を囲み飛び石状に形成してある。スルーホールダミーパターン４２０１により形成される埋め込み層ダミーパターン６２１は飛び石状の形状を与えられ、回路部１１の外郭をなしている。
【００４４】
この場合も、図のように、スルーホールダミーパターン４２０１の内寸を図例のように下層の配線層ダミーパターン７１１よりも小さくして全体に回路部１１側に寄せるかまたは外寸を配線層ダミーパターン７１１よりも大きくして全体に回路部１１側から遠ざけることでスルーホールダミーパターン４２０１に配線層ダミーパターン７１１の内側または外側にはみ出す部分を設けて水分を確実にブロックする密着層ダミーパターン５２１を形成することができる。なお、図示されないコンタクトホールダミーパターン４１０１、スルーホールダミーパターン４３０１も同様に飛び石状に形成することができる。
【００４５】
この変形例では、ダミーパターン４２０１の、飛び石状に配された孔パターン部分４２０１１同志の間隔がプロセス条件の許す限りなるべく狭くなるように、例えば最小加工寸法でダミーパターン４２０１を形成するのがよい。また、各孔パターン部分４２０１１も最小加工寸法にて形成することができる。
【００４６】
また、配線層ダミーパターン７１１は、スルーホールダミーパターン４２０１の孔パターン部分４２０１１位置をカバーしていれば、同様に飛び石状に形成することもできる。
【００４７】
（第２実施形態）
図８、図９により、本発明の第２実施形態になる半導体装置およびその製造方法を説明する。図中、図１〜図５と同じ番号を付した部分は実質的に第１実施形態と同じ作動をするので、第１実施形態との相違点を中心に説明する。
【００４８】
図８において、第１層の層間絶縁膜４１および第１層の配線層７１と、第２層の層間絶縁膜４２との間には、全面に保護膜８と同じＰ−ＳｉＮにより別の保護膜８Ａが形成してある。拡散層２０１，２０２と第１層の配線層７１との導通をとるためのスルーホール４２０は、第２層の層間絶縁膜４２、別の保護膜８Ａを貫通して形成してある。
【００４９】
なお、スルーホールダミーパターン４２０１，４３０１は、全体が下層の配線層７１，７２上に形成され、配線層７１，７２からはみ出る部分は非形成である。
【００５０】
かかる構成によれば、上記別の保護膜８Ａが第１層の配線層７１から下をカバーし、配線層ダミーパターン７１１の上面および側面も被覆している。また、層間絶縁膜分離帯１２は、第１層の密着層ダミーパターン５１１がＳｉ基板２の上面から上記配線層７１の上層の層間絶縁膜４２の下面に到る範囲に形成され、回路部１１を囲むバリアとなっているから、素子部１１１は水分等に対して保護されている。
【００５１】
次に製造方法について説明する。第１実施形態と同様に素子部１１１の形成後、第１層の層間絶縁膜４１を堆積し、コンタクトホール４１０内に密着層５１および埋め込み層６１を形成し、第１層の配線層７１を形成する（図９の（Ａ））。
【００５２】
次いで、配線層７１の上層にＰ−ＳｉＮを成膜し、別の保護膜８Ａを形成する（図９の（Ｂ））。
【００５３】
この後、第１実施形態と基本的に同じ工程を経て図８となる。なお、スルホール４２０，４３０、配線層７２，７３の平面形状が第１実施形態と異なるので、、そのための露光マスクのみが第１実施形態と相違する。
【００５４】
なお、本実施形態では、別の保護膜は第１層の配線層の上層に形成しているが、最上層に到る途中の層の配線層の上層であればよい。この場合は、層間絶縁膜分離帯のうち、最下層の層間絶縁膜から、別の保護膜の下層の層間絶縁膜に到る範囲に、第１実施形態のごとく、層間絶縁膜を回路部側とスクライブライン側とに分離する密着層ダミーパターンを形成する。
【００５５】
また、別の保護膜８Ａより上層側も第１実施形態のように接続孔ダミーパターンを形成して密着層ダミーパターンを表面保護膜に到るまで配置するようにしても勿論よい。
【図面の簡単な説明】
【図１】（Ａ）は本発明の半導体装置の断面図であり、（Ｂ）は本発明の半導体装置の上面図である。
【図２】（Ａ），（Ｂ），（Ｃ）は上記半導体装置の製造過程における第１、第２、第３のウェハの断面図である。
【図３】（Ｄ），（Ｅ）は上記半導体装置の製造過程における第４、第５のウェハの断面図である。
【図４】（Ｆ），（Ｇ）は上記半導体装置の製造過程における第６、第７のウェハの断面図である。
【図５】（Ｈ），（Ｉ）は上記半導体装置の製造過程における第８、第９のウェハの断面図である。
【図６】本発明の半導体装置の変形例の断面図である。
【図７】本発明の半導体装置の別の変形例のレイアウト図である。
【図８】本発明の別の半導体装置の断面図である。
【図９】（Ａ），（Ｂ）は上記半導体装置の製造過程における第１、第２のウェハの断面図である。
【図１０】従来の半導体装置の代表例の断面図である。
【符号の説明】
１ ウェハ
１ａ チップ
１１ 回路部
１１１ 素子部
１１２ 配線部
１２ 層間絶縁層分離帯
１ｂ スクライブライン
２ Ｓｉ基板（半導体基板）
４１，４２，４３ 層間絶縁膜
４１０ コンタクトホール（接続孔）
４２０，４３０ スルーホール（接続孔）
４１０１，４２０１，４３０１ ダミーパターン
５１，５２，５３ 密着層
５１１，５２１，５３１ ダミーパターン
６１，６２，６３ 埋め込み層
６１１，６２１，６３１ ダミーパターン
７１，７２，７３ 配線層
７１１，７２１，７３１ ダミーパターン
８ 保護膜
８Ａ 別の保護膜
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の製造では、多数のＬＳＩチップを一時に形成するウェハプロセスの後、ダイシング工程において、各ＬＳＩチップを画成するスクライブラインに沿ってウェハを切断し、個々のＬＳＩチップに分割される。
【０００３】
多層配線構造のＬＳＩにおいては、スクライブラインは、完全平坦化の要請から回路部と同じようにシリコン基板の上に層間絶縁膜が積層する構造となっている。かかる構造の場合、ダイシング工程において、層間絶縁膜に切断面から回路部の方に向かってクラックが発生しやすく、チップ歩留まりが低下する原因となる。
【０００４】
かかるクラックを防止するには、ダイシング工程に先立ち、予めスクライブラインの層間絶縁膜を除去しておく方法があるが、工程が複雑化する。そこで、特開平２−１８８９４２号公報には、回路部の配線層や、接続孔（コンタクトホールやスルーホール）をパターニングする際に、図１０に示すように、一緒に、回路部の外郭をなすようにダミーパターンをパターニングしておき、配線層のダミーパターン９２１，９２２，９２３や接続孔への埋め込み層のダミーパターン９１１，９１２，９１３が積層してなる層間絶縁膜分離帯を形成して層間絶縁膜９０１，９０２，９０３を回路部側とスクライブライン側とに分離することで、クラックが回路部に達するのを防止するようにしたものがある。
【０００５】
【発明が解決しようとする課題】
ところで、配線層９２１〜９２３には、配線材として優れた導電性を有し融点が十分に高いＡｌ等が通常用いられる。また、埋め込み層９１１〜９１３には、例えばＰ（プラズマ）−ＣＶＤにより成膜したＷが用いられ、Ｗの密着性の向上やＰ−ＣＶＤに対する層間絶縁膜の保護を目的としてＴｉＮ等の密着層９３１〜９３３が形成される。このＴｉＮ等は水分に対して耐性があるが、上記Ａｌ等は十分な耐性がない。したがって、クラックは阻止することはできても、クラックが配線層ダミーパターンに達したときに水分等の侵入をブロックするのは難しい。
【０００６】
本発明は上記実情に鑑みなされたもので、クラック防止に加えて水分の侵入等をも好適に防止することのできる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明では、配線層、層間絶縁膜を貫通する接続孔内に形成した埋め込み層のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、配線層のダミーパターンと埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめる。かつ、該層間絶縁膜分離帯には、上記接続孔のダミーパターンに上記配線層のダミーパターンの内側または外側にはみ出す部分を設け、上記接続孔のダミーパターンを、上記配線層のダミーパターンの上面とともに下層の層間絶縁膜の上面に達する深さに形成する。そして、上記埋め込み層を上記接続孔内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から最上層の層間絶縁膜の上端に到る全範囲に形成する。
【０００８】
層間絶縁膜分離帯に密着層が半導体基板から最上層の層間絶縁膜の上端に到る全範囲に形成され、これが回路部の外郭をなすので、ダイシングによる切断面からの水分等の侵入をブロックすることができる。
接続孔ダミーパターンが下層の層間絶縁膜の上面まで達しているので、ここに形成された密着層は配線層ダミーパターンによって途切れることなく上記下層の層間絶縁膜の上面に到る範囲に形成される。接続孔パターニング用の露光マスクの接続孔ダミーパターン部を違えるだけで工程を追加することなく従来の通常のウェハプロセスにより製造でき、適用が容易である。
【０００９】
請求項２記載の発明では、配線層、層間絶縁膜を貫通する接続孔内に形成した埋め込み層のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、配線層のダミーパターンと埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめる。かつ、少なくとも所定の層間絶縁膜とその下層の配線層のダミーパターンとの間に該配線層ダミーパターンの側壁を被覆するように別の保護膜を形成するとともに、上記層間絶縁膜分離帯において、上記接続孔のダミーパターンに上記配線層のダミーパターンの内側または外側にはみ出す部分を設け、上記接続孔のダミーパターンを、上記配線層のダミーパターンの上面とともに下層の層間絶縁膜の上面に達する深さに形成する。そして、少なくとも上記所定の層間絶縁膜より下層側に位置する部分では埋め込み層のダミーパターンをその接続孔のダミーパターン内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から上記別の保護膜に到る範囲に形成する。
【００１０】
別の保護膜が所定の層間絶縁膜の下層の配線層から下側をカバーする。また、該別の保護膜より下層側の層間絶縁膜分離帯は、上記配線層の直下から半導体基板に到る全範囲を、密着層ダミーパターンが回路部の外郭をなすので素子部は水分等の侵入から十分にブロックされる。
接続孔ダミーパターンが下層の層間絶縁膜の上面まで達しているので、ここに形成された密着層は配線層ダミーパターンによって途切れることなく上記下層の層間絶縁膜の上面に到る範囲に形成される。接続孔パターニング用の露光マスクの接続孔ダミーパターン部を違えるだけで工程を追加することなく従来の通常のウェハプロセスにより製造でき、適用が容易である。
【００１４】
請求項３記載の発明では、上記接続孔のダミーパターンが上記配線層のダミーパターンの内側にのみはみ出す部分を有するように形成された層間絶縁膜と、上記接続孔のダミーパターンが上記配線層のダミーパターンの外側にのみはみ出す部分を有するように形成された層間絶縁膜とを交互に積層する。
【００１５】
接続孔ダミーパターンのはみ出し部分が下層の配線層の内側または外側に偏しないので、層間絶縁膜分離帯をコンパクトにすることができる。
【００１６】
上記ダミーパターンは、請求項４記載の発明のように回路部を囲み枠状に形成することができ、請求項５記載の発明のように上記回路部を囲み飛び石状に形成することができる。
【００１７】
【発明の実施の形態】
（第１実施形態）
図１（Ａ）に本発明を適用したＬＳＩの要部断面を示し、（Ｂ）に該ＬＳＩのウェハプロセスにおけるウェハの上面を示す。ウェハ１には多数の矩形のチップ１ａが形成され、各チップ１ａはスクライブライン１ｂにより画成されている。各チップ１ａには、チップ側縁部に沿ってチップ１ａ側縁から１０〜１００ｎｍ後退した位置に、チップ本体部分である回路部１１を囲み枠状に層間絶縁膜分離帯１２が形成してある。層間絶縁膜分離帯１２は後述するように回路部１１と一緒に工程の追加なく形成される。
【００１８】
図１（Ａ）中左側は回路部１１であり、図中右側は層間絶縁膜分離帯１２である。回路部１１は素子部１１１の上層に配線部１１２を形成してなる。図例の素子部１１１は素子分離にＳＴＩが用いられたＭＯＳトランジスタで、半導体基板たるＳｉ基板２の表面にトランジスタ領域を画成するトレンチ２１が形成され、これに素子分離酸化膜２２が埋設してある。上記トランジスタ領域にはＳｉ基板２の表層にソース２０１、ドレイン２０２が形成され、Ｓｉ基板２の表面に紙面に対して直交方向に帯状にゲート酸化膜３１およびゲート電極３２が形成してある。ゲート電極３２の電圧によりソース２０１とドレイン２０２間のチャネル電流を制御する。
【００１９】
配線部１１２について説明する。配線部１１２はチップ全体に複数の層間絶縁膜４１，４２，４３が積層し、層間絶縁膜４１，４２，４３の上面にはそれぞれ配線層７１，７２，７３がパターニングしてある。層間絶縁膜４１〜４３はそれぞれＰ−ＴＥＯＳ／Ｏ3 −ＴＥＯＳ／Ｐ−ＴＥＯＳの三層の酸化膜であり、各配線層７１〜７３はＡｌＣｕ層７１ｂ，７２ｂ，７３ｂを上下からＴｉＮ／Ｔｉ層７１ａ，７２ａ，７３ａとＴｉＮ／Ｔｉ層７１ｃ，７２ｃ，７３ｃとではさんだサンドイッチ構造となっている。
【００２０】
配線部１１２の層間の導通はＷプラグを用いる。各層間絶縁膜４１〜４３には接続孔たるコンタクトホール４１０、スルーホール４２０，４３０が形成してあり、コンタクトホール４１０、スルーホール４２０，４３０には、その表面に成膜形成される密着層５１，５２，５３、接続孔４１０〜４３０に埋め込まれる埋め込み層６１，６２，６３が形成されている。これにより、素子部１１１の拡散層すなわちソース２０１、ドレイン２０２は配線層７１と導通し、また、配線層７１〜７３間が導通し、回路が形成される。
【００２１】
最上層の配線層７３の上層にはＰ−ＳｉＮを成膜してなる保護膜８が形成してあり、水分、ナトリウムや重金属等から回路部１１を保護している。
【００２２】
層間絶縁膜分離帯１２は、接続孔４１０〜４３０のダミーパターン４１０１，４２０１，４３０１（後述する図２〜図５参照）に形成された密着層５１〜５３のダミーパターン５１１，５２１，５３１および埋め込み層６１〜６３のダミーパターン６１１，６２１，６３１、ならびに配線層７１〜７３のダミーパターン７１１，７２１，７３１により形成される。接続孔ダミーパターン４１０１〜４３０１と配線層ダミーパターン７１１〜７３１とは、互いに略重なるように、かつ回路部１１を囲み枠状に形成してあり、回路部１１の外郭をなしている。このように、層間絶縁膜分離帯１２は、各ダミーパターン５１１〜７３１により、最下層の層間絶縁膜４１から最上層の層間絶縁膜４３に到る厚さの積層体をなしており、層間絶縁膜４１〜４３を回路部１１側とスクライブライン１ｂ側とに分離している。しかして、ダイシング工程においてスクライブライン１ｂに沿ってウェハ１を切断し、層間絶縁膜４１〜４３に切断面からクラックが入っても回路部１１は保護される。
【００２３】
また、第２層の接続孔ダミーパターン４１０２は、第１層の配線層ダミーパターン７１１の内寸よりも小さく配線層ダミーパターン７１１の内側にはみ出しており、深さが第１層の層間絶縁膜４１の上面まである。また、第３層の接続孔ダミーパターン４１０３は、第２層の配線層ダミーパターン７２１の外寸よりも大きく配線層ダミーパターン７２１の外側にはみ出しており、深さが第２層の層間絶縁膜４２の上面まである。そして、このはみ出し部では、密着層ダミーパターン５２１，５３１は下端が下層の層間絶縁膜４１，４２上面に達しており、密着層ダミーパターン５１１〜５３１が、回路部１１の外周に、Ｓｉ基板２の上面から最上層の層間絶縁膜４３の下面に到る厚さ方向の全範囲をカバーするバリアを形成する。これにより、ダイシング時に発生する上記クラックに沿って層間絶縁膜分離帯１２まで水分が達しても、密着層ダミーパターン５１１〜５３１によってブロックされ、回路部１１への侵入は阻止される。
【００２４】
かかる半導体装置を製造する製造方法について説明する。図２、図３、図４、図５は本半導体装置のウェハプロセスの各過程を示すウェハの断面図である。
【００２５】
先ず、素子部１１１が公知のＬＳＩプロセスにより形成される。すなわち、Ｓｉ基板２の表面にフォトリソグラィーおよびエッチングにより、トランジスタ領域を画成するトレンチ２１を形成し、全面にＴＥＯＳ等の酸化膜を堆積する。堆積した酸化膜をＣＭＰ法により平坦化し、全面エッチバックを行いトレンチ２１に埋設した酸化膜２２のみを残す。その後、不純物注入によりウェルを形成し、さらにゲート酸化膜となる酸化膜およびゲート電極となるｐｏｌｙ−Ｓｉを成膜し、これらをフォトリソグラィーおよびエッチングによりパターニングしてゲート酸化膜３１およびゲート電極３２を形成する。
【００２６】
次いで、不純物注入を行いシリコン基板２のゲート酸化膜３１およびゲート電極３２の両側位置にソース２０１、ドレイン２０２をセルフアラインで形成する。
【００２７】
次いで配線工程を行う。本半導体装置は３層配線であり（図１）、配線工程は３回行われる。先ず、第１層の層間絶縁膜４１を形成し、素子部１１１（ソース２０１、ドレイン２０２、ゲート電極３２）との導通をとるため、層間絶縁膜４１にこれを貫通するコンタクトホール４１０を形成する。コンタクトホール４１０の形成では、回路部１１外周のダミーパターン４１０１を一緒に形成する。コンタクトホールダミーパターン４１０１は回路部１１を囲み枠状に形成される。
【００２８】
素子部１１１へのコンタクトはＷプラグを用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積する。Ｗ堆積後に全面エッチバックしてコンタクトホール４１０のみＴｉＮ／ＴｉおよびＷを残し、密着層５１、埋め込み層６１を形成する。このときコンタクトホールダミーパターン４１０１に密着層ダミーパターン５１１、埋め込み層ダミーパターン６１１が形成される。
【００２９】
そして、第１層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリソグラフィーおよびエッチングによりパターニングして、ＡｌＣｕ層７１ｂを上下からＴｉＮ／Ｔｉ層７１ａ，７１ｃがはさむ第１層の配線層７１を形成する。このパターニングで、回路部１１外周のダミーパターン７１１を一緒に形成する。配線層ダミーパターン７１１は、コンタクトホールダミーパターン４１０１よりも幅広の枠状で、かつコンタクトホールダミーパターン４１０１全体をカバーする形状とする（図２の（Ａ））。
【００３０】
次いで、第２層の配線工程を行う。先ず、３種類の酸化膜を順次堆積し、Ｐ−ＴＥＯＳ／Ｏ3 −ＴＥＯＳ／Ｐ−ＴＥＯＳからなる層間絶縁膜４２を成膜し、ＣＭＰにより平坦化する（図２（Ｂ））。
【００３１】
次いで、層間絶縁膜４２に第１層の配線層７１との導通をとるため、層間絶縁膜４２にこれを貫通するスルーホール４２０を形成する。スルーホール４２０の形成では、回路部１１外周のダミーパターン４２０１を一緒に形成する。スルーホールダミーパターン４２０１は回路部１１を囲む枠状に形成される。スルーホールダミーパターン４２０１は、第１層の配線層７１の幅よりもやや狭幅で、その内寸は配線層ダミーパターン７１１よりも小さくしてあり、配線層ダミーパターン７１１の内側へはみ出す部分を有している。したがってスルーホールダミーパターン４２０１を形成するための層間絶縁膜４２のエッチングで、下層の層間絶縁膜４１の上面および配線層ダミーパターン７１１の内側の側面が露出する（図２の（Ｃ））。なお、配線層７１の厚さの分、配線層７１の上面は長くエッチングガスにさらされることになるが、通常のプロセスで用いられる選択比のものであれば、問題はない。
【００３２】
第１層の配線層７１との導通はＷプラグを用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積する。Ｗ堆積後に全面エッチバックしてスルーホール４２０のみＴｉＮ／ＴｉおよびＷを残し、第２層の密着層５２、埋め込み層６２を形成する。このときスルーホールダミーパターン４２０１に密着層ダミーパターン５２１、埋め込み層ダミーパターン６２１が形成される（図３の（Ｄ））。上記のごとく、下層の層間絶縁膜４１の上面および配線層ダミーパターン７１１の内側の側面が露出しているので、密着層ダミーパターン５２１は層間絶縁膜４２の上端から下層の層間絶縁膜４１の上面に到る全範囲に形成される。
【００３３】
そして、第１層の配線層７１と同様に、第２層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリソグラフィーおよびエッチングによりパターニングして、ＡｌＣｕ層７２ｂを上下からＴｉＮ／Ｔｉ層７２ａ，７２ｃではさむ第２層の配線層７２を形成する。このパターニングで、回路部１１外周の配線層ダミーパターン７２１を一緒に形成する。配線層ダミーパターン７２１は、スルーホールダミーパターン４２０１よりも幅広の枠状で、かつスルーホールダミーパターン４２０１を全体にカバーする形状とする（図３の（Ｅ））。
【００３４】
次いで、第３層の配線工程を行う。先ず、３種類の酸化膜を順次堆積し、Ｐ−ＴＥＯＳ／Ｏ3 −ＴＥＯＳ／Ｐ−ＴＥＯＳからなる層間絶縁膜４３を形成し、ＣＭＰにより平坦化する（図４の（Ｆ））。
【００３５】
次いで、層間絶縁膜４３に第２層の配線層７２との導通をとるため、層間絶縁膜４３にこれを貫通するスルーホール４３０を形成する。スルーホール４３０の形成では、回路部１１外周のダミーパターン４３０１を一緒に形成する。スルーホールダミーパターン４３０１は回路部１１を囲む枠状に形成される。スルーホールダミーパターン４３０１は、第２層の配線層ダミーパターン７２１の幅よりもやや狭幅で、その外寸は配線層ダミーパターン７２１よりも小さくしてあり、配線層ダミーパターン７２１の外側へはみ出す部分を有している。したがってスルーホールダミーパターン４３０１を形成するための層間絶縁膜４３のエッチングで、下層の層間絶縁膜４２の上面および配線層ダミーパターン７２１の外側の側面が露出する（図４の（Ｇ））。
【００３６】
第２層の配線層７２との導通はＷプラグを用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積する。Ｗ堆積後に全面エッチバックしてスルーホール４３０のみＴｉＮ／ＴｉおよびＷを残し、第３層の密着層５３、埋め込み層６３を形成する。このときスルーホールダミーパターン４３０１に密着層ダミーパターン５３１、埋め込み層ダミーパターン６３１が形成される（図５の（Ｈ））。上記のごとく、下層の層間絶縁膜４２の上面および配線層ダミーパターン７２１の外側の側面が露出しているので、密着層ダミーパターン５３１は層間絶縁膜４３の上端から下層の層間絶縁膜４２の上面に到る全範囲に形成される。
【００３７】
そして、第１層、第２層の配線層７１，７２と同様に、第３層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリソグラフィーおよびエッチングによりパターニングして、ＡｌＣｕ層７３ｂを上下からＴｉＮ／Ｔｉ層７３ａ，７３ｃではさむ第３層の配線層７３を形成する（図５の（Ｉ））。このパターニングで、回路部１１外周の配線層ダミーパターン７３１を一緒に形成する。配線層ダミーパターン７３１は、スルーホールダミーパターン４３０１よりも幅広の枠状で、かつスルーホールダミーパターン４３０１を全体にカバーする形状とする。
【００３８】
この後、Ｐ−ＳｉＮ等の保護膜８を成膜し、フォトリソグラィーおよびエッチングにより図示しないボンディングパッド部を開口する。
【００３９】
このように、特別な工程を追加することなく配線工程における露光マスクの変更のみで図１の半導体装置を製造することができる。
【００４０】
また、第１層、第２層の層間絶縁膜４２，４３のスルーホール４２０，４３０のパターニングではスルーホールダミーパターン４２０１，４３０１に、下層の配線層ダミーパターン７１１，７２１の内側または外側にはみ出す部分をつくる必要があるが、本実施形態によれば、片側にのみはみだし部を形成しているのでスルーホールダミーパターン４２０１，４３０１、配線層ダミーパターン７１１，７２１をそれぞれ最小加工寸法でつくることができる。
【００４１】
また、第２層の配線工程で、層間絶縁膜４２に形成するスルーホールダミーパターン４２０１を、第１層の配線層ダミーパターン７１１の内側にはみ出す部分のみを有するように形成し、第３層の配線工程で、層間絶縁膜４３に形成するスルーホールダミーパターン４３０１を、逆に第２層の配線層ダミーパターン７２１の外側にはみ出す部分のみを有するように形成するので、平面的にみた場合、３層配線であっても層間絶縁膜分離帯１２の幅はあまり拡がらず、省スペースである。勿論、層間絶縁膜分離帯１２に十分なスペースを確保することができれば、いずれのスルーホールダミーパターンについても、はみ出し部分が下層の配線層の内側または外側のいずれかのみに形成されるように設定してもよい。
【００４２】
また、第１層のスルーホールダミーパターン４２０１の幅をｗTH1 、第２層のスルーホールダミーパターン４３０１の幅をｗTH2 、第１層の配線層ダミーパターン７１１の幅をｗAL1 、第２層の配線層ダミーパターン７２１の幅をｗAL2 、第３層の配線層ダミーパターン７３１の幅をｗAL3 として、ｗAL3 ＞ｗTH2 ＞ｗAL2 ＞ｗTH1 ＞ｗAL1 として、各スルーホールダミーパターン４２０１，４３０１に下層の配線層ダミーパターン７１１，７２１の内側および外側の両方にはみだし部分を設けることもできる。なお、この場合、スルーホールダミーパターン４２０１，４３０１の幅ｗTH1 ，ｗTH2 によっては密着層５２，５３形成後のＷの埋め込み性が十分でなくなるおそれがあるので、図６に示すように、スルーホールダミーパターン４２０１，４３０１を、下層の配線層ダミーパターン７１１，７２１の内側にはみだすパターンと、外側にはみだすパターンとの二重に形成し、各埋め込み層ダミーパターン６２１，６３１の幅を減じるのがよい。
【００４３】
また、ダミーパターンは回路部を囲み枠状に形成しているが別の形状とすることもでき、これを図７に示す。図７は、第１層の配線層７１のダミーパターン７１１、配線層７１と第２層の配線層７２とを導通するためのスルーホール４２０のダミーパターン４２０１のレイアウトで、配線層ダミーパターン７１１は、上述のごとく回路部１１を囲み枠状に形成してあるが、スルーホールダミーパターン４２０１は回路部１１を囲み飛び石状に形成してある。スルーホールダミーパターン４２０１により形成される埋め込み層ダミーパターン６２１は飛び石状の形状を与えられ、回路部１１の外郭をなしている。
【００４４】
この場合も、図のように、スルーホールダミーパターン４２０１の内寸を図例のように下層の配線層ダミーパターン７１１よりも小さくして全体に回路部１１側に寄せるかまたは外寸を配線層ダミーパターン７１１よりも大きくして全体に回路部１１側から遠ざけることでスルーホールダミーパターン４２０１に配線層ダミーパターン７１１の内側または外側にはみ出す部分を設けて水分を確実にブロックする密着層ダミーパターン５２１を形成することができる。なお、図示されないコンタクトホールダミーパターン４１０１、スルーホールダミーパターン４３０１も同様に飛び石状に形成することができる。
【００４５】
この変形例では、ダミーパターン４２０１の、飛び石状に配された孔パターン部分４２０１１同志の間隔がプロセス条件の許す限りなるべく狭くなるように、例えば最小加工寸法でダミーパターン４２０１を形成するのがよい。また、各孔パターン部分４２０１１も最小加工寸法にて形成することができる。
【００４６】
また、配線層ダミーパターン７１１は、スルーホールダミーパターン４２０１の孔パターン部分４２０１１位置をカバーしていれば、同様に飛び石状に形成することもできる。
【００４７】
（第２実施形態）
図８、図９により、本発明の第２実施形態になる半導体装置およびその製造方法を説明する。図中、図１〜図５と同じ番号を付した部分は実質的に第１実施形態と同じ作動をするので、第１実施形態との相違点を中心に説明する。
【００４８】
図８において、第１層の層間絶縁膜４１および第１層の配線層７１と、第２層の層間絶縁膜４２との間には、全面に保護膜８と同じＰ−ＳｉＮにより別の保護膜８Ａが形成してある。拡散層２０１，２０２と第１層の配線層７１との導通をとるためのスルーホール４２０は、第２層の層間絶縁膜４２、別の保護膜８Ａを貫通して形成してある。
【００４９】
なお、スルーホールダミーパターン４２０１，４３０１は、全体が下層の配線層７１，７２上に形成され、配線層７１，７２からはみ出る部分は非形成である。
【００５０】
かかる構成によれば、上記別の保護膜８Ａが第１層の配線層７１から下をカバーし、配線層ダミーパターン７１１の上面および側面も被覆している。また、層間絶縁膜分離帯１２は、第１層の密着層ダミーパターン５１１がＳｉ基板２の上面から上記配線層７１の上層の層間絶縁膜４２の下面に到る範囲に形成され、回路部１１を囲むバリアとなっているから、素子部１１１は水分等に対して保護されている。
【００５１】
次に製造方法について説明する。第１実施形態と同様に素子部１１１の形成後、第１層の層間絶縁膜４１を堆積し、コンタクトホール４１０内に密着層５１および埋め込み層６１を形成し、第１層の配線層７１を形成する（図９の（Ａ））。
【００５２】
次いで、配線層７１の上層にＰ−ＳｉＮを成膜し、別の保護膜８Ａを形成する（図９の（Ｂ））。
【００５３】
この後、第１実施形態と基本的に同じ工程を経て図８となる。なお、スルホール４２０，４３０、配線層７２，７３の平面形状が第１実施形態と異なるので、、そのための露光マスクのみが第１実施形態と相違する。
【００５４】
なお、本実施形態では、別の保護膜は第１層の配線層の上層に形成しているが、最上層に到る途中の層の配線層の上層であればよい。この場合は、層間絶縁膜分離帯のうち、最下層の層間絶縁膜から、別の保護膜の下層の層間絶縁膜に到る範囲に、第１実施形態のごとく、層間絶縁膜を回路部側とスクライブライン側とに分離する密着層ダミーパターンを形成する。
【００５５】
また、別の保護膜８Ａより上層側も第１実施形態のように接続孔ダミーパターンを形成して密着層ダミーパターンを表面保護膜に到るまで配置するようにしても勿論よい。
【図面の簡単な説明】
【図１】（Ａ）は本発明の半導体装置の断面図であり、（Ｂ）は本発明の半導体装置の上面図である。
【図２】（Ａ），（Ｂ），（Ｃ）は上記半導体装置の製造過程における第１、第２、第３のウェハの断面図である。
【図３】（Ｄ），（Ｅ）は上記半導体装置の製造過程における第４、第５のウェハの断面図である。
【図４】（Ｆ），（Ｇ）は上記半導体装置の製造過程における第６、第７のウェハの断面図である。
【図５】（Ｈ），（Ｉ）は上記半導体装置の製造過程における第８、第９のウェハの断面図である。
【図６】本発明の半導体装置の変形例の断面図である。
【図７】本発明の半導体装置の別の変形例のレイアウト図である。
【図８】本発明の別の半導体装置の断面図である。
【図９】（Ａ），（Ｂ）は上記半導体装置の製造過程における第１、第２のウェハの断面図である。
【図１０】従来の半導体装置の代表例の断面図である。
【符号の説明】
１ ウェハ
１ａ チップ
１１ 回路部
１１１ 素子部
１１２ 配線部
１２ 層間絶縁層分離帯
１ｂ スクライブライン
２ Ｓｉ基板（半導体基板）
４１，４２，４３ 層間絶縁膜
４１０ コンタクトホール（接続孔）
４２０，４３０ スルーホール（接続孔）
４１０１，４２０１，４３０１ ダミーパターン
５１，５２，５３ 密着層
５１１，５２１，５３１ ダミーパターン
６１，６２，６３ 埋め込み層
６１１，６２１，６３１ ダミーパターン
７１，７２，７３ 配線層
７１１，７２１，７３１ ダミーパターン
８ 保護膜
８Ａ 別の保護膜
Claims (5)
- 半導体基板に配置された素子部と、該素子部の上層に積層してなる層間絶縁膜と、各層間絶縁膜の上面にそれぞれ形成された配線層と、各層間絶縁膜を貫通する接続孔内に埋め込まれ素子部と配線層との間および配線層間を導通する埋め込み層とよりなる回路部を有し、該回路部を保護膜により被覆した半導体装置において、上記配線層、上記接続孔のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、上記配線層のダミーパターンと、上記接続孔のダミーパターン内に形成した上記埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめ、かつ、該層間絶縁膜分離帯には、上記接続孔のダミーパターンに上記配線層のダミーパターンの内側または外側にはみ出す部分を設け、上記接続孔のダミーパターンを、上記配線層のダミーパターンの上面とともに下層の層間絶縁膜の上面に達する深さに形成し、上記埋め込み層を上記接続孔内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から最上層の層間絶縁膜の上端に到る全範囲に形成したことを特徴とする半導体装置。
- 半導体基板に配置された素子部と、該素子部の上層に積層してなる複数の層間絶縁膜と、各層間絶縁膜の上面にそれぞれ形成された配線層と、各層間絶縁膜を貫通する接続孔内に埋め込まれ素子部と配線層との間および配線層間を導通する埋め込み層とよりなる回路部を有し、該回路部を保護膜により被覆した半導体装置において、上記配線層、上記接続孔のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、上記配線層のダミーパターンと、上記接続孔のダミーパターン内に形成した上記埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめ、かつ、少なくとも所定の層間絶縁膜とその下層の配線層のダミーパターンとの間に該配線層ダミーパターンの側壁を被覆するように別の保護膜を形成するとともに、上記層間絶縁膜分離帯において、上記接続孔のダミーパターンに上記配線層のダミーパターンの内側または外側にはみ出す部分を設け、上記接続孔のダミーパターンを、上記配線層のダミーパターンの上面とともに下層の層間絶縁膜の上面に達する深さに形成し、少なくとも上記所定の層間絶縁膜より下層側に位置する部分では埋め込み層のダミーパターンをその接続孔のダミーパターン内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から上記別の保護膜に到る範囲に形成したことを特徴とする半導体装置。
- 請求項１または２いずれか記載の半導体装置において、上記接続孔のダミーパターンが上記配線層のダミーパターンの内側にのみはみ出す部分を有するように形成された層間絶縁膜と、上記接続孔のダミーパターンが上記配線層のダミーパターンの外側にのみはみ出す部分を有するように形成された層間絶縁膜とを交互に積層せしめた半導体装置。
- 請求項１ないし３いずれか記載の半導体装置において、上記ダミーパターンを、上記回路部を囲み枠状に形成した半導体装置。
- 請求項１ないし３いずれか記載の半導体装置において、上記ダミーパターンを、上記回路部を囲み飛び石状に形成した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22504499A JP4192348B2 (ja) | 1999-08-09 | 1999-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22504499A JP4192348B2 (ja) | 1999-08-09 | 1999-08-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053148A JP2001053148A (ja) | 2001-02-23 |
| JP4192348B2 true JP4192348B2 (ja) | 2008-12-10 |
Family
ID=16823171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22504499A Expired - Fee Related JP4192348B2 (ja) | 1999-08-09 | 1999-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192348B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4250006B2 (ja) | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2004153015A (ja) | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3961398B2 (ja) | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置 |
| JP3811473B2 (ja) | 2003-02-25 | 2006-08-23 | 富士通株式会社 | 半導体装置 |
| JP4608208B2 (ja) * | 2003-12-25 | 2011-01-12 | セイコーエプソン株式会社 | 電子回路装置及びその製造方法 |
| JP4946436B2 (ja) * | 2004-03-31 | 2012-06-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4280204B2 (ja) | 2004-06-15 | 2009-06-17 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| US8062974B2 (en) | 2005-08-09 | 2011-11-22 | Nxp B.V. | Semiconductor device with grounding structure |
| JP5175066B2 (ja) | 2006-09-15 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4642908B2 (ja) * | 2008-03-11 | 2011-03-02 | パナソニック株式会社 | 半導体集積回路装置 |
| CN101533827B (zh) * | 2008-03-11 | 2012-06-27 | 松下电器产业株式会社 | 半导体集成电路装置 |
| JP2009218504A (ja) * | 2008-03-12 | 2009-09-24 | Sanyo Electric Co Ltd | 半導体装置 |
| CN104701271A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| JP6860845B2 (ja) * | 2017-03-03 | 2021-04-21 | サンケン電気株式会社 | 化合物半導体装置 |
-
1999
- 1999-08-09 JP JP22504499A patent/JP4192348B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053148A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673154B2 (en) | Semiconductor device | |
| US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
| CN104064554B (zh) | 半导体器件 | |
| JP4192348B2 (ja) | 半導体装置 | |
| US9349844B2 (en) | Semiconductor device manufacturing method | |
| TW200403809A (en) | Semiconductor device and method for fabricating the same | |
| JP5326282B2 (ja) | 半導体装置とその製造方法、及び露光用マスク | |
| JP2002289689A (ja) | 半導体集積回路装置とその製造方法 | |
| JP2558058B2 (ja) | 半導体装置のコンタクト及びその形成方法 | |
| JP2012089668A (ja) | 半導体装置及びその製造方法 | |
| KR100439034B1 (ko) | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 | |
| JP3822792B2 (ja) | 半導体素子の製造方法 | |
| WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
| KR20040025948A (ko) | 반도체 소자의 콘택 전극 형성 방법 | |
| KR20230024613A (ko) | 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법 | |
| JP2005116688A (ja) | 半導体装置及びその製造方法 | |
| JPH08288393A (ja) | 半導体装置及びその製造方法 | |
| JP2003282718A (ja) | 半導体装置およびその製造方法 | |
| JP2000269222A (ja) | 半導体装置及びその製造方法 | |
| JPH10135329A (ja) | コンタクトパッドを有する半導体装置とその製造方法 | |
| JP2001185618A (ja) | 半導体装置の製造方法 | |
| KR20110024470A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20010065641A (ko) | 반도체소자의 메탈라인 형성방법 | |
| JPH04275461A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20010056491A (ko) | 층간 격리막 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |