JPWO2005096364A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2005096364A1 JPWO2005096364A1 JP2006511773A JP2006511773A JPWO2005096364A1 JP WO2005096364 A1 JPWO2005096364 A1 JP WO2005096364A1 JP 2006511773 A JP2006511773 A JP 2006511773A JP 2006511773 A JP2006511773 A JP 2006511773A JP WO2005096364 A1 JPWO2005096364 A1 JP WO2005096364A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- metal
- circuit
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
(パッド下領域における導電性金属配線)
次に、本発明の第2の態様に係る半導体装置は、半導体基板と、半導体基板上に形成された少なくとも一つの層間絶縁膜と、層間絶縁膜を介して積層された複数の配線層と、複数の配線層のうちの最上層上に形成されたパッドと、を備え、複数の配線層の各々に形成された回路配線と、層間絶縁膜を貫通し、上下方向に隣接する回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、複数の配線層の各々に設けられた補強配線パターンと、層間絶縁膜に設けられ、上下方向に隣接する補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、パッドの下方の領域には、多層回路構造の少なくとも一部が配置されており、パッドの下方には、多層支持構造が、多層回路構造と抵触しない領域に形成されていることを特徴とするものである。
(スクライブ領域における多層支持構造)
次に、本発明の第3の態様に係る半導体装置は、半導体基板と、半導体基板上に形成された少なくとも一つの層間絶縁膜と、層間絶縁膜を介して積層された複数の配線層と、を備え、複数の配線層の各々に形成された回路配線と、層間絶縁膜を貫通し、上下方向に隣接する回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、半導体装置は、複数の配線層の各々に設けられた補強配線パターンと、層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、半導体装置は、多層回路構造が形成されている回路領域と、回路領域の周囲の領域であって、回路が形成されていないスクライブ領域と、を有しており、多層支持構造は前記スクライブ領域に形成されていることを特徴とする。
(1)スクライブ領域(1300)、回路領域(1200)及びワイヤボンディングパッド(1040)の下方の領域のすべてに多層支持構造を形成する実施形態
(2)スクライブ領域(1300)のみに多層支持構造が形成され、回路領域(1200)及びワイヤボンディングパッド(1040)の下方の領域には多層支持構造が形成されていない実施形態
(3)スクライブ領域(1300)及びワイヤボンディングパッド(1040)の下方の領域に多層支持構造が形成され、回路領域(1200)には多層支持構造が形成されていない実施形態
(4)スクライブ領域(1300)及び回路領域(1200)に多層支持構造が形成され、ワイヤボンディングパッド(1040)の下方の領域には多層支持構造が形成されていない実施形態。
(実施例1)
図30は上述の本発明の第1の態様に係る半導体装置の一実施例の断面図である。
(実施例2)
図33は上述の本発明の第2の態様に係る半導体装置の一実施例の断面図である。
(実施例3)
図41は、本発明の第2の態様に係る半導体装置の他の実施例の断面図である。以下、図41を参照して、本実施例に係る半導体装置を説明する。
(実施例4)
図45は、本発明の第一の態様に係る半導体装置の他の実施例の断面図である。以下、図45を参照して、本実施例に係る半導体装置を説明する。
(実施例5)
図50は、本発明の第2の態様に係る半導体装置の他の実施例の断面図である。以下、図50を参照して、本実施例に係る半導体装置を説明する。
(実施例6)
図56は、本発明の第2の態様に係る半導体装置の他の実施例の断面図である。以下、図56を参照して、本実施例に係る半導体装置を説明する。
(実施例7)
本発明の第1の態様に係る半導体装置の他の実施例を説明する。
(実施例8)
本発明の第2の態様に係る半導体装置の他の実施例を説明する。
(実施例9)
図64及び図65は、いずれも本発明の第3の態様に係る半導体装置の他の実施例の断面図である。
1002 絶縁膜
1003 第一配線層
1004、1008 導電性金属配線
1005、1009 金属補強配線パターン
1006 第一層間絶縁膜
1007 第二配線層
1010 導電性金属ビア
1011、1014、1017 金属補強ビアパターン
1012 第二層間絶縁膜
1013 第三配線層
1015 グローバル配線
1016 素子分離領域
1018、1020 配線溝
1019 ビア孔
1021 半導体基板
1022 絶縁膜
1023 第一配線層
1024、1028 導電性金属配線
1025、1029 金属補強配線パターン
1026 第一層間絶縁膜
1027 第二配線層
1030 導電性金属ビア
1031 金属補強ビアパターン
1040 金属ワイヤボンディングパッド
1042 ボンディングワイヤ
1061 半導体基板
1062 絶縁膜
1063 第一配線層
1064 第一層間絶縁膜
1065 第二配線層
1066 第二層間絶縁膜
1067 第三配線層
1091、1093、1095 導電性金属配線
1092、1094 導電性金属ビア
1095B 大面積配線層パッド
1100 シールド
6221 トランジスタ
6231、6331金属ボンディングパッドの外縁から一定の距離
7221 トランジスタ
111 半導体基板
112 絶縁膜
113 第一配線層
115、121 金属回路配線
116、122 金属補強配線パターン
117 層間絶縁膜
118 導電性金属ビア
119 金属補強ビアパターン
120 第二配線層
123 導電性金属ビアが重なり合う領域
211 半導体基板
212 絶縁膜
213 第一配線層
215、219 金属回路配線
216、220 金属補強配線パターン
217 層間絶縁膜
218 第二配線層
221 金属ボンディングパッド
2211 トランジスタ
223 金属回路配線
224 金属導電性金属ビア
225 金属補強ビアパターン
228 多層ローカル配線層
229 配線層
230 ビア層間絶縁膜
231 グローバル配線層
232 金属ボンディングパッド
233 金属補強ビアパターン
235 CMP平坦用ダミー配線パターン
236 ローカル配線
237 グローバル配線
611 半導体基板
612 絶縁膜
613 第一配線層
615、619、623 金属回路配線または導電性金属配線
616、620 金属補強配線パターン
617 第一層間絶縁膜
618 第二配線層
621、635 金属ボンディングパッド
624、637 導電性金属ビア
625、636 金属補強ビアパターン
626 金属補強配線パターンが相互に重なり合う領域
628 円筒状ビア
629 矩形状のビア
630 ビア
631 多層ローカル配線層
632 配線層
633 ビア層間絶縁膜
634 グローバル配線層
638 ローカル配線
639 グローバル配線
640 CMP平坦用ダミー配線パターン
711 半導体基板
712 絶縁膜
713 第一配線層
715、719、724 金属回路配線または導電性金属配線
716 金属補強配線パターン
717 第一層間絶縁膜
718 第二配線層
720 金属補強配線パターン
721 第二層間絶縁膜
722 第3配線層
723 金属ボンディングパッド
725、727 導電性金属ビア
726 金属補強ビアパターン
728 金属補強ビアパターン
729 金属補強配線パターン
730 シールド
E 半導体チップ周縁端部
X 十字マーク
Claims (25)
- 半導体基板と、
前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、
前記層間絶縁膜を介して積層された複数の配線層と、を備え、
前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、
前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、
前記多層支持構造は、前記多層回路構造が存在する前記半導体装置の回路領域において、前記多層回路構造と抵触しない領域に形成されていることを特徴とする半導体装置。 - 最上層上に形成され、外部と電気的に信号の送受信を行なうパッドをさらに有するものであることを特徴とする請求項1に記載の半導体装置。
- 前記多層支持構造は前記パッドの下方の領域にも存在していることを特徴とする請求項2に記載の半導体装置。
- 半導体基板と、
前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、
前記層間絶縁膜を介して積層された複数の配線層と、
前記複数の配線層のうちの最上層上に形成されたパッドと、を備え、
前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、
前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、
前記パッドの下方の領域には、前記多層回路構造の少なくとも一部が配置されており、
前記パッドの下方には、前記多層支持構造が、前記多層回路構造と抵触しない領域に形成されていることを特徴とする半導体装置。 - 前記半導体基板上に形成されたトランジスタをさらに備えており、
前記トランジスタは、前記パッドの下方に配置されていることを特徴とする請求項4に記載の半導体装置。 - 前記多層支持構造は、前記パッドの下方の領域のみならず、前記パッドの外周よりも外側の所定距離の範囲の下方の領域にも形成されていることを特徴とする請求項4または5に記載の半導体装置。
- 前記所定距離は10μmであることを特徴とする請求項6に記載の半導体装置。
- 半導体基板と、
前記半導体基板上に形成された少なくとも一つの層間絶縁膜と、
前記層間絶縁膜を介して積層された複数の配線層と、を備え、
前記複数の配線層の各々に形成された回路配線と、前記層間絶縁膜を貫通し、上下方向に隣接する前記回路配線を相互に接続する導電性金属ビアと、からなる多層回路構造が形成されている半導体装置であって、
前記半導体装置は、前記複数の配線層の各々に設けられた補強配線パターンと、前記層間絶縁膜に設けられ、上下方向に隣接する前記補強配線パターンを相互に接続する補強ビアパターンと、からなる多層支持構造を備え、
前記半導体装置は、前記多層回路構造が形成されている回路領域と、前記回路領域の周囲の領域であって、回路が形成されていないスクライブ領域と、を有しており、
前記多層支持構造は前記スクライブ領域に形成されていることを特徴とする半導体装置。 - 前記多層支持構造は、前記回路領域において、前記多層回路構造と抵触しない領域に形成されていることを特徴とする請求項8に記載の半導体装置。
- 最上層上に形成され、外部と電気的に信号の送受信を行なうパッドをさらに有するものであることを特徴とする請求項8または9に記載の半導体装置。
- 前記パッドの下方の領域にも前記多層支持構造が形成されているものであることを特徴とする請求項8乃至10のいずれか1項に記載の半導体装置。
- 前記パッドの外側と前記スクライブ領域との間にも前記多層支持構造が形成されているものであることを特徴とする請求項8乃至11のいずれか1項に記載の半導体装置。
- 前記補強ビアパターンの前記半導体装置の厚さ方向における長さは前記導電性金属ビアの前記半導体装置の厚さ方向における長さよりも大きいものであることを特徴とする請求項1乃至12のいずれか1項に記載の半導体装置。
- 前記補強ビアパターンの前記半導体装置の横断面における形状がスリット状であることを特徴とする請求項1乃至13のいずれか1項に記載の半導体装置。
- 前記多層支持構造は前記回路配線及び前記導電性金属ビアから電気的に独立して形成されているものであることを特徴とする請求項1乃至14のいずれか1項に記載の半導体装置。
- 前記多層支持構造は、前記回路配線、前記導電性金属ビア及び前記パッドから電気的に独立して形成されているものであることを特徴とする請求項2乃至7及び10のいずれか1項に記載の半導体装置。
- 前記多層支持構造は前記半導体基板中に設けられた素子分離領域に接続されているものであることを特徴とする請求項1乃至16のいずれか1項に記載の半導体装置。
- 前記半導体装置は、その最上層において、グローバル配線をさらに備えており、
前記回路領域に形成された前記多層支持構造は、その一端部において、前記グローバル配線部に接続され、他端部においては、前記回路配線及び前記導電性金属ビアとは隔離されているものであることを特徴とする請求項1乃至17のいずれか1項に記載の半導体装置。 - 前記パッドの下方の領域に形成された多層支持構造は、前記パッド及び他の回路と接続されているものであることを特徴とする請求項2乃至7及び10のいずれか1項に記載の半導体装置。
- 前記補強配線パターン及び前記補強ビアパターンと、それらと同一層に存在する前記回路配線及び前記導電性金属ビアとはそれぞれ同一の材料で形成されているものである請求項1乃至19にいずれか1項に記載の半導体装置。
- 前記層間絶縁膜の単位面積当たりに占める、前記導電性金属ビアと前記補強ビアパターンとの総面積の割合が5%以上とされているものであることを特徴とする請求項1乃至20のいずれか1項に記載の半導体装置。
- 前記パッドの下方の領域において、前記層間絶縁膜の単位面積当たりに占める、前記導電性金属ビアと前記補強ビアパターンとの総面積の割合が5%以上とされているものであることを特徴とする請求項2乃至7及び10のいずれか1項に記載の半導体装置。
- 前記スクライブ領域において、前記層間絶縁膜の単位面積当たりに占める前記補強ビアパターンの総面積の割合が5%以上とされているものであることを特徴とする請求項8乃至22のいずれか1項に記載の半導体装置。
- 前記補強ビアパターンは前記補強配線パターンが相互に重なり合う領域のみを接続するものであることを特徴とする請求項1乃至23のいずれか1項に記載の半導体装置。
- 請求項1乃至24のいずれか1項に記載の半導体装置の製造方法であって、
前記多層支持構造を形成する前記補強配線パターンと前記補強ビアパターンと、それらと同一層に存在する前記回路配線及び前記導電性金属ビアとをそれぞれ同一の材料で形成する過程を備える、
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006511773A JP4946436B2 (ja) | 2004-03-31 | 2005-03-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004107963 | 2004-03-31 | ||
JP2004107963 | 2004-03-31 | ||
JP2006511773A JP4946436B2 (ja) | 2004-03-31 | 2005-03-30 | 半導体装置及びその製造方法 |
PCT/JP2005/006180 WO2005096364A1 (ja) | 2004-03-31 | 2005-03-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005096364A1 true JPWO2005096364A1 (ja) | 2008-02-21 |
JP4946436B2 JP4946436B2 (ja) | 2012-06-06 |
Family
ID=35064070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006511773A Expired - Fee Related JP4946436B2 (ja) | 2004-03-31 | 2005-03-30 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4946436B2 (ja) |
WO (1) | WO2005096364A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4675231B2 (ja) * | 2005-12-28 | 2011-04-20 | パナソニック株式会社 | 半導体集積回路装置 |
JP2008124271A (ja) * | 2006-11-13 | 2008-05-29 | Rohm Co Ltd | 半導体装置 |
US8912657B2 (en) | 2006-11-08 | 2014-12-16 | Rohm Co., Ltd. | Semiconductor device |
JP5432481B2 (ja) * | 2008-07-07 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2010153677A (ja) * | 2008-12-26 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置、及び半導体装置の製造方法 |
US8310056B2 (en) | 2009-05-29 | 2012-11-13 | Renesas Electronics Corporation | Semiconductor device |
CN102918644A (zh) * | 2011-05-20 | 2013-02-06 | 松下电器产业株式会社 | 半导体装置 |
JP2012134543A (ja) * | 2012-03-08 | 2012-07-12 | Fujitsu Ltd | 半導体装置 |
JP5553923B2 (ja) * | 2013-06-14 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN112400220B (zh) * | 2018-06-29 | 2022-04-22 | 华为技术有限公司 | 集成电路及其互连结构 |
KR102095208B1 (ko) * | 2018-11-21 | 2020-03-31 | (주)샘씨엔에스 | 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법 |
US11282744B2 (en) * | 2019-09-30 | 2022-03-22 | Systems On Silicon Manufacturing Co. Pte. Ltd. | Enhanced intermetal dielectric adhesion |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049190A (ja) * | 1998-07-14 | 2000-02-18 | Texas Instr Inc <Ti> | 能動集積回路上のボンディングのためのシステム及び方法 |
JP2000150521A (ja) * | 1998-11-13 | 2000-05-30 | Motorola Inc | 集積回路 |
JP2001053148A (ja) * | 1999-08-09 | 2001-02-23 | Denso Corp | 半導体装置 |
JP2001196372A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2001308100A (ja) * | 2000-03-17 | 2001-11-02 | Internatl Business Mach Corp <Ibm> | 半導体チップおよびその形成方法 |
JP2004064046A (ja) * | 2002-06-06 | 2004-02-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004079732A (ja) * | 2002-08-15 | 2004-03-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004282000A (ja) * | 2003-02-25 | 2004-10-07 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP2001267323A (ja) * | 2000-03-21 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002270776A (ja) * | 2001-03-13 | 2002-09-20 | Sanyo Electric Co Ltd | 半導体装置の配線構造 |
JP2003318179A (ja) * | 2002-04-26 | 2003-11-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2004071927A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
-
2005
- 2005-03-30 WO PCT/JP2005/006180 patent/WO2005096364A1/ja active Application Filing
- 2005-03-30 JP JP2006511773A patent/JP4946436B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049190A (ja) * | 1998-07-14 | 2000-02-18 | Texas Instr Inc <Ti> | 能動集積回路上のボンディングのためのシステム及び方法 |
JP2000150521A (ja) * | 1998-11-13 | 2000-05-30 | Motorola Inc | 集積回路 |
JP2001053148A (ja) * | 1999-08-09 | 2001-02-23 | Denso Corp | 半導体装置 |
JP2001196372A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2001308100A (ja) * | 2000-03-17 | 2001-11-02 | Internatl Business Mach Corp <Ibm> | 半導体チップおよびその形成方法 |
JP2004064046A (ja) * | 2002-06-06 | 2004-02-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004079732A (ja) * | 2002-08-15 | 2004-03-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004282000A (ja) * | 2003-02-25 | 2004-10-07 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4946436B2 (ja) | 2012-06-06 |
WO2005096364A1 (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946436B2 (ja) | 半導体装置及びその製造方法 | |
US7459792B2 (en) | Via layout with via groups placed in interlocked arrangement | |
JP4401874B2 (ja) | 半導体装置 | |
US7397125B2 (en) | Semiconductor device with bonding pad support structure | |
US6727590B2 (en) | Semiconductor device with internal bonding pad | |
US6908841B2 (en) | Support structures for wirebond regions of contact pads over low modulus materials | |
JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
US7148575B2 (en) | Semiconductor device having bonding pad above low-k dielectric film | |
US20110254165A1 (en) | Semiconductor integrated circuit device and production method thereof | |
CN101556944A (zh) | 形成穿透硅通孔的结构和工艺 | |
JP4646993B2 (ja) | 半導体装置 | |
JP2001267323A (ja) | 半導体装置及びその製造方法 | |
JP4280204B2 (ja) | 半導体装置 | |
KR102539779B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
JP2011146563A (ja) | 半導体装置 | |
JP4528035B2 (ja) | 半導体装置 | |
US20100065969A1 (en) | Integrated circuit device | |
JP2005142351A (ja) | 半導体装置およびその製造方法 | |
JP2005116788A (ja) | 半導体装置 | |
KR20100033711A (ko) | 배선 구조, 이를 갖는 반도체 소자 및 반도체 소자의 제조 방법 | |
JP3725527B2 (ja) | 半導体装置 | |
JP2005327913A (ja) | 半導体装置 | |
JP2008124070A (ja) | 半導体装置 | |
JP5932079B2 (ja) | 半導体装置 | |
JP2006179542A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080825 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |