JP4509535B2 - 半導体装置および制御方法 - Google Patents
半導体装置および制御方法 Download PDFInfo
- Publication number
- JP4509535B2 JP4509535B2 JP2003381580A JP2003381580A JP4509535B2 JP 4509535 B2 JP4509535 B2 JP 4509535B2 JP 2003381580 A JP2003381580 A JP 2003381580A JP 2003381580 A JP2003381580 A JP 2003381580A JP 4509535 B2 JP4509535 B2 JP 4509535B2
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- value
- pwm signal
- semiconductor device
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 33
- 230000000295 complement effect Effects 0.000 claims description 20
- 230000002159 abnormal effect Effects 0.000 claims description 13
- 230000006698 induction Effects 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- General Induction Heating (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
図1は本発明の第1の実施形態に係る半導体装置の構成を示すブロック図である。図1の半導体装置は、インバータ制御用のためにPWM信号を生成するものであり、代表的にはマイクロコンピュータ(マイコン)において実現される。
図3は本発明の第2の実施形態に係る半導体装置の構成を示すブロック図であり、図1と共通の構成要素については図1と同一の符号を付している。図1と異なるのは、デッドタイム付加部2Aにおいて、第1および第2のデッドタイム設定レジスタ24a,24bが並列に配置されており、それぞれにバッファレジスタ23a,23bが設けられている点である。
図5は本発明の第3の実施形態に係る半導体装置の構成を示すブロック図であり、図3と共通の構成要素については図3と同一の符号を付している。図3と異なるのは、デッドタイム付加部2Bにおいて、第1のデッドタイム用と第2のデッドタイム用に、それぞれ第1および第2のデッドタイムタイマ22a,22bが設けられている点である。第1のデッドタイムタイマ22aは周期タイマ14の起動タイミングに同期して起動し、第2のデッドタイムタイマ22bは周期タイマ14とデューティ設定レジスタ16との比較一致に同期してスタートする。
図7は本発明の第4の実施形態に係る半導体装置の構成を示すブロック図であり、図3と共通の構成要素については図3と同一の符号を付している。図3と異なるのは、デッドタイム付加部2Cにおいて、デッドタイムタイマおよびエッジ検出部が省かれ、代わりに、比較器26および付加相判別器27が設けられている点である。
図9は本発明の第5の実施形態に係る半導体装置の構成を示すブロック図であり、図7と共通の構成要素については図7と同一の符号を付している。図7と異なるのは、デッドタイム付加部2Dにおいて、第1および第2のデッドタイム設定レジスタ24a,24bのそれぞれに対応して、第1および第2の比較器26a,26bが設けられている点である。
図16は本発明の第6の実施形態に係る誘導加熱装置の構成を示す図である。図16において、半導体装置31は上述の各実施形態で示したものと同様に構成されており、コイルによる加熱動作を行うインバータ回路32を、上相信号SUおよび下相信号SLを与えることによって制御する。半導体装置31はさらに、第1および第2のデッドタイムのうち少なくともいずれか一方が、デッドタイム切替入力に応じて設定変更可能なように、構成されている。デッドタイムの設定変更は例えば、上述した第1および第2のデッドタイム設定レジスタ24a,24bの設定値を、外部割込みに応じて、ソフトウェア制御によって変更することによって実現できる。
図18は本発明の第7の実施形態に係る誘導加熱装置の構成を示す図である。図18において、半導体装置41は上述の各実施形態で示したものと同様に構成されており、コイルによる加熱動作を行うインバータ回路42を、上相信号SUおよび下相信号SLを与えることによって制御する。半導体装置41はさらに、第1および第2のデッドタイムのうち少なくともいずれか一方が、デッドタイム切替入力に応じて設定変更可能なように、構成されている。
2,2A,2B,2C,2D デッドタイム付加部
22 デッドタイムタイマ
22a 第1のデッドタイムタイマ
22b 第2のデッドタイムタイマ
24a 第1のデッドタイム設定レジスタ
24b 第2のデッドタイム設定レジスタ
26 比較器
26a 第1の比較器
26b 第2の比較器
31,41 半導体装置
32,42 インバータ回路
PWM1 第1のPWM信号
PWM2 第2のPWM信号
SA 異常信号
SB アナログ信号
Claims (10)
- 第1のPWM信号と、前記第1のPWM信号の反転信号である第2のPWM信号とを生成する相補PWM生成部と、
前記第1のPWM信号の立ち上がり時に第1のデッドタイムを付加するとともに、前記第2のPWM信号の立ち上がり時に第2のデッドタイムを付加するデッドタイム付加部とを備え、
前記デッドタイム付加部は、
前記第1のデッドタイムと、前記第2のデッドタイムとを、個別に設定可能に構成されており、かつ、
デッドタイムタイマと、
第1および第2のデッドタイム設定レジスタと、
所定のタイミングで前記第1のデッドタイム設定レジスタに転送する値を格納する第1のバッファレジスタと、
所定のタイミングで前記第2のデッドタイム設定レジスタに転送する値を格納する第2のバッファレジスタとを備え、
前記デッドタイムタイマの値が前記第1のデッドタイム設定レジスタの設定値に達するまでの時間を、前記第1のデッドタイムとして設定するとともに、前記デッドタイムタイマの値が前記第2のデッドタイム設定レジスタの設定値に達するまでの時間を、前記第2のデッドタイムとして設定する
ことを特徴とする半導体装置。 - 第1のPWM信号と、前記第1のPWM信号の反転信号である第2のPWM信号とを生成する相補PWM生成部と、
前記第1のPWM信号の立ち上がり時に第1のデッドタイムを付加するとともに、前記第2のPWM信号の立ち上がり時に第2のデッドタイムを付加するデッドタイム付加部とを備え、
前記デッドタイム付加部は、
前記第1のデッドタイムと、前記第2のデッドタイムとを、個別に設定可能に構成されており、かつ、
第1および第2のデッドタイムタイマと、
第1および第2のデッドタイム設定レジスタと、
所定のタイミングで前記第1のデッドタイム設定レジスタに転送する値を格納する第1のバッファレジスタと、
所定のタイミングで前記第2のデッドタイム設定レジスタに転送する値を格納する第2のバッファレジスタとを備え、
前記第1のデッドタイムタイマの値が前記第1のデッドタイム設定レジスタの設定値に達するまでの時間を、前記第1のデッドタイムとして設定するとともに、前記第2のデッドタイムタイマの値が前記第2のデッドタイム設定レジスタの設定値に達するまでの時間を、前記第2のデッドタイムとして設定する
ことを特徴とする半導体装置。 - 第1のPWM信号と、前記第1のPWM信号の反転信号である第2のPWM信号とを生成する相補PWM生成部と、
前記第1のPWM信号の立ち上がり時に第1のデッドタイムを付加するとともに、前記第2のPWM信号の立ち上がり時に第2のデッドタイムを付加するデッドタイム付加部とを備え、
前記デッドタイム付加部は、
前記第1のデッドタイムと、前記第2のデッドタイムとを、個別に設定可能に構成されており、かつ、
第1および第2のデッドタイム設定レジスタと、
所定のタイミングで前記第1のデッドタイム設定レジスタに転送する値を格納する第1のバッファレジスタと、
所定のタイミングで前記第2のデッドタイム設定レジスタに転送する値を格納する第2のバッファレジスタと、
前記相補PWM生成部が有する原PWM信号の周期を設定する周期タイマのカウンタ値を、前記第1および第2のデッドタイム設定レジスタの設定値と比較する比較器とを備え、
前記比較器による前記第1のデッドタイム設定レジスタの設定値との比較結果を基にして、前記第1のデッドタイムを設定するとともに、前記比較器による前記第2のデッドタイム設定レジスタの設定値との比較を基にして、前記第2のデッドタイムを設定する
ことを特徴とする半導体装置。 - 第1のPWM信号と、前記第1のPWM信号の反転信号である第2のPWM信号とを生成する相補PWM生成部と、
前記第1のPWM信号の立ち上がり時に第1のデッドタイムを付加するとともに、前記第2のPWM信号の立ち上がり時に第2のデッドタイムを付加するデッドタイム付加部とを備え、
前記デッドタイム付加部は、
前記第1のデッドタイムと、前記第2のデッドタイムとを、個別に設定可能に構成されており、かつ、
第1および第2のデッドタイム設定レジスタと、
所定のタイミングで前記第1のデッドタイム設定レジスタに転送する値を格納する第1のバッファレジスタと、
所定のタイミングで前記第2のデッドタイム設定レジスタに転送する値を格納する第2のバッファレジスタと、
前記相補PWM生成部が有する原PWM信号の周期を設定する周期タイマのカウンタ値を、前記第1のデッドタイム設定レジスタの設定値と比較する第1の比較器と、
前記周期タイマのカウンタ値を、前記第2のデッドタイム設定レジスタの設定値と比較する第2の比較器とを備え、
前記第1の比較器による比較結果を基にして、前記第1のデッドタイムを設定するとともに、前記第2の比較器による比較結果を基にして、前記第2のデッドタイムを設定することを特徴とする半導体装置。 - 請求項1において、
前記第1および第2のデッドタイム設定レジスタは、並列に前記デッドタイムタイマに対して接続されるよう配置されている
ことを特徴とする半導体装置。 - 請求項3において、
前記第1および第2のデッドタイム設定レジスタは、並列に前記比較器に対して接続されるよう配置されている
ことを特徴とする半導体装置。 - 請求項1〜4のうちいずれか1項において、
デッドタイム切替入力に応じて、前記第1および第2のデッドタイムのうち少なくともいずれか一方が、設定変更可能なように構成されている
ことを特徴とする半導体装置。 - コイルによる加熱動作を行うインバータ回路と、前記インバータ回路を、デッドタイムを付加した前記第1および第2のPWM信号を与えることによって制御する、請求項7の半導体装置とを備えた誘導加熱装置において、
前記インバータ回路が、前記半導体装置に、前記デッドタイム切替入力として信号を与え、
前記半導体装置が、受けた前記デッドタイム切替入力に応じて、前記第1および第2のデッドタイムのうち少なくとも一方を、設定変更する
ことを特徴とする制御方法。 - 請求項8において、
前記インバータ回路は、前記デッドタイム切替入力として、異常加熱を示す異常信号を出力し、
前記半導体装置は、前記異常信号を受けたとき、前記設定変更を実行する
ことを特徴とする制御方法。 - 請求項8において、
前記インバータ回路は、前記デッドタイム切替入力として、加熱コイル電流の電流値を示すアナログ信号を出力し、
前記半導体装置は、受けた前記アナログ信号をAD変換し、変換値が所定範囲外にあるとき、前記設定変更を実行する
ことを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381580A JP4509535B2 (ja) | 2002-11-19 | 2003-11-11 | 半導体装置および制御方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002335612 | 2002-11-19 | ||
JP2003381580A JP4509535B2 (ja) | 2002-11-19 | 2003-11-11 | 半導体装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004187492A JP2004187492A (ja) | 2004-07-02 |
JP4509535B2 true JP4509535B2 (ja) | 2010-07-21 |
Family
ID=32774612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003381580A Expired - Lifetime JP4509535B2 (ja) | 2002-11-19 | 2003-11-11 | 半導体装置および制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4509535B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4926482B2 (ja) * | 2006-01-27 | 2012-05-09 | 東芝キヤリア株式会社 | 電力変換装置 |
JP5036056B2 (ja) * | 2007-11-21 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | タイマユニット回路及びその使用方法 |
JP5885977B2 (ja) * | 2011-09-16 | 2016-03-16 | ラピスセミコンダクタ株式会社 | Pwm信号出力回路とpwm信号出力制御方法およびプログラム |
JP5901926B2 (ja) * | 2011-10-05 | 2016-04-13 | ルネサスエレクトロニクス株式会社 | Pwm出力装置及びモータ駆動装置 |
CN117811552B (zh) * | 2024-03-01 | 2024-05-28 | 上海励驰半导体有限公司 | Pwm信号死区时间的动态配置方法、装置、芯片及设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6087678A (ja) * | 1983-10-20 | 1985-05-17 | Toshiba Corp | インバ−タ制御回路 |
JPH08126334A (ja) * | 1994-10-24 | 1996-05-17 | Nippondenso Co Ltd | Pwm信号発生装置 |
JPH10149876A (ja) * | 1996-11-20 | 1998-06-02 | Matsushita Electric Ind Co Ltd | 誘導加熱調理器 |
JPH11122938A (ja) * | 1997-07-29 | 1999-04-30 | Hitachi Ltd | Pwmパルス生成回路とそれを用いた制御システム |
JP2000066702A (ja) * | 1998-08-18 | 2000-03-03 | Nec Corp | インバータ制御用マイクロコンピュータ及びインバータ制御装置 |
JP2001157457A (ja) * | 1999-11-26 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 3相パルス幅変調波形発生装置 |
JP2002300783A (ja) * | 2001-03-29 | 2002-10-11 | Nec Microsystems Ltd | 3相pwm信号生成回路 |
-
2003
- 2003-11-11 JP JP2003381580A patent/JP4509535B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6087678A (ja) * | 1983-10-20 | 1985-05-17 | Toshiba Corp | インバ−タ制御回路 |
JPH08126334A (ja) * | 1994-10-24 | 1996-05-17 | Nippondenso Co Ltd | Pwm信号発生装置 |
JPH10149876A (ja) * | 1996-11-20 | 1998-06-02 | Matsushita Electric Ind Co Ltd | 誘導加熱調理器 |
JPH11122938A (ja) * | 1997-07-29 | 1999-04-30 | Hitachi Ltd | Pwmパルス生成回路とそれを用いた制御システム |
JP2000066702A (ja) * | 1998-08-18 | 2000-03-03 | Nec Corp | インバータ制御用マイクロコンピュータ及びインバータ制御装置 |
JP2001157457A (ja) * | 1999-11-26 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 3相パルス幅変調波形発生装置 |
JP2002300783A (ja) * | 2001-03-29 | 2002-10-11 | Nec Microsystems Ltd | 3相pwm信号生成回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2004187492A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060189011A1 (en) | Semiconductor device and control method | |
EP2761756B1 (en) | Variable frequency ratiometric multiphase pulse width modulation generation | |
US8279917B2 (en) | Pulse width modulation controller and pulse waveform control method | |
TW201206080A (en) | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers | |
EP2761753B1 (en) | Repetitive single cycle pulse width modulation generation | |
JP5901926B2 (ja) | Pwm出力装置及びモータ駆動装置 | |
US9448581B2 (en) | Timer unit circuit having plurality of output modes and method of using the same | |
JP2016502799A (ja) | 相補出力ジェネレータモジュール | |
KR20140079782A (ko) | 확장된 펄스폭 변조 위상 오프셋을 구비한 시스템, 방법 및 장치 | |
JP2005117839A (ja) | パルス幅変調波形生成方法及び装置 | |
JP3677497B2 (ja) | パルス幅変調波形発生装置及び3相パルス幅変調波形発生装置 | |
JP4509535B2 (ja) | 半導体装置および制御方法 | |
JP3784326B2 (ja) | Dc/dcスイッチングコンバータ | |
KR20140090108A (ko) | Pwm 신호 생성 회로, 프린터, 및 pwm 신호 생성 방법 | |
JP2009278731A (ja) | 電力変換装置の制御装置および制御方法 | |
JP5023339B2 (ja) | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用lsi | |
JP6689025B2 (ja) | Pwm出力とad変換の競合回避制御装置および競合回避制御方法、ならびにパワー制御システム | |
US20080048899A1 (en) | System and method for generating a pulse width modulated signal having variable duty cycle resolution | |
US20220158581A1 (en) | Motor controller, motor system and method for controlling motor | |
JP3777242B2 (ja) | モータ制御装置 | |
JPS6380776A (ja) | Pwmインバ−タの電流制御装置 | |
WO2021014948A1 (ja) | モータ制御装置およびモータシステム | |
JP2017207382A (ja) | 電子制御装置 | |
JPH10112982A (ja) | 三相pwm波形発生装置 | |
JPH02231960A (ja) | 電源制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4509535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |