JP2006034030A - ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 - Google Patents

ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 Download PDF

Info

Publication number
JP2006034030A
JP2006034030A JP2004211388A JP2004211388A JP2006034030A JP 2006034030 A JP2006034030 A JP 2006034030A JP 2004211388 A JP2004211388 A JP 2004211388A JP 2004211388 A JP2004211388 A JP 2004211388A JP 2006034030 A JP2006034030 A JP 2006034030A
Authority
JP
Japan
Prior art keywords
signal
dead time
drive
circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004211388A
Other languages
English (en)
Inventor
Sanae Miyata
沙奈絵 宮田
Seiji Takahara
誠司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004211388A priority Critical patent/JP2006034030A/ja
Publication of JP2006034030A publication Critical patent/JP2006034030A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】外乱ノイズや寄生容量の影響を受けにくく、貫通電流によるスイッチングデバイスの破壊を抑制するゲートドライブ回路を得る。
【解決手段】パルス信号からデッドタイム期間が削除されたデッドタイム信号を入力し、エッジトリガ回路13は、パルス信号からデッドタイム期間を削除したデッドタイム信号を入力しデッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成し、レベルシフト回路15は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号とを入力し、これらの4つの信号に基づいてスイッチングデバイス71の駆動信号を生成する。
【選択図】 図1



Description

本発明は、例えば、直列接続されたパワーMOSFET、IGBTの一対のスイッチングデバイス(ハイサイド側スイッチングデバイスおよびローサイド側スイッチングデバイス)のうち、高電位側(ハイサイド側)のスイッチングデバイスを入力されたパルス信号に応じてオンオフさせるゲートドライブ回路およびそれを含むドライブ装置に関し、特にゲートドライブ回路の誤動作防止の改善に関するものである。
例えば、電動機を駆動するインバータ装置においては、交流電圧を整流した数百Vの直流電圧を電源とし、この電源に対して2つのスイッチングデバイスが直列接続された回路が2相あるいは3相構造に設けられている。このようなインバータ装置は、ドライブ装置によって2つのスイッチングデバイスを所定の順序でオンオフされて所望の動作を得る。スイッチングを行わせるためのオンオフ指令は、一般に駆動制御回路から生成される数V程度の低電圧信号である。 この低電圧信号おいては、ローサイド側のスイッチングデバイスに対してはそのまま使用することができるが、高電位側のスイッチングデバイスに対しては基準電位のレベルを上げないと使用することができない。これは、駆動装置において高電位側スイッチングデバイスをスイッチングする回路は高電位側スイッチングデバイスと低電位側スイッチングデバイスとの接続ノードの電位を基準電位として動作するからである。
上述のような、ハイサイド側のスイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路およびそれを含むドライブ装置において、従来、例えば、RSフリップフロップを用いてエッジ信号からパルス信号を整形してこれに基づいて駆動信号を得る方法が提案されている(例えば、特許文献1参照)。
図5は従来のドライブ装置の一例を示すブロック図である。図6は図5のレベルシフト回路25、RSフリップフロップ26の部分の詳細を模式的に示す回路図である。図7はハイサイド側駆動信号の生成される様子を示すタイミングチャートである。図5において、ハーフブリッジ回路70は、直列に接続された2つのパワーMOSFET71、72から構成されている。
ハーフブリッジ回路70を駆動するドライブ装置90は、ハイサイド側デッドタイム回路11と、エッジトリガ回路13と、レベルシフト回路15と、RSフリップフロップ26と、ハイサイド側ゲートドライバ17と、ローサイド側デッドタイム回路21と、ローサイド側ゲートドライバ27とを有している。
ハイサイド側デッドタイム回路11は、ハイサイド側パルス信号を入力し、このパルス信号からデッドタイム期間を削除した図7の(d)に示すデッドタイム信号を生成する。エッジトリガ回路13は、このデッドタイム信号を入力し、図7の(e1)に示す立上りエッジパルス信号と図7の(e2)に示す立下りエッジパルス信号とを生成する。
図6において、高電位側電源絶対電位Vb(以下、電位Vb)とグランド電位GND(以下、電位GND)との間に、直列に接続されたスイッチ素子5Aとスイッチ素子1と、同じく直列に接続されたスイッチ素子6Aとスイッチ素子3とが並列に接続されている。エッジトリガ回路13から出力された立上りエッジパルス信号が、スイッチ素子1に入力している。また、立下りエッジパルス信号が、スイッチ素子3に入力されている。スイッチ素子は、例えばトランジスタで実現することができる。
また、電位Vbと浮遊電位Vs(以下、電位Vs)との間には、それぞれ直列に接続されたスイッチ素子5Bと抵抗7a、スイッチ素子6Bと抵抗7bが並列に接続されている。さらに、電位Vbと電位Vsとの間に第1のドライブ回路8aと第2のドライブ回路8bとが並列に接続されている。スイッチ素子5Bと抵抗7aの接続点およびスイッチ素子6Bと抵抗7bの接続点が、それぞれドライブ回路8aとドライブ回路8bの入力端子に接続されている。そして、ドライブ回路8aとドライブ回路8bの出力がRSフリップフロップ26に入力されている。スイッチ素子5Aと5Bおよびスイッチ素子6Aと6Bは、それぞれカレントミラーを構成しており連動して動作するようにされている。
立上りエッジパルス信号がハイレベルの状態となると、スイッチ素子5A、5Bに所定の電流が流れ立上りエッジパルス信号が伝達される。そして、この信号は、ドライブ回路8aを介してRSフリップフロップ26に入力される。立下りエッジパルス信号も同様にしてRSフリップフロップ26に入力される。RSフリップフロップ26は、図7の(O)に示すように、一度立上りエッジパルス信号が入力されるとハイレベルの信号を出力し、立下りエッジパルス信号を入力するとローレベルの信号を出力する。
図5に戻り、RSフリップフロップ26の出力は、駆動信号としてハイサイド側ゲートドライバ17に入力される。ハイサイド側ゲートドライバ17は、この駆動信号に基づいてハイサイド側のパワーMOSFET71を駆動する。
一方、ローサイド側デッドタイム回路21は、ローサイド側パルス信号を入力し、このパルス信号からデッドタイム信号を生成する。ローサイド側ゲートドライバ27は、ローサイド側デッドタイム回路21の出力するローサイド側デッドタイム信号をローサイド側駆動信号として入力しこの信号に基づいて、ローサイド側のパワーMOSFET72を駆動する。
特開平5−344719号公報
しかしながら、上記従来の技術によれば、外乱によるノイズや寄生容量を原因とする誤った信号がRSフリップフロップ26に入力すると、エッジパルスが消失するという未解決の課題を有している。図8は立下りのエッジパルスの消失によりRSフリップフロップ26の出力がハイレベルのままとなってしまう様子を示すタイミングチャートである。そして、RSフリップフロップ26の出力がハイレベルのままとなってしまうと、図9の(O)に示すように、ハイサイド側パワーMOSFET71の駆動信号がハイレベルのままとなってしまい、ハイサイド側パワーMOSFET71とローサイド側パワーMOSFET72が同時にオンするので、両パワーMOSFET71、72間に貫通電流が流れ破壊してしまうことがある。
また、このような誤動作を防止するために、入力パルス制限回路や誤動作防止回路を別途設ける提案もされている。
本発明は、上記に鑑みてなされたものであり、外乱ノイズや寄生容量の影響を受けにくくすることができ、入力パルス制限回路や誤動作防止回路を必要とすることなく、貫通電流によるスイッチングデバイス(パワーMOSFET)の破壊を抑制することができるゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明のゲートドライブ回路は、直列に接続され高電位電源と低電位電源との間に介挿された2つのスイッチングデバイスのうちハイサイド側のスイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路において、パルス信号からデッドタイム期間を削除したデッドタイム信号を入力しデッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号とを入力し、立下りエッジ信号とデッドタイム信号とから第1のデッドタイム合成信号を生成し、立下りエッジ信号とデッドタイム信号の反転信号とから第2のデッドタイム合成信号を生成し、第1のデッドタイム合成信号と第2のデッドタイム合成信号に基づいて駆動信号を生成するレベルシフト回路とを備えたことを特徴とする。
この発明によれば、レベルシフト回路は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号の4つの信号により、駆動信号を生成する。そのため、例えば、外乱ノイズや寄生容量により、いずれかの信号が崩れても(変形しても)他の信号により補うことができる。そのため、外乱ノイズや寄生容量の影響を受けにくくなり、その結果、入力パルス制限回路や誤動作防止回路を必要とすることなく、貫通電流によるスイッチングデバイスの破壊を抑制することができる。
以下に、本発明にかかるゲートドライブ回路、ハイサイド側ドライブモジュール、ドライブ装置および駆動信号の生成方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は実施の形態1のドライブ装置を示すブロック図である。図1において、ハーフブリッジ回路70は、高電位電源としての電源電位PVccと低電位電源としての電位GNDとの間に直列に接続された第1、第2のスイッチングデバイスであるハイサイド側パワーMOSFET71(ハイサイド側スイッチングデバイス)とローサイド側パワーMOSFET72(ローサイド側スイッチングデバイス)とから構成されている。
ハーフブリッジ回路70を駆動するドライブ装置60は、ハイサイド側のパワーMOSFET71のゲートに駆動信号を与えるハイサイド側ゲートドライブモジュール40と、ローサイド側パワーMOSFET72のゲートに駆動電位を与えるローサイド側ゲートドライブモジュール50とを有している。
ハイサイド側ゲートドライブモジュール40は、ハイサイド側デッドタイム回路11と、ゲートドライブ回路30(図1中太線で囲まれた部分)と、ハイサイド側ゲートドライバ17とを有している。そして、ゲートドライブ回路30は、エッジトリガ回路13と、インバータ14と、レベルシフト回路15とを含んでいる。
ハイサイド側デッドタイム回路11は、矩形反復信号であるハイサイド側パルス信号を入力し、パワーMOSFET71,72が同時にオンしてしまうことがないように、ハイサイド側パルス信号から所定のデッドタイム期間を削除してなるハイサイド側デッドタイム信号を生成する。エッジトリガ回路13は、このハイサイド側デッドタイム信号を入力し、当該信号の立上りエッジ信号と立下りエッジ信号とを出力する。インバータ14は、ハイサイド側デッドタイム信号を反転させる。
ゲートドライブ回路30は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号の4つの信号を入力し、これらの信号に基づいてハイサイド側駆動信号を生成する。ハイサイド側ゲートドライバ17は、ゲートドライブ回路30の出力するハイサイド側駆動信号に基づいて、ハイサイド側のパワーMOSFET71を駆動する。
一方、ローサイド側ゲートドライブモジュール50は、ローサイド側デッドタイム回路21と、ローサイド側ゲートドライバ27とを有している。ローサイド側デッドタイム回路21は、ハイサイド側パルス信号と反対のタイミングで反復する矩形のローサイド側パルス信号を入力し、パワーMOSFET71,72が同時にオンしてしまうことがないように、同じくローサイド側パルス信号から所定のデッドタイム期間を削除したローサイド側デッドタイム信号を生成する。
ローサイド側ゲートドライバ27は、ローサイド側デッドタイム回路21の出力するローサイド側デッドタイム信号をローサイド側駆動信号として入力しこの信号に基づいて、ローサイド側のパワーMOSFET72を駆動する。
図2は図1のゲートドライブ回路30の詳細を模式的に示す回路図である。図2において、レベルシフト回路15の内部には、並列に接続されたスイッチ素子1とスイッチ素子2に対して接続点P1を介して直列に接続されたスイッチ素子5Aが電位Vbと電位GNDとの間に接続されている。そして、エッジトリガ回路13から出力された立上りエッジ信号が、スイッチ素子1に入力されている。また、デッドタイム回路から出力されたデッドタイム信号が、そのまま、スイッチ素子2に入力されている。
同じように、並列に接続されたスイッチ素子3とスイッチ素子4に対して接続点P2を介して直列に接続されたスイッチ素子5Aが、電位Vbと電位GNDとの間に接続されている。エッジトリガ回路13から出力された立下りエッジ信号が、スイッチ素子3に入力されている。デッドタイム信号が、そのまま、スイッチ素子4に入力されている。スイッチ素子は、例えばトランジスタで実現することができる。
また、電位Vbと電位Vsとの間には、それぞれ直列に接続されたスイッチ素子5B、抵抗7aと、スイッチ素子6B、抵抗7bとが並列に接続されている。さらに、電位Vbと電位Vsとの間にドライブ回路8aとドライブ回路8bとが並列に接続されている。スイッチ素子5Bと抵抗7aおよびスイッチ素子6Bと抵抗7bのそれぞれの接続点P3およびP4は、それぞれドライブ回路8aとドライブ回路8bの入力に接続されている。スイッチ素子5Aと5Bおよびスイッチ素子6Aと6Bは、それぞれカレントミラーを構成しており連動して動作するようにされている。ドライブ回路8aとドライブ回路8bの出力は、接続点P5にて合成されたのちハイサイド側ゲートドライバ17に入力される。
図3はハイサイド側駆動信号の生成される様子を示すタイミングチャートである。図3も参照しながら動作の説明をする。ハイサイド側デッドタイム回路11から出力され、エッジトリガ回路13を介さずにレベルシフト回路15に入力したデッドタイム信号は、スイッチ素子2を作動させて、図3の(d1)に示す矩形のデッドタイム信号(I2)を生成する。また、インバータ14を介してレベルシフト回路15に入力したデッドタイム信号の反転信号は、スイッチ素子4を作動させて、図3の(d2)に示す矩形のデッドタイム信号の反転信号(I4)を生成する。
一方、エッジトリガ回路13から出力された立上りエッジ信号は、スイッチ素子1を作動させて、図3の(e1)に示す矩形パルス状の立上りエッジパルス信号(I1)を生成する。一方、エッジトリガ回路13から出力された立下りエッジ信号は、スイッチ素子3を作動させて図3の(e2)に示すタイミング、つまりデッドタイム信号の反転信号(I4)の終わりのタイミングから始まる矩形パルス状の立下りエッジパルス信号(I3)を生成する。
素子5Aには、図3の(c1)に示すように、立上りエッジパルス信号(I1)とデッドタイム信号(I2)とが加算された第1のデッドタイム合成信号(I1+I2)が発生する。この信号は素子5Bに写され、その後ドライブ回路8aに入力される。同様に、素子6Aには、図3の(c2)に示すように、立下りエッジパルス信号(I3)とデッドタイム信号の反転信号(I4)とが加算された第2のデッドタイム合成信号(I3+I4)が発生し、この信号は素子6Bを介してドライブ回路8bに入力される。
ドライブ回路8aは、第1のデッドタイム合成信号(I1+I2)が、所定のしきい値以上のときハイレベルとなり、当該しきい値未満のときローレベルとなるような図示しない第3のデッドタイム合成信号を生成する。このときのしきい値は、例えば、デッドタイム信号の50パーセントから80パーセント程度の高さの中で、最もノイズや寄生容量に影響されない程度に設定される。同様に、ドライブ回路8bは、第2のデッドタイム合成信号(I3+I4)が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような図示しない第4のデッドタイム合成信号に基づいて前記駆動信号を生成する。このときのしきい値は、デッドタイム信号の反転信号の50パーセントから80パーセント程度の高さに設定する。
このとき、第1のデッドタイム合成信号(I1+I2)の形状は、矩形のデッドタイム信号(I2)の先頭の部分に、所定の幅のエッジパルス信号(I1)が立ち上がりの垂直部分を一致させて重なった形状を成している。そのため、信号検出時にデッドタイム信号(I2)の先頭の角部の形状がなまって(変形して)形がくずれても立上りエッジパルス信号(I1)がこの変形を補うのでパルスの始まりのタイミングが遅れてしまうことがない。また、従来技術で述べたように、エッジパルス信号が消失してもデッドタイム信号(I2)がこれを補うのでタイミングが遅れてしまうことがない。
一方、第2のデッドタイム合成信号(I3+I4)は、下向き矩形のデッドタイム信号(I4)が終了した後に、所定の幅の上向きのパルス信号(I3)が続く形状を成している。そのため、もしデッドタイム信号の反転信号(I4)の末尾の角部の形状がなまって形がくずれても立下りエッジパルス信号(I3)がこれを補うのでパルスの終わりのタイミングが遅れてしまうことがない。つまり、エッジパルス信号が消失してもデッドタイム信号(I2)がこれを補うのでタイミングが遅れてしまうことがない。
以上のように本実施の形態のハイサイド側ドライブモジュールおよびドライブ装置によれば、レベルシフト回路15が、立下りエッジ信号とデッドタイム信号とを加算して第1のデッドタイム合成信号を生成し、立下りエッジ信号とデッドタイム信号の反転信号とを加算して第2のデッドタイム合成信号を生成し、第1のデッドタイム合成信号が所定のしきい値以上のときハイレベルとなり、しきい値未満のときローレベルとなるような第3のデッドタイム合成信号および第2のデッドタイム合成信号が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような第4のデッドタイム合成信号に基づいて駆動信号を生成する。そのため、外乱ノイズや寄生容量により、いずれかの信号が崩れても(変形しても)他の信号により補うことができる。そのため、外乱ノイズや寄生容量の影響を受けにくくなり、その結果、入力パルス制限回路や誤動作防止回路を必要とすることなく、貫通電流によるスイッチングデバイスの破壊を抑制することができる。
なお、本実施の形態においては、レベルシフト回路15は、デッドタイム信号、デッドタイム信号の反転信号、立上りエッジ信号および立下りエッジ信号の4つの信号を入力し上述した動作により駆動信号の生成を行っているが、この4つの信号による制御は、本実施の形態に限らず、その他の方法を用いてもよい。一例として以下に第2の方法を述べる。
例えば、レベルシフト回路は、デッドタイム信号とその反転信号とから、PWM(pulse width modulation)方式により駆動信号を生成することができ、また、立上りエッジ信号と立下りエッジ信号とから従来技術で述べたエッジトリガ方式により駆動信号を生成することができる。そして、例えばこの両信号の論理和から駆動信号を生成することもできる。
すなわち、デッドタイム信号とその反転信号とから第1のデッドタイム合成信号を生成し、立上りエッジ信号と立下りエッジ信号とから第2のデッドタイム合成信号を生成し、これら第1のデッドタイム合成信号と第2のデッドタイム合成信号に基づいて駆動信号を生成するようにしてもよい。
一般にデッドタイム信号とその反転信号とから得た駆動信号は、信号を殆ど加工せずそのまま制御信号として使用するため、波形クリップレベルまでの動作が可能となり、高効率化を見込むことができる。一方、立上りエッジ信号と立下りエッジ信号とから得た駆動信号は、エッジパルスによって入力信号の変化に素早く追従するような制御をするという効果を見込むことができる。
なお、従来のドライブ装置は上述のようにRSフリップフロップを使用していたため、立上りエッジ信号と立下りエッジ信号とが重なることができない。そのため、変調率は、立上りエッジ信号と立下りエッジ信号のパルス信号が重ならない範囲でまでしか上げることができない。しかしながら、本実施の形態においては、上述のように4つの信号を使用し、またRSフリップフロップを用いることがないので、変調率を100パーセントまで向上させることができる。
さらに、従来の方法においては、パルスが消失することのないように設けた入力パルス制限回路等の動作により、時間軸方向の幅が非常に狭い(細い)パルス信号は入力することができないが、本実施の形態においては、このような制限がなくなり、狭いパルス幅の信号も入力することができる。つまり、高速なスイッチング動作をさせることが可能となる。
なお、本実施の形態のハーフブリッジ回路70は、駆動対象のスイッチングデバイスとしてパワーMOSFETを用いたものであるが、本実施の形態のドライブ装置60が駆動する対象は、ハーフブリッジ回路70に限らずIGBT等のスイッチングデバイスでもよい。
実施の形態2.
図4は実施の形態2のドライブ装置を示すブロック図である。本実施の形態のローサイド側ゲートドライブモジュール51のローサイド側ゲートドライバ28は、ハイサイド側ゲートドライブモジュール40の出力するハイサイド側デッドタイム信号をローサイド側駆動信号として入力しこの信号に基づいて、ローサイド側のパワーMOSFET72を駆動する。そのため、実施の形態1と比べて、ローサイド側デッドタイム回路21が省略されている。これにより、回路の削減、小型化およびコストの低減を図ることができる。
以上のように、本発明にかかるゲートドライブ回路、ハイサイド側ドライブモジュール、ドライブ装置および駆動信号の生成方法は、例えば、電動機を駆動するインバータ装置に適用して有用なものであり、特に、高速なスイッチング動作を要求されるインバータ装置に最適なものである。
実施の形態1のドライブ装置を示すブロック図である。 図1のゲートドライブ回路の詳細を模式的に示す回路図である。 ハイサイド側駆動信号の生成される様子を示すタイミングチャートである。 実施の形態2のドライブ装置を示すブロック図である。 従来のドライブ装置を示すブロック図である。 図5のレベルシフト回路およびRSフリップフロップの部分の詳細を模式的に示す回路図である。 従来のハイサイド側駆動信号の生成される様子を示すタイミングチャートである。 エッジパルスの消失によりRSフリップフロップの出力がハイレベルのままとなってしまう様子を説明するタイミングチャートである。 駆動信号がハイレベルのままとなってしまうことにより貫通電流が発生する様子を説明するタイミングチャートである。
符号の説明
11 ハイサイド側デッドタイム回路
13 エッジトリガ回路
14 インバータ
15 レベルシフト回路
17 ハイサイド側ゲートドライバ
21 ローサイド側デッドタイム回路
27 ローサイド側ゲートドライバ
30 ゲートドライブ回路
40 ハイサイド側ゲートドライブモジュール
50 ローサイド側ゲートドライブモジュール
60 ドライブ装置
70 ハーフブリッジ回路
71 ハイサイド側のパワーMOSFET(スイッチングデバイス)
72 ローサイド側のパワーMOSFET(スイッチングデバイス)

Claims (8)

  1. 直列に接続され高電位電源と低電位電源との間に介挿された2つのスイッチングデバイスのうちハイサイド側の前記スイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路において、
    パルス信号からデッドタイム期間を削除したデッドタイム信号を入力し該デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
    前記デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、前記立下りエッジ信号と前記デッドタイム信号とから第1のデッドタイム合成信号を生成し、前記立下りエッジ信号と前記デッドタイム信号の反転信号とから第2のデッドタイム合成信号を生成し、前記第1のデッドタイム合成信号と前記第2のデッドタイム合成信号に基づいて前記駆動信号を生成するレベルシフト回路と
    を備えたことを特徴とするゲートドライブ回路。
  2. 前記レベルシフト回路は、前記立下りエッジ信号と前記デッドタイム信号とを加算して前記第1のデッドタイム合成信号を生成し、
    前記立下りエッジ信号と前記デッドタイム信号の反転信号とを加算して前記第2のデッドタイム合成信号を生成し、
    前記第1のデッドタイム合成信号が所定のしきい値以上のときハイレベルとなり、しきい値未満のときローレベルとなるような第3のデッドタイム合成信号および前記第2のデッドタイム合成信号が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような第4のデッドタイム合成信号に基づいて前記駆動信号を生成することを特徴とする請求項1に記載のゲートドライブ回路。
  3. 直列に接続され高電位電源と低電位電源との間に介挿された2つのスイッチングデバイスのうちハイサイド側の前記スイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路において、
    パルス信号からデッドタイム期間を削除したデッドタイム信号を入力し該デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
    前記デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、前記デッドタイム信号とその反転信号とから第1のデッドタイム合成信号を生成し、前記立上りエッジ信号と前記立下りエッジ信号とから第2のデッドタイム合成信号を生成し、前記第1のデッドタイム合成信号と前記第2のデッドタイム合成信号に基づいて前記駆動信号を生成するレベルシフト回路と
    を備えたことを特徴とするゲートドライブ回路。
  4. 前記パルス信号は、ハイサイド側パルス信号であり、前記レベルシフト回路は、ハイサイド側スイッチングデバイスを駆動する前記ゲートドライバに供給する前記駆動信号を生成する
    ことを特徴とする請求項1から3のいずれか1項に記載のゲートドライブ回路。
  5. 直列に接続され高電位電源と低電位電源との間に介挿された2つのスイッチングデバイスのうちハイサイド側のスイッチングデバイスを駆動するドライブモジュールにおいて、 パルス信号を入力し該パルス信号からデッドタイム期間を削除したデッドタイム信号を生成するデッドタイム回路と、
    前記デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
    前記デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、前記立下りエッジ信号と前記デッドタイム信号とから第1のデッドタイム合成信号を生成し、前記立下りエッジ信号と前記デッドタイム信号の反転信号とから第2のデッドタイム合成信号を生成し、前記第1のデッドタイム合成信号と前記第2のデッドタイム合成信号に基づいて前記駆動信号を生成するレベルシフト回路と、
    前記駆動信号に基づいてハイサイド側のスイッチングデバイスを駆動するゲートドライバとを備えたことを特徴とするハイサイド側ドライブモジュール。
  6. 前記レベルシフト回路は、前記立下りエッジ信号と前記デッドタイム信号とを加算して前記第1のデッドタイム合成信号を生成し、
    前記立下りエッジ信号と前記デッドタイム信号の反転信号とを加算して前記第2のデッドタイム合成信号を生成し、
    前記第1のデッドタイム合成信号が所定のしきい値以上のときハイレベルとなり、しきい値未満のときローレベルとなるような第3のデッドタイム合成信号および前記第2のデッドタイム合成信号が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような第4のデッドタイム合成信号に基づいて前記駆動信号を生成する
    ことを特徴とする請求項5に記載のハイサイド側ドライブモジュール。
  7. 直列に接続され高電位電源と低電位電源との間に介挿されたハイサイド側およびローサイド側のスイッチングデバイスを駆動するドライブ装置において、
    ハイサイド側パルス信号を入力し該パルス信号からデッドタイム期間を削除したハイサイド側デッドタイム信号を生成するハイサイド側デッドタイム回路と、
    前記デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
    前記ハイサイド側デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、これらの信号に基づいて前記ハイサイド側駆動信号を生成するレベルシフト回路と、
    前記ハイサイド側駆動信号に基づいてハイサイド側のスイッチングデバイスを駆動するハイサイド側ゲートドライバと、
    ローサイド側パルス信号を入力し該パルス信号からデッドタイム期間を削除したローサイド側デッドタイム信号を生成するローサイド側デッドタイム回路と、
    前記ローサイド側デッドタイム信号に基づいてローサイド側スイッチングデバイスを駆動するローサイド側ゲートドライバと、
    を備えたことを特徴とするドライブ装置。
  8. 直列に接続され高電位電源と低電位電源との間に介挿されたハイサイド側およびローサイド側のスイッチングデバイスを駆動するドライブ装置において、
    ハイサイド側パルス信号を入力し該パルス信号からデッドタイム期間を削除したハイサイド側デッドタイム信号を生成するハイサイド側デッドタイム回路と、
    前記ハイサイド側デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
    前記ハイサイド側デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、これらの信号に基づいて前記ハイサイド側駆動信号を生成するレベルシフト回路と、
    前記ハイサイド側駆動信号に基づいてハイサイド側のスイッチングデバイスを駆動するハイサイド側ゲートドライバと、
    前記ハイサイド側デッドタイム信号に基づいてローサイド側スイッチングデバイスを駆動するローサイド側ゲートドライバと、
    を備えたことを特徴とするドライブ装置。
JP2004211388A 2004-07-20 2004-07-20 ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 Pending JP2006034030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004211388A JP2006034030A (ja) 2004-07-20 2004-07-20 ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211388A JP2006034030A (ja) 2004-07-20 2004-07-20 ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置

Publications (1)

Publication Number Publication Date
JP2006034030A true JP2006034030A (ja) 2006-02-02

Family

ID=35899697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211388A Pending JP2006034030A (ja) 2004-07-20 2004-07-20 ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置

Country Status (1)

Country Link
JP (1) JP2006034030A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265526B2 (en) 2005-09-06 2007-09-04 Kabushiki Kaisha Toshiba Semiconductor device
EP1919082A1 (en) * 2006-10-30 2008-05-07 Infineon Technologies Austria AG Circuit arrangement and methods for driving a high-side semiconductor switch
CN103051183A (zh) * 2012-12-14 2013-04-17 东南大学 一种同步整流dc/dc变换器的驱动电路
KR101529149B1 (ko) * 2013-09-02 2015-06-17 엘에스산전 주식회사 게이트 구동 장치
CN110995232A (zh) * 2019-12-06 2020-04-10 东莞璟阳电子科技有限公司 一种可控磁力按键控制电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265526B2 (en) 2005-09-06 2007-09-04 Kabushiki Kaisha Toshiba Semiconductor device
US7474083B2 (en) 2005-09-06 2009-01-06 Kabushiki Kaisha Toshiba Semiconductor device
EP1919082A1 (en) * 2006-10-30 2008-05-07 Infineon Technologies Austria AG Circuit arrangement and methods for driving a high-side semiconductor switch
US7710167B2 (en) 2006-10-30 2010-05-04 Infineon Technologies Austria Ag Circuits and methods for controlling an on/off state of a switch
CN103051183A (zh) * 2012-12-14 2013-04-17 东南大学 一种同步整流dc/dc变换器的驱动电路
KR101529149B1 (ko) * 2013-09-02 2015-06-17 엘에스산전 주식회사 게이트 구동 장치
CN110995232A (zh) * 2019-12-06 2020-04-10 东莞璟阳电子科技有限公司 一种可控磁力按键控制电路
CN110995232B (zh) * 2019-12-06 2023-11-03 东莞璟阳电子科技有限公司 一种可控磁力按键控制电路

Similar Documents

Publication Publication Date Title
JP2008306731A (ja) 供給電圧のオン/オフを目的とするハイサイド半導体スイッチのスイッチ制御回路
JP2007243254A (ja) スイッチ素子駆動回路
JP5627700B2 (ja) 電力変換装置
JP2002034286A (ja) Hブリッジ型モータ駆動回路
JP2006121840A (ja) 駆動装置
JP6362476B2 (ja) ハイサイドトランジスタのゲート駆動回路、スイッチング出力回路、インバータ装置、電子機器
JP2008125178A (ja) モータ制御装置
JP5003588B2 (ja) 半導体回路
US8258823B2 (en) Method of and driver circuit for operating a semiconductor power switch
JP2006034030A (ja) ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置
JP5139793B2 (ja) 電力変換装置
JP2007267560A (ja) 貫通電流制御装置を備えたインバータ
US20040120170A1 (en) Inverter
JP2002165462A (ja) 半導体電力変換装置
US7102416B2 (en) High side switching circuit
CN215835383U (zh) 电子电路
US20220140748A1 (en) Semiconductor device and inverter device
JP2006271158A (ja) アクチュエータ駆動システム
JP2004274866A (ja) ハーフブリッジ形インバータ回路
JP4153408B2 (ja) インバータ装置
JP2010045742A (ja) スイッチング回路装置
JP4036685B2 (ja) ハーフブリッジ形インバータ回路
JP7169816B2 (ja) モータドライバ装置及び半導体装置
JP4640680B2 (ja) トランジスタブリッジの駆動方法及びその回路
JP2022018356A (ja) スイッチング回路