JP4901076B2 - 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 - Google Patents
測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 Download PDFInfo
- Publication number
- JP4901076B2 JP4901076B2 JP2004164999A JP2004164999A JP4901076B2 JP 4901076 B2 JP4901076 B2 JP 4901076B2 JP 2004164999 A JP2004164999 A JP 2004164999A JP 2004164999 A JP2004164999 A JP 2004164999A JP 4901076 B2 JP4901076 B2 JP 4901076B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- measurement
- material layer
- measurement pattern
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 title claims description 218
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 238000000691 measurement method Methods 0.000 title description 5
- 239000000463 material Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
20 スクライブ領域
22 第1測定用パターン
24 ビーム領域
26 集積回路パターン
30 第1物質層
32 第2物質層
40 第3物質層
42 第2測定用パターン
44 第4物質層
46 ダミーパターン
Claims (30)
- 半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板と、
前記チップ領域内の前記半導体基板の表面に空き空間の形態で形成された半導体集積回路パターンと、
前記スクライブ領域内の前記半導体基板の表面に空き空間の形態で形成され、計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターンと、
前記測定用パターンの内部に形成され、前記測定用パターンの空き空間の表面断面積を減少させられるダミーパターンと、
を含み、
前記測定用パターン内の空き空間には、計測設備の測定対象になる第2物質層がさらに形成されており、前記チップ領域内には、前記第2物質層の形成段階と同じ工程段階で形成された第2物質層がさらに形成されており、
前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、5%ないし15%範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置。 - 前記ダミーパターンは、前記測定用パターン内で前記半導体基板の一部が除去されずに残存して突出された形態で形成されたものであることを特徴とする請求項1に記載の膜厚測定用パターンを備える半導体装置。
- 前記半導体基板は単結晶シリコンであり、前記第2物質層はシリコン酸化物であることを特徴とする請求項1に記載の膜厚測定用パターンを備える半導体装置。
- 前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも4倍以上であることを特徴とする請求項1に記載の膜厚測定用パターンを備える半導体装置。
- 前記測定用パターン内で前記ビーム領域が形成される位置に関係なく、前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれることを特徴とする請求項1に記載の膜厚測定用パターンを備える半導体装置。
- 前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に配されていることを特徴とする請求項1に記載の膜厚測定用パターンを備える半導体装置。
- 半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板と、
前記半導体基板上に形成された第1物質層と、
前記チップ領域内の前記第1物質層の表面に空き空間の形態で形成された半導体集積回路パターンと、
前記スクライブ領域内の前記第1物質層の表面に空き空間の形態で形成され、計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターンと、
前記測定用パターンの内部に形成され、前記測定用パターンの空き空間の表面断面積を減少させられるダミーパターンと、
を含み、
前記測定用パターン内の空き空間には、計測設備の測定対象になる第2物質層がさらに形成されており、前記チップ領域内には、前記第2物質層の形成段階と同じ工程段階で形成された第2物質層がさらに形成されており、
前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、5%ないし15%範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置。 - 前記ダミーパターンは、前記測定用パターン内で前記第1 物質層の一部が除去されずに残存して突出された形態で形成されたものであることを特徴とする請求項7に記載の膜厚測定用パターンを備える半導体装置。
- 前記第1及び第2物質層は異なる光学的特性を有することを特徴とする請求項7に記載の膜厚測定用パターンを備える半導体装置。
- 前記第1物質層は導電物質層であり、前記第2物質層は絶縁物質層であることを特徴とする請求項9に記載の膜厚測定用パターンを備える半導体装置。
- 前記第1物質層及び前記第2物質層は異なる絶縁物質層であることを特徴とする請求項9に記載の膜厚測定用パターンを備える半導体装置。
- 前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも4倍以上であることを特徴とする請求項7に記載の膜厚測定用パターンを備える半導体装置。
- 前記測定用パターン内で前記ビーム領域が形成される位置に関係なく、前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれることを特徴とする請求項7に記載の膜厚測定用パターンを備える半導体装置。
- 前記ダミーパターンは、前記測定用パターンの内部で一定方向にストライプ状に配されていることを特徴とする請求項7に記載の膜厚測定用パターンを備える半導体装置。
- 半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板を準備する段階と、
前記半導体基板の表面一部をエッチングして前記チップ領域に半導体集積回路パターンを形成すると同時に、前記スクライブ領域内の前記半導体基板の表面に空き空間の形態で計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターン、及び前記測定用パターンの内部に前記測定用パターンの空き空間の表面断面積を減少させられるようにダミーパターンを形成する段階と、
前記半導体集積回路パターン、測定用パターン及びダミーパターンが形成された半導体基板の全面に第2物質層を形成する段階と、
前記第2物質層を所定の厚さほどエッチングする段階と、
前記測定用パターン内に形成された前記第2物質層を測定ポイントとして前記第2物質層の厚さに対する測定を行う段階と、
を含み、
前記ダミーパターンを形成する段階で、前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、5%ないし15%範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置の測定方法。 - 前記測定用パターンを形成する段階で、前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも4倍以上にすることを特徴とする請求項15に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記ダミーパターンを形成する段階で、前記測定用パターン内で前記ビーム領域が形成される位置に関係なく前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれるように形成することを特徴とする請求項15に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記ダミーパターンを形成する段階で、前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に形成することを特徴とする請求項15に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記半導体基板は単結晶シリコンであり、前記第2物質層はシリコン酸化物であることを特徴とする請求項15に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第2物質層を形成した後でエッチングする前に、前記測定用パターン上に形成された前記第2物質層を測定ポイントとして前記第2物質層の厚さに対する測定を行う段階をさらに含むことを特徴とする請求項15に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第2物質層をエッチングする段階は、前記ダミーパターンの表面が露出されるように前記第2物質層を全面エッチングすることを特徴とする請求項15に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板を準備する段階と、
前記半導体基板上に第1物質層を形成する段階と、
前記第1物質層の表面一部をエッチングして前記チップ領域に半導体集積回路パターンを形成すると同時に、前記スクライブ領域内の前記第1物質層の表面に空き空間の形態で計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターン、及び前記測定用パターンの内部に前記測定用パターンの空き空間の表面断面積が減少するようにダミーパターン、を形成する段階と、
前記半導体集積回路パターン、測定用パターン及びダミーパターンが形成された半導体基板の全面に第2物質層を形成する段階と、
前記第2物質層を所定の厚さほどエッチングする段階と、
前記測定用パターン内に形成された前記第2物質層を測定ポイントとして前記第2物質層の厚さに対する測定を行う段階と、
を含み、
前記ダミーパターンを形成する段階で、前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、5%ないし15%範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置の測定方法。 - 前記測定用パターンを形成する段階で、前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも4倍以上にすることを特徴とする請求項22に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記ダミーパターンを形成する段階で、前記測定用パターン内で前記ビーム領域が形成される位置に関係なく前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれるように形成することを特徴とする請求項22に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記ダミーパターンを形成する段階で、前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に形成することを特徴とする請求項22に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第1及び第2物質層は異なる光学的特性を有することを特徴とする請求項22に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第1物質層は導電物質層であり、前記第2物質層は絶縁物質層であることを特徴とする請求項26に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第1物質層及び前記第2物質層は異なる絶縁物質層であることを特徴とする請求項26に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第2物質層を形成した後でエッチングする前に、前記測定用パターン上に形成された前記第2物質層を測定ポイントとして前記第2物質層の厚さに対する測定を行う段階をさらに含むことを特徴とする請求項22に記載の膜厚測定用パターンを備える半導体装置の測定方法。
- 前記第2物質層をエッチングする段階は、前記ダミーパターンの表面が露出されるように前記第2物質層を全面エッチングすることを特徴とする請求項22に記載の膜厚測定用パターンを備える半導体装置の測定方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030035603A KR100546330B1 (ko) | 2003-06-03 | 2003-06-03 | 측정의 신뢰도를 향상시킬 수 있는 측정용 패턴을구비하는 반도체장치 및 측정용 패턴을 이용한반도체장치의 측정방법 |
KR2003-035603 | 2003-06-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363608A JP2004363608A (ja) | 2004-12-24 |
JP4901076B2 true JP4901076B2 (ja) | 2012-03-21 |
Family
ID=33550146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004164999A Expired - Lifetime JP4901076B2 (ja) | 2003-06-03 | 2004-06-02 | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6924505B2 (ja) |
JP (1) | JP4901076B2 (ja) |
KR (1) | KR100546330B1 (ja) |
CN (1) | CN100416821C (ja) |
DE (1) | DE102004028425B4 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7487064B2 (en) * | 2003-07-18 | 2009-02-03 | Chartered Semiconductor Manufacturing, Ltd. | Method for detecting and monitoring defects |
US7719005B2 (en) * | 2007-02-07 | 2010-05-18 | International Buriness Machines Corporation | Structure and method for monitoring and characterizing pattern density dependence on thermal absorption in a semiconductor manufacturing process |
JP2009143089A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Industrial Equipment Systems Co Ltd | 微細構造転写用モールド及びその製造方法 |
KR100978812B1 (ko) * | 2008-11-03 | 2010-08-30 | 한국과학기술원 | 측정 패턴 구조체, 공정 패턴 구조체, 기판 처리 장치, 및 기판 처리 방법 |
US8796048B1 (en) * | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
CN102954903B (zh) * | 2011-08-22 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 锗硅薄膜监控片的制备方法及采用该片进行监控的方法 |
JP6560147B2 (ja) * | 2016-03-07 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN111276414A (zh) * | 2020-02-03 | 2020-06-12 | 长江存储科技有限责任公司 | 一种检测方法及装置 |
CN113571437B (zh) * | 2020-04-28 | 2023-09-08 | 长鑫存储技术有限公司 | 半导体器件测量方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285082A (en) * | 1989-11-08 | 1994-02-08 | U.S. Philips Corporation | Integrated test circuits having pads provided along scribe lines |
JPH10144635A (ja) | 1996-11-11 | 1998-05-29 | Sony Corp | 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 |
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JPH1126533A (ja) * | 1997-07-04 | 1999-01-29 | Oki Electric Ind Co Ltd | 層間絶縁膜の膜厚測定方法 |
JPH1197645A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体記憶装置 |
JPH11219922A (ja) * | 1998-02-03 | 1999-08-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5933744A (en) * | 1998-04-02 | 1999-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alignment method for used in chemical mechanical polishing process |
JP2000058611A (ja) * | 1998-08-04 | 2000-02-25 | Matsushita Electron Corp | 半導体装置の評価方法 |
JP2000216210A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electronics Industry Corp | 絶縁膜における段差埋め込み評価方法および評価構造 |
JP4307664B2 (ja) * | 1999-12-03 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置 |
US6340602B1 (en) * | 1999-12-10 | 2002-01-22 | Sensys Instruments | Method of measuring meso-scale structures on wafers |
IL134626A (en) * | 2000-02-20 | 2006-08-01 | Nova Measuring Instr Ltd | Test structure for metal cmp process control |
IL136608A0 (en) * | 2000-02-20 | 2001-06-14 | Nova Measuring Instr Ltd | Test structure for metal cmp process monitoring |
JP3665551B2 (ja) * | 2000-09-22 | 2005-06-29 | 沖電気工業株式会社 | 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法 |
US6486066B2 (en) * | 2001-02-02 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of generating integrated circuit feature layout for improved chemical mechanical polishing |
JP4258158B2 (ja) * | 2001-03-05 | 2009-04-30 | セイコーエプソン株式会社 | 平坦化処理方法及び半導体装置の製造方法 |
JP2002368103A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
JP2003086647A (ja) * | 2001-09-07 | 2003-03-20 | Tokyo Seimitsu Co Ltd | 研磨評価用モニターウエーハ |
JP2003152044A (ja) * | 2001-11-12 | 2003-05-23 | Sony Corp | 半導体デバイス及びその評価方法 |
KR100753390B1 (ko) | 2001-12-15 | 2007-08-30 | 매그나칩 반도체 유한회사 | 산화막 연마 공정의 두께 모니터링 패턴 |
KR100476890B1 (ko) * | 2002-04-11 | 2005-03-17 | 삼성전자주식회사 | 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 |
US6822260B1 (en) * | 2002-11-19 | 2004-11-23 | Advanced Micro Devices, Inc. | Linewidth measurement structure with embedded scatterometry structure |
-
2003
- 2003-06-03 KR KR1020030035603A patent/KR100546330B1/ko active IP Right Grant
-
2004
- 2004-06-02 DE DE102004028425.3A patent/DE102004028425B4/de not_active Expired - Fee Related
- 2004-06-02 US US10/858,926 patent/US6924505B2/en not_active Expired - Lifetime
- 2004-06-02 JP JP2004164999A patent/JP4901076B2/ja not_active Expired - Lifetime
- 2004-06-03 CN CNB2004100552164A patent/CN100416821C/zh not_active Expired - Lifetime
-
2005
- 2005-06-21 US US11/157,534 patent/US7195933B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20050230786A1 (en) | 2005-10-20 |
CN1574341A (zh) | 2005-02-02 |
CN100416821C (zh) | 2008-09-03 |
US20050035433A1 (en) | 2005-02-17 |
US7195933B2 (en) | 2007-03-27 |
US6924505B2 (en) | 2005-08-02 |
DE102004028425A1 (de) | 2005-01-27 |
KR100546330B1 (ko) | 2006-01-26 |
KR20040105005A (ko) | 2004-12-14 |
DE102004028425B4 (de) | 2016-08-04 |
JP2004363608A (ja) | 2004-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6383824B1 (en) | Method of using scatterometry measurements to control deposition processes | |
US7192845B2 (en) | Method of reducing alignment measurement errors between device layers | |
KR101474876B1 (ko) | 하드 마스크 재료의 사용, 정렬 마크 및 방법 | |
KR100369020B1 (ko) | 조정 마크의 제조 방법 | |
US7195933B2 (en) | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern | |
US6646737B2 (en) | Submicron dimensional calibration standards and methods of manufacture and use | |
US20230122820A1 (en) | Semiconductor marks and forming methods thereof | |
KR102081870B1 (ko) | X-선 산란 측정을 가능하게 하는 테스트 키 설계 | |
EP0967457B1 (en) | System and method for optically measuring dielectric thickness in semiconductor devices | |
US8426857B2 (en) | Semiconductor device and method for producing the same | |
US6072191A (en) | Interlevel dielectric thickness monitor for complex semiconductor chips | |
US6568290B1 (en) | Method of measuring dishing using relative height measurement | |
US6181018B1 (en) | Semiconductor device | |
JP2000208403A (ja) | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 | |
JP5728187B2 (ja) | 半導体装置の製造方法 | |
JP2010287864A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20010015811A1 (en) | Test structure for metal CMP process control | |
CN117038645B (zh) | 半导体结构及其制备方法 | |
JP2010153697A (ja) | 半導体装置及びアライメントマークの検出方法 | |
KR20060046876A (ko) | 박막 두께를 측정하기 위한 오에스 형성 방법 | |
US20100304508A1 (en) | Method of manufacturing a semiconductor device | |
US20070178611A1 (en) | Semiconductor wafer having measurement area feature for determining dielectric layer thickness | |
JP2015082513A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4901076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |