KR100753390B1 - 산화막 연마 공정의 두께 모니터링 패턴 - Google Patents
산화막 연마 공정의 두께 모니터링 패턴 Download PDFInfo
- Publication number
- KR100753390B1 KR100753390B1 KR1020010079815A KR20010079815A KR100753390B1 KR 100753390 B1 KR100753390 B1 KR 100753390B1 KR 1020010079815 A KR1020010079815 A KR 1020010079815A KR 20010079815 A KR20010079815 A KR 20010079815A KR 100753390 B1 KR100753390 B1 KR 100753390B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- thickness
- monitoring pattern
- oxide film
- polishing process
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 산화막 연마 공정의 두께 모니터링 패턴에 관한 것으로서, 다이 내의 셀 영역에 남아 있는 잔여막의 두께를 최대한 반영하여 측정하기 위한 것이다. 본 발명에 따른 모니터링 패턴은 산화막 평탄화에 사용되는 산화막 연마 공정에서 공정 전후의 셀 내부 잔여 산화막의 두께를 측정하기 위한 모니터링 패턴으로서, 소정의 모양과 크기를 가지는 측정 패턴과 상기 측정 패턴의 주위를 둘러싸도록 배치되는 더미 패턴으로 이루어지고, 상기 더미 패턴은 상기 셀 내부의 밀집 패턴의 밀도와 비슷한 밀도를 가지도록 형성되며 폴리실리콘층 또는 금속층으로 형성되는 것이 특징이다.
화학적 기계적 연마, 잔여 산화막 두께, 모니터링 패턴, 패턴 밀도
Description
도 1은 본 발명의 실시예에 따른 산화막 연마 공정의 두께 모니터링 패턴을 나타내는 평면도.
도 2는 도 1의 종단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 두께 모니터링 패턴 12: 측정 패턴
14: 더미 패턴 20: 산화막
본 발명은 반도체 소자의 제조 공정 중에 사용되는 모니터링 패턴에 관한 것으로서, 보다 구체적으로는 산화막에 대한 화학적 기계적 연마 공정에서 연마 전후의 잔여막 두께를 확인하는데 사용되는 모니터링 패턴에 관한 것이다.
산화막에 대한 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 진행하는 경우, 일정한 두께의 산화막을 증착한 후 연마 공정을 진행하기 전에 두께를 확인하고, 이후 샘플 웨이퍼의 연마 공정을 진행하면서 잔여막의 두께를 확인하여, 이를 바탕으로 나머지 웨이퍼에 대한 연마 공정을 진행한다.
기존 공정의 문제점은 이처럼 연마 공정을 진행하면서 확인하는 두께가 실제 다이(die) 내의 셀 위에 있는 산화막의 두께와 대부분 일치하지 않는다는 점이다. 왜냐하면, 연마 공정의 특성상 다이 내의 패턴 밀도와 패턴 크기에 따라 연마되는 정도가 다르기 때문이다. 따라서, 연마 공정을 진행할 때 두께를 모니터링하는 부분의 두께가 다이 내의 셀보다 낮으면 이후 컨택(contact)이나 비아(via) 식각 공정에서 언더-식각(under-etch)이 발생하여 연결 불량이 발생할 수 있으며, 반대의 경우로 모니터링되는 부분의 두께가 높으면 다이 내의 셀에서 후속 식각 도중에 과도-식각(over-etch)이 일어날 수 있다.
종래의 경우, 연마 공정에 주로 사용되는 두께 모니터링 패턴은 상자 모양이 일렬로 배열된 형태로서, 이러한 패턴은 기존에 식각 공정에서 사용되는 모니터링 패턴에서 비롯되었다. 또한, 종래의 두께 모니터링 패턴은 주로 스크라이브 라인(scribe line)에 위치하기 때문에 다이 내의 두께를 대변하기 힘든 단점이 있다.
따라서, 본 발명은 이러한 종래기술에서의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다이 내의 셀 영역에 남아 있는 잔여막의 두께를 최대한 반영하여 측정할 수 있는 산화막 연마 공정의 두께 모니터링 패턴을 제공하고자 하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 산화막 평탄화에 사용되는 산화막 연마 공정에서 공정 전후의 셀 내부 잔여 산화막의 두께를 측정하기 위한 모니터링 패턴으로서, 소정의 모양과 크기를 가지는 측정 패턴과 상기 측정 패턴의 주위를 둘러싸도록 배치되는 더미 패턴으로 이루어지고, 상기 더미 패턴은 상기 셀 내부의 밀집 패턴의 밀도와 비슷한 밀도를 가지도록 형성되며 폴리실리콘층 또는 금속층으로 형성되는 것이 특징이다.
또한, 본 발명에 따른 모니터링 패턴에 있어서, 측정 패턴은 정사각형의 모양으로 형성되며 100×100㎛의 크기를 가지는 것이 바람직하다.
또한, 모니터링 패턴 전체의 폭은 120∼200㎛이고, 길이는 500∼1000㎛인 것이 바람직하며, 셀 내부의 밀집 패턴과 인접하여 형성되거나, 스크라이브 라인에 형성될 수 있다.
또한, 모니터링 패턴 전체의 폭은 120∼200㎛이고, 길이는 500∼1000㎛인 것이 바람직하며, 셀 내부의 밀집 패턴과 인접하여 형성되거나, 스크라이브 라인에 형성될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 산화막 연마 공정의 두께 모니터링 패턴을 나타내는 평면도이고, 도 2는 도 1의 종단면도이다.
도 1과 도 2를 참조하면, 두께 모니터링 패턴(10)은 측정 패턴(12)과 더미 패턴(14)으로 이루어진다. 측정 패턴(12)은 정사각형의 모양으로 형성되며, 일반적인 광학 측정 장비에서 측정이 잘 되도록 하기 위하여 약 100×100㎛ 정도의 크기(a)를 갖는다. 더미 패턴(14, dummy pattern)은 측정 패턴(12)의 주위를 둘러싸는 형태로 배치하며, PMD(Pre-Metal Dielectric) 연마 공정에 적용할 경우 폴리 실리콘층으로 형성하며, IMD(Inter-Metal Dielectric) 연마 공정에 적용할 경우 금속층으로 형성한다.
더미 패턴(14)은 실제 다이 내에서 가장 밀집한 지역의 패턴 밀도와 비슷한 밀도를 가지도록 형성한다. 양쪽의 패턴 밀도를 비슷하게 형성함으로써 연마 공정후 남는 산화막(20)의 잔여 두께(d)가 다이 내의 셀 위쪽에 있는 잔여막의 두께가 비슷해질 수 있다. 예를 들어, IMD 연마 공정의 경우 셀 내부의 금속 밀도가 40%라면, IMD 연마 공정 모니터링 패턴에 들어가는 더미 패턴(14)의 밀도도 40%로 조정한다.
또한, 더미 패턴(14)을 비롯한 모니터링 패턴(10)은 가급적 다이 내에서 패턴이 가장 밀집한 지역 부근에 위치시키는 것이 바람직하다. 그러나, 만약 다이 부근에 모니터링 패턴(10)을 위치시키는 것이 불가능하여 종전과 같이 스크라이브 라인에 위치시키더라도, 더미 패턴(14)이 다이 내의 밀집 패턴 밀도와 비슷한 밀도를 가지기 때문에 두께 모니터링의 신뢰도를 높일 수 있다. 한편, 더미 패턴(14)을 포함하는 모니터링 패턴(10) 전체의 폭(b)은 약 120㎛ 이상, 바람직하게는, 120∼200㎛이 되도록 하고, 길이(c)는 약 500㎛ 이상, 바람직하게는, 500∼1000㎛가 되도록 한다.
본 발명에 따른 산화막 연마 공정의 두께 모니터링 패턴은 일반적인 산화막의 연마 공정 뿐만 아니라, 트렌치 분리 산화막의 연마 공정을 비롯하여 모든 종류의 화학적 기계적 연마 공정에 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 산화막 연마 공정의 두께 모니터링 패턴을 적용하면, 화학적 기계적 연마 공정후 남은 산화막의 두께와 다이 내의 셀 부분에 남은 산화막의 두께가 거의 일치하게 된다. 따라서, 후속 공정에서 다이 내의 셀 부분에 대한 식각 공정에서 발생할 수 있는 언더-식각이나 과도-식각 등의 문제가 해결되어 수율 향상 및 전기적 특성 향상을 기대할 수 있다. 또한, 본 발명의 모니터링 패턴을 적용하면, 종래와 같이 번거로운 작업을 생략할 수 있고 이에 따른 제반 비용을 절감할 수 있는 효과도 기대할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (6)
- 산화막 평탄화에 사용되는 산화막 연마 공정에서 공정 전후의 셀 내부 잔여 산화막의 두께를 측정하기 위한 모니터링 패턴으로서, 소정의 모양과 크기를 가지는 측정 패턴과 상기 측정 패턴의 주위를 둘러싸도록 배치되는 더미 패턴으로 이루어지고, 상기 더미 패턴은 상기 셀 내부의 밀집 패턴의 밀도와 비슷한 밀도를 가지도록 형성되며 폴리실리콘층 또는 금속층으로 형성되는 것을 특징으로 하는 산화막 연마 공정의 두께 모니터링 패턴
- 제 1 항에 있어서, 상기 측정 패턴은 정사각형의 모양으로 형성되며 100×100㎛의 크기를 가지는 것을 특징으로 하는 산화막 연마 공정의 두께 모니터링 패턴.
- 제 1 항에 있어서, 상기 모니터링 패턴 전체의 폭은 120∼200㎛이고, 길이는 500∼1000㎛인 것을 특징으로 하는 산화막 연마 공정의 두께 모니터링 패턴.
- 제 1 항에 있어서, 상기 모니터링 패턴은 상기 셀 내부의 밀집 패턴과 인접하여 형성되는 것을 특징으로 하는 산화막 연마 공정의 두께 모니터링 패턴.
- 제 1 항에 있어서, 상기 모니터링 패턴은 스크라이브 라인에 형성되는 것을 특징으로 하는 산화막 연마 공정의 두께 모니터링 패턴.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010079815A KR100753390B1 (ko) | 2001-12-15 | 2001-12-15 | 산화막 연마 공정의 두께 모니터링 패턴 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010079815A KR100753390B1 (ko) | 2001-12-15 | 2001-12-15 | 산화막 연마 공정의 두께 모니터링 패턴 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030049573A KR20030049573A (ko) | 2003-06-25 |
KR100753390B1 true KR100753390B1 (ko) | 2007-08-30 |
Family
ID=29575370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010079815A KR100753390B1 (ko) | 2001-12-15 | 2001-12-15 | 산화막 연마 공정의 두께 모니터링 패턴 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100753390B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546330B1 (ko) | 2003-06-03 | 2006-01-26 | 삼성전자주식회사 | 측정의 신뢰도를 향상시킬 수 있는 측정용 패턴을구비하는 반도체장치 및 측정용 패턴을 이용한반도체장치의 측정방법 |
KR100887010B1 (ko) * | 2007-05-25 | 2009-03-04 | 주식회사 동부하이텍 | 금속 포토 공정 시 포토 정렬키 형성 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144809A (ja) * | 1991-11-15 | 1993-06-11 | Nec Corp | 半導体装置 |
US5956618A (en) * | 1994-11-09 | 1999-09-21 | Lucent Technologies Inc. | Process for producing multi-level metallization in an integrated circuit |
KR20000060452A (ko) * | 1999-03-16 | 2000-10-16 | 윤종용 | 패드 주위에 더미 패턴을 구비한 반도체소자 |
JP2001176959A (ja) * | 1999-12-15 | 2001-06-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-12-15 KR KR1020010079815A patent/KR100753390B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144809A (ja) * | 1991-11-15 | 1993-06-11 | Nec Corp | 半導体装置 |
US5956618A (en) * | 1994-11-09 | 1999-09-21 | Lucent Technologies Inc. | Process for producing multi-level metallization in an integrated circuit |
KR20000060452A (ko) * | 1999-03-16 | 2000-10-16 | 윤종용 | 패드 주위에 더미 패턴을 구비한 반도체소자 |
JP2001176959A (ja) * | 1999-12-15 | 2001-06-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20030049573A (ko) | 2003-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100604903B1 (ko) | 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법 | |
EP0880173B1 (en) | Improved integrated multi-layer test pads and methods therefor | |
KR100319883B1 (ko) | 패드 주위에 더미 패턴을 구비한 반도체소자 | |
US6344697B2 (en) | Semiconductor device comprising layered positional detection marks and manufacturing method thereof | |
KR100491232B1 (ko) | 반도체 장치 | |
KR100753390B1 (ko) | 산화막 연마 공정의 두께 모니터링 패턴 | |
KR100205321B1 (ko) | 크랙방지 패턴을 갖는 반도체소자의 제조방법 | |
US6143622A (en) | Method for forming alignment mark | |
US20070161222A1 (en) | Method of forming pad of semiconductor device | |
US20090212794A1 (en) | Test key for semiconductor structure | |
US6480017B2 (en) | Evaluating pattern for measuring an erosion of a semiconductor wafer polished by a chemical mechanical polishing | |
KR100787745B1 (ko) | 반도체 제조용 pcm 테스트 패턴 | |
KR19990000485A (ko) | 반도체 칩의 가드링(guard-ring) | |
TW201837977A (zh) | 半導體元件及其關鍵尺寸的定義方法 | |
KR100272262B1 (ko) | 게이트 산화막의 특성 및 손상 측정용 테스트패턴 | |
KR19980055962A (ko) | 반도체 소자의 가드링 형성방법 | |
KR100369349B1 (ko) | 지문인식용 집적소자 | |
KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
CN113917602A (zh) | 光学结构、半导体结构及形成光学结构的方法 | |
KR20030049585A (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
KR20010001448A (ko) | 반도체소자의 제조방법 | |
KR19980029066A (ko) | 반도체 메모리 소자의 제조 방법 | |
KR20000027649A (ko) | 셀 커패시터의 테스트 패턴 | |
KR19990055774A (ko) | 반도체소자의 제조방법 | |
KR19990069987A (ko) | 반도체 소자의 배선 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |