JP2003152044A - 半導体デバイス及びその評価方法 - Google Patents
半導体デバイス及びその評価方法Info
- Publication number
- JP2003152044A JP2003152044A JP2001346374A JP2001346374A JP2003152044A JP 2003152044 A JP2003152044 A JP 2003152044A JP 2001346374 A JP2001346374 A JP 2001346374A JP 2001346374 A JP2001346374 A JP 2001346374A JP 2003152044 A JP2003152044 A JP 2003152044A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- measurement pattern
- semiconductor wafer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハを破壊することなく、被研磨
膜の表面状態を迅速かつ正確に測定して、微細化や高密
度化に対応できるレベルか否かを判定する。 【解決手段】 予め、半導体ウェーハの任意の場所にチ
ップの回路パターンと同じ構成の測定パターンを配置す
る。測定パターンに他のチップと同様の不純物注入すれ
ば、測定パターンは図に示すようなパターン構成とな
る。つまり、N型不純物を注入したNチャネルアクティ
ブ領域26に隣接するフィールド領域FのSiO2膜2
7の後退量uと、P型不純物を注入したPチャネルアク
ティブ領域25に隣接するSiO2膜27の後退量wが
異なる。そこで、AFM測定装置によって測定パターン
の表面層の凹凸段差値を測定する。これにより、ロット
内の半導体ウェーハの凹凸段差量を品質管理することが
できる。なお、CMP処理後の凹凸段差量の管理も、測
定パターンとAFM測定装置によって行うことができ
る。
膜の表面状態を迅速かつ正確に測定して、微細化や高密
度化に対応できるレベルか否かを判定する。 【解決手段】 予め、半導体ウェーハの任意の場所にチ
ップの回路パターンと同じ構成の測定パターンを配置す
る。測定パターンに他のチップと同様の不純物注入すれ
ば、測定パターンは図に示すようなパターン構成とな
る。つまり、N型不純物を注入したNチャネルアクティ
ブ領域26に隣接するフィールド領域FのSiO2膜2
7の後退量uと、P型不純物を注入したPチャネルアク
ティブ領域25に隣接するSiO2膜27の後退量wが
異なる。そこで、AFM測定装置によって測定パターン
の表面層の凹凸段差値を測定する。これにより、ロット
内の半導体ウェーハの凹凸段差量を品質管理することが
できる。なお、CMP処理後の凹凸段差量の管理も、測
定パターンとAFM測定装置によって行うことができ
る。
Description
【0001】
【発明の属する技術分野】本発明は、アクティブ領域と
フィールド領域とにより素子分離(STI:Shallow Tr
ench Isolation)が形成されて表面膜に覆われた半導体
デバイス及びその評価方法に関するものであり、より詳
細には、スラリー状の研磨剤をパッド表面に供給して表
面膜に化学機械研磨(CMP:Chemical Mechanical Po
lish)処理を施す際の表面膜の研磨状態や、各種製造工
程中における表面膜の仕上がり状態の確認を容易に行う
ことのできる半導体デバイス及びその評価方法に関する
ものである。
フィールド領域とにより素子分離(STI:Shallow Tr
ench Isolation)が形成されて表面膜に覆われた半導体
デバイス及びその評価方法に関するものであり、より詳
細には、スラリー状の研磨剤をパッド表面に供給して表
面膜に化学機械研磨(CMP:Chemical Mechanical Po
lish)処理を施す際の表面膜の研磨状態や、各種製造工
程中における表面膜の仕上がり状態の確認を容易に行う
ことのできる半導体デバイス及びその評価方法に関する
ものである。
【0002】
【従来の技術】近年、半導体デバイスの微細化や高密度
化に対応して様々な微細加工技術が開発されている。そ
の一つとして、半導体ウェーハの表面膜を研磨するのに
CMP処理が最近益々注目されてきている。CMP処理
による研磨は、研磨粒子が懸濁されたスラリー状研磨剤
をパッド表面に供給して、半導体ウェーハの被研磨面に
化学的及び機械的な研磨処理を施すものである。つま
り、半導体デバイスに所望の微細化や高密度化を行う半
導体製造プロセスにおいて、半導体ウェーハ上に形成さ
れるデバイス表面に段差や凹凸などが存在すると、配線
パターンの形成時にステッパー等の焦点深度が浅くな
り、薄膜写真印刷を行うときのフォトリソグラフィに十
分な解像度が得られなくなってしまう。
化に対応して様々な微細加工技術が開発されている。そ
の一つとして、半導体ウェーハの表面膜を研磨するのに
CMP処理が最近益々注目されてきている。CMP処理
による研磨は、研磨粒子が懸濁されたスラリー状研磨剤
をパッド表面に供給して、半導体ウェーハの被研磨面に
化学的及び機械的な研磨処理を施すものである。つま
り、半導体デバイスに所望の微細化や高密度化を行う半
導体製造プロセスにおいて、半導体ウェーハ上に形成さ
れるデバイス表面に段差や凹凸などが存在すると、配線
パターンの形成時にステッパー等の焦点深度が浅くな
り、薄膜写真印刷を行うときのフォトリソグラフィに十
分な解像度が得られなくなってしまう。
【0003】すなわち、半導体ウェーハの高集積化及び
高性能化が進むにつれて、半導体ウェーハの製造加工が
微細化されて行き、半導体製造の露光工程における解像
可能な最小線幅が細くなってくるので、その分、半導体
ウェーハの表面を高平坦化することが要求される。その
ため、近年のように、配線パターンの最小線幅が0.1
8μm程度にまで細くなると、CMP処理によって半導
体ウェーハの下地膜を極めて高いレベルで平坦化して、
露光工程におけるパターンを高精度に解像する必要があ
る。また、絶縁膜にRIE(Reactive Ion Etching)を用
いて溝を形成し、その上に金属膜を成膜して溝以外の部
分に成膜された金属膜を除去して溝配線を行う工程にお
いても、高精度なCMP処理を行う必要がある。さら
に、アクティブ領域に隣接したフィールド領域の浅い溝
による素子分離(STI:ShallowTrench Isolation)
の形成や、層間配線接続用のタングステンプラグの形成
などにおいても、高精度なCMP処理による高平坦化が
必要となる。
高性能化が進むにつれて、半導体ウェーハの製造加工が
微細化されて行き、半導体製造の露光工程における解像
可能な最小線幅が細くなってくるので、その分、半導体
ウェーハの表面を高平坦化することが要求される。その
ため、近年のように、配線パターンの最小線幅が0.1
8μm程度にまで細くなると、CMP処理によって半導
体ウェーハの下地膜を極めて高いレベルで平坦化して、
露光工程におけるパターンを高精度に解像する必要があ
る。また、絶縁膜にRIE(Reactive Ion Etching)を用
いて溝を形成し、その上に金属膜を成膜して溝以外の部
分に成膜された金属膜を除去して溝配線を行う工程にお
いても、高精度なCMP処理を行う必要がある。さら
に、アクティブ領域に隣接したフィールド領域の浅い溝
による素子分離(STI:ShallowTrench Isolation)
の形成や、層間配線接続用のタングステンプラグの形成
などにおいても、高精度なCMP処理による高平坦化が
必要となる。
【0004】そのため、CMP処理によって、半導体ウ
ェーハ上のデバイス表面の段差部分や凹凸部分を研磨し
て、表面を高平坦化することが行われている。特に、多
層配線構造を必要とする半導体デバイスなどの生産にお
いては、CMP処理による半導体ウェーハ表面の高平坦
化の重要性が一層増している。また、このような半導体
製造プロセスにおいて実施されるCMP処理による膜厚
や凹凸の評価・管理においては、光学的膜厚測定器によ
って得られた膜厚値や、断面SEM(ScanningElectron
Microscope:走査型顕微鏡)によって得られた凹凸値
に基づいて、最適なCMP処理を行うための膜厚値を管
理し運用する方法が実施されている。
ェーハ上のデバイス表面の段差部分や凹凸部分を研磨し
て、表面を高平坦化することが行われている。特に、多
層配線構造を必要とする半導体デバイスなどの生産にお
いては、CMP処理による半導体ウェーハ表面の高平坦
化の重要性が一層増している。また、このような半導体
製造プロセスにおいて実施されるCMP処理による膜厚
や凹凸の評価・管理においては、光学的膜厚測定器によ
って得られた膜厚値や、断面SEM(ScanningElectron
Microscope:走査型顕微鏡)によって得られた凹凸値
に基づいて、最適なCMP処理を行うための膜厚値を管
理し運用する方法が実施されている。
【0005】
【発明が解決しようとする課題】上述のように、CMP
処理による半導体ウェーハの被研磨膜表面の凹凸段差緩
和量、つまり、平坦化の程度は、微細化や高密度化が要
求される次世代の半導体デバイスにおいては、凹凸段差
値を数10nm〜数100nmくらいに仕上げることが
要求されている。ところが、従来のCMP処理における
膜厚の評価・運用方法においては、CMP処理前後の半
導体ウェーハの膜厚値(つまり、被研磨膜残膜値)の測
定を光学式膜厚測定器と断面SEM(走査型顕微鏡)と
によって行っている。つまり、研磨された半導体ウェー
ハのロットから1枚の半導体ウェーハを抜き出して破断
し、破断面のチップ内の様々な場所の凹凸量を断面SE
Mによって測定している。さらに、凹凸量の大きい部分
を特定して、その部分の膜厚値を光学的膜厚測定器によ
って測定することにより、凹凸量と膜厚値との相関関係
を求めて膜厚の評価・運用を行っている。
処理による半導体ウェーハの被研磨膜表面の凹凸段差緩
和量、つまり、平坦化の程度は、微細化や高密度化が要
求される次世代の半導体デバイスにおいては、凹凸段差
値を数10nm〜数100nmくらいに仕上げることが
要求されている。ところが、従来のCMP処理における
膜厚の評価・運用方法においては、CMP処理前後の半
導体ウェーハの膜厚値(つまり、被研磨膜残膜値)の測
定を光学式膜厚測定器と断面SEM(走査型顕微鏡)と
によって行っている。つまり、研磨された半導体ウェー
ハのロットから1枚の半導体ウェーハを抜き出して破断
し、破断面のチップ内の様々な場所の凹凸量を断面SE
Mによって測定している。さらに、凹凸量の大きい部分
を特定して、その部分の膜厚値を光学的膜厚測定器によ
って測定することにより、凹凸量と膜厚値との相関関係
を求めて膜厚の評価・運用を行っている。
【0006】しかし、断面SEMを用いて凹凸段差値を
測定する場合は、評価を行う半導体ウェーハの一部分を
破壊して試料を作成しなければならないので、測定作業
にかなりの労力と時間が必要となる。さらには、測定試
料に使った半導体ウェーハは廃棄しなければならない。
また、半導体ウェーハのチップには、DRAMやSRA
Mのメモリ回路など様々なパターンが存在するため、新
たなパターンが研磨工程に達するごとに、凹凸量と膜厚
値との相関関係を取る必要があるので、かなりの測定工
数がかかる。さらには、上記のような相関関係による残
膜の膜厚測定では、所定の膜厚部分における凹凸量を相
関関係から求めているので、所定の膜厚部分における実
際の凹凸段差値を確認することができないため、測定結
果の信頼性に欠けるなどの不具合もある。
測定する場合は、評価を行う半導体ウェーハの一部分を
破壊して試料を作成しなければならないので、測定作業
にかなりの労力と時間が必要となる。さらには、測定試
料に使った半導体ウェーハは廃棄しなければならない。
また、半導体ウェーハのチップには、DRAMやSRA
Mのメモリ回路など様々なパターンが存在するため、新
たなパターンが研磨工程に達するごとに、凹凸量と膜厚
値との相関関係を取る必要があるので、かなりの測定工
数がかかる。さらには、上記のような相関関係による残
膜の膜厚測定では、所定の膜厚部分における凹凸量を相
関関係から求めているので、所定の膜厚部分における実
際の凹凸段差値を確認することができないため、測定結
果の信頼性に欠けるなどの不具合もある。
【0007】なお、特開2001−127014号公報
に、チップ外のスクライブラインに被測定対象素子など
を設けることにより、非破壊試験によってCMP研磨量
を管理することができる技術が開示されている。この技
術によれば、半導体ウェーハのスクライブラインにチッ
プと同じパターンの被測定対象素子と光学式膜厚測定パ
ターンとからなるモニタ素子を設けることにより、CM
P処理後の全チップの膜厚管理をモニタ素子によって行
うことができる。しかし、この技術においては、スクラ
イブラインに被測定対象素子と光学式膜厚測定パターン
との2種類のパターンを設けて膜厚値をモニタしなけれ
ばならないので、モニタするための回路パターンが複雑
になる。さらには、残膜の膜厚を管理することはできる
が、直接的に表面の凹凸量を知ることはできないので、
半導体デバイスの微細化や高密度化には対応することは
できない。
に、チップ外のスクライブラインに被測定対象素子など
を設けることにより、非破壊試験によってCMP研磨量
を管理することができる技術が開示されている。この技
術によれば、半導体ウェーハのスクライブラインにチッ
プと同じパターンの被測定対象素子と光学式膜厚測定パ
ターンとからなるモニタ素子を設けることにより、CM
P処理後の全チップの膜厚管理をモニタ素子によって行
うことができる。しかし、この技術においては、スクラ
イブラインに被測定対象素子と光学式膜厚測定パターン
との2種類のパターンを設けて膜厚値をモニタしなけれ
ばならないので、モニタするための回路パターンが複雑
になる。さらには、残膜の膜厚を管理することはできる
が、直接的に表面の凹凸量を知ることはできないので、
半導体デバイスの微細化や高密度化には対応することは
できない。
【0008】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、半導体ウェーハを破壊
することなく、CMP処理工程やその他の処理工程の終
了前後における半導体ウェーハの被研磨膜の表面状態を
迅速かつ正確に測定し、微細化や高密度化に対応できる
レベルの凹凸段差であるか否かを判定できるような半導
体デバイス及びその測定方法を提供することにある。
ので、その目的とするところは、半導体ウェーハを破壊
することなく、CMP処理工程やその他の処理工程の終
了前後における半導体ウェーハの被研磨膜の表面状態を
迅速かつ正確に測定し、微細化や高密度化に対応できる
レベルの凹凸段差であるか否かを判定できるような半導
体デバイス及びその測定方法を提供することにある。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体デバイスは、アクティブ領域とフィ
ールド領域とが表面膜に覆われた多数のチップによって
構成された半導体デバイスにおいて、多数のチップの集
合体である半導体ウェーハの任意の場所に、表面形状測
定手段によって表面膜の表面形状を測定するための測定
パターンを少なくとも1個配置したことを特徴とする。
め、本発明の半導体デバイスは、アクティブ領域とフィ
ールド領域とが表面膜に覆われた多数のチップによって
構成された半導体デバイスにおいて、多数のチップの集
合体である半導体ウェーハの任意の場所に、表面形状測
定手段によって表面膜の表面形状を測定するための測定
パターンを少なくとも1個配置したことを特徴とする。
【0010】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハ内に存在する半導
体製造工程を評価するためのTEGのパターン内、また
は多数のチップ内の任意のチップのパターン内に配置さ
れていることを特徴とする。
は、測定パターンは、半導体ウェーハ内に存在する半導
体製造工程を評価するためのTEGのパターン内、また
は多数のチップ内の任意のチップのパターン内に配置さ
れていることを特徴とする。
【0011】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハ内に存在する多数
のチップのチップ間に配置されていることを特徴とす
る。
は、測定パターンは、半導体ウェーハ内に存在する多数
のチップのチップ間に配置されていることを特徴とす
る。
【0012】また、本発明の半導体デバイスにおいて
は、測定パターンは、アクティブ領域とフィールド領域
との間隔が広い幅広パターン、または、アクティブ領域
とフィールド領域との間隔が狭い幅狭パターンの何れか
に形成されていることを特徴とする。
は、測定パターンは、アクティブ領域とフィールド領域
との間隔が広い幅広パターン、または、アクティブ領域
とフィールド領域との間隔が狭い幅狭パターンの何れか
に形成されていることを特徴とする。
【0013】また、本発明の半導体デバイスにおいて
は、測定パターンは、配置される場所によって適切な大
きさに調節されていることを特徴とする。
は、測定パターンは、配置される場所によって適切な大
きさに調節されていることを特徴とする。
【0014】また、本発明の半導体デバイスにおいて
は、測定パターンは、多数のチップのパターンのいずれ
かと同じパターンによって形成されていることを特徴と
する。
は、測定パターンは、多数のチップのパターンのいずれ
かと同じパターンによって形成されていることを特徴と
する。
【0015】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハの製造工程の途中
または終了時における半導体ウェーハの表面形状の品質
評価に用いられることを特徴とする。
は、測定パターンは、半導体ウェーハの製造工程の途中
または終了時における半導体ウェーハの表面形状の品質
評価に用いられることを特徴とする。
【0016】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハのCMP処理工程
及び不純物注入工程における表面形状の品質評価に用い
られることを特徴とする。
は、測定パターンは、半導体ウェーハのCMP処理工程
及び不純物注入工程における表面形状の品質評価に用い
られることを特徴とする。
【0017】また、本発明の半導体デバイスにおいて
は、表面形状測定手段はAFM測定装置であって、半導
体ウェーハの製造工程の途中または終了時に、AFM測
定装置によって測定パターンの表面形状を測定すること
によって、半導体ウェーハの表面形状の品質評価を行う
ことを特徴とする。
は、表面形状測定手段はAFM測定装置であって、半導
体ウェーハの製造工程の途中または終了時に、AFM測
定装置によって測定パターンの表面形状を測定すること
によって、半導体ウェーハの表面形状の品質評価を行う
ことを特徴とする。
【0018】また、本発明の半導体デバイスの評価方法
は、アクティブ領域とフィールド領域とが表面膜に覆わ
れた多数のチップによって構成された半導体デバイスの
評価方法において、多数のチップの集合体である半導体
ウェーハの任意の場所に、表面形状測定手段によって表
面膜の表面形状を測定するための測定パターンを少なく
とも1個配置した半導体デバイスの評価を測定パターン
によって行うことを特徴とする。
は、アクティブ領域とフィールド領域とが表面膜に覆わ
れた多数のチップによって構成された半導体デバイスの
評価方法において、多数のチップの集合体である半導体
ウェーハの任意の場所に、表面形状測定手段によって表
面膜の表面形状を測定するための測定パターンを少なく
とも1個配置した半導体デバイスの評価を測定パターン
によって行うことを特徴とする。
【0019】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハ内に存在
する半導体製造工程を評価するためのTEGのパターン
内、または多数のチップ内の任意のチップのパターン内
に配置されていることを特徴とする。
においては、測定パターンは、半導体ウェーハ内に存在
する半導体製造工程を評価するためのTEGのパターン
内、または多数のチップ内の任意のチップのパターン内
に配置されていることを特徴とする。
【0020】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハ内に存在
する多数のチップのチップ間に配置されていることを特
徴とする。
においては、測定パターンは、半導体ウェーハ内に存在
する多数のチップのチップ間に配置されていることを特
徴とする。
【0021】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、アクティブ領域とフィー
ルド領域との間隔が広い幅広パターン、または、アクテ
ィブ領域とフィールド領域との間隔が狭い幅狭パターン
の何れかに形成されていることを特徴とする。
においては、測定パターンは、アクティブ領域とフィー
ルド領域との間隔が広い幅広パターン、または、アクテ
ィブ領域とフィールド領域との間隔が狭い幅狭パターン
の何れかに形成されていることを特徴とする。
【0022】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、配置される場所によって
適切な大きさに調節されていることを特徴とする。
においては、測定パターンは、配置される場所によって
適切な大きさに調節されていることを特徴とする。
【0023】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、多数のチップのパターン
のいずれかと同じパターンによって形成されていること
を特徴とする。
においては、測定パターンは、多数のチップのパターン
のいずれかと同じパターンによって形成されていること
を特徴とする。
【0024】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハの製造工
程の途中または終了時における半導体ウェーハの表面形
状の品質評価に用いられることを特徴とする。
においては、測定パターンは、半導体ウェーハの製造工
程の途中または終了時における半導体ウェーハの表面形
状の品質評価に用いられることを特徴とする。
【0025】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハのCMP
処理工程及び不純物注入工程における表面形状の品質評
価に用いられることを特徴とする。
においては、測定パターンは、半導体ウェーハのCMP
処理工程及び不純物注入工程における表面形状の品質評
価に用いられることを特徴とする。
【0026】また、本発明の半導体デバイスの評価方法
においては、表面形状測定手段はAFM測定装置であっ
て、半導体ウェーハの製造工程の途中または終了時に、
AFM測定装置によって測定パターンの表面形状を測定
することによって、半導体ウェーハの表面形状の品質評
価を行うことを特徴とする。
においては、表面形状測定手段はAFM測定装置であっ
て、半導体ウェーハの製造工程の途中または終了時に、
AFM測定装置によって測定パターンの表面形状を測定
することによって、半導体ウェーハの表面形状の品質評
価を行うことを特徴とする。
【0027】
【発明の実施の形態】以下、図面を用いて、本発明にお
ける半導体デバイスの実施の形態について説明する。本
発明の半導体デバイスは、半導体ウェーハ内の任意の場
所に表面形状を測定するためのパターン(以下、測定パ
ターンという)を形成しておく。例えば、半導体ウェー
ハ内の評価TEG(Test Element Group)の中や、チッ
プ内の回路パターンの中や、チップとチップの間のスク
ライブラインの中などに測定パターンを作成しておく。
また、この測定パターンの構成は他のチップと同じパタ
ーン構成にしておく。さらに、測定パターンの所もそれ
以外チップのパターンの所も、同じ工程でCMP処理や
不純物注入などを行う。
ける半導体デバイスの実施の形態について説明する。本
発明の半導体デバイスは、半導体ウェーハ内の任意の場
所に表面形状を測定するためのパターン(以下、測定パ
ターンという)を形成しておく。例えば、半導体ウェー
ハ内の評価TEG(Test Element Group)の中や、チッ
プ内の回路パターンの中や、チップとチップの間のスク
ライブラインの中などに測定パターンを作成しておく。
また、この測定パターンの構成は他のチップと同じパタ
ーン構成にしておく。さらに、測定パターンの所もそれ
以外チップのパターンの所も、同じ工程でCMP処理や
不純物注入などを行う。
【0028】次に、CMP処理の前後や不純物注入の前
後に、半導体ウェーハ内の測定パターンの所だけ、表面
形状測定装置、例えば、AFM(Atomic Force Microsco
pe:原子間力顕微鏡)測定装置によって表面膜における
凹凸量の測定を行う。そして、凹凸量が所定の範囲内に
入っていれば、該当する半導体ウェーハ内の全てのチッ
プを良品として選別したり、該当する半導体ウェーハが
含まれるロット内の全ての半導体ウェーハを良品として
選別したりする。つまり、この発明によれば、半導体ウ
ェーハ内に予め設けた測定パターンの所だけAFM測定
装置などによって表面形状を測定すれば、ロット内の全
ての半導体ウェーハにおける凹凸量の品質管理を行うこ
とができる。
後に、半導体ウェーハ内の測定パターンの所だけ、表面
形状測定装置、例えば、AFM(Atomic Force Microsco
pe:原子間力顕微鏡)測定装置によって表面膜における
凹凸量の測定を行う。そして、凹凸量が所定の範囲内に
入っていれば、該当する半導体ウェーハ内の全てのチッ
プを良品として選別したり、該当する半導体ウェーハが
含まれるロット内の全ての半導体ウェーハを良品として
選別したりする。つまり、この発明によれば、半導体ウ
ェーハ内に予め設けた測定パターンの所だけAFM測定
装置などによって表面形状を測定すれば、ロット内の全
ての半導体ウェーハにおける凹凸量の品質管理を行うこ
とができる。
【0029】したがって、本発明の半導体デバイスによ
れば、測定用の半導体ウェーハを破断することなく、測
定方法が簡単なAFM測定装などによって測定パターン
の表面膜の凹凸量を測定することにより、半導体ウェー
ハの製造工程内におけるロット管理を行うことができ
る。これによって、半導体デバイスの微細化や高密度化
に対応するためのCMP処理や不純物注入処理における
表面膜の管理を短時間で行うことができる。
れば、測定用の半導体ウェーハを破断することなく、測
定方法が簡単なAFM測定装などによって測定パターン
の表面膜の凹凸量を測定することにより、半導体ウェー
ハの製造工程内におけるロット管理を行うことができ
る。これによって、半導体デバイスの微細化や高密度化
に対応するためのCMP処理や不純物注入処理における
表面膜の管理を短時間で行うことができる。
【0030】図1は、スクライブライン中に測定パター
ンを配置した場合の半導体ウェーハの一部を示す表面図
である。つまり、半導体ウェーハには多数のチップ15
が配置され、各チップ15のチップ間にはスクライブラ
イン16が形成されている。そして、スクライブライン
16の任意の場所に測定パターン17が配置されてい
る。このような測定パターン17はスクライブライン1
6の複数の箇所に配置することが望ましい。半導体ウェ
ーハをCMP処理したり不純物注入したりした後には、
AFM測定装置によって測定パターン17だけの表面形
状を測定する。これによって半導体ウェーハの表面形状
の品質管理を行う。
ンを配置した場合の半導体ウェーハの一部を示す表面図
である。つまり、半導体ウェーハには多数のチップ15
が配置され、各チップ15のチップ間にはスクライブラ
イン16が形成されている。そして、スクライブライン
16の任意の場所に測定パターン17が配置されてい
る。このような測定パターン17はスクライブライン1
6の複数の箇所に配置することが望ましい。半導体ウェ
ーハをCMP処理したり不純物注入したりした後には、
AFM測定装置によって測定パターン17だけの表面形
状を測定する。これによって半導体ウェーハの表面形状
の品質管理を行う。
【0031】ここで、表面形状測定装置の代表的な例で
あるAFM測定装置による半導体ウェーハ表面の凹凸段
差値の測定方法について説明する。図2は、半導体ウェ
ーハの凹凸測定原理を説明するためのAFM測定装置の
模式図である。このAFM測定装置1は、半導体ウェー
ハ3を載置してXY方向に広範囲で移動できるXYステ
ージチャック2と、半導体ウェーハ3の表面の凹凸部分
をなぞるようにして接触する探針4と、探針4に常に一
定の力を加えると共にミラー5’を備えているカンチレ
バー5と、光学顕微鏡6と、レーザ光線を発光して光学
顕微鏡6を通してカンチレバー5のミラー5’へ照射す
るレーザ発振器7と、カンチレバー5のミラー5’から
反射したレーザ光線を受光して半導体ウェーハ3の凹凸
量を検出する受光器8と、凹凸量に基づいてZ軸方向の
移動量情報(以下、Z情報という)を出力するZ制御器
9と、XY軸方向の移動量情報(以下、X情報及びY情
報という)を出力するXY制御器10と、XYZ軸方向
の移動量情報(つまり、X情報、Y情報、Z情報)に基
づいてXYZ軸の相対的位置を演算するコンピュータ1
1と、コンピュータ11からのデータに基づいて半導体
ウェーハ2上の凹凸部分の画像を画面に表示する表示画
面12と、XY制御器10からのX情報及びY情報に基
づいて探針4をXY軸方向へ微動させるXY微動機構1
3と、Z制御器9からのZ情報に基づいて探針4の押圧
が常に一定になるようにカンチレバーのテンションを制
御するZ微動機構14とによって構成されている。
あるAFM測定装置による半導体ウェーハ表面の凹凸段
差値の測定方法について説明する。図2は、半導体ウェ
ーハの凹凸測定原理を説明するためのAFM測定装置の
模式図である。このAFM測定装置1は、半導体ウェー
ハ3を載置してXY方向に広範囲で移動できるXYステ
ージチャック2と、半導体ウェーハ3の表面の凹凸部分
をなぞるようにして接触する探針4と、探針4に常に一
定の力を加えると共にミラー5’を備えているカンチレ
バー5と、光学顕微鏡6と、レーザ光線を発光して光学
顕微鏡6を通してカンチレバー5のミラー5’へ照射す
るレーザ発振器7と、カンチレバー5のミラー5’から
反射したレーザ光線を受光して半導体ウェーハ3の凹凸
量を検出する受光器8と、凹凸量に基づいてZ軸方向の
移動量情報(以下、Z情報という)を出力するZ制御器
9と、XY軸方向の移動量情報(以下、X情報及びY情
報という)を出力するXY制御器10と、XYZ軸方向
の移動量情報(つまり、X情報、Y情報、Z情報)に基
づいてXYZ軸の相対的位置を演算するコンピュータ1
1と、コンピュータ11からのデータに基づいて半導体
ウェーハ2上の凹凸部分の画像を画面に表示する表示画
面12と、XY制御器10からのX情報及びY情報に基
づいて探針4をXY軸方向へ微動させるXY微動機構1
3と、Z制御器9からのZ情報に基づいて探針4の押圧
が常に一定になるようにカンチレバーのテンションを制
御するZ微動機構14とによって構成されている。
【0032】なお、XYステージチャック2は、XY制
御器10からのX情報及びY情報に基づいて、例えば、
直径8インチの半導体ウェーハ2の全面積を探針4がス
キャンできるように、30mm程度の広い範囲をX軸方
向及びY軸方向に移動できるようなワイドモード機構に
なっている。また、XY微動機構13は、XY制御器1
0からのX情報及びY情報に基づいて、例えば、探針4
を半導体ウェーハ2のチップ上で10μm程度の狭い範
囲のX軸方向及びY軸方向を移動できるような微動機構
になっている。さらに、Z微動機構14は、探針4が半
導体ウェーハ2の凸部に乗ったときも凹部に落ち込んだ
ときも、常に、数nNの一定の力が半導体ウェーハ2の
表面に加わるように、Z制御機9からのZ情報に基づい
てZ軸方向を制御してカンチレバー5のテンションを調
整している。
御器10からのX情報及びY情報に基づいて、例えば、
直径8インチの半導体ウェーハ2の全面積を探針4がス
キャンできるように、30mm程度の広い範囲をX軸方
向及びY軸方向に移動できるようなワイドモード機構に
なっている。また、XY微動機構13は、XY制御器1
0からのX情報及びY情報に基づいて、例えば、探針4
を半導体ウェーハ2のチップ上で10μm程度の狭い範
囲のX軸方向及びY軸方向を移動できるような微動機構
になっている。さらに、Z微動機構14は、探針4が半
導体ウェーハ2の凸部に乗ったときも凹部に落ち込んだ
ときも、常に、数nNの一定の力が半導体ウェーハ2の
表面に加わるように、Z制御機9からのZ情報に基づい
てZ軸方向を制御してカンチレバー5のテンションを調
整している。
【0033】次に、図2に示すAFM測定装置1の動作
について説明する。先ず、X軸方向及びY軸方向へワイ
ドに移動できるXYステージチャック2上に、測定用試
料として半導体ウェーハ3を設置する。通常、半導体ウ
ェーハ3の凹凸段差測定可能なエリアは、1チップ内の
0.1μm角程度から半導体ウェーハ3の全面積の30
mm角程度である。したがって、この範囲内においてX
Y微動機構13及びXYステージチャック2をX軸方向
とY軸方向に移動させながら、半導体ウェーハ3の表面
を探針4がスキヤンし、半導体ウェーハ3の表面の凹凸
段差を測定する。
について説明する。先ず、X軸方向及びY軸方向へワイ
ドに移動できるXYステージチャック2上に、測定用試
料として半導体ウェーハ3を設置する。通常、半導体ウ
ェーハ3の凹凸段差測定可能なエリアは、1チップ内の
0.1μm角程度から半導体ウェーハ3の全面積の30
mm角程度である。したがって、この範囲内においてX
Y微動機構13及びXYステージチャック2をX軸方向
とY軸方向に移動させながら、半導体ウェーハ3の表面
を探針4がスキヤンし、半導体ウェーハ3の表面の凹凸
段差を測定する。
【0034】つまり、半導体ウェーハ3の表面に対して
探針4に数nNの接触力を加え、この接触力を一定にし
て探針4をX軸方向にスキャンさせる。そして、X軸方
向の1スキャンが終了したら、XYステージチャック2
をY軸方向へ1ラインずらして、次のラインのX軸上を
スキャンさせる。このようなスキャンを半導体ウェーハ
3の全表面の測定が終了するまで行うことによって、半
導体ウェーハ3の全表面の凹凸段差を測定する。
探針4に数nNの接触力を加え、この接触力を一定にし
て探針4をX軸方向にスキャンさせる。そして、X軸方
向の1スキャンが終了したら、XYステージチャック2
をY軸方向へ1ラインずらして、次のラインのX軸上を
スキャンさせる。このようなスキャンを半導体ウェーハ
3の全表面の測定が終了するまで行うことによって、半
導体ウェーハ3の全表面の凹凸段差を測定する。
【0035】探針4をX軸方向にスキャンさせるとき、
半導体ウェーハ3の表面上の凹凸量に応じて探針4がZ
軸方向へ移動するので、探針4のZ軸方向への移動量に
応じた力がカンチレバー5に加わってカンチレバー5を
変位させる。したがって、カンチレバー5に取り付けら
れたミラー5’の傾きが変わる。一方、レーザ発振器7
から、光学顕微鏡6を介して、カンチレバー5のミラー
5’に対してレーザを照射し、受光器8に反射させてい
る。よって、カンチレバー5が変位してミラー5’の傾
きが変わると、受光器8がレーザ光線を受光する位置が
変わる。つまり、受光器8は、半導体ウェーハ3の表面
上の凹凸の変化に応じて、受光するレーザ光線の受光位
置を追尾するので、受光器8は半導体ウェーハ3の表面
の凹凸量を検出することができる。このようにして、受
光器8は、半導体ウェーハ3の表面を基準とした相対的
な高さを凹凸量として検出している。
半導体ウェーハ3の表面上の凹凸量に応じて探針4がZ
軸方向へ移動するので、探針4のZ軸方向への移動量に
応じた力がカンチレバー5に加わってカンチレバー5を
変位させる。したがって、カンチレバー5に取り付けら
れたミラー5’の傾きが変わる。一方、レーザ発振器7
から、光学顕微鏡6を介して、カンチレバー5のミラー
5’に対してレーザを照射し、受光器8に反射させてい
る。よって、カンチレバー5が変位してミラー5’の傾
きが変わると、受光器8がレーザ光線を受光する位置が
変わる。つまり、受光器8は、半導体ウェーハ3の表面
上の凹凸の変化に応じて、受光するレーザ光線の受光位
置を追尾するので、受光器8は半導体ウェーハ3の表面
の凹凸量を検出することができる。このようにして、受
光器8は、半導体ウェーハ3の表面を基準とした相対的
な高さを凹凸量として検出している。
【0036】したがって、受光器8が受光したレーザ光
線の軌跡によって検出された半導体ウェーハ3の表面に
おける凹凸量の検出データは、受信器8からZ制御器9
へ送信されてZ軸移動量データ(つまり、Z情報)に変
換されてコンピュータ11に入力される。一方、X軸方
向にスキャンさせたときのX軸移動量データ(つまり、
X情報)は、XY制御機10よりコンピュータ11へ入
力される。すなわち、コンピュータ11は、探針4をス
キャンしたX軸方向の1ラインについてのZ軸移動量デ
ータ(Z情報)を取り込み、X軸方向の1ライン分の凹
凸量として表示画面12に画像aのような凹凸分布を表
示させる。
線の軌跡によって検出された半導体ウェーハ3の表面に
おける凹凸量の検出データは、受信器8からZ制御器9
へ送信されてZ軸移動量データ(つまり、Z情報)に変
換されてコンピュータ11に入力される。一方、X軸方
向にスキャンさせたときのX軸移動量データ(つまり、
X情報)は、XY制御機10よりコンピュータ11へ入
力される。すなわち、コンピュータ11は、探針4をス
キャンしたX軸方向の1ラインについてのZ軸移動量デ
ータ(Z情報)を取り込み、X軸方向の1ライン分の凹
凸量として表示画面12に画像aのような凹凸分布を表
示させる。
【0037】このようにして、半導体ウェーハ3のX軸
方向の1ライン分の凹凸量を測定して表示画面12への
表示が終了したら、XY制御器10の指令情報によって
XYステージチャック2をY軸方向に1ライン移動し
て、前述と同様にX軸方向の1ライン分の凹凸量を測定
してコンピュータ11に取り込み、表示画面12にX軸
方向の次の1ライン分の凹凸量データを画像bのように
表示させる。以下、同様にして、半導体ウェーハ2上の
凹凸段差の測定値を所望のY軸ラインの数だけ測定し、
半導体ウェーハ2の所望の範囲における表面の凹凸状態
を、表示画面12に示すa,b,c,d画像の凹凸分布
のように表示させる。さらに、コンピュータ11は、半
導体ウェーハ2の測定エリア内における凹凸量の最大値
を表示画面12に表示させる。つまり、表示画面12に
示すa,b,c,d画像の凹凸段差における凸部と凹部
の最大差を画面に表示させる。
方向の1ライン分の凹凸量を測定して表示画面12への
表示が終了したら、XY制御器10の指令情報によって
XYステージチャック2をY軸方向に1ライン移動し
て、前述と同様にX軸方向の1ライン分の凹凸量を測定
してコンピュータ11に取り込み、表示画面12にX軸
方向の次の1ライン分の凹凸量データを画像bのように
表示させる。以下、同様にして、半導体ウェーハ2上の
凹凸段差の測定値を所望のY軸ラインの数だけ測定し、
半導体ウェーハ2の所望の範囲における表面の凹凸状態
を、表示画面12に示すa,b,c,d画像の凹凸分布
のように表示させる。さらに、コンピュータ11は、半
導体ウェーハ2の測定エリア内における凹凸量の最大値
を表示画面12に表示させる。つまり、表示画面12に
示すa,b,c,d画像の凹凸段差における凸部と凹部
の最大差を画面に表示させる。
【0038】次に、上述したAFM測定装置によって表
面膜の凹凸段差を測定するための測定パターンの製造工
程について、その幾つかの実施の形態を説明する。図3
は、半導体ウェーハにおける測定パターンの断面構成を
示す模式図である。図3に示す測定パターンの断面構成
は、同じ半導体ウェーハ内の他のチップのパターン構成
と全く同じである。つまり、この測定パターンの構成
は、Siウェーハ上にSiNの形成された半導体動作領
域をアクティブ領域とし、エッチングが施されてトレン
チが形成された非動作領域をフィールド領域としてい
る。つまり、フィールド領域においてエッチングを施
し、アクティブ領域との間に浅い溝による素子分離(S
TI:Shallow Trench Isolation)を形成した構造と
し、アクティブ領域とフィールド領域の上に、共通の被
研磨膜であるSiO2膜が成膜された構成となってい
る。
面膜の凹凸段差を測定するための測定パターンの製造工
程について、その幾つかの実施の形態を説明する。図3
は、半導体ウェーハにおける測定パターンの断面構成を
示す模式図である。図3に示す測定パターンの断面構成
は、同じ半導体ウェーハ内の他のチップのパターン構成
と全く同じである。つまり、この測定パターンの構成
は、Siウェーハ上にSiNの形成された半導体動作領
域をアクティブ領域とし、エッチングが施されてトレン
チが形成された非動作領域をフィールド領域としてい
る。つまり、フィールド領域においてエッチングを施
し、アクティブ領域との間に浅い溝による素子分離(S
TI:Shallow Trench Isolation)を形成した構造と
し、アクティブ領域とフィールド領域の上に、共通の被
研磨膜であるSiO2膜が成膜された構成となってい
る。
【0039】第1の実施の形態
先ず、第1の実施の形態における測定パターンの製造工
程について説明する。図4はCMP処理前の測定パター
ンの斜視断面図であり、図5はCMP処理後の測定パタ
ーンの斜視断面図である。また、図6は、CMP処理後
における研磨防止用のSiN膜及び犠牲酸化膜を剥離し
た後の斜視断面図である。なお、犠牲酸化膜とは、前工
程終了後に剥離除去ずるための保護用の酸化膜である。
図7は不純物注入工程を示す測定パターンの斜視断面図
であり、(a)はNチャネル領域への不純物注入、
(b)はPチャネル領域への不純物注入を示す。また、
図8は不純物を注入した後にゲートSiO2膜を形成し
た測定パターンの斜視断面図である。つまり、図8はゲ
ート配線を形成する前の測定パターンの斜視断面図であ
る。
程について説明する。図4はCMP処理前の測定パター
ンの斜視断面図であり、図5はCMP処理後の測定パタ
ーンの斜視断面図である。また、図6は、CMP処理後
における研磨防止用のSiN膜及び犠牲酸化膜を剥離し
た後の斜視断面図である。なお、犠牲酸化膜とは、前工
程終了後に剥離除去ずるための保護用の酸化膜である。
図7は不純物注入工程を示す測定パターンの斜視断面図
であり、(a)はNチャネル領域への不純物注入、
(b)はPチャネル領域への不純物注入を示す。また、
図8は不純物を注入した後にゲートSiO2膜を形成し
た測定パターンの斜視断面図である。つまり、図8はゲ
ート配線を形成する前の測定パターンの斜視断面図であ
る。
【0040】次に、測定パターンの製造手順及びAFM
測定装置による表面膜の凹凸量の測定手順を図の工程順
に説明する。予め、図4のCMP処理前工程図に示すよ
うな測定パターンを、半導体ウェーハにおける任意の場
所、例えば、任意のチップのパターン中とか、チップと
チップの間のスクライブライン中などに作成しておく。
この測定パターンは、図4に示すように、Si基板21
に等間隔でトレンチ22が形成され、それぞれのSi基
板21の上面には、工程の途中で除去する犠牲SiO2
膜23と研磨防止用のSiN膜24が形成されている。
そして、一方のSi基板21が形成された領域をPチャ
ネルアクティブ領域25とし、他方のSi基板21が形
成された領域をNチャネルアクティブ領域26としてい
る。なお、これらのPチャネルアクティブ領域25とN
チャネルアクティブ領域26は複数ペアで構成されてい
てもよい。
測定装置による表面膜の凹凸量の測定手順を図の工程順
に説明する。予め、図4のCMP処理前工程図に示すよ
うな測定パターンを、半導体ウェーハにおける任意の場
所、例えば、任意のチップのパターン中とか、チップと
チップの間のスクライブライン中などに作成しておく。
この測定パターンは、図4に示すように、Si基板21
に等間隔でトレンチ22が形成され、それぞれのSi基
板21の上面には、工程の途中で除去する犠牲SiO2
膜23と研磨防止用のSiN膜24が形成されている。
そして、一方のSi基板21が形成された領域をPチャ
ネルアクティブ領域25とし、他方のSi基板21が形
成された領域をNチャネルアクティブ領域26としてい
る。なお、これらのPチャネルアクティブ領域25とN
チャネルアクティブ領域26は複数ペアで構成されてい
てもよい。
【0041】このように形成された半導体基板上にSi
O2膜27を形成するため、トレンチ22の部分にはS
iO2膜27が埋め込まれた状態となっている。これに
よって、フィールド領域Fにおいて表面層に凹部が生
じ、アクティブ領域Aにおいて表面層に凸部が生じる。
そこで、CMP処理によって表面層の凹凸部分の研磨を
行い、表面層を平坦化する。なお、CMP処理とは、ス
ラリー状の研磨剤をパッド表面に供給して、半導体ウェ
ーハなどの薄板状被研磨物の表面を化学的及び機械的に
研磨処理するものであり、周知の技術であるのでその説
明は省略する。
O2膜27を形成するため、トレンチ22の部分にはS
iO2膜27が埋め込まれた状態となっている。これに
よって、フィールド領域Fにおいて表面層に凹部が生
じ、アクティブ領域Aにおいて表面層に凸部が生じる。
そこで、CMP処理によって表面層の凹凸部分の研磨を
行い、表面層を平坦化する。なお、CMP処理とは、ス
ラリー状の研磨剤をパッド表面に供給して、半導体ウェ
ーハなどの薄板状被研磨物の表面を化学的及び機械的に
研磨処理するものであり、周知の技術であるのでその説
明は省略する。
【0042】つまり、図5のCMP処理後工程図に示す
ように、CMP処理によりSiO2膜27の表面層の凹
凸部分が研磨されて平坦化されたとき、AFM測定装置
によって表面形状の測定を行う。ここで、CMP処理は
1枚の半導体ウェーハの全面に亘って行うが、AFM測
定装置は、半導体ウェーハの全面に亘って表面形状を測
定するのではなく、半導体ウェーハ内に形成された図5
に示すような測定パターンの表面形状のみを測定する。
つまり、AFM測定装置によって、スクライブライン中
などの任意の部分に形成された図5に示す測定パターン
中のアクティブ領域Aやフィールド領域Fの表面層につ
いて凹凸量を測定する。このようにして、CMP処理後
に測定パターン部分のみの表面形状を測定することによ
り、半導体ウェーハのCMP処理による研磨工程後にお
ける品質管理を迅速かつ的確に行うことができる。もち
ろん、CMP処理の前後において、AFM測定装置によ
り凹凸量を測定して品質管理を行ってもよい。
ように、CMP処理によりSiO2膜27の表面層の凹
凸部分が研磨されて平坦化されたとき、AFM測定装置
によって表面形状の測定を行う。ここで、CMP処理は
1枚の半導体ウェーハの全面に亘って行うが、AFM測
定装置は、半導体ウェーハの全面に亘って表面形状を測
定するのではなく、半導体ウェーハ内に形成された図5
に示すような測定パターンの表面形状のみを測定する。
つまり、AFM測定装置によって、スクライブライン中
などの任意の部分に形成された図5に示す測定パターン
中のアクティブ領域Aやフィールド領域Fの表面層につ
いて凹凸量を測定する。このようにして、CMP処理後
に測定パターン部分のみの表面形状を測定することによ
り、半導体ウェーハのCMP処理による研磨工程後にお
ける品質管理を迅速かつ的確に行うことができる。もち
ろん、CMP処理の前後において、AFM測定装置によ
り凹凸量を測定して品質管理を行ってもよい。
【0043】次に、図6の剥離工程図に示すように、研
磨防止用のSiN膜24及び犠牲SiO2膜23をウェ
ットエッチングにて剥離する。さらに、表面にフォトレ
ジストを形成した後に不純物を注入する部分をエッチン
グして開口し、トランジスタ性能を決定するための不純
物注入を行う。つまり、図7(a)のN型不純物注入工
程図に示すように、フォトレジスト28を形成した後
に、Nチャネルアクティブ領域26の近傍部分のみをエ
ッチングによって開口し、Nチャネルアクティブ領域2
6の部分にN型不純物を拡散注入する。つぎに、図7
(b)のP型不純物注入工程図に示すように、フォトレ
ジスト28を形成した後に、Pチャネルアクティブ領域
26の近傍部分のみをエッチングによって開口し、Pチ
ャネルアクティブ領域26の部分にP型不純物を拡散注
入する。
磨防止用のSiN膜24及び犠牲SiO2膜23をウェ
ットエッチングにて剥離する。さらに、表面にフォトレ
ジストを形成した後に不純物を注入する部分をエッチン
グして開口し、トランジスタ性能を決定するための不純
物注入を行う。つまり、図7(a)のN型不純物注入工
程図に示すように、フォトレジスト28を形成した後
に、Nチャネルアクティブ領域26の近傍部分のみをエ
ッチングによって開口し、Nチャネルアクティブ領域2
6の部分にN型不純物を拡散注入する。つぎに、図7
(b)のP型不純物注入工程図に示すように、フォトレ
ジスト28を形成した後に、Pチャネルアクティブ領域
26の近傍部分のみをエッチングによって開口し、Pチ
ャネルアクティブ領域26の部分にP型不純物を拡散注
入する。
【0044】このようにして不純物を注入した後、ウエ
ットエッチングによってフォトレジスト28を除去して
から、酸化炉によって、図8のゲート膜形成工程図に示
すように、Pチャネルアクティブ領域25の表面とNチ
ャネルアクティブ領域26の表面にゲートSiO2膜2
9を成膜する。このような成膜工程が終了したら、再
び、AFM測定装置によって測定パターン中のアクティ
ブ領域Aやフィールド領域Fの表面層について凹凸量を
測定する。
ットエッチングによってフォトレジスト28を除去して
から、酸化炉によって、図8のゲート膜形成工程図に示
すように、Pチャネルアクティブ領域25の表面とNチ
ャネルアクティブ領域26の表面にゲートSiO2膜2
9を成膜する。このような成膜工程が終了したら、再
び、AFM測定装置によって測定パターン中のアクティ
ブ領域Aやフィールド領域Fの表面層について凹凸量を
測定する。
【0045】ここで、図8に示すように、Pチャネルア
クティブ領域25やNチャネルアクティブ領域26に注
入された不純物の種類や、不純物の量や、不純物の注入
エネルギーによって、隣接するフィールド領域FのSi
O2膜27の後退量(つまり、削られる量)が異なって
くる。つまり、N型不純物を注入したNチャネルアクテ
ィブ領域26に隣接するフィールド領域FのSiO2膜
27の後退量uと、P型不純物を注入したPチャネルア
クティブ領域25に隣接するSiO2膜27の後退量w
が異なる。
クティブ領域25やNチャネルアクティブ領域26に注
入された不純物の種類や、不純物の量や、不純物の注入
エネルギーによって、隣接するフィールド領域FのSi
O2膜27の後退量(つまり、削られる量)が異なって
くる。つまり、N型不純物を注入したNチャネルアクテ
ィブ領域26に隣接するフィールド領域FのSiO2膜
27の後退量uと、P型不純物を注入したPチャネルア
クティブ領域25に隣接するSiO2膜27の後退量w
が異なる。
【0046】この結果、アクティブ領域Aとフィールド
領域Fの凹凸段差が不揃いとなり、ゲート配線加工を高
精度に行うことができない。そこで、図8に示す表面形
状において、ゲートSiO2膜29を成膜した後に、再
び、AFM測定装置によって測定パターンの表面層の凹
凸段差値を測定する。つまり、不純物を注入した後に測
定パターンの凹凸段差値を測定することにより、半導体
ウェーハの製造過程におけるデバイスの表面形状を確認
することが出来る。もちろん、不純物注入の前後におい
て、AFM測定装置により凹凸段差値を測定して品質管
理を行ってもよい。
領域Fの凹凸段差が不揃いとなり、ゲート配線加工を高
精度に行うことができない。そこで、図8に示す表面形
状において、ゲートSiO2膜29を成膜した後に、再
び、AFM測定装置によって測定パターンの表面層の凹
凸段差値を測定する。つまり、不純物を注入した後に測
定パターンの凹凸段差値を測定することにより、半導体
ウェーハの製造過程におけるデバイスの表面形状を確認
することが出来る。もちろん、不純物注入の前後におい
て、AFM測定装置により凹凸段差値を測定して品質管
理を行ってもよい。
【0047】このようにして、半導体ウェーハの任意の
複数箇所に測定パターンを配置しておき、CMP処理工
程の前後や不純物注入工程の前後やその他の工程の前後
において、適宜、測定パターンの表面状態をAFM測定
装置によって測定することによって、半導体デバイスの
微細化や高密度化に対応するためのCMP処理や不純物
注入処理などにおける表面膜の管理を短時間で行うこと
ができる。
複数箇所に測定パターンを配置しておき、CMP処理工
程の前後や不純物注入工程の前後やその他の工程の前後
において、適宜、測定パターンの表面状態をAFM測定
装置によって測定することによって、半導体デバイスの
微細化や高密度化に対応するためのCMP処理や不純物
注入処理などにおける表面膜の管理を短時間で行うこと
ができる。
【0048】また、他のチップ部分の回路パターンと同
様に、測定パターン内に電気的特性の測定が行える状態
にまで配線パターン等を作り込んでおくこともできる。
これによって、製造工程の途中や製造工程終了後に測定
パターンによって電気特性の測定を行うことにより、製
品の完成過程における半導体デバイスのロット内の製品
検査を簡単に行うことができる。よって、工程内検査や
工程終了検査を簡単且つ短時間で行うことができる。こ
のように、半導体ウェーハ内に測定パターンを設けて他
のチップと同様の回路パターンを作り込んでおけば、測
定パターンを半導体製造のプロセスチェック用パターン
として用いることもがきる。
様に、測定パターン内に電気的特性の測定が行える状態
にまで配線パターン等を作り込んでおくこともできる。
これによって、製造工程の途中や製造工程終了後に測定
パターンによって電気特性の測定を行うことにより、製
品の完成過程における半導体デバイスのロット内の製品
検査を簡単に行うことができる。よって、工程内検査や
工程終了検査を簡単且つ短時間で行うことができる。こ
のように、半導体ウェーハ内に測定パターンを設けて他
のチップと同様の回路パターンを作り込んでおけば、測
定パターンを半導体製造のプロセスチェック用パターン
として用いることもがきる。
【0049】第2の実施の形態
次に、第2の実施の形態における測定パターンについて
説明する。この実施の形態では、測定パターンの表面層
に金属膜を形成して金属系のCMP処理を行う場合の一
例について述べる。図9は、金属膜を形成した測定パタ
ーンの金属系CMP処理前における斜視断面図であり、
(a)は幅広の測定パターンの断面、(b)は幅狭の測
定パターンの断面を示す。また、図10は、金属膜を形
成した測定パターンの金属系CMP処理後における斜視
断面図であり、(a)は幅広の測定パターンの断面、
(b)は幅狭の測定パターンの断面を示す。
説明する。この実施の形態では、測定パターンの表面層
に金属膜を形成して金属系のCMP処理を行う場合の一
例について述べる。図9は、金属膜を形成した測定パタ
ーンの金属系CMP処理前における斜視断面図であり、
(a)は幅広の測定パターンの断面、(b)は幅狭の測
定パターンの断面を示す。また、図10は、金属膜を形
成した測定パターンの金属系CMP処理後における斜視
断面図であり、(a)は幅広の測定パターンの断面、
(b)は幅狭の測定パターンの断面を示す。
【0050】図9の金属系CMP処理前の断面図に示す
ように、半導体層の上部に金属酸化膜のバリアメタル3
2を形成してから、Cuなどの金属膜31を表面に形成
して測定パターンを作る。もちろん、半導体ウェーハ内
の他のチップも測定パターンと同様のパターン構成であ
る。このような測定パターンは、図9(a)のように、
フィールド領域Fとアクティブ領域Aが幅広に形成され
た幅広パターンと、図9(b)のように、フィールド領
域Fとアクティブ領域Aが狭く形成された幅狭パターン
とがある。図9(a)の幅広パターンの場合の成膜形状
は、フィールド領域Fの部分で金属膜31が窪み、アク
ティブ領域Aの部分で金蔵膜31が盛り上がっている。
また、図9(b)の幅狭パターンの場合は、フィールド
領域Fとアクティブ領域Aの部分で金属膜31が盛り上
がり、下地絶縁膜33の部分で金属膜31が窪んでい
る。このように、成膜する金属膜31の下地パターンの
配置によって金属膜31の成膜形状が異なる。
ように、半導体層の上部に金属酸化膜のバリアメタル3
2を形成してから、Cuなどの金属膜31を表面に形成
して測定パターンを作る。もちろん、半導体ウェーハ内
の他のチップも測定パターンと同様のパターン構成であ
る。このような測定パターンは、図9(a)のように、
フィールド領域Fとアクティブ領域Aが幅広に形成され
た幅広パターンと、図9(b)のように、フィールド領
域Fとアクティブ領域Aが狭く形成された幅狭パターン
とがある。図9(a)の幅広パターンの場合の成膜形状
は、フィールド領域Fの部分で金属膜31が窪み、アク
ティブ領域Aの部分で金蔵膜31が盛り上がっている。
また、図9(b)の幅狭パターンの場合は、フィールド
領域Fとアクティブ領域Aの部分で金属膜31が盛り上
がり、下地絶縁膜33の部分で金属膜31が窪んでい
る。このように、成膜する金属膜31の下地パターンの
配置によって金属膜31の成膜形状が異なる。
【0051】そこで、金属系CMP処理を行うことによ
って、金属膜31の表面は、図10の金属系CMP処理
後の断面図に示すような形状になる。つまり、幅広パタ
ーンの場合は、図10(a)に示すように、下地構造に
起因してCuなどの金属膜31多くが削られたディッシ
ング(Dishing)の残膜依存性を示す。また、幅狭パタ
ーンの場合は、図10(b)に示すように、下地構造に
起因してエロージョン(Erosion)の残膜依存性を示
す。したがって、CMP処理後に、下地構造に起因して
図10(a)、(b)のように形成された測定パターン
の金属膜31の残膜をAFM測定装置によって測定す
る。このようにして、半導体ウェーハ内の測定パターン
を用いて、残膜の形状や金属膜の落ち込み量をAFM測
定装置によって測定し、半導体ウェーハの表面形状を確
認することができる。
って、金属膜31の表面は、図10の金属系CMP処理
後の断面図に示すような形状になる。つまり、幅広パタ
ーンの場合は、図10(a)に示すように、下地構造に
起因してCuなどの金属膜31多くが削られたディッシ
ング(Dishing)の残膜依存性を示す。また、幅狭パタ
ーンの場合は、図10(b)に示すように、下地構造に
起因してエロージョン(Erosion)の残膜依存性を示
す。したがって、CMP処理後に、下地構造に起因して
図10(a)、(b)のように形成された測定パターン
の金属膜31の残膜をAFM測定装置によって測定す
る。このようにして、半導体ウェーハ内の測定パターン
を用いて、残膜の形状や金属膜の落ち込み量をAFM測
定装置によって測定し、半導体ウェーハの表面形状を確
認することができる。
【0052】さらに、他のチップ部分の回路パターンと
同様に、測定パターン内に電気的特性の測定が行える状
態にまで配線パターン等を作り込んでおけば、製造工程
中や製造工程後に測定パターンによって電気特性測定を
行うことにより、半導体デバイスの形状に対する電気特
性の相関関係を得ることもできるので、さらに工程内検
査を簡略化することができる。このように半導体ウェー
ハ内に測定パターンを作り込んで、他のチップと同様な
回路構成にまで作り込んでおけば、測定パターンを半導
体製造のプロセスチェック用パターンとして用いること
もできる。
同様に、測定パターン内に電気的特性の測定が行える状
態にまで配線パターン等を作り込んでおけば、製造工程
中や製造工程後に測定パターンによって電気特性測定を
行うことにより、半導体デバイスの形状に対する電気特
性の相関関係を得ることもできるので、さらに工程内検
査を簡略化することができる。このように半導体ウェー
ハ内に測定パターンを作り込んで、他のチップと同様な
回路構成にまで作り込んでおけば、測定パターンを半導
体製造のプロセスチェック用パターンとして用いること
もできる。
【0053】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。つまり、上記の第1、第2の実施の形態で
は、CMP処理後や不純物注入後に測定パターンの表面
形状をAFM測定装置で測定したが、これ以外のあらゆ
る半導体デバイスの製造工程において、予め作り込んで
おいた測定パターンの表面形状をAFM測定装置によっ
て測定することにより、半導体デバイスの製造工程内に
おける品質管理を簡単に行うことができる。例えば、エ
ッチング工程や洗浄工程やCVD工程やPVD工程にお
ける半導体デバイスの膜厚管理などにも、上述のような
測定パターンを利用することができる。
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。つまり、上記の第1、第2の実施の形態で
は、CMP処理後や不純物注入後に測定パターンの表面
形状をAFM測定装置で測定したが、これ以外のあらゆ
る半導体デバイスの製造工程において、予め作り込んで
おいた測定パターンの表面形状をAFM測定装置によっ
て測定することにより、半導体デバイスの製造工程内に
おける品質管理を簡単に行うことができる。例えば、エ
ッチング工程や洗浄工程やCVD工程やPVD工程にお
ける半導体デバイスの膜厚管理などにも、上述のような
測定パターンを利用することができる。
【0054】つまり、半導体デバイスの製造過程におけ
るあらゆる工程において、半導体ウェーハ内に予め用意
した測定パターンを測定することによって、半導体ウェ
ーハの形状や電気的特性についてロット管理を行うこと
ができる。特に、半導体ウェーハの表面形状の品質管理
を行う場合は、AFM測定装置などの表面形状測定装置
を用いて測定パターンの表面形状を測定すれば、生産ラ
インに流れている半導体デバイスの品質管理や、工程内
の膜厚条件出しや、工程内の各種の評価を簡単に行うこ
とができる。
るあらゆる工程において、半導体ウェーハ内に予め用意
した測定パターンを測定することによって、半導体ウェ
ーハの形状や電気的特性についてロット管理を行うこと
ができる。特に、半導体ウェーハの表面形状の品質管理
を行う場合は、AFM測定装置などの表面形状測定装置
を用いて測定パターンの表面形状を測定すれば、生産ラ
インに流れている半導体デバイスの品質管理や、工程内
の膜厚条件出しや、工程内の各種の評価を簡単に行うこ
とができる。
【0055】
【発明の効果】以上説明したように、本発明の半導体デ
バイスによれば、予め、半導体ウェーハ上の任意の箇所
にチップのパターンと同じ構成の測定パターンが形成さ
れている。これによって、半導体ウェーハをCMP処理
した後は、AFM測定装置などによって測定パターンの
表面部分のみの凹凸量を測定すれば、その半導体ウェー
ハと同一ロットの半導体ウェーハの表面形状を品質管理
することができる。さらに、測定パターンの所もそれ以
外のチップの所も同じように不純物注入を行えは、不純
物注入後に測定パターンだけの表面形状をAFM測定装
置によって測定することにより、同一ロットの半導体ウ
ェーハの表面形状を品質管理することができる。つま
り、半導体デバイスの製造工程において、予め設けてお
いた測定パターンの所だけの表面形状をAFM測定装置
によって測定すれば、同一ロット内の全ての半導体ウェ
ーハの評価を迅速かつ正確に行うことができる。
バイスによれば、予め、半導体ウェーハ上の任意の箇所
にチップのパターンと同じ構成の測定パターンが形成さ
れている。これによって、半導体ウェーハをCMP処理
した後は、AFM測定装置などによって測定パターンの
表面部分のみの凹凸量を測定すれば、その半導体ウェー
ハと同一ロットの半導体ウェーハの表面形状を品質管理
することができる。さらに、測定パターンの所もそれ以
外のチップの所も同じように不純物注入を行えは、不純
物注入後に測定パターンだけの表面形状をAFM測定装
置によって測定することにより、同一ロットの半導体ウ
ェーハの表面形状を品質管理することができる。つま
り、半導体デバイスの製造工程において、予め設けてお
いた測定パターンの所だけの表面形状をAFM測定装置
によって測定すれば、同一ロット内の全ての半導体ウェ
ーハの評価を迅速かつ正確に行うことができる。
【0056】すなわち、本発明の半導体デバイスによれ
ば、予め測定パターンを設けておくことにより、CMP
処理やCVD処理やPVD処理や洗浄工程やエッチング
などの各種の半導体製造工程の前後において、AFM測
定装置などの表面形状測定装置によって測定パターンの
表面形状のみを測定することにより、半導体ウェーハの
工程内品質管理を的確に行うことができる。したがっ
て、各種工程の前後における半導体ウェーハの凹凸段差
値や平坦度を迅速かつ正確に把握することができるの
で、半導体デバイスの生産性向上に大いに貢献すること
ができる。また、このような測定パターンを各種評価用
TEGに配置することによって、CMP装置の性能評価
や、CMP装置における研磨剤などの各種消耗材の性能
評価や、CMP処理の研磨条件出しの目安などに応用す
ることもできる。
ば、予め測定パターンを設けておくことにより、CMP
処理やCVD処理やPVD処理や洗浄工程やエッチング
などの各種の半導体製造工程の前後において、AFM測
定装置などの表面形状測定装置によって測定パターンの
表面形状のみを測定することにより、半導体ウェーハの
工程内品質管理を的確に行うことができる。したがっ
て、各種工程の前後における半導体ウェーハの凹凸段差
値や平坦度を迅速かつ正確に把握することができるの
で、半導体デバイスの生産性向上に大いに貢献すること
ができる。また、このような測定パターンを各種評価用
TEGに配置することによって、CMP装置の性能評価
や、CMP装置における研磨剤などの各種消耗材の性能
評価や、CMP処理の研磨条件出しの目安などに応用す
ることもできる。
【図1】 スクライブライン中に測定パターンを配置し
た場合の半導体ウェーハの一部を示す表面図である。
た場合の半導体ウェーハの一部を示す表面図である。
【図2】 半導体ウェーハの凹凸測定原理を説明するた
めのAFM測定装置の模式図である。
めのAFM測定装置の模式図である。
【図3】 半導体ウェーハにおける測定パターンの断面
構成を示す模式図である。
構成を示す模式図である。
【図4】 CMP処理前の測定パターンの斜視断面図で
ある。
ある。
【図5】 CMP処理後の測定パターンの斜視断面図で
ある。
ある。
【図6】 CMP処理後における研磨防止用のSiN膜
及び犠牲酸化膜を剥離した後の斜視断面図である。
及び犠牲酸化膜を剥離した後の斜視断面図である。
【図7】 不純物注入工程を示す測定パターンの斜視断
面図であり、(a)はNチャネル領域への不純物注入、
(b)はPチャネル領域への不純物注入を示す。
面図であり、(a)はNチャネル領域への不純物注入、
(b)はPチャネル領域への不純物注入を示す。
【図8】 不純物を注入した後にゲートSiO2膜を形
成した測定パターンの斜視断面図である。
成した測定パターンの斜視断面図である。
【図9】 金属膜を形成した測定パターンの金属系CM
P処理前における斜視断面図であり、(a)は幅広の測
定パターンの断面、(b)は幅狭の測定パターンの断面
を示す。
P処理前における斜視断面図であり、(a)は幅広の測
定パターンの断面、(b)は幅狭の測定パターンの断面
を示す。
【図10】 金属膜を形成した測定パターンの金属系C
MP処理後における斜視断面図であり、(a)は幅広の
測定パターンの断面、(b)は幅狭の測定パターンの断
面を示す。
MP処理後における斜視断面図であり、(a)は幅広の
測定パターンの断面、(b)は幅狭の測定パターンの断
面を示す。
1…AFM測定装置、2…XYステージチャック、3…
半導体ウェーハ、4…探針、5…カンチレバー、5’…
ミラー、6…光学顕微鏡、7…レーザ発振器、8…受光
器、9…Z制御器、10…XY制御機、11…コンピュ
ータ、12…表示画面、13…XY微動機構、14…Z
微動機構、15…チップ、16…スクライブライン、1
7…測定パターン、21…Si基板、22…トレンチ、
23…犠牲SiO2膜、24…SiN膜、25…Pチャ
ネルアクティブ領域、26…Nチャネルアクティブ領
域、27…SiO2膜、28…フォトレジスト、29…
ゲートSiO2膜、31…金属膜、32…バリアメタ
ル、33…下地絶縁膜
半導体ウェーハ、4…探針、5…カンチレバー、5’…
ミラー、6…光学顕微鏡、7…レーザ発振器、8…受光
器、9…Z制御器、10…XY制御機、11…コンピュ
ータ、12…表示画面、13…XY微動機構、14…Z
微動機構、15…チップ、16…スクライブライン、1
7…測定パターン、21…Si基板、22…トレンチ、
23…犠牲SiO2膜、24…SiN膜、25…Pチャ
ネルアクティブ領域、26…Nチャネルアクティブ領
域、27…SiO2膜、28…フォトレジスト、29…
ゲートSiO2膜、31…金属膜、32…バリアメタ
ル、33…下地絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 4M106 AA01 AA10 AB20 BA10 CA38
CB30 DB18 DB30
5F032 AA35 AA44 AA77 AA84 CA17
DA24 DA78
5F033 HH11 MM01 QQ48 VV12 XX01
XX37
Claims (18)
- 【請求項1】 アクティブ領域とフィールド領域とが表
面膜に覆われた多数のチップによって構成された半導体
デバイスにおいて、 前記多数のチップの集合体である半導体ウェーハの任意
の場所に、表面形状測定手段によって前記表面膜の表面
形状を測定するための測定パターンを、少なくとも1個
配置したことを特徴とする半導体デバイス。 - 【請求項2】 前記測定パターンは、前記半導体ウェー
ハ内に存在する半導体製造工程を評価するためのTEG
(Test Element Pattern)のパターン内、または前記多
数のチップ内の任意のチップのパターン内に配置されて
いることを特徴とする請求項1に記載の半導体デバイ
ス。 - 【請求項3】 前記測定パターンは、前記半導体ウェー
ハ内に存在する多数のチップのチップ間に配置されてい
ることを特徴とする請求項1に記載の半導体デバイス。 - 【請求項4】 前記測定パターンは、前記アクティブ領
域と前記フィールド領域との間隔が広い幅広パターン、
または、前記アクティブ領域と前記フィールド領域との
間隔が狭い幅狭パターンの何れかに形成されていること
を特徴とする請求項1乃至請求項3の何れかに記載の半
導体デバイス。 - 【請求項5】 前記測定パターンは、配置される場所に
従って適切な大きさに調節されていることを特徴とする
請求項1乃至請求項4の何れかに記載の半導体デバイ
ス。 - 【請求項6】 前記測定パターンは、前記多数のチップ
のパターンのいずれかと同じパターンによって形成され
ていることを特徴とする請求項1乃至請求項5の何れか
に記載の半導体デバイス。 - 【請求項7】 前記測定パターンは、前記半導体ウェー
ハの製造工程の途中または終了時における該半導体ウェ
ーハの表面形状の品質評価に用いられることを特徴とす
る請求項1乃至請求項6の何れかに記載の半導体デバイ
ス。 - 【請求項8】 前記測定パターンは、前記半導体ウェー
ハのCMP処理工程及び不純物注入工程における表面形
状の品質評価に用いられることを特徴とする請求項7に
記載の半導体デバイス。 - 【請求項9】 前記表面形状測定手段はAFM測定装置
であって、 前記半導体ウェーハの製造工程の途中または終了時に、
前記AFM測定装置によって前記測定パターンの表面形
状を測定することによって、前記半導体ウェーハの表面
形状の品質評価を行うことを特徴とする請求項7または
請求項8に記載の半導体デバイス。 - 【請求項10】 アクティブ領域とフィールド領域とが
表面膜に覆われた多数のチップによって構成された半導
体デバイスの評価方法において、 前記多数のチップの集合体である半導体ウェーハの任意
の場所に、表面形状測定手段によって前記表面膜の表面
形状を測定するための測定パターンを少なくとも1個配
置した半導体デバイスの評価を、前記測定パターンによ
って行うことを特徴とする半導体デバイスの評価方法。 - 【請求項11】 前記測定パターンは、前記半導体ウェ
ーハ内に存在する半導体製造工程を評価するためのTE
G(Test Element Pattern)のパターン内、または前記
多数のチップ内の任意のチップのパターン内に配置され
ていることを特徴とする請求項10に記載の半導体デバ
イスの評価方法。 - 【請求項12】 前記測定パターンは、前記半導体ウェ
ーハ内に存在する多数のチップのチップ間に配置されて
いることを特徴とする請求項10に記載の半導体デバイ
スの評価方法。 - 【請求項13】 前記測定パターンは、前記アクティブ
領域と前記フィールド領域との間隔が広い幅広パター
ン、または、前記アクティブ領域と前記フィールド領域
との間隔が狭い幅狭パターンの何れかに形成されている
ことを特徴とする請求項10乃至請求項12の何れかに
記載の半導体デバイスの評価方法。 - 【請求項14】 前記測定パターンは、配置される場所
に従って適切な大きさに調節されていることを特徴とす
る請求項10乃至請求項13の何れかに記載の半導体デ
バイスの評価方法。 - 【請求項15】 前記測定パターンは、前記多数のチッ
プのパターンのいずれかと同じパターンによって形成さ
れていることを特徴とする請求項10乃至請求項14の
何れかに記載の半導体デバイスの評価方法。 - 【請求項16】 前記測定パターンは、前記半導体ウェ
ーハの製造工程の途中または終了時における該半導体ウ
ェーハの表面形状の品質評価に用いられることを特徴と
する請求項10乃至請求項15の何れかに記載の半導体
デバイスの評価方法。 - 【請求項17】 前記測定パターンは、前記半導体ウェ
ーハのCMP処理工程及び不純物注入工程における表面
形状の品質評価に用いられることを特徴とする請求項1
6に記載の半導体デバイスの評価方法。 - 【請求項18】 前記表面形状測定手段はAFM測定装
置であって、 前記半導体ウェーハの製造工程の途中または終了時に、
前記AFM測定装置によって前記測定パターンの表面形
状を測定することによって、前記半導体ウェーハの表面
形状の品質評価を行うことを特徴とする請求項16また
は請求項17に記載の半導体デバイスの評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001346374A JP2003152044A (ja) | 2001-11-12 | 2001-11-12 | 半導体デバイス及びその評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001346374A JP2003152044A (ja) | 2001-11-12 | 2001-11-12 | 半導体デバイス及びその評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003152044A true JP2003152044A (ja) | 2003-05-23 |
Family
ID=19159567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001346374A Pending JP2003152044A (ja) | 2001-11-12 | 2001-11-12 | 半導体デバイス及びその評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003152044A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363608A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 |
JP2009143089A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Industrial Equipment Systems Co Ltd | 微細構造転写用モールド及びその製造方法 |
CN115223884A (zh) * | 2022-09-20 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
-
2001
- 2001-11-12 JP JP2001346374A patent/JP2003152044A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363608A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 |
JP2009143089A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Industrial Equipment Systems Co Ltd | 微細構造転写用モールド及びその製造方法 |
CN115223884A (zh) * | 2022-09-20 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
CN115223884B (zh) * | 2022-09-20 | 2023-01-03 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513625B2 (en) | Track-based metrology method and apparatus | |
US6392229B1 (en) | AFM-based lithography metrology tool | |
JP4990548B2 (ja) | 半導体装置の製造方法 | |
TWI250601B (en) | Method and apparatus employing integrated metrology for improved dielectric etch efficiency | |
US8312772B2 (en) | Characterization with picosecond ultrasonics of metal portions of samples potentially subject to erosion | |
US6365423B1 (en) | Method of inspecting a depth of an opening of a dielectric material layer | |
EP0720216B1 (en) | Linewidth metrology of integrated circuit structures | |
US7243441B2 (en) | Method and apparatus for measuring depth of holes formed on a specimen | |
US20050057755A1 (en) | Method of measuring meso-scale structures on wafers | |
US6350627B1 (en) | Interlevel dielectric thickness monitor for complex semiconductor chips | |
US6309900B1 (en) | Test structures for testing planarization systems and methods for using same | |
US6568290B1 (en) | Method of measuring dishing using relative height measurement | |
JP2003152044A (ja) | 半導体デバイス及びその評価方法 | |
JP2004363608A (ja) | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 | |
US7823440B2 (en) | Systems and methods for characterizing thickness and topography of microelectronic workpiece layers | |
Fang et al. | Advanced process control in dielectric chemical mechanical polishing (CMP) | |
US6531387B1 (en) | Polishing of conductive layers in fabrication of integrated circuits | |
Yap et al. | Delayering techniques: dry/wet etch deprocessing and mechanical top-down polishing | |
Ruprecht et al. | A review of ULSI failure analysis techniques for DRAMs. Part II: Defect isolation and visualization | |
Diebold et al. | Interconnect metrology roadmap: status and future | |
EP1402242B1 (en) | Using scatterometry to develop real time etch image | |
JP2004144587A (ja) | 薄膜デバイスの膜厚検査方法及びそれを用いた薄膜デバイスの製造方法 | |
JPH11340131A (ja) | 半導体集積回路の製造方法 | |
Gostein et al. | Non-contact metal film metrology using impulsive stimulated thermal scattering | |
Schramm et al. | Algorithm implementation and techniques for providing more-reliable overlay measurements and better tracking of the shallow-trench isolation (STI) process |