JP2003152044A - 半導体デバイス及びその評価方法 - Google Patents
半導体デバイス及びその評価方法Info
- Publication number
- JP2003152044A JP2003152044A JP2001346374A JP2001346374A JP2003152044A JP 2003152044 A JP2003152044 A JP 2003152044A JP 2001346374 A JP2001346374 A JP 2001346374A JP 2001346374 A JP2001346374 A JP 2001346374A JP 2003152044 A JP2003152044 A JP 2003152044A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- measurement pattern
- semiconductor wafer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハを破壊することなく、被研磨
膜の表面状態を迅速かつ正確に測定して、微細化や高密
度化に対応できるレベルか否かを判定する。 【解決手段】 予め、半導体ウェーハの任意の場所にチ
ップの回路パターンと同じ構成の測定パターンを配置す
る。測定パターンに他のチップと同様の不純物注入すれ
ば、測定パターンは図に示すようなパターン構成とな
る。つまり、Ｎ型不純物を注入したＮチャネルアクティ
ブ領域２６に隣接するフィールド領域ＦのＳｉＯ2膜２
７の後退量ｕと、Ｐ型不純物を注入したＰチャネルアク
ティブ領域２５に隣接するＳｉＯ2膜２７の後退量ｗが
異なる。そこで、ＡＦＭ測定装置によって測定パターン
の表面層の凹凸段差値を測定する。これにより、ロット
内の半導体ウェーハの凹凸段差量を品質管理することが
できる。なお、ＣＭＰ処理後の凹凸段差量の管理も、測
定パターンとＡＦＭ測定装置によって行うことができ
る。
膜の表面状態を迅速かつ正確に測定して、微細化や高密
度化に対応できるレベルか否かを判定する。 【解決手段】 予め、半導体ウェーハの任意の場所にチ
ップの回路パターンと同じ構成の測定パターンを配置す
る。測定パターンに他のチップと同様の不純物注入すれ
ば、測定パターンは図に示すようなパターン構成とな
る。つまり、Ｎ型不純物を注入したＮチャネルアクティ
ブ領域２６に隣接するフィールド領域ＦのＳｉＯ2膜２
７の後退量ｕと、Ｐ型不純物を注入したＰチャネルアク
ティブ領域２５に隣接するＳｉＯ2膜２７の後退量ｗが
異なる。そこで、ＡＦＭ測定装置によって測定パターン
の表面層の凹凸段差値を測定する。これにより、ロット
内の半導体ウェーハの凹凸段差量を品質管理することが
できる。なお、ＣＭＰ処理後の凹凸段差量の管理も、測
定パターンとＡＦＭ測定装置によって行うことができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブ領域と
フィールド領域とにより素子分離（ＳＴＩ：Shallow Tr
ench Isolation）が形成されて表面膜に覆われた半導体
デバイス及びその評価方法に関するものであり、より詳
細には、スラリー状の研磨剤をパッド表面に供給して表
面膜に化学機械研磨（ＣＭＰ：Chemical Mechanical Po
lish）処理を施す際の表面膜の研磨状態や、各種製造工
程中における表面膜の仕上がり状態の確認を容易に行う
ことのできる半導体デバイス及びその評価方法に関する
ものである。
フィールド領域とにより素子分離（ＳＴＩ：Shallow Tr
ench Isolation）が形成されて表面膜に覆われた半導体
デバイス及びその評価方法に関するものであり、より詳
細には、スラリー状の研磨剤をパッド表面に供給して表
面膜に化学機械研磨（ＣＭＰ：Chemical Mechanical Po
lish）処理を施す際の表面膜の研磨状態や、各種製造工
程中における表面膜の仕上がり状態の確認を容易に行う
ことのできる半導体デバイス及びその評価方法に関する
ものである。
【０００２】
【従来の技術】近年、半導体デバイスの微細化や高密度
化に対応して様々な微細加工技術が開発されている。そ
の一つとして、半導体ウェーハの表面膜を研磨するのに
ＣＭＰ処理が最近益々注目されてきている。ＣＭＰ処理
による研磨は、研磨粒子が懸濁されたスラリー状研磨剤
をパッド表面に供給して、半導体ウェーハの被研磨面に
化学的及び機械的な研磨処理を施すものである。つま
り、半導体デバイスに所望の微細化や高密度化を行う半
導体製造プロセスにおいて、半導体ウェーハ上に形成さ
れるデバイス表面に段差や凹凸などが存在すると、配線
パターンの形成時にステッパー等の焦点深度が浅くな
り、薄膜写真印刷を行うときのフォトリソグラフィに十
分な解像度が得られなくなってしまう。
化に対応して様々な微細加工技術が開発されている。そ
の一つとして、半導体ウェーハの表面膜を研磨するのに
ＣＭＰ処理が最近益々注目されてきている。ＣＭＰ処理
による研磨は、研磨粒子が懸濁されたスラリー状研磨剤
をパッド表面に供給して、半導体ウェーハの被研磨面に
化学的及び機械的な研磨処理を施すものである。つま
り、半導体デバイスに所望の微細化や高密度化を行う半
導体製造プロセスにおいて、半導体ウェーハ上に形成さ
れるデバイス表面に段差や凹凸などが存在すると、配線
パターンの形成時にステッパー等の焦点深度が浅くな
り、薄膜写真印刷を行うときのフォトリソグラフィに十
分な解像度が得られなくなってしまう。
【０００３】すなわち、半導体ウェーハの高集積化及び
高性能化が進むにつれて、半導体ウェーハの製造加工が
微細化されて行き、半導体製造の露光工程における解像
可能な最小線幅が細くなってくるので、その分、半導体
ウェーハの表面を高平坦化することが要求される。その
ため、近年のように、配線パターンの最小線幅が０.１
８μｍ程度にまで細くなると、ＣＭＰ処理によって半導
体ウェーハの下地膜を極めて高いレベルで平坦化して、
露光工程におけるパターンを高精度に解像する必要があ
る。また、絶縁膜にＲＩＥ(Reactive Ion Etching)を用
いて溝を形成し、その上に金属膜を成膜して溝以外の部
分に成膜された金属膜を除去して溝配線を行う工程にお
いても、高精度なＣＭＰ処理を行う必要がある。さら
に、アクティブ領域に隣接したフィールド領域の浅い溝
による素子分離（ＳＴＩ：ShallowTrench Isolation）
の形成や、層間配線接続用のタングステンプラグの形成
などにおいても、高精度なＣＭＰ処理による高平坦化が
必要となる。
高性能化が進むにつれて、半導体ウェーハの製造加工が
微細化されて行き、半導体製造の露光工程における解像
可能な最小線幅が細くなってくるので、その分、半導体
ウェーハの表面を高平坦化することが要求される。その
ため、近年のように、配線パターンの最小線幅が０.１
８μｍ程度にまで細くなると、ＣＭＰ処理によって半導
体ウェーハの下地膜を極めて高いレベルで平坦化して、
露光工程におけるパターンを高精度に解像する必要があ
る。また、絶縁膜にＲＩＥ(Reactive Ion Etching)を用
いて溝を形成し、その上に金属膜を成膜して溝以外の部
分に成膜された金属膜を除去して溝配線を行う工程にお
いても、高精度なＣＭＰ処理を行う必要がある。さら
に、アクティブ領域に隣接したフィールド領域の浅い溝
による素子分離（ＳＴＩ：ShallowTrench Isolation）
の形成や、層間配線接続用のタングステンプラグの形成
などにおいても、高精度なＣＭＰ処理による高平坦化が
必要となる。
【０００４】そのため、ＣＭＰ処理によって、半導体ウ
ェーハ上のデバイス表面の段差部分や凹凸部分を研磨し
て、表面を高平坦化することが行われている。特に、多
層配線構造を必要とする半導体デバイスなどの生産にお
いては、ＣＭＰ処理による半導体ウェーハ表面の高平坦
化の重要性が一層増している。また、このような半導体
製造プロセスにおいて実施されるＣＭＰ処理による膜厚
や凹凸の評価・管理においては、光学的膜厚測定器によ
って得られた膜厚値や、断面ＳＥＭ（ScanningElectron
Microscope：走査型顕微鏡）によって得られた凹凸値
に基づいて、最適なＣＭＰ処理を行うための膜厚値を管
理し運用する方法が実施されている。
ェーハ上のデバイス表面の段差部分や凹凸部分を研磨し
て、表面を高平坦化することが行われている。特に、多
層配線構造を必要とする半導体デバイスなどの生産にお
いては、ＣＭＰ処理による半導体ウェーハ表面の高平坦
化の重要性が一層増している。また、このような半導体
製造プロセスにおいて実施されるＣＭＰ処理による膜厚
や凹凸の評価・管理においては、光学的膜厚測定器によ
って得られた膜厚値や、断面ＳＥＭ（ScanningElectron
Microscope：走査型顕微鏡）によって得られた凹凸値
に基づいて、最適なＣＭＰ処理を行うための膜厚値を管
理し運用する方法が実施されている。
【０００５】
【発明が解決しようとする課題】上述のように、ＣＭＰ
処理による半導体ウェーハの被研磨膜表面の凹凸段差緩
和量、つまり、平坦化の程度は、微細化や高密度化が要
求される次世代の半導体デバイスにおいては、凹凸段差
値を数１０ｎｍ〜数１００ｎｍくらいに仕上げることが
要求されている。ところが、従来のＣＭＰ処理における
膜厚の評価・運用方法においては、ＣＭＰ処理前後の半
導体ウェーハの膜厚値（つまり、被研磨膜残膜値）の測
定を光学式膜厚測定器と断面ＳＥＭ（走査型顕微鏡）と
によって行っている。つまり、研磨された半導体ウェー
ハのロットから１枚の半導体ウェーハを抜き出して破断
し、破断面のチップ内の様々な場所の凹凸量を断面ＳＥ
Ｍによって測定している。さらに、凹凸量の大きい部分
を特定して、その部分の膜厚値を光学的膜厚測定器によ
って測定することにより、凹凸量と膜厚値との相関関係
を求めて膜厚の評価・運用を行っている。
処理による半導体ウェーハの被研磨膜表面の凹凸段差緩
和量、つまり、平坦化の程度は、微細化や高密度化が要
求される次世代の半導体デバイスにおいては、凹凸段差
値を数１０ｎｍ〜数１００ｎｍくらいに仕上げることが
要求されている。ところが、従来のＣＭＰ処理における
膜厚の評価・運用方法においては、ＣＭＰ処理前後の半
導体ウェーハの膜厚値（つまり、被研磨膜残膜値）の測
定を光学式膜厚測定器と断面ＳＥＭ（走査型顕微鏡）と
によって行っている。つまり、研磨された半導体ウェー
ハのロットから１枚の半導体ウェーハを抜き出して破断
し、破断面のチップ内の様々な場所の凹凸量を断面ＳＥ
Ｍによって測定している。さらに、凹凸量の大きい部分
を特定して、その部分の膜厚値を光学的膜厚測定器によ
って測定することにより、凹凸量と膜厚値との相関関係
を求めて膜厚の評価・運用を行っている。
【０００６】しかし、断面ＳＥＭを用いて凹凸段差値を
測定する場合は、評価を行う半導体ウェーハの一部分を
破壊して試料を作成しなければならないので、測定作業
にかなりの労力と時間が必要となる。さらには、測定試
料に使った半導体ウェーハは廃棄しなければならない。
また、半導体ウェーハのチップには、ＤＲＡＭやＳＲＡ
Ｍのメモリ回路など様々なパターンが存在するため、新
たなパターンが研磨工程に達するごとに、凹凸量と膜厚
値との相関関係を取る必要があるので、かなりの測定工
数がかかる。さらには、上記のような相関関係による残
膜の膜厚測定では、所定の膜厚部分における凹凸量を相
関関係から求めているので、所定の膜厚部分における実
際の凹凸段差値を確認することができないため、測定結
果の信頼性に欠けるなどの不具合もある。
測定する場合は、評価を行う半導体ウェーハの一部分を
破壊して試料を作成しなければならないので、測定作業
にかなりの労力と時間が必要となる。さらには、測定試
料に使った半導体ウェーハは廃棄しなければならない。
また、半導体ウェーハのチップには、ＤＲＡＭやＳＲＡ
Ｍのメモリ回路など様々なパターンが存在するため、新
たなパターンが研磨工程に達するごとに、凹凸量と膜厚
値との相関関係を取る必要があるので、かなりの測定工
数がかかる。さらには、上記のような相関関係による残
膜の膜厚測定では、所定の膜厚部分における凹凸量を相
関関係から求めているので、所定の膜厚部分における実
際の凹凸段差値を確認することができないため、測定結
果の信頼性に欠けるなどの不具合もある。
【０００７】なお、特開２００１−１２７０１４号公報
に、チップ外のスクライブラインに被測定対象素子など
を設けることにより、非破壊試験によってＣＭＰ研磨量
を管理することができる技術が開示されている。この技
術によれば、半導体ウェーハのスクライブラインにチッ
プと同じパターンの被測定対象素子と光学式膜厚測定パ
ターンとからなるモニタ素子を設けることにより、ＣＭ
Ｐ処理後の全チップの膜厚管理をモニタ素子によって行
うことができる。しかし、この技術においては、スクラ
イブラインに被測定対象素子と光学式膜厚測定パターン
との２種類のパターンを設けて膜厚値をモニタしなけれ
ばならないので、モニタするための回路パターンが複雑
になる。さらには、残膜の膜厚を管理することはできる
が、直接的に表面の凹凸量を知ることはできないので、
半導体デバイスの微細化や高密度化には対応することは
できない。
に、チップ外のスクライブラインに被測定対象素子など
を設けることにより、非破壊試験によってＣＭＰ研磨量
を管理することができる技術が開示されている。この技
術によれば、半導体ウェーハのスクライブラインにチッ
プと同じパターンの被測定対象素子と光学式膜厚測定パ
ターンとからなるモニタ素子を設けることにより、ＣＭ
Ｐ処理後の全チップの膜厚管理をモニタ素子によって行
うことができる。しかし、この技術においては、スクラ
イブラインに被測定対象素子と光学式膜厚測定パターン
との２種類のパターンを設けて膜厚値をモニタしなけれ
ばならないので、モニタするための回路パターンが複雑
になる。さらには、残膜の膜厚を管理することはできる
が、直接的に表面の凹凸量を知ることはできないので、
半導体デバイスの微細化や高密度化には対応することは
できない。
【０００８】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、半導体ウェーハを破壊
することなく、ＣＭＰ処理工程やその他の処理工程の終
了前後における半導体ウェーハの被研磨膜の表面状態を
迅速かつ正確に測定し、微細化や高密度化に対応できる
レベルの凹凸段差であるか否かを判定できるような半導
体デバイス及びその測定方法を提供することにある。
ので、その目的とするところは、半導体ウェーハを破壊
することなく、ＣＭＰ処理工程やその他の処理工程の終
了前後における半導体ウェーハの被研磨膜の表面状態を
迅速かつ正確に測定し、微細化や高密度化に対応できる
レベルの凹凸段差であるか否かを判定できるような半導
体デバイス及びその測定方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体デバイスは、アクティブ領域とフィ
ールド領域とが表面膜に覆われた多数のチップによって
構成された半導体デバイスにおいて、多数のチップの集
合体である半導体ウェーハの任意の場所に、表面形状測
定手段によって表面膜の表面形状を測定するための測定
パターンを少なくとも１個配置したことを特徴とする。
め、本発明の半導体デバイスは、アクティブ領域とフィ
ールド領域とが表面膜に覆われた多数のチップによって
構成された半導体デバイスにおいて、多数のチップの集
合体である半導体ウェーハの任意の場所に、表面形状測
定手段によって表面膜の表面形状を測定するための測定
パターンを少なくとも１個配置したことを特徴とする。
【００１０】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハ内に存在する半導
体製造工程を評価するためのＴＥＧのパターン内、また
は多数のチップ内の任意のチップのパターン内に配置さ
れていることを特徴とする。
は、測定パターンは、半導体ウェーハ内に存在する半導
体製造工程を評価するためのＴＥＧのパターン内、また
は多数のチップ内の任意のチップのパターン内に配置さ
れていることを特徴とする。
【００１１】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハ内に存在する多数
のチップのチップ間に配置されていることを特徴とす
る。
は、測定パターンは、半導体ウェーハ内に存在する多数
のチップのチップ間に配置されていることを特徴とす
る。
【００１２】また、本発明の半導体デバイスにおいて
は、測定パターンは、アクティブ領域とフィールド領域
との間隔が広い幅広パターン、または、アクティブ領域
とフィールド領域との間隔が狭い幅狭パターンの何れか
に形成されていることを特徴とする。
は、測定パターンは、アクティブ領域とフィールド領域
との間隔が広い幅広パターン、または、アクティブ領域
とフィールド領域との間隔が狭い幅狭パターンの何れか
に形成されていることを特徴とする。
【００１３】また、本発明の半導体デバイスにおいて
は、測定パターンは、配置される場所によって適切な大
きさに調節されていることを特徴とする。
は、測定パターンは、配置される場所によって適切な大
きさに調節されていることを特徴とする。
【００１４】また、本発明の半導体デバイスにおいて
は、測定パターンは、多数のチップのパターンのいずれ
かと同じパターンによって形成されていることを特徴と
する。
は、測定パターンは、多数のチップのパターンのいずれ
かと同じパターンによって形成されていることを特徴と
する。
【００１５】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハの製造工程の途中
または終了時における半導体ウェーハの表面形状の品質
評価に用いられることを特徴とする。
は、測定パターンは、半導体ウェーハの製造工程の途中
または終了時における半導体ウェーハの表面形状の品質
評価に用いられることを特徴とする。
【００１６】また、本発明の半導体デバイスにおいて
は、測定パターンは、半導体ウェーハのＣＭＰ処理工程
及び不純物注入工程における表面形状の品質評価に用い
られることを特徴とする。
は、測定パターンは、半導体ウェーハのＣＭＰ処理工程
及び不純物注入工程における表面形状の品質評価に用い
られることを特徴とする。
【００１７】また、本発明の半導体デバイスにおいて
は、表面形状測定手段はＡＦＭ測定装置であって、半導
体ウェーハの製造工程の途中または終了時に、ＡＦＭ測
定装置によって測定パターンの表面形状を測定すること
によって、半導体ウェーハの表面形状の品質評価を行う
ことを特徴とする。
は、表面形状測定手段はＡＦＭ測定装置であって、半導
体ウェーハの製造工程の途中または終了時に、ＡＦＭ測
定装置によって測定パターンの表面形状を測定すること
によって、半導体ウェーハの表面形状の品質評価を行う
ことを特徴とする。
【００１８】また、本発明の半導体デバイスの評価方法
は、アクティブ領域とフィールド領域とが表面膜に覆わ
れた多数のチップによって構成された半導体デバイスの
評価方法において、多数のチップの集合体である半導体
ウェーハの任意の場所に、表面形状測定手段によって表
面膜の表面形状を測定するための測定パターンを少なく
とも１個配置した半導体デバイスの評価を測定パターン
によって行うことを特徴とする。
は、アクティブ領域とフィールド領域とが表面膜に覆わ
れた多数のチップによって構成された半導体デバイスの
評価方法において、多数のチップの集合体である半導体
ウェーハの任意の場所に、表面形状測定手段によって表
面膜の表面形状を測定するための測定パターンを少なく
とも１個配置した半導体デバイスの評価を測定パターン
によって行うことを特徴とする。
【００１９】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハ内に存在
する半導体製造工程を評価するためのＴＥＧのパターン
内、または多数のチップ内の任意のチップのパターン内
に配置されていることを特徴とする。
においては、測定パターンは、半導体ウェーハ内に存在
する半導体製造工程を評価するためのＴＥＧのパターン
内、または多数のチップ内の任意のチップのパターン内
に配置されていることを特徴とする。
【００２０】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハ内に存在
する多数のチップのチップ間に配置されていることを特
徴とする。
においては、測定パターンは、半導体ウェーハ内に存在
する多数のチップのチップ間に配置されていることを特
徴とする。
【００２１】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、アクティブ領域とフィー
ルド領域との間隔が広い幅広パターン、または、アクテ
ィブ領域とフィールド領域との間隔が狭い幅狭パターン
の何れかに形成されていることを特徴とする。
においては、測定パターンは、アクティブ領域とフィー
ルド領域との間隔が広い幅広パターン、または、アクテ
ィブ領域とフィールド領域との間隔が狭い幅狭パターン
の何れかに形成されていることを特徴とする。
【００２２】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、配置される場所によって
適切な大きさに調節されていることを特徴とする。
においては、測定パターンは、配置される場所によって
適切な大きさに調節されていることを特徴とする。
【００２３】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、多数のチップのパターン
のいずれかと同じパターンによって形成されていること
を特徴とする。
においては、測定パターンは、多数のチップのパターン
のいずれかと同じパターンによって形成されていること
を特徴とする。
【００２４】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハの製造工
程の途中または終了時における半導体ウェーハの表面形
状の品質評価に用いられることを特徴とする。
においては、測定パターンは、半導体ウェーハの製造工
程の途中または終了時における半導体ウェーハの表面形
状の品質評価に用いられることを特徴とする。
【００２５】また、本発明の半導体デバイスの評価方法
においては、測定パターンは、半導体ウェーハのＣＭＰ
処理工程及び不純物注入工程における表面形状の品質評
価に用いられることを特徴とする。
においては、測定パターンは、半導体ウェーハのＣＭＰ
処理工程及び不純物注入工程における表面形状の品質評
価に用いられることを特徴とする。
【００２６】また、本発明の半導体デバイスの評価方法
においては、表面形状測定手段はＡＦＭ測定装置であっ
て、半導体ウェーハの製造工程の途中または終了時に、
ＡＦＭ測定装置によって測定パターンの表面形状を測定
することによって、半導体ウェーハの表面形状の品質評
価を行うことを特徴とする。
においては、表面形状測定手段はＡＦＭ測定装置であっ
て、半導体ウェーハの製造工程の途中または終了時に、
ＡＦＭ測定装置によって測定パターンの表面形状を測定
することによって、半導体ウェーハの表面形状の品質評
価を行うことを特徴とする。
【００２７】
【発明の実施の形態】以下、図面を用いて、本発明にお
ける半導体デバイスの実施の形態について説明する。本
発明の半導体デバイスは、半導体ウェーハ内の任意の場
所に表面形状を測定するためのパターン（以下、測定パ
ターンという）を形成しておく。例えば、半導体ウェー
ハ内の評価ＴＥＧ（Test Element Group）の中や、チッ
プ内の回路パターンの中や、チップとチップの間のスク
ライブラインの中などに測定パターンを作成しておく。
また、この測定パターンの構成は他のチップと同じパタ
ーン構成にしておく。さらに、測定パターンの所もそれ
以外チップのパターンの所も、同じ工程でＣＭＰ処理や
不純物注入などを行う。
ける半導体デバイスの実施の形態について説明する。本
発明の半導体デバイスは、半導体ウェーハ内の任意の場
所に表面形状を測定するためのパターン（以下、測定パ
ターンという）を形成しておく。例えば、半導体ウェー
ハ内の評価ＴＥＧ（Test Element Group）の中や、チッ
プ内の回路パターンの中や、チップとチップの間のスク
ライブラインの中などに測定パターンを作成しておく。
また、この測定パターンの構成は他のチップと同じパタ
ーン構成にしておく。さらに、測定パターンの所もそれ
以外チップのパターンの所も、同じ工程でＣＭＰ処理や
不純物注入などを行う。
【００２８】次に、ＣＭＰ処理の前後や不純物注入の前
後に、半導体ウェーハ内の測定パターンの所だけ、表面
形状測定装置、例えば、ＡＦＭ(Atomic Force Microsco
pe：原子間力顕微鏡)測定装置によって表面膜における
凹凸量の測定を行う。そして、凹凸量が所定の範囲内に
入っていれば、該当する半導体ウェーハ内の全てのチッ
プを良品として選別したり、該当する半導体ウェーハが
含まれるロット内の全ての半導体ウェーハを良品として
選別したりする。つまり、この発明によれば、半導体ウ
ェーハ内に予め設けた測定パターンの所だけＡＦＭ測定
装置などによって表面形状を測定すれば、ロット内の全
ての半導体ウェーハにおける凹凸量の品質管理を行うこ
とができる。
後に、半導体ウェーハ内の測定パターンの所だけ、表面
形状測定装置、例えば、ＡＦＭ(Atomic Force Microsco
pe：原子間力顕微鏡)測定装置によって表面膜における
凹凸量の測定を行う。そして、凹凸量が所定の範囲内に
入っていれば、該当する半導体ウェーハ内の全てのチッ
プを良品として選別したり、該当する半導体ウェーハが
含まれるロット内の全ての半導体ウェーハを良品として
選別したりする。つまり、この発明によれば、半導体ウ
ェーハ内に予め設けた測定パターンの所だけＡＦＭ測定
装置などによって表面形状を測定すれば、ロット内の全
ての半導体ウェーハにおける凹凸量の品質管理を行うこ
とができる。
【００２９】したがって、本発明の半導体デバイスによ
れば、測定用の半導体ウェーハを破断することなく、測
定方法が簡単なＡＦＭ測定装などによって測定パターン
の表面膜の凹凸量を測定することにより、半導体ウェー
ハの製造工程内におけるロット管理を行うことができ
る。これによって、半導体デバイスの微細化や高密度化
に対応するためのＣＭＰ処理や不純物注入処理における
表面膜の管理を短時間で行うことができる。
れば、測定用の半導体ウェーハを破断することなく、測
定方法が簡単なＡＦＭ測定装などによって測定パターン
の表面膜の凹凸量を測定することにより、半導体ウェー
ハの製造工程内におけるロット管理を行うことができ
る。これによって、半導体デバイスの微細化や高密度化
に対応するためのＣＭＰ処理や不純物注入処理における
表面膜の管理を短時間で行うことができる。
【００３０】図１は、スクライブライン中に測定パター
ンを配置した場合の半導体ウェーハの一部を示す表面図
である。つまり、半導体ウェーハには多数のチップ１５
が配置され、各チップ１５のチップ間にはスクライブラ
イン１６が形成されている。そして、スクライブライン
１６の任意の場所に測定パターン１７が配置されてい
る。このような測定パターン１７はスクライブライン１
６の複数の箇所に配置することが望ましい。半導体ウェ
ーハをＣＭＰ処理したり不純物注入したりした後には、
ＡＦＭ測定装置によって測定パターン１７だけの表面形
状を測定する。これによって半導体ウェーハの表面形状
の品質管理を行う。
ンを配置した場合の半導体ウェーハの一部を示す表面図
である。つまり、半導体ウェーハには多数のチップ１５
が配置され、各チップ１５のチップ間にはスクライブラ
イン１６が形成されている。そして、スクライブライン
１６の任意の場所に測定パターン１７が配置されてい
る。このような測定パターン１７はスクライブライン１
６の複数の箇所に配置することが望ましい。半導体ウェ
ーハをＣＭＰ処理したり不純物注入したりした後には、
ＡＦＭ測定装置によって測定パターン１７だけの表面形
状を測定する。これによって半導体ウェーハの表面形状
の品質管理を行う。
【００３１】ここで、表面形状測定装置の代表的な例で
あるＡＦＭ測定装置による半導体ウェーハ表面の凹凸段
差値の測定方法について説明する。図２は、半導体ウェ
ーハの凹凸測定原理を説明するためのＡＦＭ測定装置の
模式図である。このＡＦＭ測定装置１は、半導体ウェー
ハ３を載置してＸＹ方向に広範囲で移動できるＸＹステ
ージチャック２と、半導体ウェーハ３の表面の凹凸部分
をなぞるようにして接触する探針４と、探針４に常に一
定の力を加えると共にミラー５’を備えているカンチレ
バー５と、光学顕微鏡６と、レーザ光線を発光して光学
顕微鏡６を通してカンチレバー５のミラー５’へ照射す
るレーザ発振器７と、カンチレバー５のミラー５’から
反射したレーザ光線を受光して半導体ウェーハ３の凹凸
量を検出する受光器８と、凹凸量に基づいてＺ軸方向の
移動量情報（以下、Ｚ情報という）を出力するＺ制御器
９と、ＸＹ軸方向の移動量情報（以下、Ｘ情報及びＹ情
報という）を出力するＸＹ制御器１０と、ＸＹＺ軸方向
の移動量情報（つまり、Ｘ情報、Ｙ情報、Ｚ情報）に基
づいてＸＹＺ軸の相対的位置を演算するコンピュータ１
１と、コンピュータ１１からのデータに基づいて半導体
ウェーハ２上の凹凸部分の画像を画面に表示する表示画
面１２と、ＸＹ制御器１０からのＸ情報及びＹ情報に基
づいて探針４をＸＹ軸方向へ微動させるＸＹ微動機構１
３と、Ｚ制御器９からのＺ情報に基づいて探針４の押圧
が常に一定になるようにカンチレバーのテンションを制
御するＺ微動機構１４とによって構成されている。
あるＡＦＭ測定装置による半導体ウェーハ表面の凹凸段
差値の測定方法について説明する。図２は、半導体ウェ
ーハの凹凸測定原理を説明するためのＡＦＭ測定装置の
模式図である。このＡＦＭ測定装置１は、半導体ウェー
ハ３を載置してＸＹ方向に広範囲で移動できるＸＹステ
ージチャック２と、半導体ウェーハ３の表面の凹凸部分
をなぞるようにして接触する探針４と、探針４に常に一
定の力を加えると共にミラー５’を備えているカンチレ
バー５と、光学顕微鏡６と、レーザ光線を発光して光学
顕微鏡６を通してカンチレバー５のミラー５’へ照射す
るレーザ発振器７と、カンチレバー５のミラー５’から
反射したレーザ光線を受光して半導体ウェーハ３の凹凸
量を検出する受光器８と、凹凸量に基づいてＺ軸方向の
移動量情報（以下、Ｚ情報という）を出力するＺ制御器
９と、ＸＹ軸方向の移動量情報（以下、Ｘ情報及びＹ情
報という）を出力するＸＹ制御器１０と、ＸＹＺ軸方向
の移動量情報（つまり、Ｘ情報、Ｙ情報、Ｚ情報）に基
づいてＸＹＺ軸の相対的位置を演算するコンピュータ１
１と、コンピュータ１１からのデータに基づいて半導体
ウェーハ２上の凹凸部分の画像を画面に表示する表示画
面１２と、ＸＹ制御器１０からのＸ情報及びＹ情報に基
づいて探針４をＸＹ軸方向へ微動させるＸＹ微動機構１
３と、Ｚ制御器９からのＺ情報に基づいて探針４の押圧
が常に一定になるようにカンチレバーのテンションを制
御するＺ微動機構１４とによって構成されている。
【００３２】なお、ＸＹステージチャック２は、ＸＹ制
御器１０からのＸ情報及びＹ情報に基づいて、例えば、
直径８インチの半導体ウェーハ２の全面積を探針４がス
キャンできるように、３０ｍｍ程度の広い範囲をＸ軸方
向及びＹ軸方向に移動できるようなワイドモード機構に
なっている。また、ＸＹ微動機構１３は、ＸＹ制御器１
０からのＸ情報及びＹ情報に基づいて、例えば、探針４
を半導体ウェーハ２のチップ上で１０μｍ程度の狭い範
囲のＸ軸方向及びＹ軸方向を移動できるような微動機構
になっている。さらに、Ｚ微動機構１４は、探針４が半
導体ウェーハ２の凸部に乗ったときも凹部に落ち込んだ
ときも、常に、数ｎＮの一定の力が半導体ウェーハ２の
表面に加わるように、Ｚ制御機９からのＺ情報に基づい
てＺ軸方向を制御してカンチレバー５のテンションを調
整している。
御器１０からのＸ情報及びＹ情報に基づいて、例えば、
直径８インチの半導体ウェーハ２の全面積を探針４がス
キャンできるように、３０ｍｍ程度の広い範囲をＸ軸方
向及びＹ軸方向に移動できるようなワイドモード機構に
なっている。また、ＸＹ微動機構１３は、ＸＹ制御器１
０からのＸ情報及びＹ情報に基づいて、例えば、探針４
を半導体ウェーハ２のチップ上で１０μｍ程度の狭い範
囲のＸ軸方向及びＹ軸方向を移動できるような微動機構
になっている。さらに、Ｚ微動機構１４は、探針４が半
導体ウェーハ２の凸部に乗ったときも凹部に落ち込んだ
ときも、常に、数ｎＮの一定の力が半導体ウェーハ２の
表面に加わるように、Ｚ制御機９からのＺ情報に基づい
てＺ軸方向を制御してカンチレバー５のテンションを調
整している。
【００３３】次に、図２に示すＡＦＭ測定装置１の動作
について説明する。先ず、Ｘ軸方向及びＹ軸方向へワイ
ドに移動できるＸＹステージチャック２上に、測定用試
料として半導体ウェーハ３を設置する。通常、半導体ウ
ェーハ３の凹凸段差測定可能なエリアは、１チップ内の
０.１μｍ角程度から半導体ウェーハ３の全面積の３０
ｍｍ角程度である。したがって、この範囲内においてＸ
Ｙ微動機構１３及びＸＹステージチャック２をＸ軸方向
とＹ軸方向に移動させながら、半導体ウェーハ３の表面
を探針４がスキヤンし、半導体ウェーハ３の表面の凹凸
段差を測定する。
について説明する。先ず、Ｘ軸方向及びＹ軸方向へワイ
ドに移動できるＸＹステージチャック２上に、測定用試
料として半導体ウェーハ３を設置する。通常、半導体ウ
ェーハ３の凹凸段差測定可能なエリアは、１チップ内の
０.１μｍ角程度から半導体ウェーハ３の全面積の３０
ｍｍ角程度である。したがって、この範囲内においてＸ
Ｙ微動機構１３及びＸＹステージチャック２をＸ軸方向
とＹ軸方向に移動させながら、半導体ウェーハ３の表面
を探針４がスキヤンし、半導体ウェーハ３の表面の凹凸
段差を測定する。
【００３４】つまり、半導体ウェーハ３の表面に対して
探針４に数ｎＮの接触力を加え、この接触力を一定にし
て探針４をＸ軸方向にスキャンさせる。そして、Ｘ軸方
向の１スキャンが終了したら、ＸＹステージチャック２
をＹ軸方向へ１ラインずらして、次のラインのＸ軸上を
スキャンさせる。このようなスキャンを半導体ウェーハ
３の全表面の測定が終了するまで行うことによって、半
導体ウェーハ３の全表面の凹凸段差を測定する。
探針４に数ｎＮの接触力を加え、この接触力を一定にし
て探針４をＸ軸方向にスキャンさせる。そして、Ｘ軸方
向の１スキャンが終了したら、ＸＹステージチャック２
をＹ軸方向へ１ラインずらして、次のラインのＸ軸上を
スキャンさせる。このようなスキャンを半導体ウェーハ
３の全表面の測定が終了するまで行うことによって、半
導体ウェーハ３の全表面の凹凸段差を測定する。
【００３５】探針４をＸ軸方向にスキャンさせるとき、
半導体ウェーハ３の表面上の凹凸量に応じて探針４がＺ
軸方向へ移動するので、探針４のＺ軸方向への移動量に
応じた力がカンチレバー５に加わってカンチレバー５を
変位させる。したがって、カンチレバー５に取り付けら
れたミラー５’の傾きが変わる。一方、レーザ発振器７
から、光学顕微鏡６を介して、カンチレバー５のミラー
５’に対してレーザを照射し、受光器８に反射させてい
る。よって、カンチレバー５が変位してミラー５’の傾
きが変わると、受光器８がレーザ光線を受光する位置が
変わる。つまり、受光器８は、半導体ウェーハ３の表面
上の凹凸の変化に応じて、受光するレーザ光線の受光位
置を追尾するので、受光器８は半導体ウェーハ３の表面
の凹凸量を検出することができる。このようにして、受
光器８は、半導体ウェーハ３の表面を基準とした相対的
な高さを凹凸量として検出している。
半導体ウェーハ３の表面上の凹凸量に応じて探針４がＺ
軸方向へ移動するので、探針４のＺ軸方向への移動量に
応じた力がカンチレバー５に加わってカンチレバー５を
変位させる。したがって、カンチレバー５に取り付けら
れたミラー５’の傾きが変わる。一方、レーザ発振器７
から、光学顕微鏡６を介して、カンチレバー５のミラー
５’に対してレーザを照射し、受光器８に反射させてい
る。よって、カンチレバー５が変位してミラー５’の傾
きが変わると、受光器８がレーザ光線を受光する位置が
変わる。つまり、受光器８は、半導体ウェーハ３の表面
上の凹凸の変化に応じて、受光するレーザ光線の受光位
置を追尾するので、受光器８は半導体ウェーハ３の表面
の凹凸量を検出することができる。このようにして、受
光器８は、半導体ウェーハ３の表面を基準とした相対的
な高さを凹凸量として検出している。
【００３６】したがって、受光器８が受光したレーザ光
線の軌跡によって検出された半導体ウェーハ３の表面に
おける凹凸量の検出データは、受信器８からＺ制御器９
へ送信されてＺ軸移動量データ（つまり、Ｚ情報）に変
換されてコンピュータ１１に入力される。一方、Ｘ軸方
向にスキャンさせたときのＸ軸移動量データ（つまり、
Ｘ情報）は、ＸＹ制御機１０よりコンピュータ１１へ入
力される。すなわち、コンピュータ１１は、探針４をス
キャンしたＸ軸方向の１ラインについてのＺ軸移動量デ
ータ（Ｚ情報）を取り込み、Ｘ軸方向の１ライン分の凹
凸量として表示画面１２に画像ａのような凹凸分布を表
示させる。
線の軌跡によって検出された半導体ウェーハ３の表面に
おける凹凸量の検出データは、受信器８からＺ制御器９
へ送信されてＺ軸移動量データ（つまり、Ｚ情報）に変
換されてコンピュータ１１に入力される。一方、Ｘ軸方
向にスキャンさせたときのＸ軸移動量データ（つまり、
Ｘ情報）は、ＸＹ制御機１０よりコンピュータ１１へ入
力される。すなわち、コンピュータ１１は、探針４をス
キャンしたＸ軸方向の１ラインについてのＺ軸移動量デ
ータ（Ｚ情報）を取り込み、Ｘ軸方向の１ライン分の凹
凸量として表示画面１２に画像ａのような凹凸分布を表
示させる。
【００３７】このようにして、半導体ウェーハ３のＸ軸
方向の１ライン分の凹凸量を測定して表示画面１２への
表示が終了したら、ＸＹ制御器１０の指令情報によって
ＸＹステージチャック２をＹ軸方向に１ライン移動し
て、前述と同様にＸ軸方向の１ライン分の凹凸量を測定
してコンピュータ１１に取り込み、表示画面１２にＸ軸
方向の次の１ライン分の凹凸量データを画像ｂのように
表示させる。以下、同様にして、半導体ウェーハ２上の
凹凸段差の測定値を所望のＹ軸ラインの数だけ測定し、
半導体ウェーハ２の所望の範囲における表面の凹凸状態
を、表示画面１２に示すａ，ｂ，ｃ，ｄ画像の凹凸分布
のように表示させる。さらに、コンピュータ１１は、半
導体ウェーハ２の測定エリア内における凹凸量の最大値
を表示画面１２に表示させる。つまり、表示画面１２に
示すａ，ｂ，ｃ，ｄ画像の凹凸段差における凸部と凹部
の最大差を画面に表示させる。
方向の１ライン分の凹凸量を測定して表示画面１２への
表示が終了したら、ＸＹ制御器１０の指令情報によって
ＸＹステージチャック２をＹ軸方向に１ライン移動し
て、前述と同様にＸ軸方向の１ライン分の凹凸量を測定
してコンピュータ１１に取り込み、表示画面１２にＸ軸
方向の次の１ライン分の凹凸量データを画像ｂのように
表示させる。以下、同様にして、半導体ウェーハ２上の
凹凸段差の測定値を所望のＹ軸ラインの数だけ測定し、
半導体ウェーハ２の所望の範囲における表面の凹凸状態
を、表示画面１２に示すａ，ｂ，ｃ，ｄ画像の凹凸分布
のように表示させる。さらに、コンピュータ１１は、半
導体ウェーハ２の測定エリア内における凹凸量の最大値
を表示画面１２に表示させる。つまり、表示画面１２に
示すａ，ｂ，ｃ，ｄ画像の凹凸段差における凸部と凹部
の最大差を画面に表示させる。
【００３８】次に、上述したＡＦＭ測定装置によって表
面膜の凹凸段差を測定するための測定パターンの製造工
程について、その幾つかの実施の形態を説明する。図３
は、半導体ウェーハにおける測定パターンの断面構成を
示す模式図である。図３に示す測定パターンの断面構成
は、同じ半導体ウェーハ内の他のチップのパターン構成
と全く同じである。つまり、この測定パターンの構成
は、Ｓｉウェーハ上にＳｉＮの形成された半導体動作領
域をアクティブ領域とし、エッチングが施されてトレン
チが形成された非動作領域をフィールド領域としてい
る。つまり、フィールド領域においてエッチングを施
し、アクティブ領域との間に浅い溝による素子分離（Ｓ
ＴＩ：Shallow Trench Isolation）を形成した構造と
し、アクティブ領域とフィールド領域の上に、共通の被
研磨膜であるＳｉＯ2膜が成膜された構成となってい
る。
面膜の凹凸段差を測定するための測定パターンの製造工
程について、その幾つかの実施の形態を説明する。図３
は、半導体ウェーハにおける測定パターンの断面構成を
示す模式図である。図３に示す測定パターンの断面構成
は、同じ半導体ウェーハ内の他のチップのパターン構成
と全く同じである。つまり、この測定パターンの構成
は、Ｓｉウェーハ上にＳｉＮの形成された半導体動作領
域をアクティブ領域とし、エッチングが施されてトレン
チが形成された非動作領域をフィールド領域としてい
る。つまり、フィールド領域においてエッチングを施
し、アクティブ領域との間に浅い溝による素子分離（Ｓ
ＴＩ：Shallow Trench Isolation）を形成した構造と
し、アクティブ領域とフィールド領域の上に、共通の被
研磨膜であるＳｉＯ2膜が成膜された構成となってい
る。
【００３９】第１の実施の形態
先ず、第１の実施の形態における測定パターンの製造工
程について説明する。図４はＣＭＰ処理前の測定パター
ンの斜視断面図であり、図５はＣＭＰ処理後の測定パタ
ーンの斜視断面図である。また、図６は、ＣＭＰ処理後
における研磨防止用のＳｉＮ膜及び犠牲酸化膜を剥離し
た後の斜視断面図である。なお、犠牲酸化膜とは、前工
程終了後に剥離除去ずるための保護用の酸化膜である。
図７は不純物注入工程を示す測定パターンの斜視断面図
であり、（ａ）はＮチャネル領域への不純物注入、
（ｂ）はＰチャネル領域への不純物注入を示す。また、
図８は不純物を注入した後にゲートＳｉＯ2膜を形成し
た測定パターンの斜視断面図である。つまり、図８はゲ
ート配線を形成する前の測定パターンの斜視断面図であ
る。
程について説明する。図４はＣＭＰ処理前の測定パター
ンの斜視断面図であり、図５はＣＭＰ処理後の測定パタ
ーンの斜視断面図である。また、図６は、ＣＭＰ処理後
における研磨防止用のＳｉＮ膜及び犠牲酸化膜を剥離し
た後の斜視断面図である。なお、犠牲酸化膜とは、前工
程終了後に剥離除去ずるための保護用の酸化膜である。
図７は不純物注入工程を示す測定パターンの斜視断面図
であり、（ａ）はＮチャネル領域への不純物注入、
（ｂ）はＰチャネル領域への不純物注入を示す。また、
図８は不純物を注入した後にゲートＳｉＯ2膜を形成し
た測定パターンの斜視断面図である。つまり、図８はゲ
ート配線を形成する前の測定パターンの斜視断面図であ
る。
【００４０】次に、測定パターンの製造手順及びＡＦＭ
測定装置による表面膜の凹凸量の測定手順を図の工程順
に説明する。予め、図４のＣＭＰ処理前工程図に示すよ
うな測定パターンを、半導体ウェーハにおける任意の場
所、例えば、任意のチップのパターン中とか、チップと
チップの間のスクライブライン中などに作成しておく。
この測定パターンは、図４に示すように、Ｓｉ基板２１
に等間隔でトレンチ２２が形成され、それぞれのＳｉ基
板２１の上面には、工程の途中で除去する犠牲ＳｉＯ2
膜２３と研磨防止用のＳｉＮ膜２４が形成されている。
そして、一方のＳｉ基板２１が形成された領域をＰチャ
ネルアクティブ領域２５とし、他方のＳｉ基板２１が形
成された領域をＮチャネルアクティブ領域２６としてい
る。なお、これらのＰチャネルアクティブ領域２５とＮ
チャネルアクティブ領域２６は複数ペアで構成されてい
てもよい。
測定装置による表面膜の凹凸量の測定手順を図の工程順
に説明する。予め、図４のＣＭＰ処理前工程図に示すよ
うな測定パターンを、半導体ウェーハにおける任意の場
所、例えば、任意のチップのパターン中とか、チップと
チップの間のスクライブライン中などに作成しておく。
この測定パターンは、図４に示すように、Ｓｉ基板２１
に等間隔でトレンチ２２が形成され、それぞれのＳｉ基
板２１の上面には、工程の途中で除去する犠牲ＳｉＯ2
膜２３と研磨防止用のＳｉＮ膜２４が形成されている。
そして、一方のＳｉ基板２１が形成された領域をＰチャ
ネルアクティブ領域２５とし、他方のＳｉ基板２１が形
成された領域をＮチャネルアクティブ領域２６としてい
る。なお、これらのＰチャネルアクティブ領域２５とＮ
チャネルアクティブ領域２６は複数ペアで構成されてい
てもよい。
【００４１】このように形成された半導体基板上にＳｉ
Ｏ2膜２７を形成するため、トレンチ２２の部分にはＳ
ｉＯ2膜２７が埋め込まれた状態となっている。これに
よって、フィールド領域Ｆにおいて表面層に凹部が生
じ、アクティブ領域Ａにおいて表面層に凸部が生じる。
そこで、ＣＭＰ処理によって表面層の凹凸部分の研磨を
行い、表面層を平坦化する。なお、ＣＭＰ処理とは、ス
ラリー状の研磨剤をパッド表面に供給して、半導体ウェ
ーハなどの薄板状被研磨物の表面を化学的及び機械的に
研磨処理するものであり、周知の技術であるのでその説
明は省略する。
Ｏ2膜２７を形成するため、トレンチ２２の部分にはＳ
ｉＯ2膜２７が埋め込まれた状態となっている。これに
よって、フィールド領域Ｆにおいて表面層に凹部が生
じ、アクティブ領域Ａにおいて表面層に凸部が生じる。
そこで、ＣＭＰ処理によって表面層の凹凸部分の研磨を
行い、表面層を平坦化する。なお、ＣＭＰ処理とは、ス
ラリー状の研磨剤をパッド表面に供給して、半導体ウェ
ーハなどの薄板状被研磨物の表面を化学的及び機械的に
研磨処理するものであり、周知の技術であるのでその説
明は省略する。
【００４２】つまり、図５のＣＭＰ処理後工程図に示す
ように、ＣＭＰ処理によりＳｉＯ2膜２７の表面層の凹
凸部分が研磨されて平坦化されたとき、ＡＦＭ測定装置
によって表面形状の測定を行う。ここで、ＣＭＰ処理は
１枚の半導体ウェーハの全面に亘って行うが、ＡＦＭ測
定装置は、半導体ウェーハの全面に亘って表面形状を測
定するのではなく、半導体ウェーハ内に形成された図５
に示すような測定パターンの表面形状のみを測定する。
つまり、ＡＦＭ測定装置によって、スクライブライン中
などの任意の部分に形成された図５に示す測定パターン
中のアクティブ領域Ａやフィールド領域Ｆの表面層につ
いて凹凸量を測定する。このようにして、ＣＭＰ処理後
に測定パターン部分のみの表面形状を測定することによ
り、半導体ウェーハのＣＭＰ処理による研磨工程後にお
ける品質管理を迅速かつ的確に行うことができる。もち
ろん、ＣＭＰ処理の前後において、ＡＦＭ測定装置によ
り凹凸量を測定して品質管理を行ってもよい。
ように、ＣＭＰ処理によりＳｉＯ2膜２７の表面層の凹
凸部分が研磨されて平坦化されたとき、ＡＦＭ測定装置
によって表面形状の測定を行う。ここで、ＣＭＰ処理は
１枚の半導体ウェーハの全面に亘って行うが、ＡＦＭ測
定装置は、半導体ウェーハの全面に亘って表面形状を測
定するのではなく、半導体ウェーハ内に形成された図５
に示すような測定パターンの表面形状のみを測定する。
つまり、ＡＦＭ測定装置によって、スクライブライン中
などの任意の部分に形成された図５に示す測定パターン
中のアクティブ領域Ａやフィールド領域Ｆの表面層につ
いて凹凸量を測定する。このようにして、ＣＭＰ処理後
に測定パターン部分のみの表面形状を測定することによ
り、半導体ウェーハのＣＭＰ処理による研磨工程後にお
ける品質管理を迅速かつ的確に行うことができる。もち
ろん、ＣＭＰ処理の前後において、ＡＦＭ測定装置によ
り凹凸量を測定して品質管理を行ってもよい。
【００４３】次に、図６の剥離工程図に示すように、研
磨防止用のＳｉＮ膜２４及び犠牲ＳｉＯ2膜２３をウェ
ットエッチングにて剥離する。さらに、表面にフォトレ
ジストを形成した後に不純物を注入する部分をエッチン
グして開口し、トランジスタ性能を決定するための不純
物注入を行う。つまり、図７（ａ）のＮ型不純物注入工
程図に示すように、フォトレジスト２８を形成した後
に、Ｎチャネルアクティブ領域２６の近傍部分のみをエ
ッチングによって開口し、Ｎチャネルアクティブ領域２
６の部分にＮ型不純物を拡散注入する。つぎに、図７
（ｂ）のＰ型不純物注入工程図に示すように、フォトレ
ジスト２８を形成した後に、Ｐチャネルアクティブ領域
２６の近傍部分のみをエッチングによって開口し、Ｐチ
ャネルアクティブ領域２６の部分にＰ型不純物を拡散注
入する。
磨防止用のＳｉＮ膜２４及び犠牲ＳｉＯ2膜２３をウェ
ットエッチングにて剥離する。さらに、表面にフォトレ
ジストを形成した後に不純物を注入する部分をエッチン
グして開口し、トランジスタ性能を決定するための不純
物注入を行う。つまり、図７（ａ）のＮ型不純物注入工
程図に示すように、フォトレジスト２８を形成した後
に、Ｎチャネルアクティブ領域２６の近傍部分のみをエ
ッチングによって開口し、Ｎチャネルアクティブ領域２
６の部分にＮ型不純物を拡散注入する。つぎに、図７
（ｂ）のＰ型不純物注入工程図に示すように、フォトレ
ジスト２８を形成した後に、Ｐチャネルアクティブ領域
２６の近傍部分のみをエッチングによって開口し、Ｐチ
ャネルアクティブ領域２６の部分にＰ型不純物を拡散注
入する。
【００４４】このようにして不純物を注入した後、ウエ
ットエッチングによってフォトレジスト２８を除去して
から、酸化炉によって、図８のゲート膜形成工程図に示
すように、Ｐチャネルアクティブ領域２５の表面とＮチ
ャネルアクティブ領域２６の表面にゲートＳｉＯ2膜２
９を成膜する。このような成膜工程が終了したら、再
び、ＡＦＭ測定装置によって測定パターン中のアクティ
ブ領域Ａやフィールド領域Ｆの表面層について凹凸量を
測定する。
ットエッチングによってフォトレジスト２８を除去して
から、酸化炉によって、図８のゲート膜形成工程図に示
すように、Ｐチャネルアクティブ領域２５の表面とＮチ
ャネルアクティブ領域２６の表面にゲートＳｉＯ2膜２
９を成膜する。このような成膜工程が終了したら、再
び、ＡＦＭ測定装置によって測定パターン中のアクティ
ブ領域Ａやフィールド領域Ｆの表面層について凹凸量を
測定する。
【００４５】ここで、図８に示すように、Ｐチャネルア
クティブ領域２５やＮチャネルアクティブ領域２６に注
入された不純物の種類や、不純物の量や、不純物の注入
エネルギーによって、隣接するフィールド領域ＦのＳｉ
Ｏ2膜２７の後退量（つまり、削られる量）が異なって
くる。つまり、Ｎ型不純物を注入したＮチャネルアクテ
ィブ領域２６に隣接するフィールド領域ＦのＳｉＯ2膜
２７の後退量ｕと、Ｐ型不純物を注入したＰチャネルア
クティブ領域２５に隣接するＳｉＯ2膜２７の後退量ｗ
が異なる。
クティブ領域２５やＮチャネルアクティブ領域２６に注
入された不純物の種類や、不純物の量や、不純物の注入
エネルギーによって、隣接するフィールド領域ＦのＳｉ
Ｏ2膜２７の後退量（つまり、削られる量）が異なって
くる。つまり、Ｎ型不純物を注入したＮチャネルアクテ
ィブ領域２６に隣接するフィールド領域ＦのＳｉＯ2膜
２７の後退量ｕと、Ｐ型不純物を注入したＰチャネルア
クティブ領域２５に隣接するＳｉＯ2膜２７の後退量ｗ
が異なる。
【００４６】この結果、アクティブ領域Ａとフィールド
領域Ｆの凹凸段差が不揃いとなり、ゲート配線加工を高
精度に行うことができない。そこで、図８に示す表面形
状において、ゲートＳｉＯ2膜２９を成膜した後に、再
び、ＡＦＭ測定装置によって測定パターンの表面層の凹
凸段差値を測定する。つまり、不純物を注入した後に測
定パターンの凹凸段差値を測定することにより、半導体
ウェーハの製造過程におけるデバイスの表面形状を確認
することが出来る。もちろん、不純物注入の前後におい
て、ＡＦＭ測定装置により凹凸段差値を測定して品質管
理を行ってもよい。
領域Ｆの凹凸段差が不揃いとなり、ゲート配線加工を高
精度に行うことができない。そこで、図８に示す表面形
状において、ゲートＳｉＯ2膜２９を成膜した後に、再
び、ＡＦＭ測定装置によって測定パターンの表面層の凹
凸段差値を測定する。つまり、不純物を注入した後に測
定パターンの凹凸段差値を測定することにより、半導体
ウェーハの製造過程におけるデバイスの表面形状を確認
することが出来る。もちろん、不純物注入の前後におい
て、ＡＦＭ測定装置により凹凸段差値を測定して品質管
理を行ってもよい。
【００４７】このようにして、半導体ウェーハの任意の
複数箇所に測定パターンを配置しておき、ＣＭＰ処理工
程の前後や不純物注入工程の前後やその他の工程の前後
において、適宜、測定パターンの表面状態をＡＦＭ測定
装置によって測定することによって、半導体デバイスの
微細化や高密度化に対応するためのＣＭＰ処理や不純物
注入処理などにおける表面膜の管理を短時間で行うこと
ができる。
複数箇所に測定パターンを配置しておき、ＣＭＰ処理工
程の前後や不純物注入工程の前後やその他の工程の前後
において、適宜、測定パターンの表面状態をＡＦＭ測定
装置によって測定することによって、半導体デバイスの
微細化や高密度化に対応するためのＣＭＰ処理や不純物
注入処理などにおける表面膜の管理を短時間で行うこと
ができる。
【００４８】また、他のチップ部分の回路パターンと同
様に、測定パターン内に電気的特性の測定が行える状態
にまで配線パターン等を作り込んでおくこともできる。
これによって、製造工程の途中や製造工程終了後に測定
パターンによって電気特性の測定を行うことにより、製
品の完成過程における半導体デバイスのロット内の製品
検査を簡単に行うことができる。よって、工程内検査や
工程終了検査を簡単且つ短時間で行うことができる。こ
のように、半導体ウェーハ内に測定パターンを設けて他
のチップと同様の回路パターンを作り込んでおけば、測
定パターンを半導体製造のプロセスチェック用パターン
として用いることもがきる。
様に、測定パターン内に電気的特性の測定が行える状態
にまで配線パターン等を作り込んでおくこともできる。
これによって、製造工程の途中や製造工程終了後に測定
パターンによって電気特性の測定を行うことにより、製
品の完成過程における半導体デバイスのロット内の製品
検査を簡単に行うことができる。よって、工程内検査や
工程終了検査を簡単且つ短時間で行うことができる。こ
のように、半導体ウェーハ内に測定パターンを設けて他
のチップと同様の回路パターンを作り込んでおけば、測
定パターンを半導体製造のプロセスチェック用パターン
として用いることもがきる。
【００４９】第２の実施の形態
次に、第２の実施の形態における測定パターンについて
説明する。この実施の形態では、測定パターンの表面層
に金属膜を形成して金属系のＣＭＰ処理を行う場合の一
例について述べる。図９は、金属膜を形成した測定パタ
ーンの金属系ＣＭＰ処理前における斜視断面図であり、
（ａ）は幅広の測定パターンの断面、（ｂ）は幅狭の測
定パターンの断面を示す。また、図１０は、金属膜を形
成した測定パターンの金属系ＣＭＰ処理後における斜視
断面図であり、（ａ）は幅広の測定パターンの断面、
（ｂ）は幅狭の測定パターンの断面を示す。
説明する。この実施の形態では、測定パターンの表面層
に金属膜を形成して金属系のＣＭＰ処理を行う場合の一
例について述べる。図９は、金属膜を形成した測定パタ
ーンの金属系ＣＭＰ処理前における斜視断面図であり、
（ａ）は幅広の測定パターンの断面、（ｂ）は幅狭の測
定パターンの断面を示す。また、図１０は、金属膜を形
成した測定パターンの金属系ＣＭＰ処理後における斜視
断面図であり、（ａ）は幅広の測定パターンの断面、
（ｂ）は幅狭の測定パターンの断面を示す。
【００５０】図９の金属系ＣＭＰ処理前の断面図に示す
ように、半導体層の上部に金属酸化膜のバリアメタル３
２を形成してから、Ｃｕなどの金属膜３１を表面に形成
して測定パターンを作る。もちろん、半導体ウェーハ内
の他のチップも測定パターンと同様のパターン構成であ
る。このような測定パターンは、図９（ａ）のように、
フィールド領域Ｆとアクティブ領域Ａが幅広に形成され
た幅広パターンと、図９（ｂ）のように、フィールド領
域Ｆとアクティブ領域Ａが狭く形成された幅狭パターン
とがある。図９（ａ）の幅広パターンの場合の成膜形状
は、フィールド領域Ｆの部分で金属膜３１が窪み、アク
ティブ領域Ａの部分で金蔵膜３１が盛り上がっている。
また、図９（ｂ）の幅狭パターンの場合は、フィールド
領域Ｆとアクティブ領域Ａの部分で金属膜３１が盛り上
がり、下地絶縁膜３３の部分で金属膜３１が窪んでい
る。このように、成膜する金属膜３１の下地パターンの
配置によって金属膜３１の成膜形状が異なる。
ように、半導体層の上部に金属酸化膜のバリアメタル３
２を形成してから、Ｃｕなどの金属膜３１を表面に形成
して測定パターンを作る。もちろん、半導体ウェーハ内
の他のチップも測定パターンと同様のパターン構成であ
る。このような測定パターンは、図９（ａ）のように、
フィールド領域Ｆとアクティブ領域Ａが幅広に形成され
た幅広パターンと、図９（ｂ）のように、フィールド領
域Ｆとアクティブ領域Ａが狭く形成された幅狭パターン
とがある。図９（ａ）の幅広パターンの場合の成膜形状
は、フィールド領域Ｆの部分で金属膜３１が窪み、アク
ティブ領域Ａの部分で金蔵膜３１が盛り上がっている。
また、図９（ｂ）の幅狭パターンの場合は、フィールド
領域Ｆとアクティブ領域Ａの部分で金属膜３１が盛り上
がり、下地絶縁膜３３の部分で金属膜３１が窪んでい
る。このように、成膜する金属膜３１の下地パターンの
配置によって金属膜３１の成膜形状が異なる。
【００５１】そこで、金属系ＣＭＰ処理を行うことによ
って、金属膜３１の表面は、図１０の金属系ＣＭＰ処理
後の断面図に示すような形状になる。つまり、幅広パタ
ーンの場合は、図１０（ａ）に示すように、下地構造に
起因してＣｕなどの金属膜３１多くが削られたディッシ
ング（Dishing）の残膜依存性を示す。また、幅狭パタ
ーンの場合は、図１０（ｂ）に示すように、下地構造に
起因してエロージョン（Erosion）の残膜依存性を示
す。したがって、ＣＭＰ処理後に、下地構造に起因して
図１０（ａ）、（ｂ）のように形成された測定パターン
の金属膜３１の残膜をＡＦＭ測定装置によって測定す
る。このようにして、半導体ウェーハ内の測定パターン
を用いて、残膜の形状や金属膜の落ち込み量をＡＦＭ測
定装置によって測定し、半導体ウェーハの表面形状を確
認することができる。
って、金属膜３１の表面は、図１０の金属系ＣＭＰ処理
後の断面図に示すような形状になる。つまり、幅広パタ
ーンの場合は、図１０（ａ）に示すように、下地構造に
起因してＣｕなどの金属膜３１多くが削られたディッシ
ング（Dishing）の残膜依存性を示す。また、幅狭パタ
ーンの場合は、図１０（ｂ）に示すように、下地構造に
起因してエロージョン（Erosion）の残膜依存性を示
す。したがって、ＣＭＰ処理後に、下地構造に起因して
図１０（ａ）、（ｂ）のように形成された測定パターン
の金属膜３１の残膜をＡＦＭ測定装置によって測定す
る。このようにして、半導体ウェーハ内の測定パターン
を用いて、残膜の形状や金属膜の落ち込み量をＡＦＭ測
定装置によって測定し、半導体ウェーハの表面形状を確
認することができる。
【００５２】さらに、他のチップ部分の回路パターンと
同様に、測定パターン内に電気的特性の測定が行える状
態にまで配線パターン等を作り込んでおけば、製造工程
中や製造工程後に測定パターンによって電気特性測定を
行うことにより、半導体デバイスの形状に対する電気特
性の相関関係を得ることもできるので、さらに工程内検
査を簡略化することができる。このように半導体ウェー
ハ内に測定パターンを作り込んで、他のチップと同様な
回路構成にまで作り込んでおけば、測定パターンを半導
体製造のプロセスチェック用パターンとして用いること
もできる。
同様に、測定パターン内に電気的特性の測定が行える状
態にまで配線パターン等を作り込んでおけば、製造工程
中や製造工程後に測定パターンによって電気特性測定を
行うことにより、半導体デバイスの形状に対する電気特
性の相関関係を得ることもできるので、さらに工程内検
査を簡略化することができる。このように半導体ウェー
ハ内に測定パターンを作り込んで、他のチップと同様な
回路構成にまで作り込んでおけば、測定パターンを半導
体製造のプロセスチェック用パターンとして用いること
もできる。
【００５３】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。つまり、上記の第１、第２の実施の形態で
は、ＣＭＰ処理後や不純物注入後に測定パターンの表面
形状をＡＦＭ測定装置で測定したが、これ以外のあらゆ
る半導体デバイスの製造工程において、予め作り込んで
おいた測定パターンの表面形状をＡＦＭ測定装置によっ
て測定することにより、半導体デバイスの製造工程内に
おける品質管理を簡単に行うことができる。例えば、エ
ッチング工程や洗浄工程やＣＶＤ工程やＰＶＤ工程にお
ける半導体デバイスの膜厚管理などにも、上述のような
測定パターンを利用することができる。
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。つまり、上記の第１、第２の実施の形態で
は、ＣＭＰ処理後や不純物注入後に測定パターンの表面
形状をＡＦＭ測定装置で測定したが、これ以外のあらゆ
る半導体デバイスの製造工程において、予め作り込んで
おいた測定パターンの表面形状をＡＦＭ測定装置によっ
て測定することにより、半導体デバイスの製造工程内に
おける品質管理を簡単に行うことができる。例えば、エ
ッチング工程や洗浄工程やＣＶＤ工程やＰＶＤ工程にお
ける半導体デバイスの膜厚管理などにも、上述のような
測定パターンを利用することができる。
【００５４】つまり、半導体デバイスの製造過程におけ
るあらゆる工程において、半導体ウェーハ内に予め用意
した測定パターンを測定することによって、半導体ウェ
ーハの形状や電気的特性についてロット管理を行うこと
ができる。特に、半導体ウェーハの表面形状の品質管理
を行う場合は、ＡＦＭ測定装置などの表面形状測定装置
を用いて測定パターンの表面形状を測定すれば、生産ラ
インに流れている半導体デバイスの品質管理や、工程内
の膜厚条件出しや、工程内の各種の評価を簡単に行うこ
とができる。
るあらゆる工程において、半導体ウェーハ内に予め用意
した測定パターンを測定することによって、半導体ウェ
ーハの形状や電気的特性についてロット管理を行うこと
ができる。特に、半導体ウェーハの表面形状の品質管理
を行う場合は、ＡＦＭ測定装置などの表面形状測定装置
を用いて測定パターンの表面形状を測定すれば、生産ラ
インに流れている半導体デバイスの品質管理や、工程内
の膜厚条件出しや、工程内の各種の評価を簡単に行うこ
とができる。
【００５５】
【発明の効果】以上説明したように、本発明の半導体デ
バイスによれば、予め、半導体ウェーハ上の任意の箇所
にチップのパターンと同じ構成の測定パターンが形成さ
れている。これによって、半導体ウェーハをＣＭＰ処理
した後は、ＡＦＭ測定装置などによって測定パターンの
表面部分のみの凹凸量を測定すれば、その半導体ウェー
ハと同一ロットの半導体ウェーハの表面形状を品質管理
することができる。さらに、測定パターンの所もそれ以
外のチップの所も同じように不純物注入を行えは、不純
物注入後に測定パターンだけの表面形状をＡＦＭ測定装
置によって測定することにより、同一ロットの半導体ウ
ェーハの表面形状を品質管理することができる。つま
り、半導体デバイスの製造工程において、予め設けてお
いた測定パターンの所だけの表面形状をＡＦＭ測定装置
によって測定すれば、同一ロット内の全ての半導体ウェ
ーハの評価を迅速かつ正確に行うことができる。
バイスによれば、予め、半導体ウェーハ上の任意の箇所
にチップのパターンと同じ構成の測定パターンが形成さ
れている。これによって、半導体ウェーハをＣＭＰ処理
した後は、ＡＦＭ測定装置などによって測定パターンの
表面部分のみの凹凸量を測定すれば、その半導体ウェー
ハと同一ロットの半導体ウェーハの表面形状を品質管理
することができる。さらに、測定パターンの所もそれ以
外のチップの所も同じように不純物注入を行えは、不純
物注入後に測定パターンだけの表面形状をＡＦＭ測定装
置によって測定することにより、同一ロットの半導体ウ
ェーハの表面形状を品質管理することができる。つま
り、半導体デバイスの製造工程において、予め設けてお
いた測定パターンの所だけの表面形状をＡＦＭ測定装置
によって測定すれば、同一ロット内の全ての半導体ウェ
ーハの評価を迅速かつ正確に行うことができる。
【００５６】すなわち、本発明の半導体デバイスによれ
ば、予め測定パターンを設けておくことにより、ＣＭＰ
処理やＣＶＤ処理やＰＶＤ処理や洗浄工程やエッチング
などの各種の半導体製造工程の前後において、ＡＦＭ測
定装置などの表面形状測定装置によって測定パターンの
表面形状のみを測定することにより、半導体ウェーハの
工程内品質管理を的確に行うことができる。したがっ
て、各種工程の前後における半導体ウェーハの凹凸段差
値や平坦度を迅速かつ正確に把握することができるの
で、半導体デバイスの生産性向上に大いに貢献すること
ができる。また、このような測定パターンを各種評価用
ＴＥＧに配置することによって、ＣＭＰ装置の性能評価
や、ＣＭＰ装置における研磨剤などの各種消耗材の性能
評価や、ＣＭＰ処理の研磨条件出しの目安などに応用す
ることもできる。
ば、予め測定パターンを設けておくことにより、ＣＭＰ
処理やＣＶＤ処理やＰＶＤ処理や洗浄工程やエッチング
などの各種の半導体製造工程の前後において、ＡＦＭ測
定装置などの表面形状測定装置によって測定パターンの
表面形状のみを測定することにより、半導体ウェーハの
工程内品質管理を的確に行うことができる。したがっ
て、各種工程の前後における半導体ウェーハの凹凸段差
値や平坦度を迅速かつ正確に把握することができるの
で、半導体デバイスの生産性向上に大いに貢献すること
ができる。また、このような測定パターンを各種評価用
ＴＥＧに配置することによって、ＣＭＰ装置の性能評価
や、ＣＭＰ装置における研磨剤などの各種消耗材の性能
評価や、ＣＭＰ処理の研磨条件出しの目安などに応用す
ることもできる。
【図１】 スクライブライン中に測定パターンを配置し
た場合の半導体ウェーハの一部を示す表面図である。
た場合の半導体ウェーハの一部を示す表面図である。
【図２】 半導体ウェーハの凹凸測定原理を説明するた
めのＡＦＭ測定装置の模式図である。
めのＡＦＭ測定装置の模式図である。
【図３】 半導体ウェーハにおける測定パターンの断面
構成を示す模式図である。
構成を示す模式図である。
【図４】 ＣＭＰ処理前の測定パターンの斜視断面図で
ある。
ある。
【図５】 ＣＭＰ処理後の測定パターンの斜視断面図で
ある。
ある。
【図６】 ＣＭＰ処理後における研磨防止用のＳｉＮ膜
及び犠牲酸化膜を剥離した後の斜視断面図である。
及び犠牲酸化膜を剥離した後の斜視断面図である。
【図７】 不純物注入工程を示す測定パターンの斜視断
面図であり、（ａ）はＮチャネル領域への不純物注入、
（ｂ）はＰチャネル領域への不純物注入を示す。
面図であり、（ａ）はＮチャネル領域への不純物注入、
（ｂ）はＰチャネル領域への不純物注入を示す。
【図８】 不純物を注入した後にゲートＳｉＯ2膜を形
成した測定パターンの斜視断面図である。
成した測定パターンの斜視断面図である。
【図９】 金属膜を形成した測定パターンの金属系ＣＭ
Ｐ処理前における斜視断面図であり、（ａ）は幅広の測
定パターンの断面、（ｂ）は幅狭の測定パターンの断面
を示す。
Ｐ処理前における斜視断面図であり、（ａ）は幅広の測
定パターンの断面、（ｂ）は幅狭の測定パターンの断面
を示す。
【図１０】 金属膜を形成した測定パターンの金属系Ｃ
ＭＰ処理後における斜視断面図であり、（ａ）は幅広の
測定パターンの断面、（ｂ）は幅狭の測定パターンの断
面を示す。
ＭＰ処理後における斜視断面図であり、（ａ）は幅広の
測定パターンの断面、（ｂ）は幅狭の測定パターンの断
面を示す。
１…ＡＦＭ測定装置、２…ＸＹステージチャック、３…
半導体ウェーハ、４…探針、５…カンチレバー、５’…
ミラー、６…光学顕微鏡、７…レーザ発振器、８…受光
器、９…Ｚ制御器、１０…ＸＹ制御機、１１…コンピュ
ータ、１２…表示画面、１３…ＸＹ微動機構、１４…Ｚ
微動機構、１５…チップ、１６…スクライブライン、１
７…測定パターン、２１…Ｓｉ基板、２２…トレンチ、
２３…犠牲ＳｉＯ2膜、２４…ＳｉＮ膜、２５…Ｐチャ
ネルアクティブ領域、２６…Ｎチャネルアクティブ領
域、２７…ＳｉＯ2膜、２８…フォトレジスト、２９…
ゲートＳｉＯ2膜、３１…金属膜、３２…バリアメタ
ル、３３…下地絶縁膜
半導体ウェーハ、４…探針、５…カンチレバー、５’…
ミラー、６…光学顕微鏡、７…レーザ発振器、８…受光
器、９…Ｚ制御器、１０…ＸＹ制御機、１１…コンピュ
ータ、１２…表示画面、１３…ＸＹ微動機構、１４…Ｚ
微動機構、１５…チップ、１６…スクライブライン、１
７…測定パターン、２１…Ｓｉ基板、２２…トレンチ、
２３…犠牲ＳｉＯ2膜、２４…ＳｉＮ膜、２５…Ｐチャ
ネルアクティブ領域、２６…Ｎチャネルアクティブ領
域、２７…ＳｉＯ2膜、２８…フォトレジスト、２９…
ゲートＳｉＯ2膜、３１…金属膜、３２…バリアメタ
ル、３３…下地絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M106 AA01 AA10 AB20 BA10 CA38
CB30 DB18 DB30
5F032 AA35 AA44 AA77 AA84 CA17
DA24 DA78
5F033 HH11 MM01 QQ48 VV12 XX01
XX37
Claims (18)
- 【請求項１】 アクティブ領域とフィールド領域とが表
面膜に覆われた多数のチップによって構成された半導体
デバイスにおいて、 前記多数のチップの集合体である半導体ウェーハの任意
の場所に、表面形状測定手段によって前記表面膜の表面
形状を測定するための測定パターンを、少なくとも１個
配置したことを特徴とする半導体デバイス。 - 【請求項２】 前記測定パターンは、前記半導体ウェー
ハ内に存在する半導体製造工程を評価するためのＴＥＧ
（Test Element Pattern）のパターン内、または前記多
数のチップ内の任意のチップのパターン内に配置されて
いることを特徴とする請求項１に記載の半導体デバイ
ス。 - 【請求項３】 前記測定パターンは、前記半導体ウェー
ハ内に存在する多数のチップのチップ間に配置されてい
ることを特徴とする請求項１に記載の半導体デバイス。 - 【請求項４】 前記測定パターンは、前記アクティブ領
域と前記フィールド領域との間隔が広い幅広パターン、
または、前記アクティブ領域と前記フィールド領域との
間隔が狭い幅狭パターンの何れかに形成されていること
を特徴とする請求項１乃至請求項３の何れかに記載の半
導体デバイス。 - 【請求項５】 前記測定パターンは、配置される場所に
従って適切な大きさに調節されていることを特徴とする
請求項１乃至請求項４の何れかに記載の半導体デバイ
ス。 - 【請求項６】 前記測定パターンは、前記多数のチップ
のパターンのいずれかと同じパターンによって形成され
ていることを特徴とする請求項１乃至請求項５の何れか
に記載の半導体デバイス。 - 【請求項７】 前記測定パターンは、前記半導体ウェー
ハの製造工程の途中または終了時における該半導体ウェ
ーハの表面形状の品質評価に用いられることを特徴とす
る請求項１乃至請求項６の何れかに記載の半導体デバイ
ス。 - 【請求項８】 前記測定パターンは、前記半導体ウェー
ハのＣＭＰ処理工程及び不純物注入工程における表面形
状の品質評価に用いられることを特徴とする請求項７に
記載の半導体デバイス。 - 【請求項９】 前記表面形状測定手段はＡＦＭ測定装置
であって、 前記半導体ウェーハの製造工程の途中または終了時に、
前記ＡＦＭ測定装置によって前記測定パターンの表面形
状を測定することによって、前記半導体ウェーハの表面
形状の品質評価を行うことを特徴とする請求項７または
請求項８に記載の半導体デバイス。 - 【請求項１０】 アクティブ領域とフィールド領域とが
表面膜に覆われた多数のチップによって構成された半導
体デバイスの評価方法において、 前記多数のチップの集合体である半導体ウェーハの任意
の場所に、表面形状測定手段によって前記表面膜の表面
形状を測定するための測定パターンを少なくとも１個配
置した半導体デバイスの評価を、前記測定パターンによ
って行うことを特徴とする半導体デバイスの評価方法。 - 【請求項１１】 前記測定パターンは、前記半導体ウェ
ーハ内に存在する半導体製造工程を評価するためのＴＥ
Ｇ（Test Element Pattern）のパターン内、または前記
多数のチップ内の任意のチップのパターン内に配置され
ていることを特徴とする請求項１０に記載の半導体デバ
イスの評価方法。 - 【請求項１２】 前記測定パターンは、前記半導体ウェ
ーハ内に存在する多数のチップのチップ間に配置されて
いることを特徴とする請求項１０に記載の半導体デバイ
スの評価方法。 - 【請求項１３】 前記測定パターンは、前記アクティブ
領域と前記フィールド領域との間隔が広い幅広パター
ン、または、前記アクティブ領域と前記フィールド領域
との間隔が狭い幅狭パターンの何れかに形成されている
ことを特徴とする請求項１０乃至請求項１２の何れかに
記載の半導体デバイスの評価方法。 - 【請求項１４】 前記測定パターンは、配置される場所
に従って適切な大きさに調節されていることを特徴とす
る請求項１０乃至請求項１３の何れかに記載の半導体デ
バイスの評価方法。 - 【請求項１５】 前記測定パターンは、前記多数のチッ
プのパターンのいずれかと同じパターンによって形成さ
れていることを特徴とする請求項１０乃至請求項１４の
何れかに記載の半導体デバイスの評価方法。 - 【請求項１６】 前記測定パターンは、前記半導体ウェ
ーハの製造工程の途中または終了時における該半導体ウ
ェーハの表面形状の品質評価に用いられることを特徴と
する請求項１０乃至請求項１５の何れかに記載の半導体
デバイスの評価方法。 - 【請求項１７】 前記測定パターンは、前記半導体ウェ
ーハのＣＭＰ処理工程及び不純物注入工程における表面
形状の品質評価に用いられることを特徴とする請求項１
６に記載の半導体デバイスの評価方法。 - 【請求項１８】 前記表面形状測定手段はＡＦＭ測定装
置であって、 前記半導体ウェーハの製造工程の途中または終了時に、
前記ＡＦＭ測定装置によって前記測定パターンの表面形
状を測定することによって、前記半導体ウェーハの表面
形状の品質評価を行うことを特徴とする請求項１６また
は請求項１７に記載の半導体デバイスの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346374A JP2003152044A (ja) | 2001-11-12 | 2001-11-12 | 半導体デバイス及びその評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346374A JP2003152044A (ja) | 2001-11-12 | 2001-11-12 | 半導体デバイス及びその評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152044A true JP2003152044A (ja) | 2003-05-23 |
Family
ID=19159567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346374A Pending JP2003152044A (ja) | 2001-11-12 | 2001-11-12 | 半導体デバイス及びその評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003152044A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363608A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 |
| JP2009143089A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Industrial Equipment Systems Co Ltd | 微細構造転写用モールド及びその製造方法 |
| CN115223884A (zh) * | 2022-09-20 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
-
2001
- 2001-11-12 JP JP2001346374A patent/JP2003152044A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363608A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 |
| JP2009143089A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Industrial Equipment Systems Co Ltd | 微細構造転写用モールド及びその製造方法 |
| CN115223884A (zh) * | 2022-09-20 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
| CN115223884B (zh) * | 2022-09-20 | 2023-01-03 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513625B2 (en) | Track-based metrology method and apparatus | |
| US6392229B1 (en) | AFM-based lithography metrology tool | |
| JP4990548B2 (ja) | 半導体装置の製造方法 | |
| TWI250601B (en) | Method and apparatus employing integrated metrology for improved dielectric etch efficiency | |
| US8312772B2 (en) | Characterization with picosecond ultrasonics of metal portions of samples potentially subject to erosion | |
| US6365423B1 (en) | Method of inspecting a depth of an opening of a dielectric material layer | |
| EP0720216B1 (en) | Linewidth metrology of integrated circuit structures | |
| US7243441B2 (en) | Method and apparatus for measuring depth of holes formed on a specimen | |
| US20050057755A1 (en) | Method of measuring meso-scale structures on wafers | |
| US6350627B1 (en) | Interlevel dielectric thickness monitor for complex semiconductor chips | |
| US6309900B1 (en) | Test structures for testing planarization systems and methods for using same | |
| US6568290B1 (en) | Method of measuring dishing using relative height measurement | |
| JP2003152044A (ja) | 半導体デバイス及びその評価方法 | |
| JP2004363608A (ja) | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 | |
| US7823440B2 (en) | Systems and methods for characterizing thickness and topography of microelectronic workpiece layers | |
| Fang et al. | Advanced process control in dielectric chemical mechanical polishing (CMP) | |
| US6531387B1 (en) | Polishing of conductive layers in fabrication of integrated circuits | |
| Yap et al. | Delayering techniques: dry/wet etch deprocessing and mechanical top-down polishing | |
| Ruprecht et al. | A review of ULSI failure analysis techniques for DRAMs. Part II: Defect isolation and visualization | |
| Diebold et al. | Interconnect metrology roadmap: status and future | |
| EP1402242B1 (en) | Using scatterometry to develop real time etch image | |
| JP2004144587A (ja) | 薄膜デバイスの膜厚検査方法及びそれを用いた薄膜デバイスの製造方法 | |
| JPH11340131A (ja) | 半導体集積回路の製造方法 | |
| Gostein et al. | Non-contact metal film metrology using impulsive stimulated thermal scattering | |
| Schramm et al. | Algorithm implementation and techniques for providing more-reliable overlay measurements and better tracking of the shallow-trench isolation (STI) process |