JP4886034B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に関し、特にマルチ画素構造を有する液晶表示装置に関する。

近年、視野角特性を改善した液晶表示装置として、マルチドメイン・バーティカル・アライメント・モード（Ｍｕｌｔｉｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ方式：ＭＶＡ方式）の液晶表示装置が開発され、液晶ＴＶ等に用いられている。ＶＡモードの液晶表示装置は、電圧無印加時に液晶分子が基板面に対して垂直に配向する垂直配向型の液晶層と、液晶層を介してクロスニコルに配置された一対の偏光板とを組み合わせて用いることによってノーマリブラックモードで表示を行う。

ＭＶＡ方式の液晶表示装置は、特許文献１に記載されているように、液晶層の両側に線状のドメイン規制手段を設け、電圧印加時の液晶分子の倒れる方位を規定して、１つの画素内に液晶分子（ディレクタ）の配向方位の互いに異なる複数のドメインを形成する（Ｍｕｌｔｉｄｏｍａｉｎ）。このように画素内に配向方位の異なるドメイン（領域）を形成した構造は「配向分割構造」と呼ばれることもある。４ドメイン構造が広く採用されており、４つの配向方位は、クロスニコルに配置された偏光板の偏光軸のなす角を２等分するように配置される。このような配向分割構造が採用されることにより、広視野角が実現される。

さらに、ＭＶＡ方式の液晶表示装置のγ特性の視角依存性を改善する技術が特許文献２に開示されている。γ特性とは表示輝度の階調依存性であり、γ特性に視角依存性があるということは、ある階調の画像を正面方向と斜め方向とから観察したときに最大輝度に対する表示輝度の割合が異なることを意味する。最大輝度に対する表示輝度の割合が観測方向によって異なると、写真等の画像を表示する場合や、またＴＶ放送等を表示する場合に特に問題となる。特許文献２に開示されている技術は、各画素に含まれる第１副画素および第２副画素が少なくともある階調において互いに異なる輝度を呈するようにする技術であり、画素分割技術またはマルチ画素技術ともいわれている。また、各画素がこのような第１副画素および第２副画素を有する液晶表示装置の構造は、画素分割構造またはマルチ画素構造ともいわれている。

以下、図２３を参照して、特許文献２に開示されているマルチ画素構造を有するＭＶＡ方式の液晶表示装置を説明する。図２３は、複数の行および複数の列のマトリクス状に配列された複数の画素のうちの列方向に隣接する２つの画素の模式図である。

液晶表示装置９００の各画素Ｐは２つの副画素（第１副画素ＳＰ−１および第２副画素ＳＰ−２）を有している。ｊ行の画素にはゲートバスラインＧｊが関連付けられており、ｉ列の画素にはソースバスラインＳｉが関連付けられている。第１副画素ＳＰ−１にはＴＦＴ−１が関連付けられており、第２副画素ＳＰ−２にはＴＦＴ−２が関連付けられている。ＴＦＴ−１およびＴＦＴ−２のゲート電極はいずれも共通のゲートバスラインＧｊに接続されており、同じゲート信号電圧によってＯＮ／ＯＦＦ制御される。また、ＴＦＴ−１およびＴＦＴ−２のソース電極はいずれも共通のソースバスラインＳｉに接続されており、ＴＦＴ−１およびＴＦＴ−２がＯＮ状態となったときには、共通のソースバスラインＳｉからソース信号電圧が第１副画素ＳＰ−１および第２副画素ＳＰ−２に供給される。

各画素Ｐに含まれる第１副画素ＳＰ−１および第２副画素ＳＰ−２のそれぞれは、液晶容量と補助容量とを有している。液晶容量は、副画素電極と、液晶層と、液晶層を介して副画素電極に対向する対向電極とによって形成されている。補助容量は、副画素電極に電気的に接続された補助容量電極と、絶縁層（例えばゲート絶縁層）と、絶縁層を介して補助容量電極に対向する補助容量対向電極とによって形成されている。補助容量電極は副画素電極そのものであってもよい。補助容量対向電極はＣＳバスライン（補助容量バスラインまたは補助容量配線ともいう）の一部であってもよいし、ＣＳバスラインと一体に形成されていてもよい。図２３においては、副画素電極は、それぞれが対応するＴＦＴのドレイン電極に接続されているとともに、それぞれが対応するＣＳバスラインと一部が重なるように配置されており、これにより、それぞれの補助容量が形成されている。

ｊ行の画素の第１副画素ＳＰ−１にはＣＳバスラインＣＳ−Ａが関連付けられており、ｊ行の画素の第２副画素ＳＰ−２にはＣＳバスラインＣＳ−Ｂが関連付けられている。ＣＳバスラインＣＳ−ＡとＣＳ−Ｂとは互いに電気的に独立である。従って、ＣＳバスラインＣＳ−ＡおよびＣＳ−Ｂから供給されるＣＳ電圧（補助容量信号電圧ということもある。）を制御することにより、以下に示すように、第１副画素ＳＰ−１の呈する輝度を第２副画素ＳＰ−２の呈する輝度と異ならせることができる。

例えば、ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルス（ゲートオンパルス）が立ち上がり、ｊ行ｉ列の画素に正極性のソース信号電圧が供給される。正極性のソース信号電圧が供給されると、副画素電極の電位は対向電極よりも高くなり、この副画素は正極性となる。反対に、負極性のソース信号電圧が供給されると、副画素電極の電位は対向電極よりも低くなり、この副画素は負極性となる。

ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスが立ち上がり、ＴＦＴ−１およびＴＦＴ−２がオンにされ、ｊ行ｉ列の画素に正極性のソース信号電圧が供給される。このとき、第１副画素ＳＰ−１の液晶容量の電圧は、第２副画素ＳＰ−２の液晶容量の電圧と略等しい。その後、ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスが立ち下がり、ＴＦＴ−１およびＴＦＴ−２がオフにされる。

次に、ＴＦＴ−１がオフにされた後、第１副画素ＳＰ−１が有する補助容量にＣＳバスラインＣＳ−Ａから供給されるＣＳ電圧の最初の変化が増大となるようにする一方、ＴＦＴ−２がオフにされた後、第２副画素ＳＰ−２が有する補助容量にＣＳバスラインＣＳ−Ｂから供給されるＣＳ電圧の最初の変化が降下となるように制御する。すなわち、そのような波形を有するＣＳ電圧をＣＳバスラインＣＳ−ＡおよびＣＳバスラインＣＳ−Ｂから供給する。第１副画素ＳＰ−１に正極性のソース信号電圧が供給されているので、ＴＦＴ−１がオフにされた後にＣＳバスラインＣＳ−Ａから供給されるＣＳ電圧が増大すると、第１副画素ＳＰ−１の液晶容量の電圧は突き上げ作用を受けて増大する。従って、第１副画素ＳＰ−１は供給されたソース信号電圧に対応する輝度よりも高い輝度を呈する明副画素となる。一方、ＴＦＴ−２がオフにされた後にＣＳバスラインＣＳ−Ｂから供給されるＣＳ電圧が降下すると、第２副画素ＳＰ−２の液晶容量の電圧は突き下げ作用を受けて降下する。従って、第２副画素ＳＰ−２は供給されたソース信号電圧に対応する輝度よりも低い輝度を呈する暗副画素となる。このように、供給された電圧に対応する輝度を、互いに異なる２つの輝度の平均（面積平均）として表示することによって、すなわち、２つの副画素の互いに異なる電圧−輝度特性（「Ｖ−Ｔ特性」ということもある。）を重ねあわせることによって、γ特性の視角依存性を改善することができる。

上記のマルチ画素構造を有する液晶表示装置では、ＣＳ電圧として、一定の周期で振動する波形部分を有する電圧（以下、単に「振動電圧」ということがある）が利用される。液晶表示装置が大型化すると、ＣＳバスラインの負荷容量および抵抗が大きくなるため、ＣＳ電圧の波形鈍りが表示領域内の位置に応じて異なり、その結果、表示輝度が表示領域内の位置に依存するという事態が発生し、輝度むらが発生するおそれがある。特許文献３にはＣＳ電圧の振動周期を長くすることにより、この輝度むらの発生を抑制・防止した液晶表示装置が開示されている。

以下、図２４および図２５を参照して、特許文献３に開示されている液晶表示装置を説明する。

図２４（ａ）は、特許文献３に開示されている液晶表示装置における副画素とＣＳバスラインとの接続関係、ならびに、副画素の極性および明暗状態を示す模式図である。ハッチングを付した副画素が暗副画素であり、ハッチングを付していない副画素が明副画素である。また、正極性の副画素を＋、負極性の副画素を−で示している。図２４（ｂ）は当該液晶表示装置における各信号電圧の波形を示しており、上から順に、ＣＳバスラインＣＳ−Ｂから供給されるＣＳ電圧、ｉ列のソースバスラインＳｉに供給されるソース信号電圧、ｊ行のゲートバスラインＧｊに供給されるゲート信号電圧、ｉ列のソースバスラインＳｉおよびｊ行のゲートバスラインＧｊに対応する画素に含まれる２つの副画素のうちのＣＳバスラインＣＳ−Ｂに接続された補助容量を有する副画素Ｐ−Ｂ（ｉ，ｊ）に印加される電圧、ｊ＋１行のゲートバスラインＧｊ＋１に供給されるゲート信号電圧、ｉ列のソースバスラインＳｉおよびｊ＋１行のゲートバスラインＧｊ＋１に対応する画素の２つの副画素のうちのＣＳバスラインＣＳ−Ｂに接続された補助容量を有する副画素Ｐ−Ｂ（ｉ，ｊ＋１）に印加される電圧を示している。また、図中のＶｃｏｍは対向電圧を示している。なお、ここでは、説明を過度に複雑にすることを避けるために、ソース信号電圧の振幅を一定に示している。

図２４（ａ）に示すように、１つの画素、例えば、ソースバスラインＳｉおよびゲートバスラインＧｊに関連付けられるｊ行ｉ列の画素は、ＣＳバスラインＣＳ−Ａに関連付けられている副画素（これを「Ｐ−Ａ（ｉ，ｊ）」と表記することがある。）とＣＳバスラインＣＳ−Ｂに関連付けられている副画素（これを「Ｐ−Ｂ（ｉ，ｊ）」と表記することがある。）とを有している。また、ソースバスラインＳｉおよびゲートバスラインＧｊ＋１に関連付けられているｊ＋１行ｉ列の画素は、ＣＳバスラインＣＳ−Ｂに関連付けられている副画素（これを「Ｐ−Ｂ（ｉ，ｊ＋１）」と表記することがある。）とＣＳバスラインＣＳ−Ｃに関連付けられている副画素（これを「Ｐ−Ｃ（ｉ，ｊ＋１）」と表記することがある。）とを有している。すなわち、図２４（ａ）に示した構成においては、ＣＳバスラインＣＳ−Ｂは、互いに異なる画素に属し且つ列方向に隣接する２つの副画素に共通に関連付けられている。このように、列方向に隣接する画素の間に配置されたＣＳバスラインは、互いに異なる画素に属し且つ列方向に隣接する２つの副画素に共通に関連付けられている。

図２４（ｂ）に示す波形を有する信号電圧を印加すると、副画素の極性および明暗状態は、図２４（ａ）に示したようになる。ここでは、ドット反転駆動で行方向および列方向に隣接する画素の極性が反転するとともに、明副画素および暗副画素がそれぞれ市松模様となるようにしている。

ゲートバスラインＧｊのゲート信号電圧がハイレベルの時にソースバスラインＳｉに正極性のソース信号電圧が供給されるので、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧は正極性となる。ゲートバスラインＧｊのゲート信号電圧がローレベルになってからのＣＳバスラインＣＳ−Ｂの振動電圧の最初の変化は降下なので、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧は突き下げ作用を受けて降下する。一方、ゲートバスラインＧｊ＋１のゲート信号電圧がハイレベルの時のソースバスラインＳｉの信号電圧は負極性なので、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は負極性となる。ゲートバスラインＧｊ＋１のゲート信号電圧がローレベルになってからのＣＳバスラインＣＳ−Ｂの振動電圧の最初の変化は降下なので、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は突き下げ作用を受けて降下する。このとき副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は負極性なので、電圧の絶対値は増大することになる。従って、副画素Ｐ−Ｂ（ｉ，ｊ）は暗副画素となり、副画素Ｐ−Ｂ（ｉ，ｊ＋１）は明副画素となる。

図２５（ａ）は、連続する２つのフレーム（ＮフレームおよびＮ＋１フレーム）において各画素に供給されるソース信号電圧の極性を示す模式図である。図２５（ｂ）は、連続する２つのフレームにおける画素の走査の順番および走査時のソース信号電圧を示すための模式図であり、ｉ列のソースバスラインＳｉに供給されるソース信号電圧と、１行〜ｎ行までのゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧の波形を示している。この液晶表示装置の表示領域を構成する複数の画素は、ゲートバスラインＧのそれぞれに供給されるゲート信号電圧によって順次走査される。

ドット反転駆動法によると、図２５（ａ）に示すように、ＮフレームおよびＮ＋１フレームのそれぞれにおいて、列方向および行方向のいずれの方向に隣接する画素に逆極性のソース信号電圧が供給されている。また、ＮフレームとＮ＋１フレームとでは全ての画素に印加する電圧の極性が反転しており、いわゆるフレーム反転も行われている。

このようなドット反転駆動では、図２５（ｂ）に示すように、ＮフレームにおいてもＮ＋１フレームにおいても、ゲートバスラインＧ１〜Ｇｎが表示領域の一端（ここでは上端）から順次選択され、画素が行ごとに順次選択される。ソースバスラインＳｉに供給されるソース信号電圧は１水平走査期間（「１Ｈ」と表記する。）ごとに極性の切り替わる波形を有しており、ソースバスラインＳｉに対応する画素の輝度が連続する２つのフレーム（ＮフレームとＮ＋１フレーム）にわたって変化しない場合、ソース信号電圧の振幅は等しいため、Ｎフレームにおけるソース信号電圧の波形の位相はＮ＋１フレームと１Ｈずれている。また、ここでは図示していないが、ソースバスラインＳｉと行方向に隣接するソースバスラインＳｉ＋１に供給されるソース信号電圧の波形の位相はソースバスラインＳｉに供給されるソース信号電圧の波形の位相と１Ｈずれている。なお、特許文献１〜３の開示内容の全てを参考のために本明細書に援用する。

一方、画素電極への充電むらを抑制する技術として、プリチャージ駆動法が知られている（例えば、特許文献４および５参照）。特許文献４および５に開示されているプリチャージ駆動法では、複数の水平走査期間にわたってソース信号電圧の極性が反転しない場合、ソース信号電圧が例えばｊ行の画素に対応する値に変化する前に、ｊ−１行の画素に対応する値のソース信号電圧をｊ行の画素に印加して、ｊ行の画素を予め充電することにより、充電むらを抑制している。
特開平１１−２４２２２５号公報 特開２００４−６２１４６号公報 特開２００５−１８９８０４号公報 特開２００１−５１２５２号公報 特開２００３−６６９２８号公報

本願発明者は、マルチ画素技術にプリチャージ駆動法を単純に適用すると、明副画素とすべき副画素が暗副画素になる一方で暗副画素とすべき副画素が明副画素となって、副画素の明暗が反転してしまうことがあり、表示品位が低下することを見出した。

本発明は、上記課題を鑑みてなされたものであり、その目的は、明暗反転の発生を抑制した液晶表示装置を提供することにある。

本発明による液晶表示装置は、複数の行および複数の列のマトリクス状に配列された複数の画素であって、それぞれが少なくともある階調において互いに異なる輝度を呈し得る第１副画素および第２副画素を有する、複数の画素と、それぞれが、前記複数の列のうちのいずれかの列の画素に関連付けられた複数のソースバスラインと、それぞれが、前記複数の行のうちのいずれかの行の画素に関連付けられた複数のゲートバスラインと、それぞれが、前記複数の画素のそれぞれの前記第１副画素および前記第２副画素の少なくとも一方に関連付けられた複数のＴＦＴと、それぞれが、少なくとも、前記複数の行のうちのいずれかの行の画素の前記第１副画素および前記第２副画素の一方に関連付けられた複数の補助容量バスラインとを備える液晶表示装置であって、前記第１副画素および前記第２副画素のそれぞれは液晶容量と補助容量とを有しており、前記複数の画素のうちの１つの画素の前記第１副画素の前記補助容量に関連付けられた補助容量バスラインは、前記１つの画素の前記第２副画素の前記補助容量に関連付けられた補助容量バスラインと電気的に独立しており、前記複数のソースバスラインのそれぞれに印加されるソース信号電圧の極性が複数の水平走査期間にわたって変化しない場合、前記複数のソースバスラインのそれぞれに印加されるソース信号電圧が第ｊ行の画素に対応する値に変化する前に、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち上がり、前記ソース信号電圧が前記第ｊ行の画素に対応する値に変化した後、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち下がり、その後、次に走査する第ｋ行（ｊ≠ｋ）の画素に対応するゲートバスラインに供給するゲート信号の画像書き込みパルスが立ち上がり、前記第ｋ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスの立ち上がりと同期することなく、前記第ｋ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスの立ち上がり後に、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する。なお、ここで、「同期する」とは２つの信号が同じタイミングで変化することを意味する。また、以下の説明においても同様とする。

ある実施形態において、ゲートクロック信号のパルスの立ち下がりに同期して前記複数のゲートバスラインのうち対応するゲートバスラインのゲート信号の画像書き込みパルスが立ち上がり、前記ゲートクロック信号の次のパルスの立ち上がりに同期して前記画像書き込みパルスが立ち下がる。

ある実施形態において、前記ゲートクロック信号よりも周波数の高いデータクロック信号に同期して前記補助容量信号電圧の極性が反転する。

ある実施形態において、前記液晶表示装置は、前記データクロック信号のパルスの数をカウントする計数回路をさらに備え、前記ゲートクロック信号の前記次のパルスが立ち下がってから前記計数回路によってカウントされた前記データクロック信号のパルスの数に基づいて前記補助容量信号電圧の極性が反転する。

ある実施形態において、ラッチストローブ信号のパルスの立ち下がりに同期して前記ソース信号電圧は変化し、前記第ｊ行の画素に対応するゲート信号の画像書き込みパルスの立ち上がりと同期するゲートクロック信号のパルスの立ち下がりは、前記ソース信号電圧の前記第ｊ行の画素に対応する値への変化と同期するラッチストローブ信号のパルスの立ち下がりよりも早い。

ある実施形態において、前記ソース信号電圧の前記第ｋ行の画素に対応する値への変化と同期する前記ラッチストローブ信号のパルスの立ち下がりに同期して、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する。

ある実施形態において、前記ゲートクロック信号の前記次のパルスよりも後のパルスと同期して前記補助容量信号電圧の極性が反転する。

ある実施形態において、前記複数の補助容量バスラインのうちの少なくとも１つは、前記複数の行のうちのある行の画素のそれぞれの前記第１副画素、および、前記ある行と列方向に隣接する別の行の画素のそれぞれの前記第２副画素と関連付けられる。

ある実施形態において、前記第ｋ行はｊ＋１行である。

ある実施形態において、前記第ｋ行はｊ＋２行である。

ある実施形態において、前記複数の補助容量バスラインのそれぞれに供給される補助容量信号電圧は、１垂直走査期間内に、少なくとも１回極性の変化する波形を有しており、前記垂直走査期間は複数のサブ垂直走査期間を有しており、前記複数のサブ垂直走査期間は、奇数行の画素および偶数行の画素のうちの一方を連続的に走査するように飛び越し走査を行う第１サブ垂直走査期間と、前記第１サブ垂直走査期間の後、前記奇数行の画素および偶数行の画素のうちの他方を連続的に走査するように飛び越し走査を行う第２サブ垂直走査期間とを含む。

ある実施形態において、前記複数のソースバスラインのそれぞれに供給されるソース信号電圧の極性は、一定のシークエンスに従って変化しており、前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間、または、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、前記補助容量信号電圧は、前記第１サブ垂直走査期間に選択される第ｊゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用と、前記第２サブ垂直走査期間に選択されるｊ＋１ゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用とが互いに逆になる波形を有している。

ある実施形態において、前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間および前記第２サブ垂直走査期間における前記ソース信号電圧の極性は同じであり、前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時点までの間に、前記補助容量信号電圧の極性は奇数回変化する。

ある実施形態において、前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間と前記第２サブ垂直走査期間における前記ソース信号電圧の極性が互いに異なり、前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時間までの間に、前記補助容量信号電圧の極性は偶数回変化する。

本発明による液晶表示装置は、複数の行および複数の列のマトリクス状に配列された複数の画素であって、それぞれが少なくともある階調において互いに異なる輝度を呈し得る第１副画素および第２副画素を有する、複数の画素と、それぞれが、前記複数の列のうちのいずれかの列の画素に関連付けられた複数のソースバスラインと、それぞれが、前記複数の行のうちのいずれかの行の画素に関連付けられた複数のゲートバスラインと、それぞれが、前記複数の画素のそれぞれの前記第１副画素および前記第２副画素の少なくとも一方に関連付けられた複数のＴＦＴと、それぞれが、少なくとも、前記複数の行のうちのいずれかの行の画素の前記第１副画素および前記第２副画素の一方に関連付けられた複数の補助容量バスラインとを備える液晶表示装置であって、前記第１副画素および前記第２副画素のそれぞれは液晶容量と補助容量とを有しており、前記複数の画素のうちの１つの画素の前記第１副画素の前記補助容量に関連付けられた補助容量バスラインは、前記１つの画素の前記第２副画素の前記補助容量に関連付けられた補助容量バスラインと電気的に独立しており、前記複数のソースバスラインのそれぞれに印加されるソース信号電圧の極性が複数の水平走査期間にわたって変化しない場合、前記複数のソースバスラインのそれぞれに印加されるソース信号電圧が第ｊ行の画素に対応する値に変化する前に、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち上がり、前記ソース信号電圧が前記第ｊ行の画素に対応する値に変化した後、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち下がり、その後、前記ソース信号電圧が前記第ｊ行の画素に対応する値から第ｋ行の画素（ｊ≠ｋ）に対応する値に変化し、前記ソース信号電圧が前記第ｊ行の画素に対応する値から前記第ｋ行の画素に対応する値への変化を開始するタイミングと同期して、または、前記タイミングの後に、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する。

ある実施形態において、ゲートクロック信号のパルスの立ち下がりに同期して前記複数のゲートバスラインのうち対応するゲートバスラインのゲート信号の画像書き込みパルスが立ち上がり、前記ゲートクロック信号の次のパルスの立ち上がりに同期して前記画像書き込みパルスが立ち下がる。

ある実施形態において、前記ゲートクロック信号よりも周波数の高いデータクロック信号に同期して前記補助容量信号電圧の極性が反転する。

ある実施形態において、前記液晶表示装置は、前記データクロック信号のパルスの数をカウントする計数回路をさらに備え、前記ゲートクロック信号の前記次のパルスが立ち下がってから前記計数回路によってカウントされた前記データクロック信号のパルスの数に基づいて前記補助容量信号電圧の極性が反転する。

ある実施形態において、ラッチストローブ信号のパルスの立ち下がりに同期して前記ソース信号電圧は変化し、前記第ｊ行の画素に対応するゲート信号の画像書き込みパルスの立ち上がりと同期するゲートクロック信号のパルスの立ち下がりは、前記ソース信号電圧の前記第ｊ行の画素に対応する値への変化と同期するラッチストローブ信号のパルスの立ち下がりよりも早い。

ある実施形態において、前記ソース信号電圧の前記第ｋ行の画素に対応する値への変化と同期する前記ラッチストローブ信号のパルスの立ち下がりに同期して、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する。

ある実施形態において、前記ゲートクロック信号の前記次のパルスよりも後のパルスと同期して前記補助容量信号電圧の極性が反転する。

ある実施形態において、前記複数の補助容量バスラインのうちの少なくとも１つは、前記複数の行のうちのある行の画素のそれぞれの前記第１副画素、および、前記ある行と列方向に隣接する別の行の画素のそれぞれの前記第２副画素と関連付けられる。

ある実施形態において、前記第ｋ行はｊ＋１行である。

ある実施形態において、前記第ｋ行はｊ＋２行である。

ある実施形態において、前記複数の補助容量バスラインのそれぞれに供給される補助容量信号電圧は、１垂直走査期間内に、少なくとも１回極性の変化する波形を有しており、前記垂直走査期間は複数のサブ垂直走査期間を有しており、前記複数のサブ垂直走査期間は、奇数行の画素および偶数行の画素のうちの一方を連続的に走査するように飛び越し走査を行う第１サブ垂直走査期間と、前記第１サブ垂直走査期間の後、前記奇数行の画素および偶数行の画素のうちの他方を連続的に走査するように飛び越し走査を行う第２サブ垂直走査期間とを含む。

ある実施形態において、前記複数のソースバスラインのそれぞれに供給されるソース信号電圧の極性は、一定のシークエンスに従って変化しており、前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間、または、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、前記補助容量信号電圧は、前記第１サブ垂直走査期間に選択される第ｊゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用と、前記第２サブ垂直走査期間に選択されるｊ＋１ゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用とが互いに逆になる波形を有している。

ある実施形態において、前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間および前記第２サブ垂直走査期間における前記ソース信号電圧の極性は同じであり、前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時点までの間に、前記補助容量信号電圧の極性は奇数回変化する。

ある実施形態において、前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間と前記第２サブ垂直走査期間における前記ソース信号電圧の極性が互いに異なり、前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時間までの間に、前記補助容量信号電圧の極性は偶数回変化する。

本発明によるテレビジョン装置は、上記に記載の液晶表示装置を備える。

本発明によれば、マルチ画素技術にプリチャージ駆動法を適用するとともに明暗反転の発生を抑制した液晶表示装置を提供することができる。

（ａ）は、本発明による液晶表示装置の第１実施形態を示す模式図であり、（ｂ）は、実施形態１の液晶表示装置における液晶パネルの模式図である。 実施形態１の液晶表示装置のブロック図である。 実施形態１の液晶表示装置における画素の等価回路図である。 （ａ）は、実施形態１の液晶表示装置における連続する２つのフレームに画素に供給されるソース信号電圧の極性を示す模式図であり、（ｂ）は、ソースバスラインＳｉに供給される信号電圧、および、ゲートバスラインＧ１〜Ｇｎに供給される信号電圧のタイミングチャートである。 （ａ）は、実施形態１の液晶表示装置において４行４列の画素のそれぞれの副画素の極性および明暗状態を示す模式図であり、（ｂ）は、ＣＳ電圧Ｖｃｓ−Ａ、Ｖｃｓ−Ｂ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ、副画素Ｐ−Ａ（ｉ，ｊ）、Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ａ（ｉ，ｊ）、Ｖｐ−Ｂ（ｉ，ｊ）のタイミングチャートである。 実施形態１の液晶表示装置におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、および、ゲートクロック信号ＧＣＫのタイミングチャートである。 比較例１の液晶表示装置におけるソースバスラインＳｉに供給されるソース信号電圧、ゲートバスラインＧｊに供給されるゲート信号電圧、ゲートクロック信号ＧＣＫおよびＣＳ電圧のタイミングチャートである。 比較例２の液晶表示装置におけるソースバスラインＳｉに供給されるソース信号電圧、ゲートバスラインＧｊに供給されるゲート信号電圧、ゲートクロック信号ＧＣＫおよびＣＳ電圧のタイミングチャートである。 （ａ）は、比較例２の液晶表示装置におけるゲートドライバから近くの副画素に対するゲートバスラインＧｊに供給されるゲート信号電圧、ゲートクロック信号ＧＣＫおよびＣＳ電圧のタイミングチャートを示す模式図であり、（ｂ）は、比較例２の液晶表示装置におけるゲートドライバから遠くの副画素に対するゲートバスラインＧｊに供給されるゲート信号電圧、ゲートクロック信号ＧＣＫおよびＣＳ電圧のタイミングチャートである。 実施形態１の液晶表示装置におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、Ｖｇｊ＋１、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 実施形態１の液晶表示装置の変形例におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、Ｖｇｊ＋１、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 （ａ）は、実施形態２の液晶表示装置の連続する２つのフレームにおける各画素の走査の順番および各画素に対応するソース信号電圧の極性を示す模式図であり、（ｂ）は、連続する２つのフレームにおけるソースバスラインＳｉに供給されるソース信号電圧およびゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧のタイミングチャートである。 （ａ）は、本発明による液晶表示装置の第２実施形態における４行４列の画素のそれぞれの副画素の極性および明暗状態を示す模式図であり、（ｂ）は、ＣＳ電圧Ｖｃｓ−Ｂ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ｂ（ｉ，ｊ）、ゲート信号電圧Ｖｇｊ＋１、および、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧Ｖｐ−Ｂ（ｉ，ｊ＋１）のタイミングチャートである。 （ａ）は、実施形態３の液晶表示装置の連続する２つのフレームにおける各画素の走査の順番および各画素に対応するソース信号電圧の極性を示す模式図であり、（ｂ）は、連続する２つのフレームにおけるソースバスラインＳｉに供給されるソース信号電圧およびゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧のタイミングチャートである。 （ａ）は、本発明による液晶表示装置の第３実施形態における４行４列の画素のそれぞれの副画素の極性および明暗状態を示す模式図であり、（ｂ）は、ＣＳ電圧Ｖｃｓ−Ｂ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ｂ（ｉ，ｊ）、ゲート信号電圧Ｖｇｊ＋１、および、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧Ｖｐ−Ｂ（ｉ，ｊ＋１）のタイミングチャートである。 本発明による液晶表示装置の第４実施形態におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、データクロック信号ＳＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 本発明による液晶表示装置の第５実施形態におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 実施形態５の液晶表示装置において、ＣＳ電圧の反転周期が比較的短い場合のゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 実施形態５の液晶表示装置において、ＣＳ電圧の反転周期が比較的長い場合のゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 本発明による液晶表示装置の第６実施形態におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートである。 本発明による液晶表示装置の実施形態の変形例を示す模式図である。 本実施形態の液晶表示装置を備えるテレビジョン装置の構成を示すブロック図である。 チューナ部の接続されたテレビジョン装置の構成を示すブロック図である。 従来の液晶表示装置のマルチ画素構造を説明するための模式図である。 （ａ）は、従来の液晶表示装置における副画素とＣＳバスラインとの接続関係、ならびに、副画素の極性および明暗状態を示す模式図であり、（ｂ）は、この液晶表示装置における各信号電圧の波形を示す模式図である。 （ａ）は、従来の液晶表示装置の連続する２つのフレーム（ＮフレームおよびＮ＋１フレーム）における各画素に供給されるソース信号電圧の極性を示す模式図であり、（ｂ）は、連続する２つのフレームにおけるソースバスラインＳｉに供給されるソース信号電圧およびゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧のタイミングチャートである。

符号の説明

１００ 液晶表示装置
１１０ 液晶パネル
１２０ ドライバ
１３０ ゲートドライバ
１４０ ソースドライバ
１５０ 補助容量信号制御ドライバ（ＣＳコントロール回路）
１６０ 表示制御回路
３００ テレビジョン装置

以下、図面を参照して、本発明による液晶表示装置の実施形態を説明する。なお、本発明は、以下の実施形態に限定されるものではない。

（実施形態１）
図１〜図１１を参照して、本発明による液晶表示装置の第１実施形態を説明する。

まず、図１（ａ）に、本実施形態の液晶表示装置１００の模式図を示す。液晶表示装置１００は、複数の行および複数の列のマトリクス状に配列された複数の画素を有する液晶パネル１１０と、ドライバ１２０とを備えている。

図１（ｂ）に、液晶パネル１１０の模式的な断面図を示す。液晶パネル１１０は、複数の画素電極１８の設けられたアクティブマトリクス基板１１２と、対向電極２０の設けられた対向基板１１４と、アクティブマトリクス基板１１２および対向基板１１４の間に配置された液晶層１１６とを備えている。なお、液晶表示装置１００では、ノーマリブラックとなるように偏光板（図示せず）が配置されている。また、液晶パネル１１０は、図２３を参照して上述した構成と同様の構成を有している。

図２に、液晶表示装置１００のブロック図を示す。なお、ここでは、図面を過度に複雑にすることを避けるために、液晶パネル１１０の対向基板１１４および液晶層１１６を省略して示している。液晶パネル１１０のアクティブマトリクス基板１１２には、ｘ方向に延びる複数のゲートバスラインＧ１〜Ｇｎと、ｙ方向に延びるソースバスラインＳ１〜Ｓｍと、ゲートバスラインＧ１〜Ｇｎと平行に設けられた複数のＣＳバスライン（補助容量バスライン）ＣＳ１〜ＣＳｎ＋１とが設けられている。ゲートバスラインＧｉ（１≦ｉ≦ｎ）は、ＣＳバスラインＣＳｉ、ＣＳｉ＋１の間に設けられている。また、ゲートバスラインＧ１〜ＧｎはソースバスラインＳ１〜Ｓｍと交差し、その交差部近傍に画素電極（図２には図示せず）が設けられていることにより、画素電極はマトリクス状に配列されている。

ドライバ１２０は、ゲートバスラインＧ１〜Ｇｎにゲート信号電圧を供給するゲートドライバ（ゲート信号線駆動回路）１３０ａ、１３０ｂと、ソースバスラインＳ１〜Ｓｍにソース信号電圧を供給するソースドライバ（データ信号線駆動回路）１４０と、ＣＳバスラインＣＳ１〜ＣＳｎ＋１にＣＳ電圧（補助容量信号電圧）を供給する補助容量信号制御ドライバ（ＣＳコントロール回路）１５０と、ゲートドライバ１３０、ソースドライバ１４０およびＣＳコントロール回路１５０を制御する表示制御回路１６０とを備えている。ここでは、ゲートドライバ１３０ａ、１３０ｂはゲートバスラインＧ１〜Ｇｎの両端に設けられているが、以下の説明において、２つのゲートドライバ１３０ａ、１３０ｂを総称してゲートドライバ１３０と示すことがある。

図３に、液晶パネル１１０の１つの画素１０の等価回路を示す。画素１０は、２つの副画素１０ａおよび１０ｂを有している。第１副画素１０ａは、液晶容量Ｃｌｃ１および補助容量ＣＳ１を有しており、第２副画素１０ｂは、液晶容量Ｃｌｃ２および補助容量ＣＳ２を有している。液晶容量Ｃｌｃ１、Ｃｌｃ２は、副画素電極１１ａおよび１１ｂと、対向電極２０（第１、第２副画素１０ａおよび１０ｂに対して共通）と、その間の液晶層とによって形成される容量であり、液晶容量Ｃｌｃ１、Ｃｌｃ２の静電容量値は、第１、第２副画素１０ａ、１０ｂの液晶層に印加される実効電圧に依存する。対向電極２０は、２つの副画素に共通に設けられており、一般に、表示領域内のすべての画素に対して共通に設けられている。ただし、大型の液晶パネル１１０においては複数の領域に分割されていることもある。

第１、第２副画素１０ａ、１０ｂの副画素電極１１ａ、１１ｂには、それぞれ薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１６ａ、１６ｂ、および補助容量ＣＳ１、ＣＳ２が接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲ−ト電極は共通のゲートバスライン１２に接続され、ソース電極は共通のソースバスライン１４に接続されている。補助容量ＣＳ１、ＣＳ２は、それぞれＣＳバスライン１３ａ、１３ｂに接続されている。補助容量ＣＳ１およびＣＳ２は、それぞれ副画素電極１１ａおよび１１ｂに電気的に接続された補助容量電極と、ＣＳバスライン１３ａおよび１３ｂに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）とによって形成されている。補助容量ＣＳ１およびＣＳ２の補助容量対向電極は互いに独立しており、それぞれＣＳバスライン１３ａおよび１３ｂから互いに異なるＣＳ電圧が供給され得る。

ここで再び図２を参照する。表示制御回路１６０は、外部の信号源（例えば、チューナ）から、表示すべき画像を表すデジタルビデオ信号Ｄｖ、デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹ、垂直同期信号ＶＳＹおよび表示動作を制御するための制御信号Ｄｃを外部信号として受け取る。表示制御回路１６０は、また、これらの外部信号Ｄｖ、ＨＳＹ、ＶＳＹ、Ｄｃに基づき、デジタルビデオ信号Ｄｖの表す画像を液晶パネル１１０に表示させるための信号として、データスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、データ信号電圧（ソース信号電圧）の極性を制御する信号ＰＯＬと、表示すべき画像を表すデジタル画像信号ＤＡ、ゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫおよびゲートドライバ出力制御信号ＧＯＥを生成する。

より具体的には、表示制御回路１６０は、必要に応じて内部メモリを用いてタイミング調整等を行ったビデオ信号Ｄｖをデジタル画像信号ＤＡとして出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成する。表示制御回路１６０は、また、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベルとなる信号としてデータスタートパルス信号ＳＳＰを生成し、水平同期信号ＨＳＹに基づきラッチストローブ信号ＬＳを生成する。表示制御回路１６０は、さらに、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間：１Ｆ）毎に所定期間だけハイレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきラッチストローブ信号ＬＳおよびゲートドライバ出力制御信号ＧＯＥを生成する。

表示制御回路１６０は、上記のように生成された信号のうち、ゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫおよびゲートドライバ出力制御信号ＧＯＥを、ゲートドライバ１３０に出力する。また、表示制御回路１６０は、デジタル画像信号ＤＡ、ラッチストローブ信号ＬＳ、データ信号電圧の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫを、ソースドライバ１４０に出力する。また、表示制御回路１６０は、ゲートクロック信号ＧＣＫおよびゲートスタートパルス信号ＧＳＰをＣＳコントロール回路１５０に出力する。なお、表示制御回路１６０は、必要に応じてデータクロック信号ＳＣＫおよびラッチストローブ信号ＬＳをＣＳコントロール回路１５０に出力してもよい。

ゲートドライバ１３０は、ゲートクロック信号ＧＣＫに基づいてゲート信号を生成する。ゲートドライバ１３０は、ゲート信号電圧がハイレベルとなる画像書き込みパルスをゲートバスラインＧ１〜Ｇｎのそれぞれに印加することにより、マトリクス状に配列された画素を行ごとに走査する。

ソースドライバ１４０は、デジタル画像信号ＤＡ、ラッチストローブ信号ＬＳ、データ信号電圧の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号（ソース信号）を１水平走査期間（１Ｈ）毎に順次生成し、これらのデータ信号をソースバスラインＳ１〜Ｓｍにそれぞれ供給する。

また、ＣＳコントロール回路１５０は、ＣＳ電圧の波形の位相や幅を制御する。ＣＳ電圧として、１：１のデューティ比で振動する波形を有する振動電圧を用いる場合、ＣＳコントロール回路１５０は、振動の位相や幅（または周期）を制御する。

以下に、図２および図３を参照して、液晶表示装置１００のマルチ画素駆動を説明する。

ゲートドライバ１３０が各ＴＦＴ１６ａ、１６ｂをオン状態にして、ソースドライバ１４０は、共通のデータ信号線（ソースバスライン）１４を介して、副画素電極１１ａ、１１ｂの両方にソース信号電圧を供給する。その後、ゲートドライバ１３０が各ＴＦＴ１６ａ、１６ｂをオフ状態にした後に、ＣＳコントロール回路１５０は、ＣＳバスライン１３ａ、１３ｂの電圧を相互に異なるように変化させる。これにより、１つの画素内の第１液晶容量Ｃｌｃ１および第２液晶容量Ｃｌｃ２の電圧が異なることになり、１つの画素内に明副画素と暗副画素とが形成される。この構成では、２つの副画素電極に１つのソースバスラインからソース信号電圧を供給するため、ソースバスラインの数やこれらにソース信号を供給するソースドライバ１４０（図２参照）の数を増加させなくてもよい。

ここで、液晶表示装置の駆動に関する各期間について定義する。本明細書においては、ノンインターレース駆動用の入力映像信号の場合の１フレーム期間およびインターレース駆動用の入力映像信号の１フィールド期間を「入力映像信号の垂直走査期間（Ｖ−Ｔｏｔａｌ）」と呼ぶ。一方、液晶表示装置において、表示信号電圧（ソース信号電圧）を書き込むためにある走査線（すなわちゲートバスライン）が選択され、次の表示信号電圧を書き込むためにその走査線が選択されるまでの期間を「垂直走査期間（Ｖ−Ｔｏｔａｌ）」と定義することにする。通常、液晶表示装置における１垂直走査期間は、入力映像信号の１垂直走査期間に対応する。以下では、簡単のために、１垂直走査期間＝１フレーム期間とし、液晶表示パネルの１垂直走査期間が入力映像信号の１垂直走査期間に対応する場合について説明する。但し、本発明はこれに限られず、例えば、入力映像信号の１垂直走査期間（例えば１／６０ｓｅｃ）に対して、液晶表示パネルの２垂直走査期間（２×１／１２０ｓｅｃ）を割り当てる、いわゆる２倍速駆動（垂直走査周波数が１２０Ｈｚ）などにも適用できる。

また、時間間隔の長さとしては上記のような関係が成立し、時間間隔としての１垂直走査期間はどの走査線についても等価であるが、１本目の走査線についての垂直走査期間は１枚の画像を表示させるための期間としての意味も持つ。すなわち、垂直走査期間の起点が意味を持つ。そこで、入力映像信号の１枚の画像に対応する期間を「フレーム」と呼び、フレーム期間および垂直走査期間と区別することにする。また、ある走査線を選択する時刻と、次に別の走査線を選択する時刻との差（期間）を１水平走査期間（１Ｈ）という。

また、表示装置に入力される映像信号の垂直走査期間「Ｖ−Ｔｏｔａｌ」は、映像を表す有効表示期間（Ｖ−Ｄｉｓｐ）と、映像を表示しない垂直帰線期間（Ｖ−Ｂｌａｎｋ）とからなっている。例えば、表示エリアの画素の行数が１０８０行である場合（フルハイビジョン対応）、有効表示期間は１０８０Ｈ（水平走査期間）、垂直帰線期間は４５Ｈで、垂直走査期間（Ｖ−Ｔｏｔａｌ）が１１２５Ｈとされる。ただし、映像を表示する有効表示期間Ｖ−Ｄｉｓｐは液晶パネルの表示エリア（有効な画素の行数）によって決定されるが、垂直帰線期間は信号処理のための期間であるため、必ずしも一定でない。

ここで、垂直走査期間Ｖ−Ｔｏｔａｌに含まれる水平走査期間の数をＮｖ−Ｔｏｔａｌで表し、有効表示期間Ｖ−Ｄｉｓｐに含まれる水平走査期間の数をＮｖ−Ｄｉｓｐで表し、垂直帰線期間Ｖ−Ｂｌａｎｋに含まれる水平走査期間の数をＮｖ−Ｂｌａｎｋで表す。上記の例については、Ｎｖ−Ｔｏｔａｌ＝１１２５、Ｎｖ−Ｄｉｓｐ＝１０８０、Ｎｖ−Ｂｌａｎｋ＝４５である。なお、Ｎｖ−Ｔｏｔａｌは走査線数とも呼ばれ、Ｖ−Ｄｉｓｐは有効走査線数とも呼ばれる。

液晶表示装置１００のソースドライバ１４０は、複数の水平走査期間にわたってソース信号電圧の極性を反転させず、映像信号に応じてソース信号電圧を同一極性内で変化させる。このように、ソースドライバ１４０が複数の水平走査期間にわたってソース信号電圧の極性を反転させないことにより、ソース信号電圧の極性の反転回数が少なくなるので、ソースドライバ１４０の消費電力を低減させることができ、発熱を抑制することができる。

また、一般に、動画性能向上のために画像書き込み周波数を上げると、画像書き込みパルスの幅が短くなるため、ソース信号電圧の極性が反転するときに、ソースバスラインの負荷容量および抵抗に起因して画素への充電が十分に行われなくなることがある。しかしながら、ソースドライバ１４０が、複数の水平走査期間にわたってソース信号電圧の極性を反転させないことにより、画像書き込み周波数を上げた場合にも、ソース信号電圧は同一極性内でのみ変化するため、画素への充電を十分に行うことができる。なお、ここでは、液晶表示装置１００は、第１行の画素から順番に走査されていき、最後の行（第ｎ行）の画素が走査されるまでソース信号電圧の極性を反転させない。本明細書において、所定の条件に従った画素の走査が複数の行の一方の端から他方の端に向かって進行している間にわたってソース信号電圧の極性が反転しないように駆動することをソースライン反転駆動という。ここでいうソースライン反転駆動は、ソース信号電圧の極性がフィールドにわたって反転しない駆動も含む。なお、本実施形態の液晶表示装置１００はソース信号電圧の極性をフレームごとに反転する。

以下、図４および図５を参照して、本実施形態の液晶表示装置１００のソースライン反転駆動を説明する。図４（ａ）に、連続する２つのフレーム（ＮフレームおよびＮ＋１フレーム）において各画素に供給されるソース信号電圧の極性を示し、図４（ｂ）に、連続する２つのフレームにおけるソースバスラインＳｉのソース信号電圧およびゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧のタイミングチャートを示す。

図４（ａ）に示すように、ソース信号電圧の極性は、Ｎフレームの間（１垂直走査期間）、反転しない。Ｎフレームにおいてソース信号電圧の中央値Ｖｓｃに対してプラス極性のソース信号電圧が与えられたとすると、次のＮ＋１フレームでは中央値Ｖｓｃに対してマイナス極性のソース信号電圧が与えられる。なお、一般に、ソース信号電圧の中央値Ｖｓｃは、対向電圧Ｖｃｏｍにほぼ等しい。また、同一フレームにおいて、ソースバスラインＳｉに隣接するソースバスラインＳｉ＋１にはソースバスラインＳｉと逆の極性のソース信号電圧が与えられ、同様にソースバスラインＳｉ＋２にはソースバスラインＳｉ＋１と逆の極性のソース信号電圧が与えられる。

例えば、Ｎフレームにおいて、図２に示したゲートドライバ１３０がゲートバスラインＧ１〜Ｇｎを順次選択する間、ソースドライバ１４０は、ｉ列のソースバスラインＳｉにプラス極性のソース信号電圧を供給する。その後、次のＮ＋１フレームにおいてソース信号電圧の極性は反転する。Ｎ＋１フレームにおいて、図２に示したゲートドライバ１３０がゲートバスラインＧ１〜Ｇｎを順次選択する間、ソースドライバ１４０は、ｉ列のソースバスラインＳｉにマイナス極性のソース信号電圧を供給する。なお、図４（ｂ）では、図面が過度に複雑になることを防ぐために、ソース信号電圧を垂直走査期間にわたって一定にしている。このようにして、１画素内に明副画素と暗副画素が形成される。以上のようなソースライン反転駆動を行うことにより、消費電力を低減させるとともに充電むらを抑制することができる。

図５に、ソースライン反転駆動を行うときのあるフレームにおける副画素および各種信号電圧を示す。具体的には、図５（ａ）に、４行４列の画素のそれぞれの副画素の極性および明暗状態を示す。ハッチングを付した副画素が暗副画素であり、ハッチングを付していない副画素が明副画素である。Ｇｊ〜Ｇｊ＋３はゲートバスライン、ＣＳ−Ａ〜ＣＳ−ＥはＣＳバスライン、Ｓｉ〜Ｓｉ＋３はソースバスラインを示している。図５（ｂ）に、ＣＳ電圧Ｖｃｓ−Ａ、Ｖｃｓ−Ｂ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ、ｊ行ｉ列の画素に含まれる副画素Ｐ−Ａ（ｉ，ｊ）、Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ａ（ｉ，ｊ）、Ｖｐ−Ｂ（ｉ，ｊ）のタイミングチャートを示す。ここでは、ソースバスラインＳｉおよびゲートバスラインＧｊに対応するｊ行ｉ列の画素に含まれる副画素Ｐ−Ａ（ｉ，ｊ）と副画素Ｐ−Ｂ（ｉ，ｊ）に着目している。なお、上記副画素の表記において、副画素Ｐ−Ａ（ｉ，ｊ）の”Ａ”はＣＳバスラインＣＳ−Ａと補助容量を形成している副画素であることを示しており、副画素Ｐ−Ｂ（ｉ，ｊ）の”Ｂ”はＣＳバスラインＣＳ−Ｂと補助容量を形成している副画素であることを示している。

対向電圧Ｖｃｏｍに対するＣＳ電圧Ｖｃｓ−Ａ、Ｖｃｓ−Ｂの極性は一定の周期（ここでは５Ｈ周期）で反転する。ゲート信号の画像書き込みパルスＰｗの期間においてソース信号電圧Ｖｓｉは副画素Ｐ−Ａ（ｉ，ｊ）と副画素Ｐ−Ｂ（ｉ，ｊ）に供給される。ＣＳ電圧Ｖｃｓ−Ａ、Ｖｃｓ−Ｂの極性はゲート信号の画像書き込みパルスＰｗの立ち下がった後に反転する。具体的には、ゲート信号電圧ＶｇｊがＶｇＨからＶｇＬとなった後でＣＳバスラインＣＳ−Ａの電圧は対向電圧Ｖｃｏｍに対してマイナス極性からプラス極性に変化する。このＣＳ−Ａ電圧の変化により、副画素Ｐ−Ａ（ｉ，ｊ）の電圧Ｖｐ−Ａ（ｉ，ｊ）は、画像書き込みパルスＰｗの間に供給された電圧以上となり、副画素Ｐ−Ａ（ｉ，ｊ）の実効電圧が大きくなり、副画素Ｐ−Ａ（ｉ，ｊ）は明副画素となる。同様に、ＣＳ電圧Ｖｃｓ−Ｂの極性も一定の周期（ここでは５Ｈ周期）で対向電圧Ｖｃｏｍに対して反転するが、ゲート信号電圧ＶｇｊがＶｇＨからＶｇＬとなった直後にＣＳバスラインＣＳ−Ｂの電圧は対向電圧Ｖｃｏｍに対してプラス極性からマイナス極性に変化する。このＣＳ電圧Ｖｃｓ−Ｂの変化により、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ｂ（ｉ，ｊ）は、画像書き込みパルスＰｗの間に供給された電圧以下となるため、副画素Ｐ−Ｂ（ｉ，ｊ）の実効電圧が小さくなり、副画素Ｐ−Ｂ（ｉ，ｊ）は暗副画素となる。

本実施形態の液晶表示装置１００は、またプリチャージ駆動を行う。上述したソースライン反転駆動を行う場合、垂直走査期間にわたってソース信号電圧の極性は反転しないため、ソース信号電圧がｊ行の画素に対応する値に変化する前に、ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスを立ち上げて、ｊ−１行の画素に供給したソース信号電圧をｊ行の画素にも供給することにより、ｊ行の画素への充電を十分に行うことができる。

以下、図６を参照して、プリチャージ駆動法を説明する。図６に、ラッチストローブ信号ＬＳ、ソースバスラインＳｉに供給されるソース信号電圧Ｖｓｉ、ゲートバスラインＧｊ−１、Ｇｊに供給されるゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫのタイミングチャートを示す。また、ソース信号電圧Ｖｓｉにおいて、ｊ―１行ｉ列、ｊ行ｉ列の画素に対応するソース信号電圧をＶｓ（ｉ，ｊ−１）、Ｖｓ（ｉ，ｊ）と示す。

ゲートクロック信号ＧＣＫのパルスは１水平走査期間（１Ｈ）ごとに発生し、ゲートクロック信号ＧＣＫのパルスの立ち下がりに同期してゲート信号の画像書き込みパルスＰｗが立ち上がり、ゲートクロック信号ＧＣＫの次のパルスの立ち上がりに同期してゲート信号の画像書き込みパルスＰｗが立ち下がる。また、ラッチストローブ信号ＬＳのパルスは１水平走査期間（１Ｈ）ごとに発生し、ラッチストローブ信号ＬＳのパルスの立ち下がりに同期してソース信号電圧Ｖｓｉが変化する。

上述したソースライン反転駆動を行う場合、ソース信号電圧Ｖｓ（ｉ，ｊ−１）の極性はソース信号電圧Ｖｓ（ｉ，ｊ）の極性と同じである。このため、ソース信号電圧がＶｓ（ｉ，ｊ−１）からＶｓ（ｉ，ｊ）に変化する前に、ｊ行ｉ列の画素にソース信号電圧Ｖｓ（ｉ，ｊ−１）を供給してプリチャージを行うことにより、ｊ行ｉ列の画素の充電を十分に行うことができる。また、このようなプリチャージを行うために、ソース信号電圧がＶｓ（ｉ，ｊ−１）からＶｓ（ｉ，ｊ）に変化する前にゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスＰｗが立ち上がる。具体的には、ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスＰｗの立ち上がりと同期するゲートクロック信号ＧＣＫのパルスは、ソース信号電圧Ｖｓ（ｉ，ｊ）への変化と同期しているラッチストローブ信号ＬＳのパルスの立ち下がりよりも前に立ち下がる。

ゲート信号の画像書き込みパルスＰｗは、ゲートクロック信号ＧＣＫのパルスの立ち下がりに同期して立ち上がり、ゲートクロック信号ＧＣＫの次のパルスの立ち上がりに同期して立ち下がるため、画像書き込みパルスＰｗの立ち上がりからソース信号電圧が変化するまでの間（すなわち、ゲートクロック信号ＧＣＫのパルスの立ち下がりからラッチストローブ信号ＬＳのパルスの立ち下がりまでの間）がプリチャージ期間となる。以上のようにプリチャージを行うことにより、画素への充電むらを抑制することができる。

ここまで上述してきたように、マルチ画素技術およびプリチャージ駆動は、それぞれ利点を有している。しかしながら、本願発明者は、マルチ画素技術にプリチャージ駆動を単純に適用すると、以下の問題が発生することを見出した。

以下、比較例１および２の液晶表示装置と比較して、本実施形態の液晶表示装置１００の利点を説明する。まず、図７を参照して、比較例１の液晶表示装置を説明する。比較例１の液晶表示装置は、図２４および図２５を参照して説明したドット反転駆動を行うものである。図７に、比較例１の液晶表示装置におけるソースバスラインＳｉに供給されるソース信号電圧、ゲートクロック信号ＧＣＫ、ゲートバスラインＧｊに供給されるゲート信号電圧およびＣＳ電圧のタイミングチャートを示す。

ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスＰｗは、ゲートクロック信号のパルスの立ち下がりに同期して立ち上がり、ゲートクロック信号の次のパルスの立ち上がりに同期して立ち下がる。なお、ソースバスラインＳｉに供給されるソース信号電圧がＶｓ（ｉ，ｊ）である期間は、ゲートクロック信号のパルスの立ち下がりから次のパルスの立ち下がりまでの期間であり、ゲートバスラインＧｊの画像書き込みパルスＰｗの期間、ソースバスラインＳｉに供給されるソース信号電圧はＶｓ（ｉ，ｊ）である。その後、ゲート信号の画像書き込みパルスの立ち下がりと同期して立ち上がったゲートクロック信号のパルスが立ち下がると、このゲートクロック信号のパルスの立ち下がりに同期してｊ行ｉ列の画素に接続されたＣＳ電圧の極性が反転する。なお、ここでは図示していないが、このゲートクロック信号のパルスの立ち下がりに同期して、ゲートバスラインＧｊ＋１に供給されるゲート信号の画像書き込みパルスＰｗが立ち上がる。ドット反転駆動では、ソース信号電圧Ｖｓ（ｉ，ｊ−１）、Ｖｓ（ｉ，ｊ＋１）の極性はソース信号電圧Ｖｓ（ｉ，ｊ）の極性と反転しているので、ゲートバスラインの負荷容量および抵抗に起因してゲート信号の画像書き込みパルスＰｗの波形が鈍ってもデータの書き込みが正常になされるように、ゲートバスラインＧｊの画像書き込みパルスＰｗの幅をソース信号電圧Ｖｓ（ｉ，ｊ）のパルスよりも十分短く設定し、ゲートバスラインＧｊの画像書き込みパルスＰｗの立ち下がりからゲートバスラインＧｊ＋１の画像書き込みパルスＰｗ（図示せず）の立ち上がりまでの期間を長くしている。なお、ゲートバスラインＧｊの画像書き込みパルスＰｗの幅は、ゲートクロック信号ＧＣＫのパルス幅を調整することにより、設定される。このように、ゲートバスラインＧｊの画像書き込みパルスＰｗの幅はソース信号電圧Ｖｓ（ｉ，ｊ）のパルスよりも十分短いため、ゲートクロック信号のパルスの立ち下がりに同期して電圧が変化するＣＳ信号のタイミングについても、画像書き込みパルスＰｗの波形の鈍りの影響をほとんど受けない。比較例１の液晶表示装置は、以上のようなドット反転駆動を行うことにより、上述したマルチ画素技術を用いて品位の高い表示を行っている。

次に、図８を参照して、比較例２の液晶表示装置を説明する。比較例２の液晶表示装置は、マルチ画素技術にソースライン反転駆動およびプリチャージ駆動を単純に適用したものである。図８に、比較例２の液晶表示装置におけるソースバスラインＳｉに供給されるソース信号電圧、ゲートバスラインＧｊに供給されるゲート信号電圧、ゲートクロック信号ＧＣＫおよびＣＳ電圧のタイミングチャートを示す。

ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスＰｗは、ゲートクロック信号のパルスの立ち下がりに同期して立ち上がる。ゲート信号の画像書き込みパルスＰｗが立ち上がった後、ソース信号電圧が同一極性内でＶｓ（ｉ，ｊ−１）からＶｓ（ｉ，ｊ）に変化する。その後、ゲートクロック信号の次のパルスの立ち上がりに同期してゲート信号の画像書き込みパルスＰｗが立ち下がる。次に、ゲートクロック信号のこのパルスの立ち下がりに同期してｊ行ｉ列の画素に接続されたＣＳ電圧の極性を変化させるとともに、ここでは図示していないがゲートバスラインＧｊ＋１に供給されるゲート信号の画像書き込みパルスＰｗが立ち上がる。

比較例２の液晶表示装置では、垂直走査期間にわたってソース信号電圧の極性が反転しないため、ソースドライバの発熱を抑制することができる。また、垂直走査期間にわたってソース信号電圧の極性が反転しないため、ソース信号電圧が同一極性内で変化する前に、ゲート信号の画像書き込みパルスを立ち上げてプリチャージを行っており、これにより、画素への充電を十分に行うことができる。

なお、プリチャージを行わない比較例１の液晶表示装置では、ソース信号電圧がＶｓ（ｉ，ｊ−１）からＶｓ（ｉ，ｊ）に変化するのと同じタイミングでゲート信号の画像書き込みパルスＰｗを立ち上げていたが、比較例２の液晶表示装置では、プリチャージを行うために、ゲートクロック信号ＧＣＫのパルスの幅を短くして、ソース信号電圧がＶｓ（ｉ，ｊ−１）からＶｓ（ｉ，ｊ）に変化する前に、ゲートクロック信号のパルスの立ち下がりに同期してゲート信号の画像書き込みパルスを立ち上げている。このため、比較例２の液晶表示装置では、プリチャージを行わない場合と比べて、ゲートクロック信号ＧＣＫのパルスの幅が短くなっている。このように、ゲートクロック信号ＧＣＫのパルスの幅が短いと、同様の信号を供給しているにもかかわらず、ゲートドライバからの距離に依存して副画素の明暗が異なることがある。

ここで、図９を参照して、ゲートドライバからの距離に依存して副画素の明暗状態が異なる理由を説明する。なお、ここで、ゲートバスラインに供給するためにゲートドライバにおいて生成されたゲート信号のパルスＰｗを「画像書き込みパルス」ともいい、副画素に対応するＴＦＴのゲート電極に実際に印加されるパルスと区別する。

図９（ａ）に、ゲート信号の画像書き込みパルスＰｗと、ゲートドライバから近くの副画素に対応するＴＦＴのゲート電極に印加されるパルスＰｗａと、ゲートクロック信号ＧＣＫと、ＣＳコントロール回路において生成されたＣＳ信号のＣＳ電圧Ｖｃｓを示す。また、図９（ｂ）に、ゲートドライバにおいて生成されたゲート信号の画像書き込みパルスＰｗと、ゲートドライバから遠くの副画素に対応するＴＦＴのゲート電極に印加されるパルスＰｗｂと、ゲートクロック信号ＧＣＫと、ＣＳコントロール回路において生成されたＣＳ電圧Ｖｃｓを示す。図９（ａ）および図９（ｂ）のいずれの副画素にも、図５（ｂ）に示した副画素Ｐ−Ｂ（ｉ，ｊ）と同様の信号、すなわち、副画素を理想的には暗副画素とするような信号が供給されている。

図９（ａ）に示すように、パルスＰｗａは、ゲートバスラインの負荷容量および抵抗に起因して画像書き込みパルスＰｗに対してやや鈍っている。ただし、副画素がゲートドライバに近いため、鈍りの程度は比較的小さく、ＣＳ電圧Ｖｃｓ−Ｂがハイレベルの間にゲート電極の電圧はＶｇｌとなり、その後に、ＣＳ電圧Ｖｃｓ−Ｂ電圧がハイレベルからローレベルに変化しているため、本来、暗副画素にすべき副画素を暗副画素にすることができる。

これに対して、図９（ｂ）に示すように、副画素がゲートドライバから遠い場合、パルスＰｗｂは、ゲートバスラインの負荷容量および抵抗に起因して、画像書き込みパルスＰｗに対して比較的大きく鈍る。特に、液晶パネル１１０が大型化や高精細化されると、ゲートバスラインの負荷容量および抵抗が大きくなり、鈍りが顕著になる。このように鈍りが大きいと、ＣＳ電圧Ｖｃｓ−Ｂがハイレベルの間に、この副画素に対応するＴＦＴのゲート電極の電圧がＶｇｌとならず、ＣＳ電圧Ｖｃｓ−Ｂがローレベルに変化した後でこの電圧がＶｇｌとなり、その後（例えば５Ｈ後）、ＣＳ電圧Ｖｃｓ−Ｂがローレベルからハイレベルに反転する。ソース信号電圧が正極性である場合、ＣＳ電圧の電圧がハイレベルからローレベルに変化した後でゲート電極の電圧がローレベルになると、ゲート電極の電圧がローレベルになった後のＣＳバスラインＣＳ−Ｂの振動電圧の最初の変化は上昇であるので、副画素の電圧は突き下げ作用ではなく突き上げ作用を受けることになる。このため、本来、暗副画素とすべき副画素が明副画素となってしまい、明暗反転が発生し、表示品位が低下することになる。

なお、ゲートクロック信号のパルスの幅が長ければ、ゲートクロック信号のパルスの立ち上がりと同期しているゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスの立ち下がりから、ゲートクロック信号のパルスの立ち下がりと同期しているＣＳ電圧の極性が反転するまでの期間が長いので、画像書き込みパルスに対して副画素に対応するＴＦＴのゲート電極に印加されるパルスが多少鈍っても、副画素の明暗反転は生じにくい。しかしながら、比較例２の液晶表示装置では、プリチャージ駆動を行っているため、ゲートクロック信号のパルスの幅が短くなっており、ゲートクロック信号ＧＣＫの立ち下がりに同期してＣＳ電圧Ｖｃｓの極性が反転する場合、副画素に対応するＴＦＴのゲート電極に印加されるパルスが立ち下がる前にＣＳ電圧の極性は反転しやすい。

以下、本実施形態の液晶表示装置１００を説明する。液晶表示装置１００は、ソースライン反転駆動およびプリチャージ駆動を行う点で、比較例１の液晶表示装置と異なる。また、液晶表示装置１００は、比較例２の液晶表示装置と同様に、マルチ画素技術にソースライン反転駆動およびプリチャージ駆動を適用しているが、ゲート信号の画像書き込みパルスＰｗの立ち上がり（すなわち、ゲートクロック信号のパルスの立ち下がり）に同期することなく、ゲート信号の画像書き込みパルスＰｗの立ち上がった後にＣＳ電圧の極性が反転する点で、比較例２の液晶表示装置とは異なる。

図１０に、本実施形態の液晶表示装置１００におけるラッチストローブ信号ＬＳ、ソースバスラインＳｉに供給されるソース信号電圧Ｖｓｉ、ゲートバスラインＧｊ−１、Ｇｊ、Ｇｊ＋１に供給されるゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、Ｖｇｊ＋１、ゲートクロック信号ＧＣＫ、および、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートを示す。

液晶表示装置１００のドライバ１２０（図１（ａ）参照）は、ゲート信号の画像書き込みパルスの立ち上がりと同期することなく、ゲート信号の画像書き込みパルスの立ち上がりから一定時間経過後に、ＣＳ電圧の極性を反転させている。具体的には、ＣＳコントロール回路１５０（図２参照）は、ゲート信号の画像書き込みパルスの立ち上がりから一定時間経過後に、ＣＳ電圧の極性を反転させている。

液晶表示装置１００は、比較例１および２の液晶表装置と比較して、ゲートクロック信号のパルスの立ち下がりから副画素に対応するＴＦＴのゲート電極に印加されるパルスが立ち下がるまでの時間τｇだけ遅延させてＣＳ電圧の極性の反転を行っている。このため、副画素に対応するＴＦＴのゲート電極に印加されるパルスがゲート信号の画像書き込みパルスに対して鈍っても、実際に副画素のゲートがオフ状態となるタイミングとＣＳ電圧の極性反転のタイミングにズレが生じないため、明暗反転の発生を抑制することができる。

ここで、ｊ−１行ｉ列およびｊ行ｉ列の画素の走査を説明する。ここでは、ｊ―１行ｉ列、ｊ行ｉ列、ｊ＋１行ｉ列に対応するソース信号電圧がＶｓ（ｉ，ｊ−１）、Ｖｓ（ｉ，ｊ）、Ｖｓ（ｉ，ｊ＋１）であり、また、ゲートクロック信号のパルスを順番に、第１パルス、第２パルス、第３パルスと呼ぶ。

まず、ゲートクロック信号ＧＣＫの第１パルスが立ち下がる。このゲートクロック信号ＧＣＫの第１パルスの立ち下がりに同期してｊ−１行のゲートバスラインＧｊ−１に供給されるゲート信号の画像書き込みパルスが立ち上がる。ゲートクロック信号ＧＣＫの第１パルスが立ち下がった後、ソース信号電圧がＶｓ（ｉ，ｊ−１）に変化する。

次に、ゲートクロック信号ＧＣＫの第２パルスが立ち上がる。このゲートクロック信号ＧＣＫの第２パルスの立ち上がりに同期してｊ−１行のゲートバスラインＧｊ−１に供給されるゲート信号の画像書き込みパルスが立ち下がる。これにより、ｊ−１行ｉ列の画素に含まれる副画素はソースバスラインＳｉから切断される。

次に、ゲートクロック信号ＧＣＫの第２パルスが立ち下がる。このゲートクロック信号ＧＣＫの第２パルスの立ち下がりに同期してｊ行のゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスが立ち上がる。これにより、ｊ行ｉ列の副画素にソース信号電圧Ｖｓ（ｉ，ｊ−１）が供給される。なお、このように、ソース信号電圧をＶｓ（ｉ，ｊ）に変化させる前に、ｊ行の画素のゲート信号の画像書き込みパルスを立ち上げて、ｊ行ｉ列の画素にソース信号電圧Ｖｓ（ｉ，ｊ−１）を供給することにより、ｊ行ｉ列の画素にプリチャージが行われる。

その後、ゲートクロック信号ＧＣＫの第２パルスが立ち下がった後に、ソース信号電圧をＶｓ（ｉ，ｊ−１）からＶｓ（ｉ，ｊ）に変化させる。これにより、ｊ行ｉ列の画素にソース信号電圧Ｖｓ（ｉ，ｊ）が供給される。

次に、ゲートクロック信号ＧＣＫの第３パルスが立ち上がる。このゲートクロック信号ＧＣＫの第３パルスの立ち上がりに同期してｊ行のゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスが立ち下がる。これにより、ｊ行の画素に含まれる副画素はソースバスラインＳｉから切断される。

次に、ゲートクロック信号ＧＣＫの第３パルスが立ち下がる。このゲートクロック信号ＧＣＫの第３パルスの立ち下がりに同期してｊ＋１行のゲートバスラインＧｊ＋１に供給されるゲート信号の画像書き込みパルスが立ち上がる。これにより、ｊ＋１行ｉ列の副画素にソース信号電圧Ｖｓ（ｉ，ｊ）が供給される。なお、このように、ソース信号電圧をＶｓ（ｉ，ｊ＋１）に変化させる前に、ｊ＋１行の画素のゲート信号の画像書き込みパルスを立ち上げて、ｊ＋１行の画素にソース信号電圧Ｖｓ（ｉ，ｊ）を供給することにより、ｊ＋１行ｉ列の画素にプリチャージが行われる。

ゲートクロック信号ＧＣＫの第３パルスの立ち下がりから所定の期間後、ＣＳ電圧Ｖｃｓ−Ｂはハイレベルからローレベルに反転する。これにより、ｊ−１行の画素の第２副画素およびｊ行の画素の第１副画素の電圧が降下する。ｊ−１行ｉ列の第２副画素およびｊ行ｉ列の第１副画素には正極性のソース信号電圧が供給されていたので、これらの副画素は暗副画素となる。また、ここでは図示しないが、ＣＳ電圧Ｖｃｓ−Ｂの極性の反転と同時に、ＣＳ電圧Ｖｃｓ−Ａはローレベルからハイレベルに反転する。これにより、ｊ−１行ｉ列の第１副画素の電圧が上昇し、明副画素となる。以下、ｊ＋１行の画素についても各信号電圧は同様に変化する。

このように、液晶表示装置１００では、ＣＳ電圧の極性は、ゲート信号の画像書き込みパルスの立ち上がりと同期することなく、ゲート信号の画像書き込みパルスの立ち上がりから所定の時間経過後に反転する。この所定の時間は、例えば、ゲートバスラインの時定数τｇ＝ＣＲに基づいて決められる。例えば、シミュレーションによりＴＦＴがオフとなる電圧に相当する時間を求めてもよい。例えば、３７型ＦＨＤ（フルハイビジョン；１０８０×１９２０×ＲＧＢドット）の液晶表示装置の場合、この時間は２μｓであり、液晶パネル１１０（図１（ａ））が大型化するほどゲートバスラインの負荷が大きくなるため、この時間が長くなる。

なお、いずれの副画素も、対応するＴＦＴのゲート電極に印加されるパルスが立ち下がるときに、ＣＳ電圧がほぼ所望のレベル（ハイレベルまたはローレベル）であることが好ましい。ほぼ所望のレベルとは、ピークｔｏピークの９７％以上、より好ましくは９９％以上のレベルである。ＣＳ電圧が所望のレベルに達していない場合に、副画素のゲートがオフ状態にされると、ＣＳ電圧の変化に起因して、副画素の電圧への突き上げ作用、突き下げ作用あるいはその程度が変化して、明暗およびその程度が変動してしまうためである。

以上のように、液晶表示装置１００は、ゲートドライバ１３０（図２参照）において生成されたゲート信号の画像書き込みパルスＰｗに対するパルスＰｗａ、Ｐｗｂの遅延時間を考慮してＣＳ電圧の極性を反転させている。例えば、副画素に対応するＴＦＴのゲート電極に印加されるパルスが立ち下がるまで、ＣＳ電圧をハイレベルに維持し、副画素に対応するＴＦＴのゲート電極に印加されるパルスが立ち下がった後でＣＳ電圧をローレベルとすることで、所望の明副画素および暗副画素を実現することができる。あるいは、副画素に対応するＴＦＴのゲート電極に印加されるパルスが立ち下がるまで、ＣＳ電圧をローレベルに維持し、副画素に対応するＴＦＴのゲート電極に印加されるパルスが立ち下がった後でＣＳ電圧をハイレベルとすることで、所望の明副画素または暗副画素を実現することができる。

なお、上述した説明では、ゲートバスラインＧｊ＋１に供給されるゲート信号の画像書き込みパルスは、ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスと重ならなかったが、本発明はこれに限定されない。図１１に示すように、ゲートバスラインＧｊ＋１に供給されるゲート信号の画像書き込みパルスが、ゲートバスラインＧｊに供給されるゲート信号の画像書き込みパルスと重なることもある。

また、プリチャージ駆動を行っても、ゲート信号の画像書き込みパルスの立ち下がりからソース信号電圧の変化を開始するタイミングまでの期間は、パネル内の負荷によるゲート遅延時間（τｇ）以上に設定するため、ＣＳ電圧は、ソース信号電圧の変化を開始するタイミングと同期して、または、このタイミングの後に、ＣＳ電圧の極性が反転してもよい。この場合も、副画素のゲートが実際にオフになってからＣＳ電圧の極性を反転させることができ、明暗反転を抑制することができる。

（実施形態２）
上述した説明では、ゲートドライバ１３０（図２参照）は順次走査を行ったが、本発明はこれに限定されない。ゲートドライバ１３０は飛び越し走査を行ってもよい。

以下、図１２および図１３を参照して、本発明による液晶表示装置の第２実施形態を説明する。なお、本実施形態の液晶表示装置１００は、ゲートドライバ１３０（図２参照）が飛び越し走査を行う点を除いて、図１〜図３を参照して説明した実施形態１の液晶表示装置と同様の構成を有しており、以下の説明では、冗長さを避けるために、実施形態１と重複する説明を省略する。

本実施形態の液晶表示装置１００は、マルチ画素技術にソースライン反転駆動を適用するとともに、ゲートバスライン飛び越し走査駆動（インターレース駆動）を行う。これにより、液晶表示装置１００は、ソースドライバ１４０（図２参照）の消費電力を低減させ、また、動画性能向上のために画像書き込み周波数を向上する際にも充電率の低下を抑制することができる。

図１２（ａ）に、連続する２つのフレーム（ＮフレームおよびＮ＋１フレーム）における各画素の走査の順番、および、各画素に対応するソース信号電圧の極性を示す。図１２（ｂ）に、連続する２つのフレームにおいてソースバスラインＳｉに供給されるソース信号電圧、および、ゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧のタイミングチャートを示す。ここでは、各フレームは、２つの期間（前半１／２フレームと後半１／２フレーム）に分割されている。本明細書において、フレーム内に含まれる２つの期間をサブフレームと呼ぶことにし、一般に１フレーム期間が１垂直走査期間に対応するので、サブフレームの期間に対応する期間をサブ垂直走査期間と呼ぶことにする。なお、ここでは、奇数行の画素が走査されるサブフレームを第１サブフレームとし、偶数行の画素が走査されるサブフレームを第２サブフレームとする。なお、第１サブフレームと第２サブフレームとの長さは完全に一致するとは限らない。奇数行が１〜ｎで、偶数行が２〜ｎ−１の場合、偶数行が奇数行よりも１本少ないため、それに伴い、第２サブフレームも第１サブフレームよりも短い。

Ｎフレームの前半１／２フレーム（第１サブ垂直走査期間）において、例えば、奇数行のゲートバスラインにゲート信号電圧ＶｇがＶｇＬ（ローレベル）から一定期間ＶｇＨ（ハイレベル）となる画像書き込みパルスＰｗが順次印加される。すなわち、この前半１／２フレームにおいて、１行、３行・・・の全ての奇数行の画素にソース信号電圧が供給される。Ｎフレームの後半１／２フレーム（第２サブ垂直走査期間）においては、偶数行のゲートバスラインに、ＶｇがＶｇＬから一定期間ＶｇＨとなる画像書き込みパルスＰｗが順次印加される。すなわち、後半１／２フレームにおいて、２行、４行・・・の全ての偶数行の画素にソース信号電圧が供給される。

したがって、ソースバスラインＳｉには、Ｎフレームの前半１／２フレームにおいて、ソース信号電圧の中央値Ｖｓｃに対して正極性のソース信号電圧が供給され、次の後半１／２フレームにおいても正極性のソース信号電圧が供給される。なお、同じサブ垂直走査期間において、ソースバスラインＳｉに隣接するソースバスラインＳｉ＋１に供給されるソース信号電圧の極性はソースバスラインＳｉに供給されるソース信号電圧の極性と逆である。同様に、ソースバスラインＳｉ＋２に供給されるソース信号電圧の極性はソースバスラインＳｉ＋１に供給されるソース信号電圧の極性と逆である。

液晶表示装置１００はフレームごとにソース信号電圧の極性を反転する。Ｎ＋１フレームの前半１／２フレームにおいて、ソースバスラインＳｉには、中央値Ｖｓｃに対して負極性のソース信号電圧が供給される。その後、Ｎ＋１フレームの後半１／２フレームにおいてもソースバスラインＳｉには負極性のソース信号電圧が供給される。

図１３（ａ）に、４行４列の画素のそれぞれの副画素の極性および明暗状態を示す。図１３（ａ）に示すように、本実施形態の液晶表示装置１００は、ソースライン反転駆動を行っているにもかかわらず、副画素の明暗状態は図２４（ａ）に示した従来のドット反転駆動と同様であり、明副画素および暗副画素がそれぞれ市松模様に配置されている。したがって、明副画素がかたよっていないため、表示のざらつきを抑制することができる。

図１３（ｂ）に、液晶表示装置１００におけるＣＳ電圧Ｖｃｓ−Ｂ、ソースバスラインＳｉに供給されるソース信号電圧Ｖｓｉ、ゲートバスラインＧｊに供給されるゲート信号電圧Ｖｇｊ、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ｂ（ｉ，ｊ）、ゲートバスラインＧｊ＋１に供給されるゲート信号電圧Ｖｇｊ＋１、および、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧Ｖｐ−Ｂ（ｉ，ｊ＋１）のタイミングチャートを示す。

ＣＳバスラインＣＳ−Ｂに供給されるＣＳ電圧Ｖｃｓ−Ｂは、一定の周期で対向電圧Ｖｃｏｍに対して極性の反転する振動波形を有している。振動波形は、例えば図示したような、デューティ比１：１の矩形波である。

ゲートバスラインＧｊのゲート信号電圧がハイレベルの時に正極性のソース信号電圧がソースバスラインＳｉに供給されるので、画素Ｐ−Ｂ（ｉ，ｊ）の電圧は正極性となる。ＣＳバスラインＣＳ−Ｂに供給されるＣＳ電圧Ｖｃｓ−Ｂは、一定の周期で対向電圧Ｖｃｏｍに対して極性の反転する振動波形（例えば図示したような、デューティ比が１：１の矩形波）を有しており、ゲートバスラインＧｊのゲート信号電圧がローレベルになってからのＣＳバスラインＣＳ−Ｂの振動電圧Ｖｃｓ−Ｂの最初の変化は降下（正極性から負極性への変化）なので、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧は突き下げ作用を受けて降下し、副画素Ｐ−Ｂ（ｉ，ｊ）に印加される実効電圧は、画像書き込みパルスＰｗの間供給された電圧以下となり、副画素Ｐ−Ｂ（ｉ，ｊ）は暗副画素となる。

一方、ゲートバスラインＧｊのゲート信号電圧がハイレベルであったときから約１／２フレーム後に、ゲートバスラインＧｊ＋１のゲート信号電圧がハイレベルとなり、この時に正極性のソース信号電圧がソースバスラインＳｉに供給されるので、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は正極性である。ゲートバスラインＧｊ＋１のゲート信号電圧がローレベルになってからのＣＳバスラインＣＳ−Ｂの振動電圧の最初の変化は上昇（負極性から正極性への変化）なので、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は突き上げ作用を受けて上昇し、副画素Ｐ−Ｂ（ｉ，ｊ＋１）に印加される実効電圧は、画像書き込みパルスＰｗの間に供給された電圧以上となり、副画素Ｐ−Ｂ（ｉ，ｊ＋１）は明副画素となる。

このように、ＣＳ電圧は、第１サブ垂直走査期間に選択されるゲートバスラインＧｊに接続された画素が有する２つの副画素の内で当該ＣＳ電圧が供給されるＣＳバスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用と、第２サブ垂直走査期間に選択されるゲートバスラインＧｊ＋１に接続された画素が有する２つの副画素の内で当該ＣＳ電圧が供給されるＣＳバスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用とが互いに逆になる波形を有している。

なお、本実施形態の液晶表示装置１００は、図１２（ａ）に示したように、Ｎフレームにおいて、奇数行の画素を走査するように飛び越し走査が行われた後で、偶数行の画素を走査するように飛び越し走査が行われており、また、Ｎフレームの間（１垂直走査期間）同じ極性のソース信号電圧をソースバスラインに供給されている。このように、画素を飛び越し走査することにより、図１３（ａ）に示すように、明副画素および暗副画素をそれぞれ市松模様と配列することができる。人間は明るい部分を中心に画素や境界を識別する傾向があるため、上述した実施形態１において参照した図５（ａ）に示したように明副画素の分布の偏った画像を見ると、表示がざらついて見えることがある。これに対して、本実施形態の液晶表示装置１００は、図１３（ａ）に示したように明副画素が市松模様に配列されていることになり、表示のざらつきを抑制することができる。

なお、ここで例示したように、ソース信号電圧のシークエンスは、ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間を含んでおり、同じ垂直走査期間に属する第１サブ垂直走査期間および第２サブ垂直走査期間におけるソース信号電圧の極性は同じである場合には、第１サブ垂直走査期間においてゲートバスラインＧｊに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、第２サブ垂直走査期間においてゲートバスラインＧｊ＋１に供給されるゲート信号電圧がハイレベルからローレベルに変化する時点までの間に、ＣＳ電圧の極性は奇数回変化すればよい。なお、ＣＳ電圧の振動波形の鈍りを考慮して、ＣＳ電圧の極性反転する間隔（振動の周期の２分の１）が５Ｈ以上であることがより好ましい。実際には設計時にＣＳバスラインの抵抗値、容量値を元に信号遅延をシミュレーションし対応するゲート信号電圧がオフになった時点でのＣＳ電圧の到達度が９７％以上、より好ましくは９９％以上となるようにＣＳ電圧の極性反転する間隔を決めればよい。

なお、ここではＣＳ電圧として、１：１のデューティ比で振動する波形を有する振動電圧を例示したが、ＣＳ電圧の極性が奇数回変化すればよく、従って、少なくとも１回極性が変化すればよい。ただし、上述のようにＣＳバスラインを配置すると、国際公開第２００６／０７０８２９Ａ１号パンフレットに記載されているように、電気的に互いに独立な複数のＣＳ幹線を設け、各ＣＳ幹線に複数のＣＳバスラインを接続することによって、ＣＳバスラインを介して補助容量対向電極に印加する振動電圧の振動の周期を長くすることができるという利点が得られる。

（実施形態３）
上述した説明では、ソース信号電圧の極性は同一フレーム内において反転しなかったが、本発明はこれに限定されない。ソース信号電圧の極性は同一フレーム内において反転してもよい。

以下、図１４および図１５を参照して、本発明による液晶表示装置の第３実施形態を説明する。なお、本実施形態の液晶表示装置１００は、フレームの半分（フィールド）ごとにソース信号電圧の極性が反転する点を除いて、実施形態２の液晶表示装置と同様の構成を有しており、以下の説明では、冗長さを避けるために、実施形態１および２と重複する説明を省略する。

本実施形態の液晶表示装置１００は、実施形態２の液晶表示装置と同様に、ソースライン反転駆動とともにゲートバスライン飛び越し走査駆動（インターレース駆動）を行う。ただし、本実施形態の液晶表示装置１００は、ソース信号電圧のシークエンスが、ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、同じ垂直走査期間に属する第１サブ垂直走査期間と第２サブ垂直走査期間におけるソース信号電圧の極性が互いに異なる点において実施形態２の液晶表示装置と異なる。また、第１サブ垂直走査期間においてゲートバスラインＧｊに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、第２サブ垂直走査期間においてゲートバスラインＧｊ＋１に供給されるゲート信号電圧がハイレベルからローレベルに変化する時間までの間に、ＣＳ電圧の極性が偶数回変化する点において実施形態２の液晶表示装置と異なる。

図１４（ａ）に、連続する２つのフレーム（ＮフレームおよびＮ＋１フレーム）における各画素の走査の順番、および、各画素に対応するソース信号電圧の極性を示す。また、図１４（ｂ）に、連続する２つのフレームにおけるソースバスラインＳｉに供給されるソース信号電圧およびゲートバスラインＧ１〜Ｇｎに供給されるゲート信号電圧のタイミングチャートを示す。

図１４において、各フレームは２つの期間（前半１／２フレームと後半１／２フレーム）に分割されている。また、同じフレームに含まれる２つの期間におけるソース信号電圧の極性は反転している。ここで、前半１／２フレームおよび後半１／２フレームはそれぞれフィールドともよばれ、本実施形態の液晶表示装置１００は、フィールドごとにソース信号電圧の極性を反転する。

Ｎフレームの前半１／２フレーム（第１サブ垂直走査期間）において、例えば、奇数行のゲートバスラインＧｊにゲート信号電圧ＶｇｊがＶｇＬ（ローレベル）から一定期間ＶｇＨ（ハイレベル）となる画像書き込みパルスＰｗが順次印加される。すなわち、前半１／２フレームにおいて、１行、３行・・・の全ての奇数行の画素にソース信号電圧が供給される。

Ｎフレームの後半１／２フレーム（第２サブ垂直走査期間）においては、偶数行のゲートバスラインＧｊ＋１に、ＶｇｊがＶｇＬから一定期間ＶｇＨとなる画像書き込みパルスＰｗが順次印加される。すなわち、後半１／２フレームにおいて、２行、４行・・・の全ての偶数行の画素にソース信号電圧が供給される。この走査は上述した実施形態２と同様である。

ソースバスラインＳｉには、Ｎフレームの前半１／２フレームにおいてソース信号電圧の中央値Ｖｓｃに対して正極性のソース信号電圧が供給され、次の後半１／２フレームにおいて負極性のソース信号電圧が供給される。なお、同一のサブ垂直走査期間において、ソースバスラインＳｉに隣接するソースバスラインＳｉ＋１に供給されるソース信号電圧の極性は、ソースバスラインＳｉに供給されるソース信号電圧の極性と逆である。同様に、ソースバスラインＳｉ＋２に供給されるソース信号電圧の極性はソースバスラインＳｉ＋１に供給されるソース信号電圧の極性と逆である。

Ｎ＋１フレームの前半１／２フレームにおいて、ソースバスラインＳｉに中央値Ｖｓｃに対して正極性のソース信号電圧が供給される。その後、Ｎ＋１フレームの後半１／２フレームにおいて、ソースバスラインＳｉに負極性のソース信号電圧が供給される。

図１５（ａ）に、４行４列の画素のそれぞれの副画素の極性および明暗状態を示す。図１５（ａ）に示すように、本実施形態の液晶表示装置１００は、ソースライン反転駆動を行っているにもかかわらず、副画素の明暗状態および極性は図２４（ａ）に示した従来のドット反転駆動と同様であり、明副画素および暗副画素がそれぞれ市松模様に配置されている。したがって、明副画素がかたよっていないため、表示のざらつきを抑制することができる。

図１５（ｂ）に、液晶表示装置１００におけるＣＳ電圧Ｖｃｓ−Ｂ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧Ｖｐ−Ｂ（ｉ，ｊ）、ゲート信号電圧Ｖｇｊ＋１、および、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧Ｖｐ−Ｂ（ｉ，ｊ＋１）のタイミングチャートを示す。

ＣＳバスラインＣＳ−Ｂに供給されるＣＳ電圧Ｖｃｓ−Ｂは、一定の周期で対向電圧Ｖｃｏｍに対して極性の反転する振動波形を有している。振動波形は、例えば図示したような、デューティ比が１：１の矩形波である。

ゲートバスラインＧｊのゲート信号電圧がハイレベルの時のソースバスラインＳｉに供給されるソース信号電圧は正極性なので、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧は正極性である。ＣＳバスラインＣＳ−Ｂに供給されるＣＳ電圧Ｖｃｓ−Ｂは、一定の周期で対向電圧Ｖｃｏｍに対して極性の反転する振動波形（例えば図示したような、デューティ比が１：１の矩形波）を有しており、ゲートバスラインＧｊのゲート信号電圧がローレベルになってからのＣＳバスラインＣＳ−Ｂの振動電圧Ｖｃｓ−Ｂの最初の変化は降下（正極性から負極性への変化）なので、副画素Ｐ−Ｂ（ｉ，ｊ）の電圧は突き下げ作用を受けて降下し、副画素Ｐ−Ｂ（ｉ，ｊ）に印加される実効電圧は、画像書き込みパルスＰｗの間に供給された電圧以下となり、副画素Ｐ−Ｂ（ｉ，ｊ）は暗副画素となる。

一方、ゲートバスラインＧｊ＋１のゲート信号電圧がハイレベルの時に負極性のソース信号電圧がソースバスラインＳｉに供給されるので、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は負極性である。ゲートバスラインＧｊ＋１のゲート信号電圧がローレベルになってからのＣＳバスラインＣＳ−Ｂの振動電圧の最初の変化は降下（正極性から負極性への変化）なので、副画素Ｐ−Ｂ（ｉ，ｊ＋１）の電圧は突き下げ作用を受けて降下し、副画素Ｐ−Ｂ（ｉ，ｊ＋１）に印加される実効電圧は、画像書き込みパルスＰｗの間に供給された電圧以上となり、副画素Ｐ−Ｂ（ｉ，ｊ＋１）は明副画素となる。

このように、ＣＳ電圧は、第１サブ垂直走査期間に選択されるゲートバスラインＧｊに接続された画素が有する２つの副画素の内で当該ＣＳ電圧が供給されるＣＳバスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用と、第２サブ垂直走査期間に選択されるゲートバスラインＧｊ＋１に接続された画素が有する２つの副画素の内で当該ＣＳ電圧が供給されるＣＳバスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用とが互いに逆になる波形を有している。

ここで例示したように、ソース信号電圧のシークエンスが、ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含んでおり、同じ垂直走査期間に属する第１サブ垂直走査期間と第２サブ垂直走査期間におけるソース信号電圧の極性が互いに異なる場合には、第１サブ垂直走査期間においてゲートバスラインＧｊに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、第２サブ垂直走査期間においてゲートバスラインＧｊ＋１に供給されるゲート信号電圧がハイレベルからローレベルに変化する時間までの間に、ＣＳ電圧の極性は偶数回変化すればよい。

なお、ＣＳ電圧の振動波形の鈍りを考慮して、ＣＳ電圧の極性反転する間隔（振動の周期の２分の１）が５Ｈ以上であることがより好ましい。実際には設計時にＣＳバスラインの抵抗値、容量値を元に信号遅延をシミュレーションし対応するゲート信号電圧がオフになった時点でのＣＳ電圧の到達度が９７％以上、より好ましくは９９％以上となるようにＣＳ電圧の極性反転する間隔を決めるのが良い。

ここではＣＳ電圧として、１：１のデューティ比で振動する波形を有する振動電圧を用いるがこれに限られず、極性が偶数回変化すれば良く、従って、少なくとも２回極性が変化すればよい。ただし、上述のようにＣＳバスラインを配置すると、国際公開第２００６／０７０８２９Ａ１号パンフレットに記載されているように、電気的に互いに独立な複数のＣＳ幹線を設け、各ＣＳ幹線に複数のＣＳバスラインを接続することによって、ＣＳバスラインを介して補助容量対向電極に印加する振動電圧の振動の周期を長くすることができるという利点が得られる。

以上のように、本実施形態の液晶表示装置１００は、ソースライン反転駆動の利点を得つつ、明副画素および暗副画素を市松模様に配列させて、ざらつき感といった表示品位の低下を防止することができる。

なお、上述した実施形態２および３の液晶表示装置は、奇数行の画素を走査した後で偶数行の画素を走査したが、本発明の液晶表示装置はこれに限定されない。偶数行の画素を走査した後で奇数行の画素を走査してもよい。

（実施形態４）
以下、図１６を参照して、本発明による液晶表示装置の第４実施形態を説明する。なお、データクロック信号ＳＣＫに同期してＣＳ電圧の極性が反転する点を除いて、本実施形態の液晶表示装置１００は、上述した実施形態１〜３の液晶表示装置と同様の構成を有しており、以下の説明では、冗長さを避けるために、重複する説明を省略する。なお、図２を参照して上述したように、本実施形態の液晶表示装置１００の表示制御回路１６０は、データクロック信号ＳＣＫをＣＳコントロール回路１５０に出力している。

図１６に、本実施形態の液晶表示装置１００におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、データクロック信号ＳＣＫ、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートを示している。

液晶表示装置１００は、ゲートクロック信号ＧＣＫよりも周期やパルス幅の短いデータクロック信号ＳＣＫのパルスに同期してＣＳ電圧の極性を反転させている。これにより、ゲート電極のパルスＰｗｂがＶｇｌとなった後でＣＳ電圧Ｖｃｓ−Ｂの極性を所定のレベルから反転することができ、明暗反転の発生を抑制することができる。

また、データクロック信号ＳＣＫの波形の周波数はゲートクロック信号ＧＣＫの周波数よりも高いので、ゲートクロック信号ＧＣＫが一旦ローレベルとなり次にハイレベルとなる間の任意のタイミングでＣＳ電圧Ｖｃｓ−Ｂの極性を反転することができる。例えば３７型ＦＨＤでデータクロック信号ＳＣＫの周波数が１４８．５ＭＨｚであれば、ゲートクロック信号ＧＣＫのパルスの立ち下がりからデータクロック信号ＳＣＫが約３００周期経過した時点でＣＳ電圧Ｖｃｓ−Ｂをハイレベルからローレベルに反転させることにより、ゲートクロック信号ＧＣＫのパルスの立ち下がりから２μｓ程後に、ＣＳ電圧Ｖｃｓ−Ｂの極性が反転するように制御することができる。

なお、ＣＳ電圧Ｖｃｓ−Ｂの極性が反転するタイミングを設定するためにデータクロック信号ＳＣＫのパルスの数をカウントすることが必要となるが、これは、公知の計数回路を用いて行うことができる。この場合、データクロック信号ＳＣＫのパルスに同期してＣＳ電圧Ｖｃｓ−Ｂの極性を反転するため、ＣＳコントロール回路１５０（図２参照）にはゲートクロック信号ＧＣＫを入力しなくてもよいが、データクロック信号ＳＣＫの周波数はゲートクロック信号ＧＣＫの周波数よりも高いので、データクロック信号ＳＣＫのパルス数のみをカウントすると必要となる計数回路規模が大きくなる。このため、ゲートクロック信号ＧＣＫのパルスが立ち下がってからデータクロック信号ＳＣＫのパルス数をカウントすることが好ましい。

このように、１水平走査期間ごとにハイレベルとなるゲートクロック信号ＧＣＫやラッチストローブ信号ＬＳよりも周波数の高いデータクロック信号ＳＣＫと同期してＣＳ電圧の極性を反転させることにより、ＣＳ電圧の極性が反転するタイミングをより精密に調整することができる。また、データクロック信号ＳＣＫと同期してＣＳ電圧の極性を反転させる場合、画像書き込みパルスの立ち下がりと同期して立ち上がるゲートクロック信号ＧＣＫのパルスが立ち下がってから、計数回路がデータクロック信号ＳＣＫのパルスをカウントしてＣＳ電圧の極性を反転するタイミングを決定することにより、計数回路規模の増大を抑制することができる。

（実施形態５）
上述した説明では、データクロック信号ＳＣＫのパルスに同期してＣＳ電圧の極性が反転したが、本発明はこれに限定されない。

以下、図１７を参照して、本発明による液晶表示装置の第５実施形態を説明する。ゲート信号の画像書き込みパルスの立ち下がりと同期するゲートクロック信号のパルスの次のパルスの立ち下がりに同期してＣＳ電圧の極性が反転している点を除いて、本実施形態の液晶表示装置１００は、実施形態４の液晶表示装置と同様の構成を有している。したがって、以下の説明では、冗長さを避けるために重複する説明を省略する。

図１７に、本実施形態の液晶表示装置１００におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートを示す。

図７および図８を参照して説明した比較例１および２の液晶表示装置は、ゲート信号の画像書き込みパルスの立ち下がりと同期しているゲートクロック信号ＧＣＫのパルスの立ち下がりと同期してＣＳ電圧Ｖｃｓ−Ｂの極性が反転しているが、本実施形態の液晶表示装置１００は、ゲート信号の画像書き込みパルスの立ち下がりと同期しているゲートクロック信号ＧＣＫのパルスよりも１水平走査期間（１Ｈ）後のゲートクロック信号ＧＣＫのパルスの立ち下がりと同期してＣＳ電圧Ｖｃｓ−Ｂの極性を反転しており、これにより、明暗反転を抑制している。また、本実施形態の液晶表示装置１００は、実施形態４の液晶表示装置とは異なり、データクロック信号ＳＣＫをＣＳコントロール回路１５０（図２参照）に入力しなくてもよく、その結果として、データクロック信号をカウントする計数回路規模の増大を抑制することができる。また、このように、ゲート信号の画像書き込みパルスの立ち下がりから１Ｈの期間後であれば、副画素に対応するＴＦＴのゲート電極の電圧も確実にＶｇｌに達しているため、これにより、適切に、ＣＳ電圧の極性を反転することができる。

なお、上述した説明では、ゲート信号の画像書き込みパルスの立ち下がりと同期するゲートクロック信号のパルスから１Ｈ後のパルスと同期してＣＳ電圧の極性が反転したが、本発明はこれに限定されない。ゲート信号の画像書き込みパルスの立ち下がりと同期するゲートクロック信号のパルスから２Ｈ以上の期間後のパルスと同期してＣＳ電圧の極性が反転してもよい。ただし、一般に、ＣＳバスラインのそれぞれはいくつかのＣＳ幹線のいずれかと接続されており、ＣＳコントロール回路１５０（図２参照）がＣＳ幹線に供給するＣＳ信号を制御することにより、各ＣＳバスラインのＣＳ電圧が制御されている。

なお、ＣＳ電圧の極性の反転が、ゲート信号の画像書き込みパルスの立ち下がりと同期するゲートクロック信号のパルスから１Ｈ後のパルスと同期する場合、ＣＳ電圧は周期的に反転しているため、これに伴い、ＣＳ電圧の変化からゲートバスラインＧｊ−１の画像書き込みパルスの立ち下がりまでの期間が短くなる。例えば、ＣＳ幹線の本数が１０本であり、図５（ｂ）に示したようにＣＳ電圧の極性が５Ｈ周期で反転する場合、図１８Ａに示すように、ＣＳ電圧の変化からゲートバスラインＧｊ−１の画像書き込みパルスの立ち下がりまでの期間は３Ｈよりも短くなる。ここで、図２に示したＣＳコントロール回路１５０において生成されたＣＳ電圧Ｖｃｓと、当該副画素に対応する補助容量対向電極に供給される電圧Ｖｃｓｂとを区別して表記する。ＣＳ電圧の変化からゲートバスラインＧｊ−１の画像書き込みパルスの立ち下がりまでの期間が短いと、電圧ＶｃｓｂがＣＳバスラインの負荷容量および抵抗に起因してＣＳ電圧Ｖｃｓと比べて鈍る場合、ゲートバスラインＧｊ−１の画像書き込みパルスが立ち下がるときに電圧Ｖｃｓｂは所望のＣＳ電圧Ｖｃｓに達しないため、画素の輝度レベルが場所に応じて変動し、ムラが生じてしまう。

これに対して、ＣＳ電圧の極性の反転の周期を長くすることにより、画素の輝度レベルの変動を抑制することができる。例えば、図１８Ｂに示すように、ＣＳ電圧の反転の周期を６Ｈ以上に長くすることにより、ＣＳ電圧の変化からゲートバスラインＧｊ−１の画像書き込みパルスの立ち下がりまでの期間を３Ｈよりも長くすることができる。ただし、この場合、ＣＳ幹配線の本数を１２本以上にする必要がある。

なお、ＣＳコントロール回路１５０ではなくゲートドライバ１３０（図２参照）においてＣＳ電圧を生成する場合、ＣＳ幹線を設けなくてもよく、ＣＳ電圧の極性反転周期を比較的自由に設定することができるため、ゲート信号の画像書き込みパルスの立ち下がりと同期するゲートクロック信号のパルスからＣＳ電圧の極性の反転と同期するゲートクロック信号のパルスまでの期間を比較的自由に設定することができる。

（実施形態６）
上述した説明では、データクロック信号またはゲートクロック信号のパルスに同期してＣＳ電圧の極性が反転したが、本発明はこれに限定されない。

以下、図１９を参照して、本発明による液晶表示装置の第６実施形態を説明する。本実施形態の液晶表示装置１００は、ラッチストローブ信号ＬＳに同期してＣＳ電圧の極性が反転する点を除いて、実施形態４および５の液晶表示装置と同様の構成を有しており、以下の説明では、冗長さを避けるために重複する説明を省略する。なお、図２を参照して上述したように、本実施形態の液晶表示装置１００の表示制御回路１６０は、ラッチストローブ信号ＬＳをＣＳコントロール回路１５０に出力している。

図１９に、本実施形態の液晶表示装置１００におけるラッチストローブ信号ＬＳ、ソース信号電圧Ｖｓｉ、ゲート信号電圧Ｖｇｊ−１、Ｖｇｊ、ゲートクロック信号ＧＣＫ、ＣＳ電圧Ｖｃｓ−Ｂのタイミングチャートを示す。

液晶表示装置１００のＣＳコントロール回路１５０（図２参照）は、ラッチストローブ信号ＬＳのパルスの立ち下がりに同期してＣＳ電圧Ｖｃｓ−Ｂの極性を反転させている。ゲートクロック信号ＧＣＫおよびラッチストローブ信号ＬＳはいずれも１Ｈ（水平走査期間）ごとにハイレベルとなる。プリチャージ駆動を行う場合、ラッチストローブ信号ＬＳのパルスの立ち下がりは、ゲートクロック信号ＧＣＫのパルスの立ち下がりよりも後であるため、ゲートクロック信号ＧＣＫのパルスの立ち下がりからラッチストローブ信号ＬＳのパルスの立ち下がりまでの間に、ＣＳ電圧Ｖｃｓ−Ｂがハイレベルの間に副画素に対応するＴＦＴのゲート電極に印加されるパルスＰｗａやＰｗｂがＶｇｌとなれば、ラッチストローブ信号ＬＳの立ち下がりと同期させてＣＳ電圧Ｖｃｓ−Ｂの極性を反転させることにより、明暗反転を抑制した表示を行うことができる。また、ゲートクロック信号ＧＣＫのパルスが立ち下がってからラッチストローブ信号ＬＳのパルスが立ち下がるまでの期間が１Ｈ以下の期間であるため、ゲートクロック信号ＧＣＫのパルスの立ち下がりから１Ｈ以下の期間に、ＣＳ電圧の極性を反転させることができる。この場合、ＣＳ電圧の極性の反転周期を不要に長くしなくてもよいため、実施形態５において上述したようにＣＳ幹線数の増加を抑制することができる。

なお、上述した実施形態１〜６の液晶表示装置は、ソース信号電圧の極性が少なくとも１フィールド期間反転しないようにしてソースライン反転駆動を行ったが、本発明はこれに限定されない。画素のすべての行のうちのいくつかの行を１ブロックとするように表示領域を複数のブロックに分割して、ブロック内の画素の走査が一方向に進行している間にわたってソース信号電圧の極性が反転しないように駆動してもよい。このように、複数の水平走査期間にわたってソース信号電圧の極性が反転しないように駆動することをｎＨ反転駆動という。

図１２〜図１５を参照して説明したように、フレーム反転駆動を行うと、各フレーム内の１／２Ｆ（フレーム）の間に１フレーム前の画像が表示されることになる。例えば、前半の第１サブフレームで奇数行の画素を走査し、後半の第２サブフレームで偶数行の画素を走査すると、第１サブフレームにおいては奇数行の画素では現フレームの画像が表示され、偶数行の画素では１フレーム前の画像が表示されることになる。

このため、例えば、縦バーを横方向に移動するといった動画表示を行った場合、縦バーのエッジが櫛状に見えるといった不具合（コーミング）が発生することがある。このような不具合が視認される程度は、全体の表示時間に対する上記の状態が存在する時間（「Ｔｃ」とする。）の割合で決まる。Ｔｃは隣接する行の画素が走査される時間間隔（例えば、ｊ行の画素の走査時刻とｊ＋１行の画素の走査時刻との差）である。従って、移動速度に対してフレーム周波数が十分に高いと問題にならないが、移動速度が大きいか、フレーム周波数が小さいと問題となることがある。例えば、フレーム周波数が１２０Ｈｚ（フレーム期間が８．３３ｍｓ）の表示信号を２つのサブフレームに分けてインターレース走査を行うと、奇数行の画素を走査するサブフレームと偶数行の画素を走査するサブフレームとの間隔Ｔｃは４１６７μｓであり、フレーム期間の半分（すなわち、サブフレーム期間の長さ）と等しい。すなわち、Ｔｃ／１フレーム期間×１００＝５０ということになる。ここで、１フレーム期間は一般に１垂直走査期間を意味するので、Ｔｃ／１フレーム期間×１００＝５０となる。

コーミングが視認されない状態にするためには、この値（Ｔｃ／１フレーム期間）×１００を６０Ｈ駆動の場合は７以下、より好ましくは５以下、１２０駆動の場合以下は１４以下、より好ましくは１０以下にすることが好ましい。Ｔｃの値ではフレーム周波数によらず１．２ｍｓ以下、より好ましくは０．８ｍｓ以下が好ましい。

そこで、１フレームを細分化して現フレームと前フレームの混在する時間（Ｔｃ）を少なくすることで、コーミングが視認されないようにしてもよい。例えば、奇数行→偶数行→偶数行→奇数行→奇数行→偶数行→・・・の順で、連続するα本のゲートバスラインの飛び越し走査毎（２α行移動毎）にα行戻って走査を行う。始めの走査はα／２本分走査（α行移動）してα行戻っている。また、戻る行数は飛び越し走査であるため正確には、奇数行→偶数行の場合α−３本分、偶数行→奇数行の場合にはα−１本分戻ることになる。

上記の走査は、最初の奇数行（本数をＮｓｖ＝α／２とする）の画素を順次走査する第１サブフレーム、第１サブフレームで飛び越された偶数行（Ｎｓｖ本）の画素を順次走査する第２サブフレーム、第２サブフレームにおいて走査された最後の偶数行に連続する偶数行から始まる連続する偶数行（Ｎｓｖ本）の画素を順次走査する第３サブフレーム、第３サブフレームにおいて飛び越された奇数行（Ｎｓｖ本）の画素を順次走査する第４サブフレームを含んでいる。第４サブフレーム以降も同様の走査が繰り返され１フレームの画像が表示される。

このようなｎＨ反転駆動を行う場合にも、プリチャージ駆動法を行うとともに、ゲート信号の画像書き込みパルスの立ち上がりと同期することなく、ゲート信号の画像書き込みパルスの立ち上がり後にＣＳ電圧の極性が反転してもよい。これにより、明暗の反転の発生を抑制することができるとともに、コーミング（ｃｏｍｂｉｎｇ）の発生を抑制することができる。

なお、上述した実施形態１〜６の液晶表示装置では、ゲートドライバ１３０ａ、１３０ｂ（図２参照）がゲートバスラインの両端に設けられていたが、本発明はこれに限定されない。図２０に示すように、ゲートドライバ１３０はゲートバスラインの一方の端部にのみ設けられていてもよい。

また、実施形態１〜６の液晶表示装置１００は、テレビジョン装置（受信機）に用いられてもよい。図２１は、液晶表示装置１００を備えるテレビジョン装置３００の構成を示すブロック図である。テレビジョン装置３００は、液晶表示装置１００と、Ｙ／Ｃ分離回路３１２と、ビデオクロマ回路３１４と、Ａ／Ｄコンバータ３１６と、液晶コントローラ３１８と、バックライト駆動回路３２０と、バックライト３２２と、マイコン（マイクロコンピュータ）３２４と、階調回路３２６とを備えている。なお、液晶表示装置１００は、マトリクス状に配置された複数の画素を有する液晶パネル１１０と、液晶パネル１１０を駆動するドライバ１２０とを備えている。

テレビジョン装置３００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路３１２に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路３１４にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ３１６により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ３１８に入力される。また、Ｙ／Ｃ分離回路３１２では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン３２４を介して液晶コントローラ３１８に入力される。

液晶コントローラ３１８は、Ａ／Ｄコンバータ３１６からのデジタルＲＧＢ信号（上述したデジタルビデオ信号Ｄｖに相当）に基づきドライバ用データ信号を出力する。また、液晶コントローラ３１８は、液晶表示装置１００のゲートドライバ１３０およびソースドライバ１４０（図２参照）を上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をゲートドライバ１３０およびソースドライバ１４０に与える。また、階調回路３２６では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶表示装置１００に供給される。

液晶表示装置１００では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づきゲートドライバ１３０やソースドライバ１４０等において駆動用信号（データ信号、ゲート信号等）が生成され、それらの駆動用信号に基づき液晶パネル１１０にカラー画像が表示される。なお、この液晶表示装置１００で画像を表示するには、液晶表示装置１００の後方から光を照射する必要がある。このテレビジョン装置３００では、マイコン３２４の制御の下にバックライト駆動回路３２０がバックライト３２２を駆動することにより、液晶表示装置１００の裏面に光が照射される。

マイコン３２４は、上記の処理を含め、システム全体を制御する。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号等も使用可能であり、このテレビジョン装置３００では、様々な映像信号に基づいた画像を表示することができる。

上記構成のテレビジョン装置３００でテレビジョン放送に基づく画像を表示する場合には、図２２に示すように、テレビジョン装置３００にチューナ部３３０が接続される。このチューナ部３３０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波数信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、上述したようにテレビジョン装置３００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該テレビジョン装置３００によって表示される。

なお、上述した実施形態１〜６の液晶表示装置は、互いに異なる画素に属し、且つ列方向に隣接する副画素がＣＳバスラインを共有するタイプのマルチ画素構造を有していたが、本発明はこれに限定されない。液晶表示装置は、副画素ごとに電気的に独立なＣＳバスラインを有する構成にも適用でき、ＣＳバスラインと副画素との対応関係に制限を受けない。ただし、上述したようにＣＳバスラインを隣接する副画素間で共有するタイプ以外のマルチ画素構造を採用した場合、ＣＳ電圧の選択の自由度が高いので、個々のＣＳ電圧の波形を個別に設定することができる。

また、図２に示したＣＳコントロール回路１５０はそれ自体がＣＳ信号を生成していたが、本発明はこれに限定されない。ＣＳコントロール回路１５０からの信号に基づいてゲートドライバ１３０（図２参照）がＣＳ信号を生成してもよい。この場合、ゲートドライバ１３０がそれぞれの補助容量バスラインにＣＳ信号を出力するので、ＣＳ幹線を設けなくてもよく、ＣＳ電圧の極性反転周期を比較的自由に設定することができる。

上記の実施形態においては、ドメイン規制手段として画素電極のスリットと対向電極のスリットとの組み合わせを用いた例を示したが、本発明はこれに限られず、画素電極のスリットと対向電極のスリットとの組み合わせを用いた液晶表示装置（特に、ＰＶＡ：Ｐａｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ方式と呼ばれることがある。）にも適用できるし、さらには、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モードなど他のＶＡモードの液晶表示装置にも適用できる。

また、ここでは、ソースバスラインの延設方向が列方向（表示画面の垂直方向）であり、ゲートバスラインの延設方向が行方向（表示画面の水平方向）である例を説明したが、本発明による実施形態はこれに限られず、例えば、表示画面を９０°回転した液晶表示装置も本発明による実施形態に含まれることは言うまでもない。

なお、参考のために、本願の基礎出願である特願２００７−１１９１６９号の開示内容を本明細書に援用する。

本発明による液晶表示装置は、液晶テレビ等の高品位の表示の求められる用途に好適に用いられる。

Claims (29)

1. 複数の行および複数の列のマトリクス状に配列された複数の画素であって、それぞれが少なくともある階調において互いに異なる輝度を呈し得る第１副画素および第２副画素を有する、複数の画素と、
   それぞれが、前記複数の列のうちのいずれかの列の画素に関連付けられた複数のソースバスラインと、
   それぞれが、前記複数の行のうちのいずれかの行の画素に関連付けられた複数のゲートバスラインと、
   それぞれが、前記複数の画素のそれぞれの前記第１副画素および前記第２副画素の少なくとも一方に関連付けられた複数のＴＦＴと、
   それぞれが、少なくとも、前記複数の行のうちのいずれかの行の画素の前記第１副画素および前記第２副画素の一方に関連付けられた複数の補助容量バスラインと
   を備える液晶表示装置であって、
   前記第１副画素および前記第２副画素のそれぞれは液晶容量と補助容量とを有しており、
   前記複数の画素のうちの１つの画素の前記第１副画素の前記補助容量に関連付けられた補助容量バスラインは、前記１つの画素の前記第２副画素の前記補助容量に関連付けられた補助容量バスラインと電気的に独立しており、
   前記複数のソースバスラインのそれぞれに印加されるソース信号電圧の極性が複数の水平走査期間にわたって変化しない場合、前記複数のソースバスラインのそれぞれに印加されるソース信号電圧が第ｊ行の画素に対応する値に変化する前に、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち上がり、
   前記ソース信号電圧が前記第ｊ行の画素に対応する値に変化した後、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち下がり、その後、次に走査する第ｋ行（ｊ≠ｋ）の画素に対応するゲートバスラインに供給するゲート信号の画像書き込みパルスが立ち上がり、
   前記第ｋ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスの立ち上がりと同期することなく、前記第ｋ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスの立ち上がり後に、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する、液晶表示装置。
2. ゲートクロック信号のパルスの立ち下がりに同期して前記複数のゲートバスラインのうち対応するゲートバスラインのゲート信号の画像書き込みパルスが立ち上がり、前記ゲートクロック信号の次のパルスの立ち上がりに同期して前記画像書き込みパルスが立ち下がる、請求項１に記載の液晶表示装置。
3. 前記ゲートクロック信号よりも周波数の高いデータクロック信号に同期して前記補助容量信号電圧の極性が反転する、請求項２に記載の液晶表示装置。
4. 前記データクロック信号のパルスの数をカウントする計数回路をさらに備え、
   前記ゲートクロック信号の前記次のパルスが立ち下がってから前記計数回路によってカウントされた前記データクロック信号のパルスの数に基づいて前記補助容量信号電圧の極性が反転する、請求項３に記載の液晶表示装置。
5. ラッチストローブ信号のパルスの立ち下がりに同期して前記ソース信号電圧は変化し、
   前記第ｊ行の画素に対応するゲート信号の画像書き込みパルスの立ち上がりと同期するゲートクロック信号のパルスの立ち下がりは、前記ソース信号電圧の前記第ｊ行の画素に対応する値への変化と同期するラッチストローブ信号のパルスの立ち下がりよりも早い、請求項２に記載の液晶表示装置。
6. 前記ソース信号電圧の前記第ｋ行の画素に対応する値への変化と同期する前記ラッチストローブ信号のパルスの立ち下がりに同期して、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する、請求項５に記載の液晶表示装置。
7. 前記ゲートクロック信号の前記次のパルスよりも後のパルスと同期して前記補助容量信号電圧の極性が反転する、請求項２に記載の液晶表示装置。
8. 前記複数の補助容量バスラインのうちの少なくとも１つは、前記複数の行のうちのある行の画素のそれぞれの前記第１副画素、および、前記ある行と列方向に隣接する別の行の画素のそれぞれの前記第２副画素と関連付けられる、請求項１から７のいずれかに記載の液晶表示装置。
9. 前記第ｋ行はｊ＋１行である、請求項１から８のいずれかに記載の液晶表示装置。
10. 前記第ｋ行はｊ＋２行である、請求項１から８のいずれかに記載の液晶表示装置。
11. 前記複数の補助容量バスラインのそれぞれに供給される補助容量信号電圧は、１垂直走査期間内に、少なくとも１回極性の変化する波形を有しており、
    前記垂直走査期間は複数のサブ垂直走査期間を有しており、
    前記複数のサブ垂直走査期間は、
    奇数行の画素および偶数行の画素のうちの一方を連続的に走査するように飛び越し走査を行う第１サブ垂直走査期間と、
    前記第１サブ垂直走査期間の後、前記奇数行の画素および偶数行の画素のうちの他方を連続的に走査するように飛び越し走査を行う第２サブ垂直走査期間と
    を含む、請求項１０に記載の液晶表示装置。
12. 前記複数のソースバスラインのそれぞれに供給されるソース信号電圧の極性は、一定のシークエンスに従って変化しており、前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間、または、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、
    前記補助容量信号電圧は、前記第１サブ垂直走査期間に選択される第ｊゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用と、前記第２サブ垂直走査期間に選択されるｊ＋１ゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用とが互いに逆になる波形を有している、請求項１１に記載の液晶表示装置。
13. 前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間および前記第２サブ垂直走査期間における前記ソース信号電圧の極性は同じであり、
    前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時点までの間に、前記補助容量信号電圧の極性は奇数回変化する、請求項１２に記載の液晶表示装置。
14. 前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間と前記第２サブ垂直走査期間における前記ソース信号電圧の極性が互いに異なり、
    前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時間までの間に、前記補助容量信号電圧の極性は偶数回変化する、請求項１２に記載の液晶表示装置。
15. 複数の行および複数の列のマトリクス状に配列された複数の画素であって、それぞれが少なくともある階調において互いに異なる輝度を呈し得る第１副画素および第２副画素を有する、複数の画素と、
    それぞれが、前記複数の列のうちのいずれかの列の画素に関連付けられた複数のソースバスラインと、
    それぞれが、前記複数の行のうちのいずれかの行の画素に関連付けられた複数のゲートバスラインと、
    それぞれが、前記複数の画素のそれぞれの前記第１副画素および前記第２副画素の少なくとも一方に関連付けられた複数のＴＦＴと、
    それぞれが、少なくとも、前記複数の行のうちのいずれかの行の画素の前記第１副画素および前記第２副画素の一方に関連付けられた複数の補助容量バスラインと
    を備える液晶表示装置であって、
    前記第１副画素および前記第２副画素のそれぞれは液晶容量と補助容量とを有しており、
    前記複数の画素のうちの１つの画素の前記第１副画素の前記補助容量に関連付けられた補助容量バスラインは、前記１つの画素の前記第２副画素の前記補助容量に関連付けられた補助容量バスラインと電気的に独立しており、
    前記複数のソースバスラインのそれぞれに印加されるソース信号電圧の極性が複数の水平走査期間にわたって変化しない場合、前記複数のソースバスラインのそれぞれに印加されるソース信号電圧が第ｊ行の画素に対応する値に変化する前に、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち上がり、
    前記ソース信号電圧が前記第ｊ行の画素に対応する値に変化した後、前記第ｊ行の画素に対応するゲートバスラインに供給されるゲート信号の画像書き込みパルスが立ち下がり、その後、前記ソース信号電圧が前記第ｊ行の画素に対応する値から第ｋ行の画素（ｊ≠ｋ）に対応する値に変化し、
    前記ソース信号電圧が前記第ｊ行の画素に対応する値から前記第ｋ行の画素に対応する値への変化を開始するタイミングと同期して、または、前記タイミングの後に、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する、液晶表示装置。
16. ゲートクロック信号のパルスの立ち下がりに同期して前記複数のゲートバスラインのうち対応するゲートバスラインのゲート信号の画像書き込みパルスが立ち上がり、前記ゲートクロック信号の次のパルスの立ち上がりに同期して前記画像書き込みパルスが立ち下がる、請求項１５に記載の液晶表示装置。
17. 前記ゲートクロック信号よりも周波数の高いデータクロック信号に同期して前記補助容量信号電圧の極性が反転する、請求項１６に記載の液晶表示装置。
18. 前記データクロック信号のパルスの数をカウントする計数回路をさらに備え、
    前記ゲートクロック信号の前記次のパルスが立ち下がってから前記計数回路によってカウントされた前記データクロック信号のパルスの数に基づいて前記補助容量信号電圧の極性が反転する、請求項１７に記載の液晶表示装置。
19. ラッチストローブ信号のパルスの立ち下がりに同期して前記ソース信号電圧は変化し、
    前記第ｊ行の画素に対応するゲート信号の画像書き込みパルスの立ち上がりと同期するゲートクロック信号のパルスの立ち下がりは、前記ソース信号電圧の前記第ｊ行の画素に対応する値への変化と同期するラッチストローブ信号のパルスの立ち下がりよりも早い、請求項１６に記載の液晶表示装置。
20. 前記ソース信号電圧の前記第ｋ行の画素に対応する値への変化と同期する前記ラッチストローブ信号のパルスの立ち下がりに同期して、前記第ｊ行の画素のそれぞれの副画素に対応する補助容量バスラインに印加される補助容量信号電圧の極性が反転する、請求項１９に記載の液晶表示装置。
21. 前記ゲートクロック信号の前記次のパルスよりも後のパルスと同期して前記補助容量信号電圧の極性が反転する、請求項１６に記載の液晶表示装置。
22. 前記複数の補助容量バスラインのうちの少なくとも１つは、前記複数の行のうちのある行の画素のそれぞれの前記第１副画素、および、前記ある行と列方向に隣接する別の行の画素のそれぞれの前記第２副画素と関連付けられる、請求項１５から２１のいずれかに記載の液晶表示装置。
23. 前記第ｋ行はｊ＋１行である、請求項１５から２２のいずれかに記載の液晶表示装置。
24. 前記第ｋ行はｊ＋２行である、請求項１５から２２のいずれかに記載の液晶表示装置。
25. 前記複数の補助容量バスラインのそれぞれに供給される補助容量信号電圧は、１垂直走査期間内に、少なくとも１回極性の変化する波形を有しており、
    前記垂直走査期間は複数のサブ垂直走査期間を有しており、
    前記複数のサブ垂直走査期間は、
    奇数行の画素および偶数行の画素のうちの一方を連続的に走査するように飛び越し走査を行う第１サブ垂直走査期間と、
    前記第１サブ垂直走査期間の後、前記奇数行の画素および偶数行の画素のうちの他方を連続的に走査するように飛び越し走査を行う第２サブ垂直走査期間と
    を含む、請求項２４に記載の液晶表示装置。
26. 前記複数のソースバスラインのそれぞれに供給されるソース信号電圧の極性は、一定のシークエンスに従って変化しており、前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間、または、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、
    前記補助容量信号電圧は、前記第１サブ垂直走査期間に選択される第ｊゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用と、前記第２サブ垂直走査期間に選択されるｊ＋１ゲートバスラインに接続された画素が有する２つの副画素の内で前記補助容量信号電圧が供給される補助容量バスラインと関連付けられている副画素の実効電圧を上昇させるまたは降下させる作用とが互いに逆になる波形を有している、請求項２５に記載の液晶表示装置。
27. 前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つの垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間および前記第２サブ垂直走査期間における前記ソース信号電圧の極性は同じであり、
    前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時点までの間に、前記補助容量信号電圧の極性は奇数回変化する、請求項２６に記載の液晶表示装置。
28. 前記ソース信号電圧の前記シークエンスは、前記ソース信号電圧の極性が互いに異なる連続する２つのサブ垂直走査期間を含み、同じ垂直走査期間に属する前記第１サブ垂直走査期間と前記第２サブ垂直走査期間における前記ソース信号電圧の極性が互いに異なり、
    前記第１サブ垂直走査期間において前記第ｊゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化した時点から、前記第２サブ垂直走査期間において前記第ｊ＋１ゲートバスラインに供給されるゲート信号電圧がハイレベルからローレベルに変化する時間までの間に、前記補助容量信号電圧の極性は偶数回変化する、請求項２６に記載の液晶表示装置。
29. 請求項１から２８のいずれかに記載の液晶表示装置を備えるテレビジョン装置。

Images