JP4864338B2

JP4864338B2 - 半導体集積回路

Info

Publication number: JP4864338B2
Application number: JP2005101446A
Authority: JP
Inventors: 幸宏浦川; 貴士犬飼
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2012-02-01
Anticipated expiration: 2025-03-31
Also published as: US7392152B2; TWI272696B; US20080162067A1; CN100582699C; US8000923B2; EP1864097A1; WO2006112048A1; CN101031784A; US20060224351A1; TW200634984A; KR100848202B1; JP2006286721A; KR20070069153A

Description

本発明は、オンチップ温度センサ（チップ内に組み込まれた温度センサ）の温度制御内容のトリミングに関する。

高性能化された半導体集積回路では、演算の並列化や、演算速度の高速化などが進行し、それに伴うチップ温度の上昇が問題となっている。

チップ温度がある限度以上になると、トランジスタの破壊や、発火などの現象が発生するため、これを防止する技術が必要になる。

その技術の一つに、半導体集積回路内に温度センサを組み込み、チップ温度が所定値を超えたときに、演算速度を低速化させたり、演算そのものを停止させたりする技術がある（例えば、特許文献１参照）。

ここで、温度センサの温度制御内容を決めるトリミング信号は、例えば、製品の出荷前に、温度センサの温度較正を目的とするトリミングテストを行った後、フューズ回路に格納される。

しかし、従来のトリミングテストでは、通常動作時に使用する信号パスをそのまま使っていたため、テスト時に、チップ内コアに電源電圧が供給され、そのコアで発生するリークによる発熱が原因となり、正確にテストを行うことができない、という問題があった。
特開平１０−４１４６６号公報

本発明の例では、温度センサのトリミングテストを正確に行い、チップパフォーマンスや信頼性の向上を図る技術を提案する。

本発明の例に関わる半導体集積回路は、第１電源電圧及びこれとは独立した第２電源電圧を使用するシステムに適用され、前記第１電源電圧が供給される第１領域と、前記第１領域内に配置される温度センサと、前記第１領域内に配置され、前記温度センサの温度制御内容を決定する第１トリミング信号を前記温度センサに供給する第１入力パスと、前記第２電源電圧が供給される第２領域と、前記第２領域内に配置され、第２トリミング信号を前記温度センサに供給する第２入力パスと、前記第１領域内に配置され、前記第１及び第２入力パスのうちの１つを選択するセレクタとを備える。

本発明の例によれば、温度センサのトリミングテストを正確に行えるため、チップパフォーマンスや信頼性の向上を図ることができる。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

１．概要
本発明の例では、第一に、温度センサの電源とコア電源とを別々にし、温度センサに供給する電源電圧とコアに供給する電源電圧とを独立にする。
第二に、コアを経由することなく、トリミング信号を温度センサに供給する入力パスを設ける。

このようにすることで、コアに電源電圧が供給されていない状態で、温度較正を目的とするトリミングテストを実施することができるため、トリミングテスト時にコアで熱が発生することもなく、正確なトリミングテストを実現できる。

２．実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。

尚、以下の説明において、チップ内とは、チップ上の全ての領域のことであり、チップ外とは、チップ上の全ての領域以外の領域のことである。具体的には、集積回路で考えると、パッド（端子）を境にチップ内／外が区分けされる（パッドの位置はチップ内とする）。

(1) 第１実施の形態
図１は、第１実施の形態に関わる半導体集積回路を示している。

第１実施の形態に関わる半導体集積回路は、ＬＶ(low voltage)エリア１１、ＨＶ(high voltage)エリア１２及びこれらのインターフェイスとなる電圧コンバータ２７，２８から構成される。

ＬＶエリア１１は、第１電源電圧が供給されるエリアで、例えば、演算器や、各種制御回路などを含んでいる。ＨＶエリア１２は、第１電源電圧よりも高い第２電源電圧が供給されるエリアで、温度センサ１８を含んでいる。第１及び第２電源電圧は、異なる電源により発生されるため、それぞれ独立している。

ＬＶエリア１１内には、トリミング用レジスタコントローラ(trimming register controller)１３、フューズ回路(fuse box)１４、外部入出力回路１５、トリミング用レジスタ(trimming register)１６Ａ，１６Ｂ，１６Ｃ及び温度管理モジュール１７が配置される。

フューズ回路１４には、出荷時に温度較正によって決定されるトリミング信号が格納される。トリミング用レジスタコントローラ１３とトリミング用レジスタ１６Ａ，１６Ｂ，１６Ｃとは、リング状に直列接続され、トリミング信号のシリアル転送経路を構成している。

トリミング用レジスタ１６Ａは、通常動作時に、フューズ回路１４からロードされる温度センサ１８の調整のためのトリミング信号を保持する。

トリミング用レジスタ１６Ｂ，１６Ｃについては、例えば、温度センサが複数存在する場合には、それらの調整に用いるトリミング信号を保持するレジスタとして用いてもよいし、また、温度センサ以外に調整の必要な回路ブロックが存在する場合には、その回路ブロックの調整に用いるトリミング信号を保持するレジスタとして用いてもよい。

温度管理モジュール１７は、例えば、温度センサ１８により検出されるアラート信号Ａｌｅｒｔ（チップ温度）に基づいて、演算器における演算速度を低速化させたり、演算そのものを停止させる。

ＨＶエリア１２内には、温度センサ１８、トリミング用レジスタ１９及びセレクタ２０，２１が配置される。

温度センサ１８は、ＬＶエリア１１内の温度を管理するために設けられ、例えば、アラート(alert)回路により構成される。

アラート回路は、ＢＧＲ(band gap reference)回路により生成される温度依存性を持たない参照電位と温度依存性を持つ接合ダイオードの閾値電圧Ｖｆとを比較することでチップ温度を検出し、アラート信号Ａｌｅｒｔを出力する。

ここで、温度センサ１８にアラート回路を使用する場合、温度センサ１８を駆動する電源電圧の値は、接合ダイオードの閾値電圧Ｖｆ以下にできない。これが温度センサ１８をＨＶエリア１２内に配置する理由の一つとなっている。

トリミング用レジスタ１９は、データ入力端子２３、レジスタ制御信号入力端子２４及びデータ出力端子２６に接続される。

トリミングテスト（温度較正）時に、データ入力端子２３には、チップ外から温度センサ１８のトリミング信号が入力される。このトリミング信号は、ＬＶエリア１１を経由することなく、データ入力端子２３から温度センサ１８までの第１入力パス（矢印Ａ１）を経由して、直接、温度センサ１８に供給される。

尚、通常動作時には、フューズ回路１４に記憶された温度センサ１８のトリミング信号が、フューズ回路１４から温度センサ１８までの第２入力パス（矢印Ｂ１）を経由して、温度センサ１８に供給される。

セレクタ２０は、モード選択入力端子２２に接続され、セレクタ２１は、アラート出力端子２５に接続される。

モード選択端子２２にテストモード信号が入力される場合には、セレクタ２０は、データ入力端子２３から温度センサ１８までの第１入力パスを選択するため、チップ外からのトリミング信号が温度センサ１８に供給される。

この時、セレクタ２１は、温度センサ１８から出力されるアラート信号Ａｌｅｒｔを、ＬＶエリア１１を経由することなく、アラート出力端子２５を経由してチップ外に出力するための第１出力パス（矢印Ａ２）を選択する。

モード選択端子２２に通常動作モード信号が入力される場合には、セレクタ２０は、フューズ回路１４から電圧コンバータ２７を経由して温度センサ１８までの第２入力パスを選択するため、フューズ回路１４に記憶されたトリミング信号が温度センサ１８に供給される。

この時、セレクタ２１は、温度センサ１８から出力されるアラート信号ＡｌｅｒｔをＬＶエリア１１内の温度管理モジュール１７に供給するために、温度センサ１８から電圧コンバータ２８を経由して温度管理モジュール１７までの第２出力パス（矢印Ｂ２）を選択する。

データ出力端子２６は、トリミングテスト時に、トリミング用レジスタ１９に保持されたトリミング信号を、ＬＶエリア１１を経由することなく、チップ外に出力するための端子である。

以上のような構成の半導体集積回路によれば、製品出荷前の温度較正を目的とするトリミングテスト時においては、矢印Ａ１で示すように、トリミング信号を、ＬＶエリア１１を経由することなく、データ入力端子２３→トリミング用レジスタ１９→セレクタ２０→温度センサ１８という第１入力パスにより供給することができる。

また、トリミングテスト時においては、温度センサ１８で検出されるチップ温度を示すアラート信号Ａｌｅｒｔについても、矢印Ａ２で示すように、ＬＶエリア１１を経由することなく、温度センサ１８→セレクタ２１→アラート出力端子２５という第１出力パスによりチップ外に出力することができる。

従って、ＬＶエリア１１に電源電圧が供給されていない状態でトリミングテストを実施することができるため、トリミングテスト時にＬＶエリア１１で熱が発生することもなく、正確なトリミングテストを実現できる。

ここで、参考のために、図２に、本発明の例の基礎となる半導体集積回路について示す。この場合、トリミングテスト時には、トリミング信号は、外部入出力回路１５から入力され、通常動作時には、フューズ回路１４に記憶されたトリミング信号がロードされる。

いずれのモードにおいても、トリミング信号は、ＬＶエリア１１からＨＶエリア１２に転送され、アラート信号Ａｌｅｒｔは、ＨＶエリア１２からＬＶエリア１１に転送される（矢印Ｃ１，Ｃ２）。

特に、トリミングテスト時においては、ＨＶエリア１２に加え、ＬＶエリア１１にも電源電圧を供給しなければならないため、ＬＶエリア１１で発生するリーク電流による発熱が原因となり、温度較正の精度が低下する。

尚、本発明の例においては、通常動作時におけるトリミング信号のロード方式としては、フューズ回路１４からのロードに限定されない。例えば、初期化時にチップ外のＲＯＭからロードしてもよいし、テスト用ピンからトリミング信号をロードしてもよい。

以上のように、第１実施の形態に関わる半導体集積回路によれば、温度センサのトリミングテストを正確に行えるため、チップパフォーマンスや信頼性の向上を図ることができる。

(2) 第２実施の形態
第２実施の形態は、第１実施の形態の実施例であり、ＬＶエリア及びＨＶエリアに対する電源電圧の与え方に関する。

概要の欄でも説明したように、本発明の例では、温度センサの電源とコア電源とを別々にし、温度センサに供給する電源電圧とコアに供給する電源電圧とを独立にしている。

このように、温度センサに供給する電源電圧とコアに供給する電源電圧とを独立させるには、例えば、図３に示すように、コア（例えば、演算器）を含むＬＶエリア１１を電源端子Ｐ１に接続し、温度センサを含むＨＶエリア１２を電源端子Ｐ１とは異なる電源端子Ｐ２に接続すればよい。

この場合、製品出荷前のトリミングテスト時には、電源端子Ｐ１を開放状態とし、電源端子Ｐ２に電源電圧ＨＶを供給することで、ＬＶエリア１１に電源電圧ＬＶが供給されていない状態で、ＨＶエリア１２内の温度センサのトリミングテストを実施できる。

尚、製品出荷後には、電源端子Ｐ１に電源電圧ＬＶを供給し、電源端子Ｐ２に電源電圧ＨＶを供給することで、通常動作が可能になる。

また、温度センサに供給する電源電圧とコアに供給する電源電圧とを独立させるには、例えば、図４に示すように、電源電圧ＬＶの発生／遮断と電源電圧ＨＶの発生／遮断とをそれぞれ独立に制御できる電圧発生回路３４をチップ内に設けてもよい。

この場合、製品出荷前のトリミングテスト時には、電圧発生回路３４により、電源電圧ＬＶを遮断又は０Ｖとし、電源電圧ＨＶを発生させることで、ＬＶエリア１１に電源電圧ＬＶが供給されていない状態で、ＨＶエリア１２内の温度センサのトリミングテストを実施できる。

尚、製品出荷後には、電源電圧ＬＶをＬＶエリア１１に供給し、電源電圧ＨＶをＨＶエリア１２に供給することで、通常動作が可能になる。

(3) 第３実施の形態
第３実施の形態は、第１実施の形態の変形例であり、電源電圧Ｖｃｃのみを用いる点に特徴を有する。即ち、第３実施の形態は、第１実施の形態における第１及び第２電源電圧が等しい場合の半導体集積回路に関する。

図５は、第３実施の形態に関わる半導体集積回路を示している。

第３実施の形態に関わる半導体集積回路は、コア(core)エリア１１Ａ及びセンサ(sensor)エリア１２Ａから構成される。第３実施の形態では、第１実施の形態とは異なり、電源電圧Ｖｃｃのみを用いるため、両エリアのインターフェイスとなる電圧コンバータは存在しない。

コアエリア１１Ａは、演算器や、各種制御回路などを含むエリアで、センサエリア１２Ａは、温度センサ１８が配置されるエリアである。電源電圧は、一種類（Ｖｃｃ）のみであるが、コアエリア１１Ａに供給される第１電源電圧とセンサエリア１２Ａに供給される第２電源電圧とは、それぞれ独立している。

コアエリア１１Ａ内には、トリミング用レジスタコントローラ１３、フューズ回路１４、外部入出力回路１５、トリミング用レジスタ１６Ａ，１６Ｂ，１６Ｃ及び温度管理モジュール１７が配置される。

センサエリア１２Ａ内には、温度センサ１８、トリミング用レジスタ１９及びセレクタ２０，２１が配置される。

トリミングテスト（温度較正）時に、データ入力端子２３には、チップ外から温度センサ１８のトリミング信号が入力される。このトリミング信号は、コアエリア１１Ａを経由することなく、データ入力端子２３から温度センサ１８までの第１入力パス（矢印Ａ１）を経由して、直接、温度センサ１８に供給される。

この時、セレクタ２１は、温度センサ１８から出力されるアラート信号Ａｌｅｒｔを、コアエリア１１Ａを経由することなく、アラート出力端子２５を経由してチップ外に出力するための第１出力パス（矢印Ａ２）を選択する。

モード選択端子２２に通常動作モード信号が入力される場合には、セレクタ２０は、フューズ回路１４から温度センサ１８までの第２入力パスを選択するため、フューズ回路１４に記憶されたトリミング信号が温度センサ１８に供給される。

この時、セレクタ２１は、温度センサ１８から出力されるアラート信号Ａｌｅｒｔをコアエリア１１Ａ内の温度管理モジュール１７に供給するために、温度センサ１８から温度管理モジュール１７までの第２出力パス（矢印Ｂ２）を選択する。

データ出力端子２６は、トリミングテスト時に、トリミング用レジスタ１９に保持されたトリミング信号を、コアエリア１１Ａを経由することなく、チップ外に出力するための端子である。

以上のような構成の半導体集積回路においても、第１実施の形態と同様の効果を得ることができる。

(4) 第４実施の形態
第４実施の形態は、第３実施の形態の実施例であり、コアエリア及びセンサエリアに対する電源電圧の与え方に関する。

図６に示す例では、センサエリアに供給する電源電圧とコアエリアに供給する電源電圧とを独立させるために、コアエリア１１Ａを電源端子Ｐ１に接続し、センサエリア１２Ａを電源端子Ｐ１とは異なる電源端子Ｐ２に接続する。

これにより、製品出荷前のトリミングテスト時には、電源端子Ｐ１を開放状態とし、電源端子Ｐ２に電源電圧ＨＶを供給することができ、コアエリア１１Ａに電源電圧Ｖｃｃが供給されていない状態で、センサエリア１２Ａ内の温度センサのトリミングテストを実施できる。

尚、製品出荷後には、電源端子Ｐ１，Ｐ２に電源電圧Ｖｃｃを供給することで、通常動作が可能になる。

また、図７に示す例では、センサエリアに供給する電源電圧とコアエリアに供給する電源電圧とを独立させるために、コアエリア１１Ａに対する電源電圧Ｖｃｃの発生／遮断とセンサエリア１２Ａに対する電源電圧Ｖｃｃの発生／遮断とをそれぞれ独立に制御できる電圧発生回路３４をチップ内に設ける。

これにより、製品出荷前のトリミングテスト時には、電圧発生回路３４により、コアエリア１１Ａに対する電源電圧Ｖｃｃを遮断又は０Ｖとし、センサエリア１２Ａに対する電源電圧Ｖｃｃを発生させることで、コアエリア１１Ａに電源電圧Ｖｃｃが供給されていない状態で、センサエリア１２Ａ内の温度センサのトリミングテストを実施できる。

尚、製品出荷後には、コアエリア１１Ａ及びセンサエリア１２Ａの双方に電源電圧Ｖｃｃを供給することで、通常動作が可能になる。

(5) 第５実施の形態
第５実施の形態は、第１乃至第４実施の形態の変形例であり、チップ内における温度センサのレイアウト、及び、チップ内に複数の温度センサが配置される場合の回路構成に関する。

図８は、第５実施の形態に関わるチップレイアウトを示している。

チップ１０上には、４つのコア３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ、これらコア３１Ａ，３１Ｂ，３１Ｃ，３１Ｄに一対一に対応する４つのメモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ、及び、Ｉ／Ｏ（入出力）回路３３が配置される。

コア３１Ａ，３１Ｂ，３１Ｃ，３１Ｄとメモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄとの間には、温度センサを含む温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄが配置される。温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄは、例えば、信号パスＰＡＴＨにより互いに直列接続される。

コア３１Ａ，３１Ｂ，３１Ｃ，３１Ｄは、例えば、ＧＰＵ(graphics processing unit)や、ＣＰＵ(central processing unit)などのプロセッサ内の演算器を含んでいる。また、メモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄは、例えば、エンベデッドＤＲＡＭ(eDRAM)である。

温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ内の温度センサとしては、例えば、ＯＴＤ(on-chip thermal diode)や、アラート回路などの検出回路を用いることができる。温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄは、第１及び第２実施の形態におけるＨＶエリア内、又は、第３及び第４実施の形態におけるセンサエリア内に配置される。

ここで、信号パスＰＡＴＨについても、ＨＶエリア内又はセンサエリア内に配置される。つまり、信号パスＰＡＴＨ中には、ＬＶエリア又はコアエリアに供給される電源電圧ＬＶを必要する回路（リピータなど）が存在しない。

図９乃至図１２は、第５実施の形態に関わる半導体集積回路を示している。

図９及び図１０は、第１及び第２実施の形態の変形例に対応し、図１、図３、図４及び図８と同じ構成要素には、これら図と同じ符号を付してある。また、図１１及び図１２は、第３及び第４実施の形態の変形例に対応し、図５、図６、図７及び図８と同じ構成要素には、これら図と同じ符号を付してある。

ＬＶエリア１１及びコアエリア１１Ａ内には、それぞれ、トリミング用レジスタコントローラ１３、フューズ回路１４、外部入出力回路１５、トリミング用レジスタ１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ，１６Ｅ，１６Ｆ及び温度管理モジュール１７が配置される。

フューズ回路１４には、出荷時に温度較正によって決定されるトリミング信号が格納される。トリミング用レジスタコントローラ１３とトリミング用レジスタ１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ，１６Ｅ，１６Ｆとは、リング状に直列接続され、トリミング信号のシリアル転送経路を構成している。

トリミング用レジスタ１６Ａ，１６Ｂ，１６Ｃ，１６Ｄは、通常動作時に、フューズ回路１４からロードされる温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄの調整のためのトリミング信号を保持する。トリミング用レジスタ１６Ｅ，１６Ｆは、温度センサ以外の回路ブロックの調整に用いるトリミング信号を保持するレジスタである。

温度管理モジュール１７は、例えば、温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄにより検出されるアラート信号Ａｌｅｒｔ（チップ温度）に基づいて、演算器における演算速度を低速化させたり、演算そのものを停止させる。

ＨＶエリア１２及びセンサエリア１２Ａ内には、それぞれ、温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ、トリミング用レジスタ１９Ａ，１９Ｂ，１９Ｃ，１９Ｄ及びセレクタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄが配置される。

トリミング用レジスタ１９Ａ，１９Ｂ，１９Ｃ，１９Ｄには、トリミングテスト（温度較正）時に、チップ外からデータ入力端子２３を経由して入力されるトリミング信号が保持される。トリミング用レジスタ１９Ａ，１９Ｂ，１９Ｃ，１９Ｄは、データ入力端子２３とデータ出力端子２６との間に直列接続され、トリミング信号のシリアル転送経路を構成している。

トリミングテスト時においては、データ入力端子２３に、温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄのトリミング信号が入力される。このトリミング信号は、ＬＶエリア１１及びコアエリア１１Ａを経由することなく、データ入力端子２３から温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄまでの第１入力パスを経由してそれぞれの温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄに供給される。

通常動作時においては、フューズ回路１４に記憶された温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄのトリミング信号が、フューズ回路１４から温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄまでの第２入力パスを経由してそれぞれの温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄに供給される。

セレクタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、モード選択入力端子２２に接続される。セレクタ２１Ａ，２１Ｂ，２１Ｃ，２１Ｄは、図９及び図１１に示すように、それぞれ、アラート出力端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｄに接続されてもよいし、図１０及び図１２に示すように、セレクタ２９を経由して、共通の１つのアラート出力端子２５に接続されてもよい。

ここで、モード選択端子２２にテストモード信号が入力される場合には、セレクタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、データ入力端子２３から温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄまでの第１入力パスを選択するため、チップ外からのトリミング信号が温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄにそれぞれ供給される。

この時、セレクタ２１Ａ，２１Ｂ，２１Ｃ，２１Ｄは、温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄから出力されるアラート信号Ａｌｅｒｔを、ＬＶエリア１１及びコアエリア１１Ａを経由することなく、アラート出力端子２５，２５Ａ，２５Ｂ，２５Ｃ，２５Ｄを経由してチップ外に出力するための第１出力パスを選択する。

モード選択端子２２に通常動作モード信号が入力される場合には、セレクタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、フューズ回路１４から電圧コンバータ２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを経由して温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄまでの第２入力パスを選択するため、フューズ回路１４に記憶されたトリミング信号がそれぞれ温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄに供給される。

この時、セレクタ２１Ａ，２１Ｂ，２１Ｃ，２１Ｄは、温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄから出力されるアラート信号ＡｌｅｒｔをＬＶエリア１１内及びコアエリア１１Ａ内の温度管理モジュール１７に供給するために、温度センサ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄから電圧コンバータ２８Ａ，２８Ｂ，２８Ｃ，２８Ｄを経由して温度管理モジュール１７までの第２出力パスを選択する。

データ出力端子２６は、トリミングテスト時に、トリミング用レジスタ１９Ａ，１９Ｂ，１９Ｃ，１９Ｄに保持されたトリミング信号を、ＬＶエリア１１及びコアエリア１１Ａを経由することなく、チップ外に出力するための端子である。

以上のような構成の半導体集積回路においては、第１乃至第４実施の形態と同様の効果が得られることに加え、チップ内に複数の温度センサを配置することができるため、チップ内の温度管理をさらに高精度に行うことができる。

(6) 第６乃至第８実施の形態
第６乃至第８実施の形態は、第５実施の形態の変形例であり、チップ内における温度センサのレイアウトに関する。

図１３は、第６実施の形態に関わるチップレイアウトを示している。

第６実施の形態では、温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄの電源とメモリ（エンベデッドＤＲＡＭ）３２Ａ，３２Ｂ，３２Ｃ，３２Ｄの電源とを共通化する。従って、メモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄは、温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと同様に、第１及び第２実施の形態におけるＨＶエリア内、又は、第３及び第４実施の形態におけるセンサエリア内に配置される。

この実施の形態は、メモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄの電源を低電圧化できない場合に有効である。温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄをメモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄに隣接して配置すれば、電源の共通化が容易に行える。

図１４は、第７実施の形態に関わるチップレイアウトを示している。

第７実施の形態では、温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄの電源とＩ／Ｏ回路３３の電源とを共通化する。従って、Ｉ／Ｏ回路３３は、温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと同様に、第１及び第２実施の形態におけるＨＶエリア内、又は、第３及び第４実施の形態におけるセンサエリア内に配置される。

この実施の形態は、Ｉ／Ｏ回路３３の電源を低電圧化できない場合に有効である。温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０ＤをＩ／Ｏ回路３３の近傍に配置すれば、電源の共通化が容易に行える。

図１５は、第８実施の形態に関わるチップレイアウトを示している。

第８実施の形態では、温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄの電源、メモリ（エンベデッドＤＲＡＭ）３２Ａ，３２Ｂ，３２Ｃ，３２Ｄの電源及びＩ／Ｏ回路３３の電源を共通化する。従って、メモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ及びＩ／Ｏ回路３３は、温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと同様に、第１及び第２実施の形態におけるＨＶエリア内、又は、第３及び第４実施の形態におけるセンサエリア内に配置される。

この実施の形態は、コア３１Ａ，３１Ｂ，３１Ｃ，３１Ｄの低電圧化に、メモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ及びＩ／Ｏ回路３３の電源電圧を追従させることができない場合に有効である。温度センス回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ、メモリ３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ及びＩ／Ｏ回路３３を数ヶ所にまとめて配置すれば、電源の共通化が容易に行える。

３．適用例
次に、本発明の例に関わる半導体集積回路の適用例について説明する。

図１６は、ＧＰＵ(graphics processing unit)のチップレイアウトを示している。

チップ１０内には、ホットスポットの原因となる演算器のブロック４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ、温度センサ１８（ＯＴＤ），１８（Ａｌｅｒｔ）、エンベデッドＤＲＡＭ(eDRAM)４２Ａ，４２Ｂ，４２Ｃ，４２Ｄ及び高速Ｉ／Ｏ回路４３が配置される。

温度センサ１８（ＯＴＤ）は、ＯＴＤからなるセンサであり、例えば、演算器のブロック４１Ａ，４１Ｂ，４１Ｃ，４１Ｄの対称軸上であって、かつ、チップ１０の縁に沿って配置される。

温度センサ１８（Ａｌｅｒｔ）は、アラート回路からなるセンサであり、チップ１０内において対称的に配置される。

また、温度センサ１８（Ａｌｅｒｔ）は、演算器のブロック４１Ａ，４１Ｂ，４１Ｃ，４１ＤとエンベデッドＤＲＡＭ４２Ａ，４２Ｂ，４２Ｃ，４２Ｄとの間に配置され、かつ、演算器のブロック４１Ａ，４１Ｂ，４１Ｃ，４１Ｄの対称軸に対して線対称、又は、演算器のブロック４１Ａ，４１Ｂ，４１Ｃ，４１Ｄの対称軸の交差点に対して点対称に配置される。

尚、本発明の例は、ＧＰＵの他、ＣＰＵ(central processing unit)などの一般のプロセッサに適用することもできる。

図１７は、温度センサ（アラート回路）の例を示している。

ＯＴＤは、例えば、２ｍＶ／℃以下の温度依存性を有する。バイアス回路４４により電流源４５にバイアスを与え、ＯＴＤに電流を流すと、差動アンプ４６のマイナス側入力端子には、チップ温度に依存した検出信号が入力される。また、差動アンプ４６のプラス側入力端子には、トリミング回路４７から出力される参照電圧Ｖｔｅｍｐが入力される。

参照電圧Ｖｔｅｍｐの値は、温度センサ１８（Ａｌｅｒｔ）のトリミング時に入力されるトリミング信号に基づいて決定される。

活性化信号Ｅｎａｂｌｅが“Ｈ”になると、ＮＡＮＤ回路４８が活性化され、ＮＡＮＤ回路４８から出力される検出信号としてのアラート信号Ａｌｅｒｔは、差動アンプ４６の出力信号に応じた値となる。

図１８は、図１７の温度センサの回路例を示している。

バイアス回路４４としては、例えば、ＢＧＲ回路を使用する。電流源４５は、例えば、ＰチャネルＭＯＳトランジスタから構成される。

トリミング回路４７は、サイズ（駆動力）の異なる複数のＰチャネルＭＯＳトランジスタから構成される。トリミング回路４７には、複数ビット、例えば、６ビットのトリミング信号Ｔｒｉｍ＜０＞，Ｔｒｉｍ＜１＞，・・・Ｔｒｉｍ＜５＞が入力されるため、６４通りのトリミングを実行することができる。

４．その他
本発明の例によれば、温度センサによる温度制御内容のトリミングを正確に行えるため、チップパフォーマンスや信頼性の向上を図ることができる。

上述の実施の形態では、同一チップ内にＬＶエリアとＨＶエリアが含まれる場合、及び、同一チップ内にコアエリアとセンサエリアが含まれる場合について説明したが、本発明の例は、これらのエリアが別チップ内に存在する場合に応用することもできる。

例えば、複数チップが１つのパッケージ内に収められるＭＣＭ(multi chip module)の場合には、ＬＶエリアとＨＶエリアを別チップに形成し、また、コアエリアとセンサエリアを別チップに形成し、それぞれのチップの電源を独立に設けることも可能である。

この場合にも、電源が分離されていることにより、温度センサのトリミングテスト時にコアでリークが発生することがなく、トリミングテストを正確に行うことができる。

また、上述の実施の形態において、第１入力パス及び第１出力パスは、ＨＶエリア内又はセンサエリア内に配置される。つまり、第１入力パス及び第１出力パス中には、電源電圧ＬＶが供給されないと機能しない回路（リピータなど）が存在しない。

また、上述の実施の形態では、２種類の異なる電源電圧（接地電圧Ｖｓｓを除く）ＬＶ，ＨＶによりシステムが構成される例を説明したが、本発明の例は、それを超える数の電源電圧が存在する場合にも適用できる。

さらに、本発明の例においては、温度センサ１２の形式や回路構成などの要素については、特に限定されない。

例えば、電流電圧特性をチップ外でモニタし、チップ内の局所的な温度上昇を検出する場合には、温度センサとしては、ＯＴＤ(on-chip thermal diode)を使用することができる。

また、例えば、チップ内で温度を検出する場合には、温度センサとしては、アラート(alert)回路を使用することができる。

アラート回路は、例えば、ＢＧＲ(band gap reference)回路により生成される温度依存性を持たない参照電位と温度依存性を持つ接合ダイオード（ＯＴＤ）の閾値電圧Ｖｆとを比較し、温度が所定値を超えたときにアラート信号を出力するオンチップ温度検出回路のことである。

また、コア電源の電源電圧としては、例えば、１Ｖ以下に設定され、温度センサの電源の電源電圧としては、例えば、２．８Ｖに設定される。

本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。

第１実施の形態の半導体集積回路を示す図。参考例としての半導体集積回路を示す図。第２実施の形態の半導体集積回路を示す図。第２実施の形態の半導体集積回路を示す図。第３実施の形態の半導体集積回路を示す図。第４実施の形態の半導体集積回路を示す図。第４実施の形態の半導体集積回路を示す図。第５実施の形態のチップレイアウトを示す図。第５実施の形態の半導体集積回路を示す図。第５実施の形態の半導体集積回路を示す図。第５実施の形態の半導体集積回路を示す図。第５実施の形態の半導体集積回路を示す図。第６実施の形態のチップレイアウトを示す図。第７実施の形態のチップレイアウトを示す図。第８実施の形態のチップレイアウトを示す図。適用例であるＧＰＵのチップレイアウトを示す図。温度センサの例を示す図。温度センサの例を示す図。

符号の説明

１０：チップ、１１：ＬＶエリア、１１Ａ：コアエリア、１２：ＨＶエリア、１２Ａ：センサエリア、１３：トリミング用レジスタコントローラ、１４：フューズ回路、１５：外部入出力回路、１６Ａ，１６Ｂ，・・・１６Ｆ：トリミング用レジスタ、１７：温度管理モジュール、１８，１８（ＯＴＤ），１８（Ａｌｅｒｔ）：温度センサ、１９，１９Ａ，１９Ｂ，１９Ｃ，１９Ｄ：トリミング用レジスタ（温度較正時）、２０，２１：セレクタ、２２：モード選択入力端子、２３：データ入力端子、２４：レジスタ制御信号入力端子、２５，２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ：アラート出力端子、２６：データ出力端子、２７，２８：電圧コンバータ、３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ：温度センス回路、３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ：コア、３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ：メモリ、３３：Ｉ／Ｏ回路、３４：電圧発生回路、４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ：演算器のブロック、４２Ａ，４２Ｂ，４２Ｃ，４２Ｄ：エンベデッドＤＲＡＭ、４３：高速Ｉ／Ｏ回路、４４：バイアス回路、４５：電流源、４６：差動アンプ、４７：トリミング回路、４８：ＮＡＮＤ回路。

Claims

第１電源電圧及びこれとは独立した第２電源電圧を使用するシステムを構成する半導体集積回路において、前記第１電源電圧が供給される第１領域と、前記第１領域内に配置される温度センサと、前記第１領域内に配置され、前記温度センサの温度制御内容を決定する第１トリミング信号を前記温度センサに供給する第１入力パスと、前記第２電源電圧が供給される第２領域と、前記第２領域内に配置され、第２トリミング信号を前記温度センサに供給する第２入力パスと、前記第１領域内に配置され、前記第１及び第２入力パスのうちの１つを選択するセレクタとを具備することを特徴とする半導体集積回路。
請求項１に記載の半導体集積回路において、さらに、前記第１領域内に配置され、前記第１入力パスにより入力された前記第１トリミング信号を出力するデータ出力端子を具備することを特徴とする半導体集積回路。
請求項１に記載の半導体集積回路において、さらに、前記第１領域内に配置され、前記温度センサにより検出されたアラート信号を出力する第１出力パスを具備することを特徴とする半導体集積回路。
請求項３に記載の半導体集積回路において、さらに、前記アラート信号を前記第２領域内の温度管理モジュールに供給する第２出力パスと、前記第１領域内に配置され、前記第１及び第２出力パスのうちの１つを選択するセレクタとを具備することを特徴とする半導体集積回路。