JP5498047B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5498047B2 JP5498047B2 JP2009089367A JP2009089367A JP5498047B2 JP 5498047 B2 JP5498047 B2 JP 5498047B2 JP 2009089367 A JP2009089367 A JP 2009089367A JP 2009089367 A JP2009089367 A JP 2009089367A JP 5498047 B2 JP5498047 B2 JP 5498047B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- voltage
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
と、前記温度センサおよび前記電圧モニタからの信号に基づき、前記ジャンクション温度が基準温度に達しているか否か、前記電源電圧が基準電圧よりも低いか否かをそれぞれ判断し、前記電源電圧が基準電圧よりも高い場合は前記発熱回路を動作させず、前記ジャンクション温度が基準温度に達していない場合で、かつ前記電源電圧が基準電圧よりも低い場合に前記発熱回路を動作させ、前記ジャンクション温度が基準温度に到達すると、前記発熱回路の動作を停止させる制御回路とで構成される遅延特性補償回路を、チップの内部と表面を含むロジックエリアに設けた半導体集積回路が提供される。
図3は、本発明の第1の実施の形態として、本発明による遅延特性補償回路の構成を示すブロック図および該遅延特性補償回路を組み込む半導体集積回路のレイアウトを示す平面図である。
図4は、本発明の第2の実施の形態として、図3に示す遅延特性補償回路の構成例(その1)を示す回路図である。図4において、図3に示す制御回路13は、例えば2入力のNORゲート13aで構成することができる。NORゲート13aの一方の入力端子には温度センサ11の出力が入力され、他方の入力端子には電圧モニタ12の出力が入力されている。NORゲート13aの出力端子は発熱回路10の制御ポートに接続されている。
図5は、本発明の第3の実施の形態として、図3に示す遅延特性補償回路の構成例(その2)を示す回路図である。図5(1)に示すように、本第3の実施の形態では、図3に示す発熱回路10として、故障検出の目的で既に配置されているSCANテスト回路16を利用する場合を示す。そのため、セレクタ17a,17bと、クロック発生回路18と、データ発生回路19とを追加してある。温度センサ11、電圧モニタ12および制御回路13は、図4に示した構成である。
図6は、本発明の第4の実施の形態として、図3に示す遅延特性補償回路の配置例(その1)を示す回路図である。本第4の実施の形態では、図6に示すように、図3に示す遅延特性補償回路4を、温度センサ11と電圧モニタ12と制御回路13との組と、発熱回路10とに分けて、温度センサ11と電圧モニタ12と制御回路13とをまとめて配置した回路ブロック21をロジックエリア2のチップ内の任意の一箇所に配置し、発熱回路10を配置した回路ブロック23をロジックエリア2内に均一に複数個配置し、回路ブロック21に設けた制御端子22と各回路ブロック23に設けた制御端子24とを接続する構成としてある。
図7は、本発明の第5の実施の形態として、図3に示す遅延特性補償回路の配置例(その2)を示す回路図である。本第5の実施の形態では、図7に示すように、図3に示す遅延特性補償回路4を構成する発熱回路10と温度センサ11と電圧モニタ12と制御回路13との全体をまとめて回路ブロック26に配置し、回路ブロック26をロジックエリア2内に均一に複数個配置する構成としてある。
図8は、本発明の第6の実施の形態として、図3に示す遅延特性補償回路の配置例(その3)を示す回路図である。本第6の実施の形態では、図8に示すように、ロジックエリア2の或る箇所において、クロックCLKが共通のバッファ28から供給されるフリップフロップ29,30の間に、クロックCLKとのタイミングがクリティカルなデータパス31が存在する場合に、このクリティカルなデータパス31の近傍に、図3に示す遅延特性補償回路4を構成する発熱回路10と温度センサ11と電圧モニタ12と制御回路13とを適宜に配置し、クリティカルなデータパス31近傍を加熱して遅延特性を補償・調節できる構成としてある。
Claims (6)
- 電源電圧が基準電圧より低く、且つジャンクション温度が基準温度に達していない場合に、低温度になるほど遅延時間が大きくなる半導体集積回路であって、
チップの内部と表面を含むロジックエリアに遅延特性補償回路を備え、
前記遅延特性補償回路は、
自己動作により熱を発生し半導体集積回路を加熱する発熱回路と、
前記ジャンクション温度を測定する温度センサと、
前記電源電圧を測定する電圧モニタと、
前記温度センサおよび前記電圧モニタからの信号に基づき、前記ジャンクション温度が前記基準温度に達しているか否かと前記電源電圧が前記基準電圧よりも低いか否かとの組み合わせを判定し、前記電源電圧が前記基準電圧よりも高い場合は前記発熱回路を動作させず、前記ジャンクション温度が前記基準温度に達していない場合で、かつ前記電源電圧が前記基準電圧よりも低い場合に前記発熱回路を動作させ、前記ジャンクション温度が前記基準温度に到達すると、前記発熱回路の動作を停止させる制御回路と、を含む
ことを特徴とする半導体集積回路。 - 前記温度センサと前記電圧モニタと前記制御回路とをまとめて配置した回路ブロックが前記ロジックエリアにおけるチップ内の任意の一箇所に配置され、前記発熱回路が前記ロジックエリア内に均一に複数個配置されていることを特徴とする請求項1に記載の半導体集積回路。
- 前記発熱回路と前記温度センサと前記電圧モニタと前記制御回路とをまとめて配置した回路ブロックが前記ロジックエリア内に均一に複数個配置されていることを特徴とする請求項1に記載の半導体集積回路。
- 前記発熱回路と前記温度センサと前記電圧モニタと前記制御回路とが、クロックとのタイミングがクリティカルなデータパス近傍に配置されていることを特徴とする請求項1に記載の半導体集積回路。
- 前記発熱回路は、故障検出の目的で既に配置されているSCANテスト回路であり、前記制御回路は、前記電源電圧が前記基準電圧よりも高い場合には前記SCANテスト回路にクロックとデータとを入力させず、前記ジャンクション温度が前記基準温度に達していない場合で、かつ前記電源電圧が前記基準電圧よりも低い場合に、前記SCANテスト回路にクロックとデータとを入力させて動作させ、前記ジャンクション温度が前記基準温度に到達すると、前記SCANテスト回路へのクロックとデータの入力を中止させることを特徴とする請求項1に記載の半導体集積回路。
- 前記制御回路は、第1信号および第2信号を入力信号としてNOR演算をして高レベルまたは低レベルを出力するNORゲートを備え、前記NORゲートが高レベルを出力する場合は前記発熱回路を動作させ、前記NORゲートが低レベルを出力する場合は前記発熱回路を動作させず、
前記温度センサは、前記ジャンクション温度が前記基準温度よりも高い場合は前記NORゲートが高レベルと判定する前記第1信号を出力し、前記ジャンクション温度が前記基準温度よりも低い場合は前記NORゲートが低レベルと判定する前記第1信号を出力し、
前記電圧モニタは、前記電源電圧が前記基準電圧よりも高い場合は前記NORゲートが高レベルと判定する前記第2信号を出力し、前記電源電圧が前記基準電圧よりも低い場合は前記NORゲートが低レベルと判定する前記第2信号を出力する
ことを特徴とする請求項1〜5のいずれか1項に記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089367A JP5498047B2 (ja) | 2009-04-01 | 2009-04-01 | 半導体集積回路 |
US12/685,068 US8277120B2 (en) | 2009-04-01 | 2010-01-11 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089367A JP5498047B2 (ja) | 2009-04-01 | 2009-04-01 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245117A JP2010245117A (ja) | 2010-10-28 |
JP5498047B2 true JP5498047B2 (ja) | 2014-05-21 |
Family
ID=42825697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009089367A Expired - Fee Related JP5498047B2 (ja) | 2009-04-01 | 2009-04-01 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8277120B2 (ja) |
JP (1) | JP5498047B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10438861B2 (en) | 2015-09-30 | 2019-10-08 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5498047B2 (ja) * | 2009-04-01 | 2014-05-21 | 株式会社東芝 | 半導体集積回路 |
JP5800519B2 (ja) * | 2011-02-16 | 2015-10-28 | キヤノン株式会社 | 半導体システム、及びその起動方法、プログラム |
JP5296136B2 (ja) * | 2011-04-11 | 2013-09-25 | 株式会社ソニー・コンピュータエンタテインメント | 電子機器、その制御方法、及び半導体集積回路 |
KR101885857B1 (ko) * | 2012-01-04 | 2018-08-06 | 삼성전자주식회사 | 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법 |
DE102013205910A1 (de) * | 2013-04-04 | 2014-10-09 | Robert Bosch Gmbh | Objektsuchgerät und Verfahren zum Orten eines metallischen und/oder magnetisierbaren Objekts |
US20140344592A1 (en) * | 2013-05-20 | 2014-11-20 | Advanced Micro Devices, Inc. | Methods and apparatus for powering up an integrated circuit |
US9194914B2 (en) * | 2013-07-16 | 2015-11-24 | Advanced Micro Devices, Inc. | Power supply monitor for detecting faults during scan testing |
TWI557414B (zh) | 2015-08-04 | 2016-11-11 | 財團法人工業技術研究院 | 電子電路監測系統及電子電路監測方法 |
US11742038B2 (en) | 2017-08-11 | 2023-08-29 | Advanced Micro Devices, Inc. | Method and apparatus for providing wear leveling |
US11551990B2 (en) | 2017-08-11 | 2023-01-10 | Advanced Micro Devices, Inc. | Method and apparatus for providing thermal wear leveling |
JP2019118006A (ja) * | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | 発振回路、マイクロコンピューター、及び、電子機器 |
JP7055084B2 (ja) | 2018-09-20 | 2022-04-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の制御方法 |
KR20210062249A (ko) * | 2019-11-21 | 2021-05-31 | 에스케이하이닉스 주식회사 | 온도 감지 회로를 포함하는 반도체 장치 |
US11867746B2 (en) | 2021-09-14 | 2024-01-09 | Hamilton Sundstrand Corporation | Failure detection system for integrated circuit components |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2541510B2 (ja) | 1994-08-31 | 1996-10-09 | 日本電気株式会社 | Lsi温度制御回路 |
JPH08294229A (ja) * | 1995-04-20 | 1996-11-05 | Nec Corp | 半導体集積回路装置 |
JP2001345420A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 半導体装置 |
JP2004085384A (ja) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 温度センサ回路、半導体集積回路及びその調整方法 |
JP2004146576A (ja) * | 2002-10-24 | 2004-05-20 | Renesas Technology Corp | 半導体温度測定回路 |
JP2004273660A (ja) * | 2003-03-07 | 2004-09-30 | Renesas Technology Corp | 半導体集積回路 |
JP3869815B2 (ja) * | 2003-03-31 | 2007-01-17 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
KR100541824B1 (ko) * | 2003-10-06 | 2006-01-10 | 삼성전자주식회사 | 반도체 집적회로에 채용하기 적합한 온도감지 회로 |
JP4477429B2 (ja) * | 2003-11-05 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
EP1530217A2 (en) * | 2003-11-05 | 2005-05-11 | Fujitsu Limited | Semiconductor integrated circuit having temperature detector |
JP2005340486A (ja) * | 2004-05-27 | 2005-12-08 | Fujitsu Ltd | 温度適応回路、回路の昇温方法及び回路の昇温プログラム |
JP2005347377A (ja) * | 2004-06-01 | 2005-12-15 | Ricoh Co Ltd | 過熱保護回路を備えた半導体集積回路 |
JP2005347487A (ja) * | 2004-06-02 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4549743B2 (ja) * | 2004-06-07 | 2010-09-22 | 富士通セミコンダクター株式会社 | 温度センサ回路及びそれの校正方法 |
JP4551731B2 (ja) * | 2004-10-15 | 2010-09-29 | 株式会社東芝 | 半導体集積回路 |
JP4157865B2 (ja) * | 2004-10-27 | 2008-10-01 | 株式会社日立製作所 | 半導体集積回路装置及び非接触電子装置 |
JP4864338B2 (ja) * | 2005-03-31 | 2012-02-01 | 株式会社東芝 | 半導体集積回路 |
JP2006349521A (ja) * | 2005-06-16 | 2006-12-28 | Denso Corp | 過熱検出回路および半導体集積回路装置 |
JP4768339B2 (ja) * | 2005-07-15 | 2011-09-07 | 株式会社リコー | 温度検出回路およびそれを用いた発振周波数補正装置 |
JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
JP2007258216A (ja) | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 半導体集積回路、回路システム、及び半導体集積回路の駆動方法 |
KR100766379B1 (ko) * | 2006-08-11 | 2007-10-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 온도 감지 회로 |
JP2008060884A (ja) * | 2006-08-31 | 2008-03-13 | Elpida Memory Inc | 半導体集積回路 |
KR100854463B1 (ko) * | 2007-05-21 | 2008-08-27 | 주식회사 하이닉스반도체 | 온도센서회로 및 이를 이용한 반도체 메모리 장치 |
JP2009058438A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 温度検出回路 |
JP4752904B2 (ja) * | 2008-12-09 | 2011-08-17 | 日本電気株式会社 | 温度測定回路、及び、方法 |
JP5498047B2 (ja) * | 2009-04-01 | 2014-05-21 | 株式会社東芝 | 半導体集積回路 |
JP5295932B2 (ja) * | 2009-11-02 | 2013-09-18 | 新光電気工業株式会社 | 半導体パッケージ及びその評価方法、並びにその製造方法 |
-
2009
- 2009-04-01 JP JP2009089367A patent/JP5498047B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-11 US US12/685,068 patent/US8277120B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10438861B2 (en) | 2015-09-30 | 2019-10-08 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US8277120B2 (en) | 2012-10-02 |
US20100253416A1 (en) | 2010-10-07 |
JP2010245117A (ja) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5498047B2 (ja) | 半導体集積回路 | |
US7948263B2 (en) | Power gating circuit and integrated circuit including same | |
US8928394B2 (en) | Semiconductor integrated circuit and an operating method thereof, a timing verifying method for a semiconductor integrated circuit and a test method of a semiconductor integrated circuit | |
US20110204957A1 (en) | Semiconductor integrated circuit and operation method for the same | |
US20070216376A1 (en) | Semiconductor integrated circuit and system guaranteeing proper operation under low-temperature condition | |
EP2553812B1 (en) | Apparatus and method for host power-on reset control | |
JP2010033553A (ja) | 電力低減装置および方法 | |
US9459314B1 (en) | Circuit and method for real-time monitoring of process, temperature, and voltage variations | |
JP2011107075A (ja) | 電圧検出回路 | |
US10114068B1 (en) | Methods and apparatus for monitoring aging effects on an integrated circuit | |
US6329642B1 (en) | Semiconductor device and semiconductor chip | |
JP5116454B2 (ja) | 電力ゲート論理を有する低電力レベル・センシティブ・スキャン設計ラッチに関する方法及びシステム | |
KR100810061B1 (ko) | 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법 | |
US9312850B2 (en) | Testable power-on-reset circuit | |
JP5190767B2 (ja) | モニタ回路およびリソース制御方法 | |
US20090045866A1 (en) | Integrated circuit device, method of controlling operation of integrated circuit device, and method of fabricating integrated circuit device | |
CN103377712B (zh) | 启动侦测*** | |
US20230195191A1 (en) | Fast droop detection circuit | |
US7969228B2 (en) | Thermal switch for integrated circuits, design structure, and method of sensing temperature | |
JP5460251B2 (ja) | 情報処理装置 | |
CN106982052B (zh) | 一种上电重置电路及电子装置 | |
Bosio et al. | Test of low power circuits: Issues and industrial practices | |
JP2013165135A (ja) | 半導体集積回路 | |
CN109428479A (zh) | 电源就绪指示器电路 | |
JP5061212B2 (ja) | 半導体装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140307 |
|
LAPS | Cancellation because of no payment of annual fees |