JP2577495B2 - 半導体評価回路 - Google Patents

半導体評価回路

Info

Publication number
JP2577495B2
JP2577495B2 JP2219621A JP21962190A JP2577495B2 JP 2577495 B2 JP2577495 B2 JP 2577495B2 JP 2219621 A JP2219621 A JP 2219621A JP 21962190 A JP21962190 A JP 21962190A JP 2577495 B2 JP2577495 B2 JP 2577495B2
Authority
JP
Japan
Prior art keywords
signal
chip
converter
circuit
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2219621A
Other languages
English (en)
Other versions
JPH04102080A (ja
Inventor
功司 斎藤
和幸 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2219621A priority Critical patent/JP2577495B2/ja
Priority to US07/747,333 priority patent/US5184162A/en
Publication of JPH04102080A publication Critical patent/JPH04102080A/ja
Priority to US07/970,851 priority patent/US5436558A/en
Application granted granted Critical
Publication of JP2577495B2 publication Critical patent/JP2577495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は特にLSIの内部回路において、アナログ回
路出力電圧を測定する評価回路に関する。
（従来の技術） LSIを評価する際に内部回路の電圧を測定しなければ
ならない場合がしばしばある。例えば試作の段階で、内
部回路の電圧を知りたい場合、次のような測定方法があ
る。
第６図はマイクロプローバによってLSIチップの内部
回路電圧を測定する構成図である。被測定LSIチップ21
上に前もって設けられた小パッド22の上にマイクロプロ
ーバの針23を接触させている状態を示す。試作の時点で
は評価及び解析を容易にするためにチップの表面は露呈
している。チップ21の周辺にはボンディング用のパッド
24が配設されている。パッド24に適当な信号を与え、内
部回路25の出力をマイクロプローバの針23に接続された
電圧計26によって測定する。このような構成を用いるこ
とによって、ウェハ製造直後の早い段階でも目的の箇所
の電圧測定が可能である。
しかしながら、この測定方法に必要不可欠なマイクロ
プローバは、小パッド22の上にマイクロプローバの針23
を接触させる操作が煩わしく、測定に時間がかかり過ぎ
る。また、このマイクロプローバによる測定では、測定
にとりかかる前にパッドケージング等の組み立ては必要
ないが、逆に組み立て後のチップはプローバで測定でき
なくなる。さらに予め測定用の小パッド22が設けられて
いない場合、配線にプローバの針23を当てるのは非常に
困難な作業になる。
一方、試作を終了したLSIチップの量産時において、
良品、不良品を判別するために内部回路の電圧を測定検
査する場合もある。これは測定したい回路の配線をボン
ディング用パッドまで延ばし、組み立て工程の後にパッ
ドの外から電圧測定を行う方法である。通常の製品検査
と同時に行えるので、測定に要する手間は比較的かから
ず、パッケージングの後、または前でも測定は可能であ
る。ただし、測定用のパッドを設けなければならない。
チップレイアウト上新たなパッドを増やすのは不可能な
時もある。その場合には他のパッドと兼用することもで
きるが、信号を切換える回路を付加しなければならず、
設計に余分な負担を強いることになる。
以上２つの例においては、当然のことながら電圧を測
定するための電圧計を準備しておく必要がある。
また、最近チップ上の配線に電子ビームを直接当て
て、飛び出すエレクトロンの量により信号を観測する手
段も良く用いられている。これは時間に対する分解能は
優れているが、電圧（電流）測定には不向きである。
（発明が解決しようとする課題） このように、従来ではLSIチップの内部回路の電圧を
測定するため、マイクロプローバを用いる方法や測定用
のパッドを設ける構成では、前者はマイクロプローバの
操作が煩わしく、測定に時間がかかり過ぎ、後者は測定
用のパッドを余分に付加することで設計面で余分な負担
が強いられる。また、電子ビームによる信号の観測で
は、電圧（電流）測定には不向きであるというそれぞれ
の欠点がある。
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、比較的手間を要することなく内部
回路の電圧を精度良く測定検査できる半導体評価回路を
提供することにある。
［発明の構成］ （課題を解決するための手段） この発明の半導体評価回路は、半導体集積回路チップ
内に内蔵され、このチップの外部から供給される外部信
号とチップの内部回路で生成される内部信号のうちの一
方の信号を選択して出力する信号切換え回路と、前記半
導体集積回路チップ内に内蔵され、前記信号切換え回路
からの信号を入力するA/Dコンバータと、前記A/Dコンバ
ータの出力を外部に伝導する前記半導体集積回路チップ
の出力パッドとを具備し、前記内部信号が前記半導体集
積回路チップ内の一部のアナログ動作に関わる被測定信
号として前記A/Dコンバータに入力され、測定結果がデ
ジタル値として得られることを特徴としている。
（作用） この発明では、半導体チップの外部信号と内部の信号
とを選択する信号切換え回路とA/Dコンバータを半導体
チップ内に有して、内部信号をA/Dコンバータに入力し
て内部信号の電圧値をデジタル値で得る。
（実施例） 半導体回路内にA/Dコンバータを搭載しているLSIがあ
るが、A/Dコンバータの入力となる信号は通常チップの
外から加えており、チップの内部信号をA/D変換する用
途はあまりない。この発明はこのチップ内のA/Dコンバ
ータを利用し、チップの内部信号をA/D変換する半導体
評価回路が構成される。以下、図面を参照してこの発明
を実施例により説明する。
第１図はこの発明の一実施例によるLSIチップ内に設
けられた半導体評価回路の構成を示す回路図である。
LSIチップ内には例えば増幅器１が設けられ、増幅器
１から信号２が出力される。信号２はチップ内部の電圧
測定を行うべき信号であり、セレクタ３に供給される。
また、セレクタ３には入力パッド４からのチップ外部の
信号５が供給される。セレクタ３はこれら内部回路の信
号２、チップ外部の信号５どちらかの信号を選択してA/
Dコンバータ６に供給する。通常はセレクタ３によってA
/Dコンバータ６の入力が信号５側に切換えられている。
LSIの評価時において、信号２を測定したい場合、セレ
クタ３によってA/Dコンバータ６の入力を信号２側に切
換える。次にA/Dコンバータ６を動作させてその出力を
出力パッド７に伝え、チップ外部からA/D変換結果を読
み取る。なお、出力パッド７はA/D変換のビット数に応
じたパッド数だけ設けられる。このセレクタ３の制御は
チップ内部でプログラム制御しても良いし、チップ外部
からテストモード信号を与えるようにしても良い。
第２図はこの発明の第２の実施例を示す構成の回路図
であり、電圧測定を行いたい信号２、チップ外部の信号
５が各々複数ある場合の例である。上記第１図と同一の
箇所には同一符号を付して説明は省略する。セレクタ３
によって複数の信号２、信号５のうちの一つの信号を選
択し、A/Dコンバータ６に送る。その後の動作は第１図
における実施例と同様である。
第３図はこの発明の第３の実施例を示す構成の回路図
であり、同一チップ上にマイクロコンピュータを搭載し
た場合の例である。上記第１図と同一の箇所には同一符
号を付して説明は省略する。A/Dコンバータ６によりA/D
変換した測定値を内部データバス８を介してマイクロコ
ンピュータ９に送り、所定の時間系列で各ポートに振り
分ける等、必要な信号処理を行った後、パッド７からチ
ップ外部に出力される。マイクロコンピュータ９を設け
ることにより、１か所の測定電圧を多数回サンプリング
し信号の平均化を行えば雑音が除去できる。この結果、
より精度の高いチップ内部の電圧測定ができる。
第４図はこの発明の第４の実施例を示す構成の回路図
である。第３図におけるマイクロコンピュータ９から制
御信号10,11をそれぞれセレクタ３、A/Dコンバータ６に
与え、このセレクタ３、A/Dコンバータ６を各々プログ
ラム制御する構成になっている。
第５図はこの発明の第５の実施例を示す構成の回路図
である。第３図におけるマイクロコンピュータ９からの
制御信号12でセレクタ３、A/Dコンバータ６及びチップ
内部にさらに設けられたメモリ13を制御するように構成
されている。また、メモリ13の出力とA/Dコンバータ６
の出力とを比較する比較回路14が設けられている。比較
回路14の出力は出力パッド７より取り出される。
これにより、電圧測定時のA/Dコンバータの制御をマ
イクロコンピュータに行わせれば、チップの評価時のみ
に限らず、製品として出荷した後に内部回路の自己診断
にも応用できる。例えば、予めメモリ１に期待値を記憶
させておき、内部回路の測定値と期待値とを比較回路14
で比較することにより、異常状態を発見することができ
る。
上記各実施例の構成によれば、LSIチップにおける内
部回路の電圧測定に操作の煩わしいマイクロプローバは
不要になる。従って、測定に要する時間が大幅に短縮さ
れる。また、パッケージングの前はもちろんのこと、パ
ッケージングし、チップの表面が完全に隠れても外部か
らの信号で内部回路の電圧測定が可能である。さらに、
測定電圧をチップ外に取り出すためのパッドを用意する
必要もなくなる。測定の方法もA/Dコンバータの出力値
を読み取るだけで済み、電圧測定のためだけに新たにパ
ッドを設けることはない。
また、この発明の構成によれば、LSIチップの内部に
電圧測定手段を備えているので、チップ外にわざわざ測
定器（電圧計等）を用意する必要がない。また、その測
定結果はデジタル値で得られるので、マイクロコンピュ
ータ等の適当な信号処理手段を併用すれば、測定値の記
憶も信号処理も簡単に行うことが可能になり、LSI評価
の自由度が大きく広がる。例えば、測定結果をメモリに
入れ、必要に応じて読出すことや測定結果の多数回のサ
ンプリングを行うことが可能である。後者はノイズの影
響による誤測定を防ぐことになる。
なお、この発明の評価回路は半導体チップの評価回路
としてだけでなく、第５図に示すように前もって、設計
値と測定値を比較する操作を行うことで内部回路の電圧
測定を本来の回路動作に利用することもできる。
［発明の効果］ 以上説明したようにこの発明によれば、チップに内蔵
されたA/Dコンバータを利用して半導体チップの内部回
路の電圧をデジタル値で得るので、外部に測定機器を準
備する、新たに測定用のパッドを設けるといった必要が
なく、比較的手間を要せずに精度良く測定検査できる半
導体評価回路が提供できる。
【図面の簡単な説明】
第１図はこの発明の一実施例による構成の回路図、 第２図はこの発明の第２の実施例による構成の回路図、 第３図はこの発明の第３の実施例による構成の回路図、 第４図はこの発明の第４の実施例による構成の回路図、 第５図はこの発明の第５の実施例による構成の回路図、 第６図はマイクロプローパによってLSIチップの内部回
路電圧を測定する従来の半導体評価検査の構成図であ
る。 １……増幅器、2,5……信号、３……セレクタ、４……
入力パッド、６……A/Dコンバータ、７……出力パッ
ド。
フロントページの続き (56)参考文献 特開 昭63−6471（ＪＰ，Ａ) 特開 昭63−75680（ＪＰ，Ａ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体集積回路チップ内に内蔵され、この
    チップの外部から供給される外部信号とチップの内部回
    路で生成される内部信号のうちの一方の信号を選択して
    出力する信号切換え回路と、 前記半導体集積回路チップ内に内蔵され、前記信号切換
    え回路からの信号を入力するA/Dコンバータと、 前記A/Dコンバータの出力を外部に伝導する前記半導体
    集積回路チップの出力パッドとを具備し、 前記内部信号が前記半導体集積回路チップ内の一部のア
    ナログ動作に関わる被測定信号として前記A/Dコンバー
    タに入力され、測定結果がデジタル値として得られるこ
    とを特徴とする半導体評価回路。
  2. 【請求項２】半導体集積回路チップ内に内蔵され、この
    チップの外部から供給される複数の外部信号とチップの
    内部回路で生成される複数の内部信号のうちの一信号を
    選択して出力する信号切換え回路と、 前記半導体集積回路チップ内に内蔵され、前記信号切換
    え回路からの信号を入力するA/Dコンバータと、 前記A/Dコンバータの出力を外部に伝導する前記半導体
    集積回路チップの出力パッドとを具備し、 前記内部信号が前記半導体集積回路チップ内の一部のア
    ナログ動作に関わる被測定信号として前記A/Dコンバー
    タに入力され、測定結果がデジタル値として得られるこ
    とを特徴とする半導体評価回路。
  3. 【請求項３】前記信号切換え回路及びA/Dコンバータに
    制御信号を与える第１のディジタル処理回路を具備し、
    信号の切換え制御及びA/D変換の制御を半導体集積回路
    チップ内で行うことを特徴とする請求項２記載の半導体
    評価回路。
  4. 【請求項４】前記A/Dコンバータの出力信号は前記半導
    体集積回路チップ内に内蔵された第２のディジタル処理
    回路に入力され、前記複数の内部信号を順番に被測定信
    号として前記A/Dコンバータに入力させることを特徴と
    する請求項２記載の半導体評価回路。
  5. 【請求項５】前記A/Dコンバータの出力信号は前記半導
    体集積回路チップ内に内蔵された第３のディジタル処理
    回路に入力され、この第３のディジタル処理回路が前記
    信号切換え回路及びA/Dコンバータそれぞれに制御信号
    を与えることにより、前記複数の内部信号を順番に被測
    定信号として前記A/Dコンバータに入力させることを特
    徴とする請求項２記載の半導体評価回路。
  6. 【請求項６】前記第１、第２、第３のディジタル処理回
    路はマイクロコンピュータであることを特徴とする請求
    項３または４または５記載の半導体評価回路。
JP2219621A 1990-08-21 1990-08-21 半導体評価回路 Expired - Lifetime JP2577495B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2219621A JP2577495B2 (ja) 1990-08-21 1990-08-21 半導体評価回路
US07/747,333 US5184162A (en) 1990-08-21 1991-08-20 Testing integrated circuit using an A/D converter built in a semiconductor chip
US07/970,851 US5436558A (en) 1990-08-21 1992-11-03 Testing integrated circuit using an A/D converter built in a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2219621A JP2577495B2 (ja) 1990-08-21 1990-08-21 半導体評価回路

Publications (2)

Publication Number Publication Date
JPH04102080A JPH04102080A (ja) 1992-04-03
JP2577495B2 true JP2577495B2 (ja) 1997-01-29

Family

ID=16738398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2219621A Expired - Lifetime JP2577495B2 (ja) 1990-08-21 1990-08-21 半導体評価回路

Country Status (2)

Country Link
US (2) US5184162A (ja)
JP (1) JP2577495B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629611B2 (ja) * 1994-08-31 1997-07-09 日本電気株式会社 アナログ／ディジタル混載集積回路およびそのテスト方法
US5578935A (en) * 1995-05-25 1996-11-26 Texas Instruments Incorporated Undersampling digitizer with a sampling circuit positioned on an integrated circuit
EP0745859B1 (en) * 1995-05-31 2004-10-27 STMicroelectronics, Inc. Configurable probe pads to facilitate parallel testing of integrated circuit devices
US5751158A (en) * 1995-11-07 1998-05-12 Micron Technology, Inc. Method and apparatus for selectively deriving a boosted voltage exceeding an internal voltage
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
DE10082299B4 (de) 1999-07-12 2006-03-16 Advantest Corp. Wellenformgenerator und Verfahren zum Erzeugen einer Wellenform
US6333706B1 (en) 1999-08-02 2001-12-25 International Business Machines Corporation Built-in self-test for analog to digital converter
US6331770B1 (en) * 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
US6535005B1 (en) * 2000-04-26 2003-03-18 Emc Corporation Systems and methods for obtaining an electrical characteristics of a circuit board assembly process
US6512289B1 (en) * 2000-05-09 2003-01-28 Xilinx, Inc. Direct current regulation on integrated circuits under high current design conditions
JP2002236148A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法
DE10125798B4 (de) * 2001-05-26 2006-01-19 Infineon Technologies Ag Abbildungssystem zur Positionierung einer Messspitze auf einen Kontaktbereich eines Mikrochips und ein Verfahren zur Darstellung
JP2003242049A (ja) * 2002-02-18 2003-08-29 Niles Parts Co Ltd マイクロコンピュータの異常検出方法
US6885211B1 (en) * 2002-04-05 2005-04-26 Cirrus Logic, Inc. Internal node offset voltage test circuits and methods
US6845048B2 (en) * 2002-09-25 2005-01-18 Infineon Technologies Ag System and method for monitoring internal voltages on an integrated circuit
US6876218B1 (en) * 2003-02-14 2005-04-05 Xilinx, Inc. Method for accurate output voltage testing
JP2005233698A (ja) * 2004-02-18 2005-09-02 Nec Corp 半導体装置及びそれに用いる故障検出方法
JP4864338B2 (ja) * 2005-03-31 2012-02-01 株式会社東芝 半導体集積回路
US7336212B2 (en) * 2005-05-02 2008-02-26 Ati Technologies Inc. Apparatus and methods for measurement of analog voltages in an integrated circuit
JP2008210415A (ja) * 2008-06-04 2008-09-11 Renesas Technology Corp データ処理装置
JP2010263531A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp Ａ／ｄ変換回路及びテスト方法
CN103018657B (zh) * 2012-12-05 2015-07-08 北京华大信安科技有限公司 一种电路测试控制方法及装置
FR3047633B1 (fr) * 2016-02-08 2019-03-22 Continental Automotive France Circuit integre avec broches auxiliaires d'alimentation electrique
CN107064776B (zh) * 2017-04-20 2019-10-25 北京品驰医疗设备有限公司 一种对医疗设备电路板进行可靠性试验的***及方法
JP7422149B2 (ja) 2019-07-02 2024-01-25 ローム株式会社 不揮発性記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3620723C2 (de) * 1986-06-20 1995-05-11 Asea Brown Boveri Verfahren und digitales Meßgerät zum Anzeigen eines sich zeitlich ändernden Meßwertes
JPS636471A (ja) * 1986-06-26 1988-01-12 Nec Corp 論理集積回路
JPS6375680A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd アナログ・デイジタル混載ｌｓｉ内部試験回路
JPH01245169A (ja) * 1988-03-28 1989-09-29 Nec Corp 集積回路

Also Published As

Publication number Publication date
JPH04102080A (ja) 1992-04-03
US5184162A (en) 1993-02-02
US5436558A (en) 1995-07-25

Similar Documents

Publication Publication Date Title
JP2577495B2 (ja) 半導体評価回路
JPS58158566A (ja) 検査装置
US6456102B1 (en) External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device
JP2002236152A (ja) 半導体集積回路の試験装置及び試験方法
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
US6683470B2 (en) DC testing apparatus and semiconductor testing apparatus
US6651023B2 (en) Semiconductor test apparatus, and method of testing semiconductor device
US6498507B1 (en) Circuit for testing an integrated circuit
JP2005147679A (ja) 半導体ウエハ、半導体装置の検査方法および検査装置
JPH085708A (ja) 電気回路診断方法およびその方法に使用する電気回路診断装置
JPH0766031B2 (ja) 検査装置
JP4866506B2 (ja) 自己診断回路及びシステムｌｓｉテスタ
JP2001257589A (ja) Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法
JP2959174B2 (ja) 集積回路
KR0119132B1 (ko) 12비트 측정분해능의 측정장치
JP2005164447A (ja) 半導体集積回路の検査装置及び検査方法
JP2000147071A (ja) アナログ回路の特性検査装置
JP2000147072A (ja) デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法
JPH0342560Y2 (ja)
JP2008190922A (ja) 電子部品試験装置
JPH10239402A (ja) 回路基板検査装置の計測部自己診断装置
JP2001160754A (ja) Ｄ／ａコンバータ
JPH06249921A (ja) ミックスドシグナルｉｃテスタ
JP2006349464A (ja) 半導体集積回路
JPH02268520A (ja) 逐次比較型アナログ・ディジタル変換回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 14