JP4854929B2 - シフトレジスタ及びこれを有する表示装置 - Google Patents
シフトレジスタ及びこれを有する表示装置 Download PDFInfo
- Publication number
- JP4854929B2 JP4854929B2 JP2004088168A JP2004088168A JP4854929B2 JP 4854929 B2 JP4854929 B2 JP 4854929B2 JP 2004088168 A JP2004088168 A JP 2004088168A JP 2004088168 A JP2004088168 A JP 2004088168A JP 4854929 B2 JP4854929 B2 JP 4854929B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power clock
- pull
- terminal
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 201000005569 Gout Diseases 0.000 description 87
- 238000010586 diagram Methods 0.000 description 34
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000005070 sampling Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
表示装置の複数のゲートラインにゲート信号を順次発生させる複数のステージを含むシフトレジスタにおいて、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインと連結されたゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パス(Path)とを含む第1トランジスタと、
前記第1パワークロックが印加される端子及び前記第1トランジスタの間に連結されダイオードとして動作する第2トランジスタと、
前記第2パワークロックが印加されるラインと連結されるゲート電極と、前記第1パワークロックが印加される端子及び第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタの共通ノードを連結する導電パス(Path)と、を含む第3トランジスタを含み、
前記共通ノードは、前記第3プルアップ駆動部に連結されることを特徴とする。
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、 前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パスとを含む第1トランジスタと、
第2トランジスタ制御信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第4トランジスタの間を連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタのゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、を含むことを特徴とする。
また、
表示装置の複数のゲートラインにゲート信号を順次発生させる複数のステージを含むシフトレジスタにおいて、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子と、前記第2プルアップ駆動部の第1トランジスタと前記第2プルアップ駆動部の第2トランジスタとの間の共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタに連結され、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第4トランジスタ及び前記第5トランジスタの間の前記共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含む。
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタ制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタを連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含むことを特徴とする。
また、
それぞれスキャン信号により走査されるスイッチング素子を有する複数の画素と、
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインと連結されたゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パス(Path)とを含む第1トランジスタと、
前記第1パワークロックが印加される端子及び前記第1トランジスタの間に連結され、ダイオードとして動作される第2トランジスタと、
前記第2パワークロックが印加されるラインと連結されるゲート電極と、前記第1パワークロックが印加される端子及び第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタの共通ノードを連結する導電パス(Path)とを含む第3トランジスタと、を含み、
前記共通ノードは、前記第3プルアップ駆動部に連結される。
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第4トランジスタの間を連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタのゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、を含むことを特徴とする。
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子と、前記第2プルアップ駆動部の第1トランジスタと前記第2プルアップ駆動部の第2トランジスタとの間の共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタに連結され、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第4トランジスタ及び前記第5トランジスタの間の前記共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含む。
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタを連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含むことを特徴とする表示装置。
図5は、本発明の第1実施例によるシフトレジスタの単位ステージを説明するための回路図であり、図6は、前記した図5による単位ステージを採用したシフトレジスタを説明するための回路図である。
(第2実施例)
図7は、本発明の第2実施例によるシフトレジスタの単位ステージを説明するための回路図であり、図8は、本発明の第2実施例によるシフトレジスタを説明するための回路図である。
即ち、前記第9NMOSトランジスタM9及び前記第8NMOSトランジスタM8が同時にターンオンされる場合、前記第6NMOSトランジスタにはローレベルの信号が印加される。
以上で説明した第2実施例によると、前記第9NMOSトランジスタM9のW/L比を大きくすると、前記第9NMOSトランジスタM9が第6NMOSトランジスタM6をターンオンさせる時定数を短くすることができるので、前記した第1実施例で図示した第8NMOSトランジスタM8のW/L比が前記第9NMOSトランジスタM9のW/L比より大きい場合に、前記第9NMOSトランジスタM9が前記第6NMOSトランジスタM6をターンオンさせる時定数が増加する問題を解決することができる。
(実施例3)
図9は、本発明の第3実施例に係るシフトレジスタの単位ステージを説明するための回路図であり、図10は、本発明の第3実施例に係るシフトレジスタを説明するための回路図である。特に、第3実施例は、前記した図5の第1実施例で図示したダイオードの役割を行う第5NMOSトランジスタM5を除いた場合の実施例である。
(第4実施例)
図11は、本発明の第4実施例に係るシフトレジスタの単位ステージを説明するための回路図であり、図12は、本発明の第4実施例に係るシフトレジスタを説明するための回路図である。
(第5実施例)
図13は、本発明の第5実施例に係るシフトレジスタの単位ステージを説明するための回路図であり、図14は、本発明の第5実施例に係るシフトレジスタを説明するための回路図である。
(第6実施例)
図15は、本発明の第6実施例に係るシフトレジスタの単位ステージを説明するための回路図であり、図16は、本発明の第6実施例に係るシフトレジスタを説明するための回路図である。
具体的に、前記第1NMOSトランジスタM1は、前記第1パワークロックCKVのサンプリング機能、即ち、NMOSトランジスタの大容量の寄生容量によってローレベルに維持するサンプリング機能を行い、前記第6NMOSトランジスタM6は、前記第1パワークロックCKVがローレベルからハイレベルに変化された状態で前記第1NMOSトランジスタM1のゲート電圧が前記第1NMOSトランジスタM1のしきい電圧以上に上昇することを防止するホールド機能を行う。
表示装置
図18は、本発明の一実施例に係る表示装置を説明するための平面図である。
220 プルダウン部
230,430 第1プルアップ駆動部
240,340,440,640 第2プルアップ駆動部
1100 薄膜トランジスタ
1200 画素電極
1300 ゲート駆動部
1400 データ駆動部
ASRC1,ASRC2,...,ASRCN,BSRC1,BSRC2,...,BSRCN ステージ
ASRCN+1,BSRCN+1 ダミーステージ
Claims (20)
- 表示装置の複数のゲートラインにゲート信号を順次発生させる複数のステージを含むシフトレジスタにおいて、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインと連結されたゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パス(Path)とを含む第1トランジスタと、
前記第1パワークロックが印加される端子及び前記第1トランジスタの間に連結されダイオードとして動作する第2トランジスタと、
前記第2パワークロックが印加されるラインと連結されるゲート電極と、前記第1パワークロックが印加される端子及び第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタの共通ノードを連結する導電パス(Path)と、を含む第3トランジスタを含み、
前記共通ノードは、前記第3プルアップ駆動部に連結されることを特徴とするシフトレジスタ。 - 前記第2パワークロックに応答して駆動されるプルダウン(Pull−Down)部を更に含むことを特徴とする請求項1記載のシフトレジスタ。
- 前記第3プルアップ駆動部は、
前記第1制御信号が印加される二つの端子を有する第1トランジスタと、
前記第2プルアップ駆動部の前記共通ノードに連結されるゲート電極と、前記第1トランジスタ及び前記第2パワークロックが印加されるラインを連結する導電パス(Path)とを含む第2トランジスタと、
前記後段ステージの出力信号が印加されるラインに連結されるゲート電極と、前記プルアップ部及び前記ローレベル端子を連結する導電パスとを含む第3トランジスタと、
前記プルアップ部及び前記現在ステージの出力信号が印加されるラインを連結するキャパシタと、を含むことを特徴とする請求項1記載のシフトレジスタ。 - 前記ローレベル端子は、グランドレベル信号(Ground Level Signal;VSS)が印加されるライン又はスキャン開始信号(Scan Start Signal;STV)が印加されるラインに連結されることを特徴とする請求項3記載のシフトレジスタ。
- 前記プルアップ部は、前記第1制御信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記ゲート信号を出力する端子を連結する導電パスとを含む第1トランジスタを含むことを特徴とする請求項4記載のシフトレジスタ。
- 前記プルダウン部は、
前記ゲート信号を出力する端子に連結された二つの端子を有する第1トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1トランジスタ及び前記第1パワークロックが印加されるラインを連結する導電パスとを含む第2トランジスタと、を含むことを特徴とする請求項5記載のシフトレジスタ。 - 奇数番目のステージに印加される前記第1パワークロックの位相と、偶数番目のステージに印加される前記第1パワークロックの位相が、互いに反転(Inversion)されることを特徴とする請求項6記載のシフトレジスタ。
- 奇数番目のステージに印加される前記第2パワークロックの位相と、偶数番目のステージに印加される前記第2パワークロックの位相が、互いに反転(Inversion)されることを特徴とする請求項7記載のシフトレジスタ。
- 前記制御信号は、スキャン開始信号(STV)であることを特徴とする請求項1記載のシフトレジスタ。
- 表示装置の複数のゲートラインにゲート信号を順次発生させる複数のステージを含むシフトレジスタにおいて、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、 前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パスとを含む第1トランジスタと、
第2トランジスタ制御信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第4トランジスタの間を連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタのゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、を含むことを特徴とするシフトレジスタ。 - 表示装置の複数のゲートラインにゲート信号を順次発生させる複数のステージを含むシフトレジスタにおいて、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子と、前記第2プルアップ駆動部の第1トランジスタと前記第2プルアップ駆動部の第2トランジスタとの間の共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタに連結され、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第4トランジスタ及び前記第5トランジスタの間の前記共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含むシフトレジスタ。 - 表示装置の複数のゲートラインにゲート信号を順次発生させる複数のステージを含むシフトレジスタにおいて、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され、次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部と、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタ制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタを連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含むことを特徴とするシフトレジスタ。 - それぞれスキャン信号により走査されるスイッチング素子を有する複数の画素と、
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインと連結されたゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パス(Path)とを含む第1トランジスタと、
前記第1パワークロックが印加される端子及び前記第1トランジスタの間に連結され、ダイオードとして動作される第2トランジスタと、
前記第2パワークロックが印加されるラインと連結されるゲート電極と、前記第1パワークロックが印加される端子及び第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタの共通ノードを連結する導電パス(Path)とを含む第3トランジスタと、を含み、
前記共通ノードは、前記第3プルアップ駆動部に連結される表示装置。 - 前記第2パワークロックに応答して駆動されるプルダウン(Pull−Down)部を更に含むことを特徴とする請求項13記載の表示装置。
- 前記第3プルアップ駆動部は、
前記第1制御信号が印加される二つの端子を有する第1トランジスタと、
前記第2プルアップ駆動部の前記共通ノードに連結されるゲート電極と、前記第1トランジスタ及び前記第2パワークロックが印加されるラインを連結する導電パス(Path)とを含む第2トランジスタと、
前記後段ステージの出力信号が印加されるラインに連結されるゲート電極と、前記プルアップ部及び前記ローレベル端子を連結する導電パスとを含む第3トランジスタと、
前記プルアップ部及び前記現在ステージの出力信号が印加されるラインを連結するキャパシタと、を含むことを特徴とする請求項13記載の表示装置。 - 前記プルアップ部は、前記第1制御信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記ゲート信号を出力する端子を連結する導電パスとを含む第1トランジスタとを含み、
前記プルダウン部は、前記ゲート信号を出力する端子に連結された二つの端子を有する第1トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第2トランジスタ及び前記第1パワークロックが印加されるラインを連結する導電パスとを含む第2トランジスタと、を含むことを特徴とする請求項15記載の表示装置。 - 奇数番目のステージに印加される前記第1パワークロックの位相と、偶数番目のステージに印加される前記第1パワークロックの位相が、互いに反転(Inversion)され、奇数番目のステージに印加される前記第2パワークロックの位相と、偶数番目のステージに印加される前記第2パワークロックの位相が、互いに反転(Inversion)されることを特徴とする請求項16記載の表示装置。
- それぞれスキャン信号により走査されるスイッチング素子を有する複数の画素と、
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子の間を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第4トランジスタの間を連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタのゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、を含むことを特徴とする表示装置。 - それぞれスキャン信号により走査されるスイッチング素子を有する複数の画素と、
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子と、前記第2プルアップ駆動部の第1トランジスタと前記第2プルアップ駆動部の第2トランジスタとの間の共通ノードを連結する導電パスとを含む第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタに連結され、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの前記共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第4トランジスタ及び前記第5トランジスタの間の前記共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含む表示装置。 - それぞれスキャン信号により走査されるスイッチング素子を有する複数の画素と、
表示パネルの複数のゲートラインにゲート信号を順次発生する複数のステージを含むシフトレジスタを含み、
前記表示パネルに映像を表示する表示装置において、
前記各ステージは、
前段ステージの出力信号又は制御信号に応答して第1制御信号を発生する第1プルアップ(Pull−Up)駆動部と、
第1パワークロックラインを介して供給される第1パワークロック及び前記第1制御信号に応答して現在(Current)ステージの出力信号を生成するプルアップ(Pull−Up)部と、
前記第1パワークロック及び第2パワークロックラインを介して供給される第2パワークロックに応答して少なくとも一つの第2制御信号を生成する第2プルアップ駆動部と、
ローレベル(Low Level)端子に連結され次ぎ(Following)ステージの出力信号に応答して駆動する第3プルアップ駆動部、を含み、
前記第1パワークロック及び前記第2パワークロックは前記シフトレジスタの電源として供給され、
前記第2プルアップ駆動部は、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第1トランジスタと、
第2トランジスタの制御信号が印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタを連結する導電パスとを含み、前記第2プルアップ駆動部の前記第1トランジスタとの共通ノードが前記第3プルアップ駆動部のホールドトランジスタのゲート電極に連結される第2トランジスタと、
前記第2パワークロックが印加されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2プルアップ駆動部の前記第1トランジスタと前記第2プルアップ駆動部の前記第2トランジスタとの前記共通ノードを連結する第3トランジスタと、
前記ゲート信号が印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第2パワークロックが印加される端子を連結する導電パスとを含む第4トランジスタと、
前記第1パワークロックが印加される端子と前記第2プルアップ駆動部の前記第4トランジスタを連結し、ダイオードとして動作され、前記第4トランジスタとの共通ノードが前記第2トランジスタの前記ゲート電極に連結される第5トランジスタと、
前記第2パワークロックが印加されるラインに連結されるゲート電極と、前記第1パワークロックが印加される端子及び前記第4トランジスタと前記第5トランジスタとの共通ノードを連結する導電パスとを含む第6トランジスタと、
前記第1トランジスタ及び前記第2トランジスタの共通ノードに連結されるゲート電極と、前記第1プルアップ駆動部及び前記ゲート信号が出力される端子を連結する導電パスとを含む第7トランジスタと、を含むことを特徴とする表示装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030018353 | 2003-03-25 | ||
KR2003-018353 | 2003-03-25 | ||
KR2004-004764 | 2004-01-26 | ||
KR1020040004764A KR101022293B1 (ko) | 2003-03-25 | 2004-01-26 | 쉬프트 레지스터 및 이를 갖는 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004295126A JP2004295126A (ja) | 2004-10-21 |
JP4854929B2 true JP4854929B2 (ja) | 2012-01-18 |
Family
ID=32993166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004088168A Expired - Lifetime JP4854929B2 (ja) | 2003-03-25 | 2004-03-25 | シフトレジスタ及びこれを有する表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7319452B2 (ja) |
JP (1) | JP4854929B2 (ja) |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7369111B2 (en) | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
KR20050117303A (ko) * | 2004-06-10 | 2005-12-14 | 삼성전자주식회사 | 표시 장치 |
TWI393093B (zh) * | 2004-06-30 | 2013-04-11 | Samsung Display Co Ltd | 移位暫存器,具有該移位暫存器之顯示裝置,及其驅動方法 |
KR101080352B1 (ko) | 2004-07-26 | 2011-11-04 | 삼성전자주식회사 | 표시 장치 |
KR101044920B1 (ko) * | 2004-07-28 | 2011-06-28 | 엘지디스플레이 주식회사 | 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치 |
US20060187175A1 (en) * | 2005-02-23 | 2006-08-24 | Wintek Corporation | Method of arranging embedded gate driver circuit for display panel |
JP4896420B2 (ja) * | 2005-03-30 | 2012-03-14 | 株式会社 日立ディスプレイズ | 表示装置 |
KR101112213B1 (ko) * | 2005-03-30 | 2012-02-27 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
KR101143004B1 (ko) * | 2005-06-13 | 2012-05-11 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
KR101157981B1 (ko) * | 2005-06-30 | 2012-07-03 | 엘지디스플레이 주식회사 | 표시장치 |
KR101217079B1 (ko) * | 2005-07-05 | 2012-12-31 | 삼성디스플레이 주식회사 | 표시장치 |
KR100658269B1 (ko) * | 2005-09-20 | 2006-12-14 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
KR100729099B1 (ko) | 2005-09-20 | 2007-06-14 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
US9153341B2 (en) * | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US7267555B2 (en) * | 2005-10-18 | 2007-09-11 | Au Optronics Corporation | Electrical connectors between electronic devices |
US7430268B2 (en) * | 2006-01-05 | 2008-09-30 | Au Optronics Corporation | Dynamic shift register with built-in disable circuit |
CN100399410C (zh) * | 2006-04-05 | 2008-07-02 | 友达光电股份有限公司 | 移位寄存电路 |
JP5079350B2 (ja) * | 2006-04-25 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路 |
US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
KR101246830B1 (ko) | 2006-06-09 | 2013-03-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
US7936332B2 (en) * | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
KR20080008795A (ko) * | 2006-07-21 | 2008-01-24 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
KR101300038B1 (ko) * | 2006-08-08 | 2013-08-29 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
EP1895545B1 (en) * | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR101272337B1 (ko) * | 2006-09-01 | 2013-06-07 | 삼성디스플레이 주식회사 | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 |
TWI349908B (en) | 2006-09-14 | 2011-10-01 | Au Optronics Corp | Shift register, shift register array circuit, and flat display apparatus |
JP5116277B2 (ja) | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
CN101377956B (zh) * | 2007-08-31 | 2010-12-29 | 群康科技(深圳)有限公司 | 移位寄存器及液晶显示器 |
CN101604551B (zh) * | 2008-06-10 | 2012-05-30 | 北京京东方光电科技有限公司 | 移位寄存器及其栅线驱动装置 |
KR101472513B1 (ko) * | 2008-07-08 | 2014-12-16 | 삼성디스플레이 주식회사 | 게이트 드라이버 및 이를 갖는 표시장치 |
FR2934919B1 (fr) * | 2008-08-08 | 2012-08-17 | Thales Sa | Registre a decalage a transistors a effet de champ. |
CN101382714B (zh) * | 2008-09-28 | 2013-02-13 | 昆山龙腾光电有限公司 | 液晶面板、液晶显示装置及液晶面板的驱动装置 |
TWI404029B (zh) * | 2008-10-08 | 2013-08-01 | Au Optronics Corp | 具低漏電流控制機制之閘極驅動電路 |
KR101511126B1 (ko) * | 2008-10-30 | 2015-04-13 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 장치 |
US7872506B2 (en) * | 2008-11-04 | 2011-01-18 | Au Optronics Corporation | Gate driver and method for making same |
KR101341909B1 (ko) * | 2009-02-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
EP2234100B1 (en) | 2009-03-26 | 2016-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR101752640B1 (ko) | 2009-03-27 | 2017-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
CN101847445B (zh) * | 2009-03-27 | 2012-11-21 | 北京京东方光电科技有限公司 | 移位寄存器及其栅线驱动装置 |
RU2488180C1 (ru) * | 2009-06-25 | 2013-07-20 | Шарп Кабусики Кайся | Сдвиговый регистр, устройство отображения, снабженное таковым, и способ возбуждения сдвигового регистра |
KR101785992B1 (ko) | 2009-07-24 | 2017-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN102012591B (zh) * | 2009-09-04 | 2012-05-30 | 北京京东方光电科技有限公司 | 移位寄存器单元及液晶显示器栅极驱动装置 |
TWI402817B (zh) | 2009-09-07 | 2013-07-21 | Au Optronics Corp | 移位暫存器電路與其閘極訊號產生方法 |
JP5528084B2 (ja) * | 2009-12-11 | 2014-06-25 | 三菱電機株式会社 | シフトレジスタ回路 |
KR101772246B1 (ko) * | 2010-02-23 | 2017-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 반도체 장치, 및 그 구동 방법 |
JP5435481B2 (ja) * | 2010-02-26 | 2014-03-05 | 株式会社ジャパンディスプレイ | シフトレジスタ、走査線駆動回路、電気光学装置および電子機器 |
TW201214372A (en) * | 2010-09-21 | 2012-04-01 | Chunghwa Picture Tubes Ltd | Display device |
CN102479477B (zh) | 2010-11-26 | 2015-03-04 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和显示装置 |
TWI437822B (zh) * | 2010-12-06 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
TWI415052B (zh) * | 2010-12-29 | 2013-11-11 | Au Optronics Corp | 開關裝置與應用該開關裝置之移位暫存器電路 |
TWI443624B (zh) | 2010-12-30 | 2014-07-01 | Au Optronics Corp | 重置電路 |
TWI493557B (zh) * | 2011-04-28 | 2015-07-21 | Au Optronics Corp | 移位暫存器電路 |
KR101891651B1 (ko) * | 2011-11-14 | 2018-08-27 | 삼성디스플레이 주식회사 | 주사 구동 장치 및 그 구동 방법 |
TWI451383B (zh) | 2011-12-05 | 2014-09-01 | Au Optronics Corp | 平面顯示器、位移暫存器及其控制方法 |
US20130162508A1 (en) * | 2011-12-21 | 2013-06-27 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Driving Circuit of a Liquid Crystal Panel and an LCD |
JP5312621B2 (ja) * | 2012-01-30 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
JP5946086B2 (ja) * | 2012-03-19 | 2016-07-05 | 株式会社日立製作所 | 渦電流検査装置、渦電流検査プローブ、及び渦電流検査方法 |
CN102779494B (zh) | 2012-03-29 | 2015-08-05 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
KR102050511B1 (ko) * | 2012-07-24 | 2019-12-02 | 삼성디스플레이 주식회사 | 표시 장치 |
JP5521061B2 (ja) * | 2013-01-17 | 2014-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及び電子機器 |
CN103208263B (zh) * | 2013-03-14 | 2015-03-04 | 京东方科技集团股份有限公司 | 移位寄存器、显示装置、栅极驱动电路及驱动方法 |
JP5521090B2 (ja) * | 2013-06-05 | 2014-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、及び電子機器 |
US9171516B2 (en) * | 2013-07-03 | 2015-10-27 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Gate driver on array circuit |
CN103310755B (zh) * | 2013-07-03 | 2016-01-13 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
JP5470492B2 (ja) * | 2013-07-08 | 2014-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
CN104318886B (zh) * | 2014-10-31 | 2017-04-05 | 京东方科技集团股份有限公司 | 一种goa单元及驱动方法,goa电路和显示装置 |
CN104517575B (zh) * | 2014-12-15 | 2017-04-12 | 深圳市华星光电技术有限公司 | 移位寄存器及级传栅极驱动电路 |
CN104485079B (zh) * | 2014-12-31 | 2017-01-18 | 深圳市华星光电技术有限公司 | 用于液晶显示装置的goa电路 |
CN105989811B (zh) * | 2015-02-13 | 2019-01-01 | 南京瀚宇彩欣科技有限责任公司 | 移位暂存器电路 |
CN104699350B (zh) * | 2015-04-01 | 2017-12-29 | 上海天马微电子有限公司 | 触控显示面板及其驱动方法,驱动电路 |
CN104766575B (zh) * | 2015-04-07 | 2017-10-17 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN104795034B (zh) * | 2015-04-17 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
TWI574276B (zh) * | 2015-12-23 | 2017-03-11 | 友達光電股份有限公司 | 移位暫存器及其控制方法 |
CN105679248B (zh) * | 2016-01-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
CN106297639B (zh) * | 2016-09-27 | 2019-05-21 | 上海天马微电子有限公司 | 可切割移位寄存单元及包含其的栅极驱动电路 |
CN106409207A (zh) * | 2016-10-27 | 2017-02-15 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
KR102607402B1 (ko) * | 2016-10-31 | 2023-11-30 | 엘지디스플레이 주식회사 | 게이트 구동 회로와 이를 이용한 표시장치 |
CN106935206B (zh) * | 2017-05-09 | 2019-02-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路及驱动方法、显示面板 |
US10714511B2 (en) | 2018-08-28 | 2020-07-14 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Pull-down circuit of gate driving unit and display device |
CN111564132A (zh) * | 2020-05-29 | 2020-08-21 | 厦门天马微电子有限公司 | 移位寄存器、显示面板和显示装置 |
US11290103B1 (en) * | 2020-11-20 | 2022-03-29 | Micron Technology, Inc. | Charge transfer between gate terminals of subthreshold current reduction circuit transistors and related apparatuses and methods |
CN114023277B (zh) * | 2021-10-19 | 2023-04-18 | 京东方科技集团股份有限公司 | 一种覆晶薄膜、goa驱动方法及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246097A (ja) * | 1989-03-17 | 1990-10-01 | Fujitsu Ltd | 半導体回路 |
JP3189990B2 (ja) * | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
KR100242244B1 (ko) * | 1997-08-09 | 2000-02-01 | 구본준 | 스캐닝 회로 |
JP2002133890A (ja) * | 2000-10-24 | 2002-05-10 | Alps Electric Co Ltd | シフトレジスタ |
KR100752602B1 (ko) | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
TW525139B (en) * | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
KR100788391B1 (ko) * | 2001-02-27 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
US7050036B2 (en) * | 2001-12-12 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Shift register with a built in level shifter |
US7486269B2 (en) * | 2003-07-09 | 2009-02-03 | Samsung Electronics Co., Ltd. | Shift register, scan driving circuit and display apparatus having the same |
-
2004
- 2004-02-20 US US10/783,252 patent/US7319452B2/en active Active
- 2004-03-25 JP JP2004088168A patent/JP4854929B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040189585A1 (en) | 2004-09-30 |
US7319452B2 (en) | 2008-01-15 |
JP2004295126A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4854929B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
US11361728B2 (en) | Gate driving circuit and display apparatus having the same | |
JP4761643B2 (ja) | シフトレジスタ、駆動回路、電極基板及び平面表示装置 | |
US8031827B2 (en) | Shift register | |
US7289594B2 (en) | Shift registrer and driving method thereof | |
US9666140B2 (en) | Display device and method for driving same | |
KR100674543B1 (ko) | 표시 장치의 구동 회로 | |
JP5442103B2 (ja) | 表示装置 | |
KR101022293B1 (ko) | 쉬프트 레지스터 및 이를 갖는 표시 장치 | |
JP2005222688A (ja) | シフトレジスター及びこれを備えた表示装置 | |
WO2012157545A1 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
US20080158133A1 (en) | Shift register and liquid crystal display device using same | |
WO2018230456A1 (ja) | 表示装置 | |
JP2009181612A (ja) | シフトレジスタ回路及び液晶表示装置 | |
JP4413795B2 (ja) | シフトレジスタ及びこれを用いた平面表示装置 | |
JP2007286266A (ja) | 表示駆動装置、平面表示装置及び表示駆動方法 | |
KR20140131448A (ko) | 스캔 구동부 및 이를 이용한 표시장치 | |
JP2001265297A (ja) | 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法 | |
JPH11311804A (ja) | 液晶表示装置 | |
TW201301253A (zh) | 閘極驅動電路與具有其之顯示裝置(二) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4854929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |