TWI493557B - 移位暫存器電路 - Google Patents

Description

移位暫存器電路

本發明係有關於一種移位暫存器電路，尤指一種用來提供複數掃描訊號與複數發光訊號之移位暫存器電路。

平面顯示裝置(Flat Panel Display)具有外型輕薄、省電以及無輻射等優點，所以被廣泛地應用於電腦螢幕、行動電話、個人數位助理(PDA)、平面電視等電子產品上。在各種平面顯示裝置中，主動式矩陣有機發光顯示裝置(Active Matrix Organic Light Emitting Display；AMOLED)更具有自發光、高亮度、高發光效率、高對比、反應速度快、廣視角、以及可使用溫度範圍大等進一步之優點，因此在平面顯示裝置的市場上極具競爭性。一般而言，主動式矩陣有機發光顯示裝置包含有複數畫素單元、移位暫存器電路以及資料驅動器。資料驅動器係用來產生複數資料訊號至複數畫素單元。移位暫存器電路係用來產生複數掃描訊號饋入複數畫素單元以控制複數資料訊號的寫入運作。此外，移位暫存器電路另用來產生複數發光訊號，據以提供複數畫素單元的發光致能控制，而且每一發光訊號係反相於對應掃描訊號以進行電路運作之電晶體臨界電壓補償。現有技術係以互補式金氧半(Complementary Metal Oxide Semiconductor；CMOS)電路所設計的反相器來提供互為反相的掃描訊號及發光訊號，亦即此種習知移位暫存器電路包含P型電晶體與N型電晶體，故需較複雜之半導體製程。

依據本發明之實施例，其揭露一種用來提供複數掃描訊號與複數發光訊號之移位暫存器電路。此種移位暫存器電路包含複數級移位暫存器，每一級移位暫存器包含第一下拉單元、輸入單元、第一控制單元、第一上拉單元、第二上拉單元、第二下拉單元、以及第二控制單元。第一下拉單元係用來根據驅動控制電壓與第一時脈以下拉對應掃描訊號。電連接於第一下拉單元的輸入單元係用來根據輸入訊號與反相於第一時脈之第二時脈以輸出驅動控制電壓。電連接於輸入單元的第一控制單元係用來根據驅動控制電壓以提供第一控制訊號。電連接於第一控制單元、輸入單元與第一下拉單元的第一上拉單元係用來根據第一控制訊號以上拉驅動控制電壓與對應掃描訊號。電連接於第一下拉單元的第二上拉單元係用來根據對應掃描訊號以上拉對應發光訊號。電連接於第二上拉單元的第二下拉單元係用來根據第二控制訊號以下拉對應發光訊號。電連接於第二下拉單元的第二控制單元係用來根據對應掃描訊號與第二時脈以提供第二控制訊號。

下文依本發明移位暫存器電路特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第1圖為本發明第一實施例之移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，為方便說明，移位暫存器電路100只顯示第(N-1)級移位暫存器111、第N級移位暫存器112、以及第(N+1)級移位暫存器113，其中只有第N級移位暫存器112顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器112，不另贅述。在移位暫存器電路100的運作中，第N級移位暫存器112係用來根據第(N-1)級移位暫存器111產生之掃描訊號SSn-1、第(N+1)級移位暫存器113產生之掃描訊號SSn+1、第一時脈CK1、及反相於第一時脈CK1之第二時脈CK2以產生掃描訊號SSn與發光訊號EMn，其餘級移位暫存器可同理類推。

第N級移位暫存器112包含第一下拉單元120、輸入單元125、第一上拉單元130、第一控制單元135、第二上拉單元140、第二下拉單元145、第二控制單元150、穩壓單元155、以及第三上拉單元160。電連接於第(N-1)級移位暫存器111的輸入單元125係用來根據掃描訊號SSn-1與第二時脈CK2以輸出驅動控制電壓VQn。電連接於輸入單元125與掃描線LSn之第一下拉單元120係用來根據驅動控制電壓VQn與第一時脈CK1以下拉掃描訊號SSn，其中掃描線LSn係用以傳輸掃描訊號SSn。電連接於輸入單元125的第一控制單元135係用來根據驅動控制電壓VQn以提供第一控制訊號SC1。電連接於第一控制單元135、輸入單元125與第一下拉單元120的第一上拉單元130係用來根據第一控制訊號SC1以上拉驅動控制電壓VQn與掃描訊號SSn。

電連接於第一下拉單元120與傳輸線LEn的第二上拉單元140係用來根據掃描訊號SSn以上拉發光訊號EMn，其中傳輸線LEn係用以傳輸發光訊號EMn。電連接於第一下拉單元120的第二控制單元150係用來根據掃描訊號SSn與第二時脈CK2以提供第二控制訊號SC2。電連接於傳輸線LEn與第二控制單元150的第二下拉單元145係用來根據第二控制訊號SC2以下拉發光訊號EMn。電連接於掃描線LSn與第(N+1)級移位暫存器113的第三上拉單元160係用來根據掃描訊號SSn+1以上拉掃描訊號SSn。電連接於輸入單元125與第一下拉單元120的穩壓單元155係用來根據掃描訊號SSn以穩壓驅動控制電壓VQn。

在第1圖的實施例中，第一下拉單元120包含第一電晶體121，第一上拉單元130包含第二電晶體131與第三電晶體132，第一控制單元135包含第四電晶體136與第五電晶體137，第二上拉單元140包含第六電晶體141，第二下拉單元145包含第七電晶體146，第二控制單元150包含第八電晶體151與第九電晶體152，第三上拉單元160包含第十電晶體161，輸入單元125包含第十一電晶體126與第十二電晶體127，穩壓單元155包含第十三電晶體156。請注意，上述或以下所述之每一電晶體可為薄膜電晶體(Thin Film Transistor；TFT)或場效電晶體(Field Effect Transistor；FET)。

第一電晶體121具有一用來接收第一時脈CK1的第一端、一用來接收驅動控制電壓VQn的閘極端、及一用來輸出掃描訊號SSn的第二端。第十一電晶體126具有一用來接收掃描訊號SSn-1的第一端、一用來接收第二時脈CK2的閘極端、及一電連接於第十二電晶體127的第二端。第十二電晶體127具有一電連接於第十一電晶體126之第二端的第一端、一用來接收第二時脈CK2的閘極端、及一電連接於第一電晶體121之閘極端的第二端。第十電晶體161具有一電連接於第一電晶體121之第二端的第一端、一用來接收掃描訊號SSn+1的閘極端、及一用來接收高參考電壓VGH的第二端。第二電晶體131具有一電連接於第一電晶體121之第二端的第一端、一用來接收第一控制訊號SC1的閘極端、及一用來接收高參考電壓VGH的第二端。第三電晶體132具有一電連接於第十二電晶體127之第二端的第一端、一用來接收第一控制訊號SC1的閘極端、及一用來接收高參考電壓VGH的第二端。

第四電晶體136包含第一端、第二端及閘極端，其中第一端與閘極端用來接收低參考電壓VGL，第二端用來輸出第一控制訊號SC1。第五電晶體137具有一電連接於第四電晶體136之第二端的第一端、一用來接收驅動控制電壓VQn的閘極端、及一用來接收高參考電壓VGH的第二端。第六電晶體141具有一用來接收高參考電壓VGH的第一端、一用來接收掃描訊號SSn的閘極端、及一用來輸出發光訊號EMn的第二端。第七電晶體146具有一電連接於第六電晶體141之第二端的第一端、一用來接收第二控制訊號SC2的閘極端、及一用來接收低參考電壓VGL的第二端。第八電晶體151具有一用來輸出第二控制訊號SC2的第一端、一用來接收第二時脈CK2的閘極端、及一用來接收低參考電壓VGL的第二端。第九電晶體152具有一電連接於第八電晶體151之第一端的第一端、一用來接收掃描訊號SSn的閘極端、及一用來接收高參考電壓VGH的第二端。

第十三電晶體156包含第一端、第二端及閘極端，其中第一端與閘極端用來接收掃描訊號SSn，第二端電連接於第十二電晶體127之第一端。第十三電晶體156可將具低電壓準位之掃描訊號SSn傳輸至第十二電晶體127之第一端，用來降低第十二電晶體127之汲源極壓差以抑制漏電流，進而達到驅動控制電壓VQn之穩壓效果。在另一實施例中，第十三電晶體156與第十二電晶體127係可省略，而第十一電晶體126之第二端則直接耦接至第一電晶體121之閘極端、第五電晶體137之閘極端及第三電晶體132之第一端，並使用具低漏電流特性之第十一電晶體126以達到驅動控制電壓VQn之穩壓效果。

第2圖為第1圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第2圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、掃描訊號SSn-1、驅動控制電壓VQn、掃描訊號SSn、發光訊號EMn、以及掃描訊號SSn+1。參閱第2圖與第1圖，於時段T1內，掃描訊號SSn-1與第二時脈CK2均由高準位切換為低準位，故可導通第十一電晶體126與第十二電晶體127以下拉驅動控制電壓VQn至第一低電壓準位VL1。此時，具第一低電壓準位VL1之驅動控制電壓VQn可導通第五電晶體137以上拉第一控制訊號SC1至高參考電壓VGH，進而截止第二電晶體131與第三電晶體132。

於時段T2內，第二時脈CK2由低準位切換為高準位，據以截止第十一電晶體126與第十二電晶體127，從而使驅動控制電壓VQn成為浮接電壓，又因第一時脈CK1由高準位切換為低準位，故可藉由第一電晶體121之元件電容耦合作用，將驅動控制電壓VQn從第一低電壓準位VL1下拉至第二低電壓準位VL2，並據以導通第一電晶體121，將掃描訊號SSn從高準位下拉至低準位。此時，具低準位之掃描訊號SSn可導通第六電晶體141，進而將發光訊號EMn從低準位上拉至高準位。具低準位之掃描訊號SSn另可導通第九電晶體152以上拉第二控制訊號SC2至高參考電壓VGH，從而截止第七電晶體146。此外，掃描訊號SSn於時段T2內之低電壓準位可導通第十三電晶體156，進而將第十二電晶體127之第一端的電壓下拉至低電壓準位，用來降低第十二電晶體127之汲源極壓差以減少漏電流，如此即可達到驅動控制電壓VQn之穩壓效果。

於時段T3內，具低準位之掃描訊號SSn+1可導通第十電晶體161，據以將掃描訊號SSn上拉至高參考電壓VGH，進而截止第六電晶體141與第九電晶體152。此時，因第二時脈CK2由高準位切換為低準位，故可導通第八電晶體151以下拉第二控制訊號SC2至低參考電壓VGL，具低參考電壓VGL之第二控制訊號SC2即用來導通第七電晶體146以下拉發光訊號EMn至低參考電壓VGL。

請注意，如第1圖所示，第N級移位暫存器112的所有電晶體均為P型電晶體，亦即第N級移位暫存器112係基於只包含P型電晶體的電路以提供互為反相的掃描訊號SSn與發光訊號EMn，同理，其餘級移位暫存器亦可基於只包含P型電晶體的電路以提供互為反相的掃描訊號與發光訊號，因此可顯著簡化半導體製程以降低生產成本。此外，所屬技藝領域中具有通常知識者可根據第N級移位暫存器112所揭露的架構而輕易地完成只包含N型電晶體的對等移位暫存器電路，所以基於只包含N型電晶體的對等移位暫存器電路亦不脫離本發明之精神和範圍。

第3圖為本發明第二實施例之移位暫存器電路的示意圖。如第3圖所示，移位暫存器電路200包含複數級移位暫存器，為方便說明，移位暫存器電路200只顯示第(N-1)級移位暫存器211、第N級移位暫存器212、以及第(N+1)級移位暫存器213，其中只有第N級移位暫存器212顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器212，不另贅述。在移位暫存器電路200的運作中，第N級移位暫存器212係用來根據第(N-1)級移位暫存器211產生之啟始脈波訊號STn-1、第(N+1)級移位暫存器213產生之掃描訊號SSn+1、第一時脈CK1、及反相於第一時脈CK1之第二時脈CK2以產生掃描訊號SSn、發光訊號EMn及啟始脈波訊號STn，其餘級移位暫存器可同理類推。

第N級移位暫存器212係類似於第1圖所示之第N級移位暫存器112，主要差異在於將輸入單元125置換為輸入單元225，將第三上拉單元160置換為第三上拉單元260，並另包含進位單元270。電連接於第(N-1)級移位暫存器211的輸入單元225係用來根據啟始脈波訊號STn-1與第二時脈CK2以輸出驅動控制電壓VQn。電連接於輸入單元225的進位單元270係用來根據驅動控制電壓VQn與第一時脈CK1以輸出啟始脈波訊號STn。電連接於第一下拉單元120、進位單元270與第(N+1)級移位暫存器213的第三上拉單元260係用來根據掃描訊號SSn+1以上拉掃描訊號SSn及啟始脈波訊號STn。

在第3圖的實施例中，輸入單元225包含第十一電晶體226與第十二電晶體227，進位單元包含第十四電晶體271，第三上拉單元260包含第十電晶體261與第十五電晶體262。第十一電晶體226具有一用來接收啟始脈波訊號STn-1的第一端、一用來接收第二時脈CK2的閘極端、及一電連接於第十二電晶體227的第二端。第十二電晶體227具有一電連接於第十一電晶體226之第二端的第一端、一用來接收第二時脈CK2的閘極端、及一電連接於第一電晶體121之閘極端的第二端。第十四電晶體271具有一用來接收第一時脈CK1的第一端、一用來接收驅動控制電壓VQn的閘極端、及一用來輸出啟始脈波訊號STn的第二端。第十電晶體261具有一電連接於第一電晶體121之第二端的第一端、一用來接收掃描訊號SSn+1的閘極端、及一用來接收高參考電壓VGH的第二端。第十五電晶體262具有一電連接於第十四電晶體271之第二端的第一端、一電連接於第十電晶體261之閘極端的閘極端、及一用來接收高參考電壓VGH的第二端。在另一實施例中，第十電晶體261之閘極端係電連接於第(N+1)級移位暫存器213以接收啟始脈波訊號STn+1。

由於啟始脈波訊號STn-1、啟始脈波訊號STn及啟始脈波訊號STn+1之波形實質上分別同於掃描訊號SSn-1、掃描訊號SSn及掃描訊號SSn+1之波形，故第N級移位暫存器212之電路工作原理可根據上述第N級移位暫存器112之電路工作原理而同理類推。此外，如第3圖所示，第N級移位暫存器212的所有電晶體均為P型電晶體，也就是說，第N級移位暫存器212亦基於只包含P型電晶體的電路以提供互為反相的掃描訊號SSn與發光訊號EMn，並另提供用來驅動第(N+1)級移位暫存器213的啟始脈波訊號STn，所以仍可顯著簡化半導體製程以降低生產成本。

第4圖為本發明第三實施例之移位暫存器電路的示意圖。如第4圖所示，移位暫存器電路300包含複數級移位暫存器，為方便說明，移位暫存器電路300只顯示第(N-1)級移位暫存器311、第N級移位暫存器312、以及第(N+1)級移位暫存器313，其中只有第N級移位暫存器312顯示內部功能單元架構，其餘級移位暫存器係類似於第N級移位暫存器312，不另贅述。在移位暫存器電路300的運作中，第N級移位暫存器312係用來根據第(N-1)級移位暫存器311產生之啟始脈波訊號STn-1、第(N+1)級移位暫存器313產生之掃描訊號SSn+1、第一時脈CK1、及反相於第一時脈CK1之第二時脈CK2以產生掃描訊號SSn、發光訊號EMn及啟始脈波訊號STn，其餘級移位暫存器可同理類推。

第N級移位暫存器312係類似於第3圖所示之第N級移位暫存器212，主要差異在於將第一上拉單元130置換為第一上拉單元330，並將第三上拉單元260置換為第三上拉單元360。電連接於第一控制單元135、輸入單元225、第一下拉單元120與進位單元270的第一上拉單元330係用來根據第一控制訊號SC1以上拉驅動控制電壓VQn、掃描訊號SSn及啟始脈波訊號STn。電連接於輸入單元225、第一下拉單元120、進位單元270與第(N+1)級移位暫存器313的第三上拉單元360係用來根據掃描訊號SSn+1以上拉驅動控制電壓VQn、掃描訊號SSn及啟始脈波訊號STn。

在第4圖的實施例中，第一上拉單元330包含第二電晶體331、第三電晶體332與第十六電晶體333，第三上拉單元360包含第十電晶體361、第十五電晶體362與第十七電晶體363。第二電晶體331具有一電連接於第一電晶體121之第二端的第一端、一用來接收第一控制訊號SC1的閘極端、及一用來接收高參考電壓VGH的第二端。第三電晶體332具有一電連接於第十二電晶體227之第二端的第一端、一用來接收第一控制訊號SC1的閘極端、及一用來接收高參考電壓VGH的第二端。第十六電晶體333具有一電連接於第十四電晶體271之第二端的第一端、一用來接收第一控制訊號SC1的閘極端、及一用來接收高參考電壓VGH的第二端。

第十電晶體361具有一電連接於第一電晶體121之第二端的第一端、一用來接收掃描訊號SSn+1的閘極端、及一用來接收高參考電壓VGH的第二端。第十五電晶體362具有一電連接於第十四電晶體271之第二端的第一端、一電連接於第十電晶體361之閘極端的閘極端、及一用來接收高參考電壓VGH的第二端。第十七電晶體363具有一電連接於第十二電晶體227之第二端的第一端、一電連接於第十電晶體361之閘極端的閘極端、及一用來接收高參考電壓VGH的第二端。在另一實施例中，第十電晶體361之閘極端係電連接於第(N+1)級移位暫存器313以接收啟始脈波訊號STn+1。

基本上，第N級移位暫存器312之電路工作原理係類似於上述第N級移位暫存器212之電路工作原理。此外，如第4圖所示，第N級移位暫存器312的所有電晶體均為P型電晶體，故第N級移位暫存器312亦基於只包含P型電晶體的電路以提供互為反相的掃描訊號SSn與發光訊號EMn，並另提供用來驅動第(N+1)級移位暫存器313的啟始脈波訊號STn，所以仍可顯著簡化半導體製程以降低生產成本。

綜上所示，本發明移位暫存器可基於只包含P型電晶體或N型電晶體的電路以提供互為反相的掃描訊號與發光訊號至畫素單元，使畫素單元可據以執行發光控制運作與電晶體臨界電壓補償運作，故可顯著簡化半導體製程以降低生產成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300．．．移位暫存器電路

111、211、311．．．第(N-1)級移位暫存器

112、212、312．．．第N級移位暫存器

113、213、313．．．第(N+1)級移位暫存器

120．．．第一下拉單元

121．．．第一電晶體

125、225．．．輸入單元

126、226．．．第十一電晶體

127、227．．．第十二電晶體

130、330．．．第一上拉單元

131、331．．．第二電晶體

132、332．．．第三電晶體

135．．．第一控制單元

136．．．第四電晶體

137．．．第五電晶體

140．．．第二上拉單元

141．．．第六電晶體

145．．．第二下拉單元

146．．．第七電晶體

150．．．第二控制單元

151．．．第八電晶體

152．．．第九電晶體

155．．．穩壓單元

156．．．第十三電晶體

160、260、360．．．第三上拉單元

161、261、361．．．第十電晶體

262、362．．．第十五電晶體

270．．．進位單元

271．．．第十四電晶體

333．．．第十六電晶體

363．．．第十七電晶體

CK1．．．第一時脈

CK2．．．第二時脈

EMn-1、EMn、EMn+1．．．發光訊號

LEn-1、LEn、LEn+1．．．傳輸線

LSn-1、LSn、LSn+1．．．掃描線

SC1．．．第一控制訊號

SC2．．．第二控制訊號

SSn-2、SSn-1、SSn、SSn+1、SSn+2．．．掃描訊號

STn-2、STn-1、STn、STn+1．．．啟始脈波訊號

T1、T2、T3．．．時段

VGH．．．高參考電壓

VGL．．．低參考電壓

VL1．．．第一低電壓準位

VL2．．．第二低電壓準位

VQn．．．驅動控制電壓

第1圖為本發明第一實施例之移位暫存器電路的示意圖。

第2圖為第1圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。

第3圖為本發明第二實施例之移位暫存器電路的示意圖。

第4圖為本發明第三實施例之移位暫存器電路的示意圖。

100．．．移位暫存器電路

111．．．第(N-1)級移位暫存器

112．．．第N級移位暫存器

113．．．第(N+1)級移位暫存器

120．．．第一下拉單元

121．．．第一電晶體

125．．．輸入單元

126．．．第十一電晶體

127．．．第十二電晶體

130．．．第一上拉單元

131．．．第二電晶體

132．．．第三電晶體

135．．．第一控制單元

136．．．第四電晶體

137．．．第五電晶體

140．．．第二上拉單元

141．．．第六電晶體

145．．．第二下拉單元

146．．．第七電晶體

150．．．第二控制單元

151．．．第八電晶體

152．．．第九電晶體

155．．．穩壓單元

156．．．第十三電晶體

160．．．第三上拉單元

161．．．第十電晶體

CK1．．．第一時脈

CK2．．．第二時脈

EMn-1、EMn、EMn+1．．．發光訊號

LEn-1、LEn、LEn+1．．．傳輸線

LSn-1、LSn、LSn+1．．．掃描線

SC1．．．第一控制訊號

SC2．．．第二控制訊號

SSn-2、SSn-1、SSn、SSn+1、SSn+2．．．掃描訊號

VGH．．．高參考電壓

VGL．．．低參考電壓

VQn．．．驅動控制電壓

Claims (20)

1. 一種移位暫存器電路，用來提供複數掃描訊號與複數發光訊號，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一第一下拉單元，用來根據一驅動控制電壓與一第一時脈以下拉該些掃描訊號之一第N掃描訊號；一輸入單元，電連接於該第一下拉單元，該輸入單元係用來根據一第一輸入訊號與一反相於該第一時脈之第二時脈以輸出該驅動控制電壓；一第一控制單元，電連接於該輸入單元，該第一控制單元係用來根據該驅動控制電壓以提供一第一控制訊號；一第一上拉單元，電連接於該第一控制單元、該輸入單元與該第一下拉單元，該第一上拉單元係用來根據該第一控制訊號以上拉該驅動控制電壓與該第N掃描訊號；一第二上拉單元，電連接於該第一下拉單元，該第二上拉單元係用來根據該第N掃描訊號以上拉該些發光訊號之一第N發光訊號；一第二下拉單元，電連接於該第二上拉單元，該第二下拉單元係用來根據一第二控制訊號以下拉該第N發光訊號；以及一第二控制單元，電連接於該第二下拉單元，該第二控制單元係用來根據該第N掃描訊號與該第二時脈以提供該第二控制訊號。
2. 如請求項1所述之移位暫存器電路，其中該第一下拉單元包含：一第一電晶體，具有一用來接收該第一時脈的第一端、一用來接收該驅動控制電壓的閘極端、及一用來輸出該第N掃描訊號的第二端。
3. 如請求項1所述之移位暫存器電路，其中該第一上拉單元包含：一第二電晶體，具有一電連接於該第一下拉單元的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收一高參考電壓的第二端；以及一第三電晶體，具有一電連接於該輸入單元的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收該高參考電壓的第二端。
4. 如請求項1所述之移位暫存器電路，其中該第一控制單元包含：一第四電晶體，具有一用來接收一低參考電壓的第一端、一電連接於該第一端的閘極端、及一用來輸出該第一控制訊號的第二端；以及一第五電晶體，具有一電連接於該第四電晶體之第二端的第一端、一用來接收該驅動控制電壓的閘極端、及一用來接收一高參考電壓的第二端。
5. 如請求項1所述之移位暫存器電路，其中該第二上拉單元包含：一第六電晶體，具有一用來接收一高參考電壓的第一端、一用來接收該第N掃描訊號的閘極端、及一用來輸出該第N發光訊號的第二端。
6. 如請求項1所述之移位暫存器電路，其中該第二下拉單元包含：一第七電晶體，具有一電連接於該第二上拉單元的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收一低參考電壓的第二端。
7. 如請求項1所述之移位暫存器電路，其中該第二控制單元包含：一第八電晶體，具有一用來輸出該第二控制訊號的第一端、一用來接收該第二時脈的閘極端、及一用來接收一低參考電壓的第二端；以及一第九電晶體，具有一電連接於該第八電晶體之第一端的第一端、一用來接收該第N掃描訊號的閘極端、及一用來接收一高參考電壓的第二端。
8. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器還包含：一第三上拉單元，電連接於該第一下拉單元，該第三上拉單元係用來根據一第二輸入訊號以上拉該第N掃描訊號。
9. 如請求項8所述之移位暫存器電路，其中該第三上拉單元包含：一第十電晶體，具有一電連接於該第一下拉單元的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收一高參考電壓的第二端。
10. 如請求項8所述之移位暫存器電路，其中該第一輸入訊號係為該些掃描訊號之一第(N-1)掃描訊號，該第二輸入訊號係為該些掃描訊號之一第(N+1)掃描訊號。
11. 如請求項1所述之移位暫存器電路，其中該輸入單元包含：一第十一電晶體，具有一用來接收該第一輸入訊號的第一端、一用來接收該第二時脈的閘極端、及一電連接於該第一下拉單元的第二端。
12. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器還包含：一穩壓單元，電連接於該輸入單元與該第一下拉單元，該穩壓單元係用來根據該第N掃描訊號以穩壓該驅動控制電壓。
13. 如請求項12所述之移位暫存器電路，其中：該輸入單元包含：一第十一電晶體，具有一用來接收該第一輸入訊號的第一端、一用來接收該第二時脈的閘極端、及一第二端；以及一第十二電晶體，具有一電連接於該第十一電晶體之第二端的第一端、一用來接收該第二時脈的閘極端、及一電連接於該第一下拉單元的第二端；以及該穩壓單元包含：一第十三電晶體，具有一用來接收該第N掃描訊號的第一端、一用來接收該第N掃描訊號的閘極端、及一電連接於該第十二電晶體之第一端的第二端。
14. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器還包含：一進位單元，電連接於該輸入單元，該進位單元係用來根據該驅動控制電壓與該第一時脈以輸出一第N啟始脈波訊號；以及一第三上拉單元，電連接於該輸入單元、該第一下拉單元與該進位單元，該第三上拉單元係用來根據一第二輸入訊號以上拉該驅動控制電壓、該第N掃描訊號及該第N啟始脈波訊號。
15. 如請求項14所述之移位暫存器電路，其中該第一輸入訊號係為一第(N-1)啟始脈波訊號，該第二輸入訊號係為一第(N+1)啟始脈波訊號或該些掃描訊號之一第(N+1)掃描訊號。
16. 如請求項14所述之移位暫存器電路，其中該進位單元包含：一第十四電晶體，具有一用來接收該第一時脈的第一端、一用來接收該驅動控制電壓的閘極端、及一用來輸出該第N啟始脈波訊號的第二端。
17. 如請求項14所述之移位暫存器電路，其中該第三上拉單元包含：一第十電晶體，具有一電連接於該第一下拉單元的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收一高參考電壓的第二端；以及一第十五電晶體，具有一電連接於該進位單元的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收該高參考電壓的第二端。
18. 如請求項17所述之移位暫存器電路，其中該第三上拉單元還包含：一第十七電晶體，具有一電連接於該輸入單元的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收該高參考電壓的第二端。
19. 如請求項14所述之移位暫存器電路，其中該第一上拉單元另用來根據該第一控制訊號以上拉該第N啟始脈波訊號。
20. 如請求項19所述之移位暫存器電路，其中該第一上拉單元包含：一第二電晶體，具有一電連接於該第一下拉單元的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收一高參考電壓的第二端；一第三電晶體，具有一電連接於該輸入單元的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收該高參考電壓的第二端；以及一第十六電晶體，具有一電連接於該進位單元的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收該高參考電壓的第二端。