JP4850332B2 - デュアルダマシン構造のエッチング方法 - Google Patents
デュアルダマシン構造のエッチング方法 Download PDFInfo
- Publication number
- JP4850332B2 JP4850332B2 JP2000317661A JP2000317661A JP4850332B2 JP 4850332 B2 JP4850332 B2 JP 4850332B2 JP 2000317661 A JP2000317661 A JP 2000317661A JP 2000317661 A JP2000317661 A JP 2000317661A JP 4850332 B2 JP4850332 B2 JP 4850332B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hard mask
- film
- trench
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 58
- 238000005530 etching Methods 0.000 title claims description 56
- 230000009977 dual effect Effects 0.000 title claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 35
- 238000001459 lithography Methods 0.000 claims description 13
- 238000004380 ashing Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 151
- 239000010408 film Substances 0.000 description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000010949 copper Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GZVOTYAHILEUEN-UHFFFAOYSA-N C1CC=2C1=CC=CC2.C2(C=CC(N2)=O)=O Chemical compound C1CC=2C1=CC=CC2.C2(C=CC(N2)=O)=O GZVOTYAHILEUEN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002790 naphthalenes Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，デュアルダマシン構造のエッチング方法に関する。
【０００２】
【従来の技術】
近年，半導体集積回路の高集積化に伴い，多層構造を有する半導体装置の製造技術が急速に発展している。多層構造を有する半導体装置の場合には，水平方向に展開する各素子を接続するトレンチ配線とともに，垂直方向に展開する各素子を接続するビアホール配線を形成する必要がある。その際に，集積回路の高速化を図るために，最近では，配線材料としては，低抵抗でエレクトロマイグレーション耐性に優れた銅を用いている。層間絶縁材料としては，低誘電率を確保できるＳｉＬＫＴＭ（米国ダウケミカル社製品）などの有機ＬｏｗＫ材料がある。また，無機ＬｏｗＫ材料である低誘電率の弗素添加酸化珪素膜（以下，ＦＳＧ膜と称する）も使用されている。
【０００３】
なお，蒸気圧が高い化合物を形成しにくい銅により配線パターンを形成する際には，金属ＣＭＰ技術を利用して配線埋め込みを行う，いわゆるダマシン構造が採用されている。さらに，最近では，水平方向に展開する各素子を接続するトレンチ配線と垂直方向に展開する各素子を接続するビア配線とを同時に作りこむ，いわゆるデュアルダマシン構造の半導体素子が普及してきている。このデュアルダマシン構造を作りこむ際には，ハードマスクをパターン形成し，このハードマスクを用いて絶縁層をエッチングしてトレンチやビアを形成する。
【０００４】
【発明が解決しようとする課題】
図７および図８に，従来のデュアルダマシン構造を形成する工程の一例を示す。図７（ａ）に示すように，保護膜としてのＳｉＮ層２の上部には層間絶縁膜層を構成する無機ＬｏｗＫ膜としてのＦＳＧ層４，その上には有機ＬｏｗＫ膜としてのＳｉＬＫＴＭ層６，さらにトレンチおよびビアを形成するためのハードマスク層としての第１のハードマスクであるところのＳｉＯ２層８および第２のハードマスクであるところのＳｉＯＮ層１０，そしてトレンチ形成用のパターン形状を有するフォトレジスト（ＰＲ）層１２が形成されている。
【０００５】
まず，図７（ｂ）に示すように，トレンチ用フォトレジスト（ＰＲ）層１２を用いて，所定のリソグラフィ工程により，第２ハードマスクであるＳｉＯＮ層１０をエッチングしてトレンチパターンを形成する。そして，図７（ｃ）に示すように，ビア形成用のフォトレジスト（ＰＲ）層１４を形成する。
【０００６】
次に，図７（ｄ）に示すように，ビア用フォトレジスト（ＰＲ）層１４を用いて，所定のリソグラフィ工程により，第１ハードマスクであるＳｉＯ２層８をエッチングしてビアパターンを形成する。
【０００７】
そして，前工程で形成したビア用ハードマスクを用いて，図７（ｅ）に示すように，有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層６にビアをエッチングするとともに，フォトレジスト（ＰＲ）層１４をアッシングして除去する。
【０００８】
次に，図７（ｆ）に示すように，第２ハードマスクであるＳｉＯＮ層１０のトレンチパターンを用いて，第１ハードマスクであるＳｉＯ２層８にトレンチパターンを形成し，さらにＳｉＬＫＴＭ層６に形成されたビアをビアパターンとして利用して，ＦＳＧ層４にビアを形成する。
【０００９】
次に，図８（ａ）に示すように，第１ハードマスクであるＳｉＯ２層８および第２ハードマスクであるＳｉＯＮ層１０のトレンチパターンを用いて，ＳｉＬＫＴＭ層６にトレンチパターンを形成する。
【００１０】
次に，図８（ｂ）に示すように，ＦＳＧ層４のビアパターンを利用して，ＳｉＮ層２をエッチングして，ビアを貫通させる。以上のようにして，トレンチとビアを同時に造りこむデュアルダマシン構造が完成する。さらに，不図示のＣｕまたはＣｕを含む金属をトレンチとビアに埋め込むことにより，配線工程が完了する。
【００１１】
しかしながら，上記で説明した工程の中で，ハードマスクが露出する工程では，ハードマスクの肩の部分が削れて斜めになる，いわゆる肩落ちが生じやすかった。例えば図７（ｆ）に示す工程では，フォトレジスト（ＰＲ）層１４を除去した後，オーバーエッチングにより，露出した第１ハードマスクのＳｉＯ２層８および第２ハードマスクのＳｉＯＮ層１０に，図９に示すような，肩落ちが生じる。
【００１２】
このうち，第２ハードマスクのＳｉＯＮ層１０に生じた肩落ちは，後工程で改善されることはなく，後工程でのエッチングでさらに悪化する傾向にある。ハードマスクに肩落ちが生じると，ＣＭＰなどの後工程でパターンの密な部分でオーバーポリッシュ（ｄｉｓｈｉｎｇ）が発生し，配線ショートの原因になるという問題点があった。
【００１３】
本発明は，上記問題点に鑑みてなされたものであり，ハードマスクの肩落ちを抑制可能なデュアルダマシン構造のエッチング方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために，本発明によれば，請求項１に記載のように，下層配線層上に順次積層された無機ＬｏｗＫ膜と有機ＬｏｗＫ膜と第１ハードマスクと第２ハードマスクとを被エッチング対象として，前記無機ＬｏｗＫ膜層にビアが形成され前記有機ＬｏｗＫ膜層にトレンチが形成されるデュアルダマシン構造のエッチング方法であって：第２ハードマスクにトレンチ用フォトレジスト層を用いたリソグラフィ工程によりトレンチパターンを形成する第１工程と；前記トレンチ用フォトレジスト層を除去する第２工程と；前記第２ハードマスクから成るトレンチパターンに，下層及び上層の２層構造からなる第３ハードマスクを被覆する第３工程と；前記第３ハードマスクおよび前記第１ハードマスクにビア用フォトレジスト層を用いたリソグラフィ工程によりビアパターンを形成する第４工程と；同一のエッチング条件により，前記第３ハードマスクおよび前記第１ハードマスクから成るビアパターンにより有機ＬｏｗＫ膜にビアを形成するとともに，前記ビア用フォトレジスト層をアッシングして除去する第５工程と；前記第３ハードマスクの下層に対し高選択比が得られる条件で前記第３ハードマスクの上層を除去する第６工程と；同一のエッチング条件により，前記第３ハードマスクの下層を除去するとともに，前記第２ハードマスクから成るトレンチパターンにより前記第１ハードマスクにトレンチパターンを形成し，さらに前記有機ＬｏｗＫ膜に形成されたビアをビアパターンとして利用して前記無機ＬｏｗＫ膜にビアを形成する第７工程と；前記第１および第２ハードマスクから成るトレンチパターンにより前記有機ＬｏｗＫ膜にトレンチを形成する第８工程と；から成ることを特徴とする，デュアルダマシン構造のエッチング方法が提供される。
【００１５】
無機ＬｏｗＫ膜としては，例えばＦＳＧを用いることができ，有機ＬｏｗＫ膜としては，例えばＳｉＬＫＴＭを用いることができる。
【００１７】
かかる構成によれば，第３ハードマスクが露出する工程において，第３ハードマスクに肩落ちが生じても，第３ハードマスクの上層を除去し，肩落ちの無いハードマスクを再び表出することができる。また，第３ハードマスクが保護膜として働くため，第２ハードマスクの肩落ちを抑制できる。
【００１８】
なお，請求項２に記載のように，前記第３ハードマスクの上層はＳｉＯＮから成り，下層はＳｉＯ ２ から成るようにしてもよい。ＳｉＯＮは反射防止膜としても働くのでリソグラフィの際，寸法が安定するという効果もある。
【００２３】
【発明の実施の形態】
以下に，添付図面を参照しながら，本発明にかかるエッチング方法の好適な実施形態について説明する。なお以下の説明および添付図面において，略同一の機能構成を有する部材については同一の符号を付することにより重複説明を省略することにする。
【００２４】
まず，図１を参照しながら本実施の形態にかかるエッチング方法を実施するためのエッチング装置の一例として，平行平板型のプラズマエッチング装置の概略構成について説明する。
【００２５】
同図に示すエッチング装置１００の保安接地された処理容器１０２内には，処理室１０４が形成されており，この処理室１０４内には，上下動自在なサセプタを構成する下部電極１０６が配置されている。下部電極１０６の上部には，高圧直流電源１０８に接続された静電チャック１１０が設けられており，この静電チャック１１０の上面に被処理体，例えば半導体ウェハ（以下，ウェハと称する）Ｗが載置される。さらに，下部電極１０６上に載置されたウェハＷの周囲には，絶縁性のフォーカスリング１１２が配置されている。また，下部電極１０６には，整合器１１８を介して高周波電源１２０が接続されている。
【００２６】
また，下部電極１０６の載置面と対向する処理室１０４の天井部には，多数のガス吐出孔１２２ａを備えた上部電極１２２が配置されている。上部電極１２２と処理容器１０２との間には絶縁体１２３が介装され電気的に絶縁されている。また，上部電極１２２には，整合器１１９を介してプラズマ生成高周波電力を出力する高周波電源１２１が接続されている。また，ガス吐出孔１２２ａには，ガス供給管１２４が接続され，さらにそのガス供給管１２４には，プロセスガス供給系１２６が接続されている。プロセスガス供給系１２６には，開閉バルブ１３２と流量調整バルブ１３４を介してプロセスガスを供給するガス供給源１３６が接続されている。
【００２７】
また，処理容器１０２の下方には，不図示の真空引き機構と連通する排気管１５０が接続されており，その真空引き機構の作動により，処理室１０４内を所定の減圧雰囲気に維持することができる。
【００２８】
次に，上記エッチング装置を用いて，本発明の第１の実施の形態にかかるデュアルダマシン構造を形成する工程について，図２および図３を参照しながら説明する。図２（ａ）に示すように，保護膜としてのＳｉＮ層２０２（膜厚５０ｎｍ）の上部には層間絶縁膜層を構成する無機ＬｏｗＫ膜としてのＦＳＧ層２０４（膜厚５００ｎｍ），その上には有機ＬｏｗＫ膜としてのＳｉＬＫＴＭ層２０６（膜厚４００ｎｍ），さらにトレンチおよびビアを形成するためのハードマスク層としての第１のハードマスクであるところのＳｉＯ２層２０８（膜厚１００ｎｍ）および第２のハードマスクであるところのＳｉＯＮ層２１０（膜厚１００ｎｍ），そしてトレンチ形成用のパターン形状を有するフォトレジスト（ＰＲ）層２１２が形成されている。
【００２９】
まず，図２（ｂ）に示すように（第１工程），トレンチ用フォトレジスト（ＰＲ）層２１２を用いて，所定のリソグラフィ工程により，第２ハードマスクであるＳｉＯＮ層２１０をエッチングしてトレンチパターンを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を５０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｏ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，２０ｓｃｃｍ，１００ｓｃｃｍとする。
【００３０】
残余のフォトレジスト（ＰＲ）層２１２をアッシングして除去した後，図２（ｃ）に示すように（第２工程），第２ハードマスクからなるトレンチパターンに，第３ハードマスクを被覆する。本実施の形態では，第３ハードマスクは下層のＯｘｉｄｅ層２１４（膜厚１０ｎｍ未満），上層のＳｉＯＮ層２１６（膜厚１０ｎｍ未満）の２層からなる薄膜である。ここで，Ｏｘｉｄｅ層２１４，ＳｉＯＮ層２１６はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成することができるが，スピンコートにより形成することもできる。スピンコートの場合は，非常に粘度の低い無機ＳＯＧを約５０００ｒｐｍで塗布して４００℃で硬化させることにより形成できる。さらに，図２（ｄ）に示すように，その上にビア形成用のフォトレジスト（ＰＲ）層２１８を形成する。
【００３１】
次に，図２（ｅ）に示すように（第３工程），ビア用フォトレジスト（ＰＲ）層２１８を用いて，所定のリソグラフィ工程により，第３ハードマスクであるＯｘｉｄｅ層２１４，ＳｉＯＮ層２１６および第１ハードマスクであるＳｉＯ２層２０８をエッチングしてビアパターンを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を４０ｍＴ，電極に印加する電力を１５００Ｗ，混合ガスＣＦ４，Ｏ２，Ａｒの流量をそれぞれ８０ｓｃｃｍ，２０ｓｃｃｍ，１６０ｓｃｃｍとする。
【００３２】
そして，第３工程で形成した第３ハードマスクおよび第１ハードマスクからなるビア用ハードマスクを用いて，図２（ｆ）に示すように（第４工程），有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層２０６にビアをエッチングするとともに，フォトレジスト（ＰＲ）層２１８をアッシングして除去する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を１００ｍＴ，電極に印加する電力を１０００Ｗ，混合ガスＮ２，Ｈ２の流量をそれぞれ１００ｓｃｃｍ，３００ｓｃｃｍとする。この際に，フォトレジスト（ＰＲ）層２１８が除去された後，オーバーエッチングにより，露出した第３ハードマスクに肩落ちが生ずることがある。
【００３３】
そこで，図３（ａ）に示すように（第５工程），肩落ちが生じてしまった第３ハードマスクの上層であるＳｉＯＮ層２１６を等方性エッチングで除去する。このエッチングではイオンのエネルギーはできるだけ小さくし，かつＳｉＯ２に対し高選択比が得られる条件，あるいはウェットエッチングを選ぶ。上層のＳｉＯＮ層２１６を除去した後も，下層のＯｘｉｄｅ層２１４は残っているため，肩落ちのない第３ハードマスクを再び表出することができる。
【００３４】
次に，図３（ｂ）に示すように（第６工程），同一のエッチング条件で，第３ハードマスクの下層であるＯｘｉｄｅ層２１４を除去するとともに，第２ハードマスクであるＳｉＯＮ層２１０のトレンチパターンを用いて，第１ハードマスクであるＳｉＯ２層２０８にトレンチパターンを形成し，さらにＳｉＬＫＴＭ層２０６に形成されたビアをビアパターンとして利用して，ＦＳＧ層２０４にビアを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を４５ｍＴ，電極に印加する電力を１５００Ｗ，混合ガスＣ４Ｆ８，ＣＯ，Ａｒの流量をそれぞれ１２ｓｃｃｍ，２２５ｓｃｃｍ，４００ｓｃｃｍとする。
【００３５】
次に，図３（ｃ）に示すように（第７工程），第１ハードマスクであるＳｉＯ２層２０８および第２ハードマスクであるＳｉＯＮ層２１０のトレンチパターンを用いて，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成する。
【００３６】
次に，図３（ｄ）に示すように，ＦＳＧ層２０４のビアパターンを利用して，ＳｉＮ層２０２をエッチングして，ビアを貫通させる。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を３０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｏ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，２０ｓｃｃｍ，１００ｓｃｃｍとする。以上のようにして，トレンチとビアを同時に造りこむデュアルダマシン構造が完成する。さらに，不図示のＣｕまたはＣｕを含む金属をトレンチとビアに埋め込むことにより，配線工程が完了する。
【００３７】
なお，エッチングに用いた混合ガスの各膜に対する相対的なエッチング能力を図６に示す。図中の○，△，×は順にエッチング能力が高い，中位，低いを意味する。×は化学的なエッチング能力はないが，物理的なエッチング能力が若干ある。
【００３８】
以上述べたように，第３ハードマスクをトレンチパターン用の第２ハードマスクに被覆することにより，従来の工程では露出していた第１および第２ハードマスクを保護し，両ハードマスクに肩落ちができるのを抑制することができる。また，第３ハードマスクを２層構造としたことにより，工程中で肩落ちの生じた第３ハードマスクの上層のみを除去し，再び肩落ちの無いハードマスクを表出することができる。これらのことは，従来であれば肩落ちの影響が大きいトレンチ幅０．１８μｍ，ビア径０．１３μｍ程度以下の場合に，一段と有効である。加えて，第３ハードマスクの上層であるＳｉＯＮは反射防止膜としても働くのでリソグラフィの際，寸法が安定するという効果もある。
【００３９】
なお，変形例として，第５工程で第３ハードマスクの上層であるＳｉＯＮ層２１６を除去しないで，あるいは一部のみ除去し，第６工程で残余のＳｉＯＮ層２１６全てを下層のＯｘｉｄｅ層２１４とともに除去する方法も考えられる。ＳｉＯＮ層２１６の一部を残して，第６工程を行うことにより，第６工程でのエッチングの際，第１ハードマスクがあまりエッチングされない。よって，上記の効果に加えて，ＳｉＬＫＴＭ層２０６に形成されたビアの肩落ちを抑制する効果も得られる。
【００４０】
以下に，図４および図５を参照しながら，図１のエッチング装置を用いて，本発明の第２の実施の形態にかかるデュアルダマシン構造を形成する工程について説明する。図４（ａ）に示すように，保護膜としてのＳｉＮ層２０２（膜厚５０ｎｍ）の上部には層間絶縁膜層を構成する無機ＬｏｗＫ膜としてのＦＳＧ層２０４（膜厚５００ｎｍ），その上には有機ＬｏｗＫ膜としてのＳｉＬＫＴＭ層２０６（膜厚４００ｎｍ），さらにトレンチおよびビアを形成するためのハードマスク層としての第１のハードマスクであるところのＳｉＯＮ層３０８（膜厚２００ｎｍ），そしてトレンチ形成用のパターン形状を有するフォトレジスト（ＰＲ）層２１２が形成されている。
【００４１】
まず，図４（ｂ）に示すように（第１工程），トレンチ用フォトレジスト（ＰＲ）層２１２を用いて，所定のリソグラフィ工程により，第１ハードマスクであるＳｉＯＮ層３０８の一部をエッチングしてトレンチパターンを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を５０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｎ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，１００ｓｃｃｍ，１００ｓｃｃｍとする。
【００４２】
残余のフォトレジスト（ＰＲ）層２１２をアッシングして除去した後，図４（ｃ）に示すように（第２工程），第１ハードマスクからなるトレンチパターンに，第２のハードマスクを被覆する。本実施の形態では，第２ハードマスクはＳｉＯＮ層３１６（膜厚１０ｎｍ未満）からなる薄膜である。さらに，図４（ｄ）に示すように，その上にビア形成用のフォトレジスト（ＰＲ）層２１８を形成する。第１工程において第１ハードマスクの一部がオーバーエッチングされてＳｉＬＫＴＭ層２０６が露出していても，この第２工程において，第１ハードマスクと同一材料の第２ハードマスクを第１ハードマスクに被覆することにより，露出したＳｉＬＫＴＭ層２０６を再び覆うことができる。したがってＳｉＬＫ−Ｒｅｓｉｓｔのミキシングが生じないという利点がある。
【００４３】
次に，図４（ｅ）に示すように（第３工程），ビア用フォトレジスト（ＰＲ）層２１８を用いて，所定のリソグラフィ工程により，第２ハードマスクであるＳｉＯＮ層３１６および第１ハードマスクのＳｉＯＮ層３０８の残余部分をエッチングしてビアパターンを形成する。
【００４４】
そして，第３工程で形成した第２ハードマスクおよび第１ハードマスクからなるビア用ハードマスクを用いて，図４（ｆ）に示すように（第４工程），有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層２０６にビアをエッチングするとともに，フォトレジスト（ＰＲ）層２１８をアッシングして除去する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を１００ｍＴ，電極に印加する電力を１０００Ｗ，混合ガスＮ２，Ｈ２の流量をそれぞれ１００ｓｃｃｍ，３００ｓｃｃｍとする。この際に，フォトレジスト（ＰＲ）層２１８が除去された後，オーバーエッチングにより，露出した第２ハードマスクに肩落ちが生ずることがある。
【００４５】
そこで，図５（ａ）に示すように（第５工程），肩落ちが生じてしまった第２ハードマスクのＳｉＯＮ層３１６を除去する。この工程では，第２ハードマスクであるＳｉＯＮ層３１６の除去とともに，第１ハードマスクであるＳｉＯＮ層３０８のビアパターン部分をエッチングしてトレンチパターンを形成する。
【００４６】
次に，図５（ｂ）に示すように（第６工程），有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層２０６に形成されたビアをビアパターンとして利用して，ＦＳＧ層２０４にビアを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を４５ｍＴ，電極に印加する電力を１５００Ｗ，混合ガスＣ４Ｆ８，ＣＯ，Ａｒの流量をそれぞれ１２ｓｃｃｍ，２２５ｓｃｃｍ，４００ｓｃｃｍとする。
【００４７】
次に，図５（ｃ）に示すように（第７工程），第１ハードマスクであるＳｉＯＮ層３０８のトレンチパターンを用いて，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成する。
【００４８】
次に，図５（ｄ）に示すように，ＦＳＧ層２０４のビアパターンを利用して，ＳｉＮ層２０２をエッチングして，ビアを貫通させる。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を３０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｏ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，２０ｓｃｃｍ，１００ｓｃｃｍとする。以上のようにして，トレンチとビアを同時に造りこむデュアルダマシン構造が完成する。さらに，不図示のＣｕまたはＣｕを含む金属をトレンチとビアに埋め込むことにより，配線工程が完了する。
【００４９】
以上述べたように，本実施の形態によれば，第１ハードマスクのトレンチパターンに第２ハードマスクを被覆している。よって，工程の途中まで，第２ハードマスクは第１ハードマスクの保護膜として働き，第１ハードマスクに肩落ちが生じるのを抑制することができる。このことは，従来であれば肩落ちの影響が大きいトレンチ幅０．１８μｍ，ビア径０．１３μｍ程度以下の場合に，一段と有効である。また，第１および第２ハードマスクを同一材料とすることにより，第１工程において，第１ハードマスクの一部がオーバーエッチングされてＳｉＬＫＴ Ｍ層２０６が露出しても，ＳｉＬＫ-Ｒｅｓｉｓｔのミキシングが生じないという利点がある。加えて，第２ハードマスクであるＳｉＯＮは反射防止膜としても働くのでリソグラフィの際，寸法が安定するという効果もある。
【００５０】
なお，変形例として，次のような方法も考えられる。前記の第５工程で第２ハードマスクのＳｉＯＮ層３１６を除去せず，また，第６工程でのＦＳＧ層２０４のビア形成用エッチング時にもＳｉＯＮ層３１６を残しておく。そして，ＳｉＮ層２０２をエッチングして，ビアを貫通させる。エッチング終了後，等方性エッチングでＳｉＯＮ層３１６を除去し，その後異方性のエッチバックを行い，トレンチ部に残ったＳｉＯＮ層３０８を除去する。この場合，最下層のＳｉＮ層２０２のエッチングをＳｉＯＮ層３０８がトレンチ部に残っている段階で行うことができ，ＳｉＯＮはＳｉＬＫＴＭよりもＳｉＮエッチに対する選択比が高いため，前記の方法での図５（ｃ）から図５（ｄ）の際に発生するビア開孔上部の肩落ちが抑えられるという利点がある。
【００５１】
以上，添付図面を参照しながら，本実施の形態にかかる好適な実施の形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的範囲の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５２】
例えば，本実施の形態にかかるエッチング方法を実施するための装置として図１に示すプラズマエッチング装置を例にあげて説明したが，本発明はかかる例に限定されない。例えば，平行平板型エッチング装置のほかにも，各種プラズマ源を利用したエッチング装置を適用することが可能であることはいうまでもない。
【００５３】
また，上記実施の形態においては，有機ＬｏｗＫ膜としてＳｉＬＫＴＭを用い，無機ＬｏｗＫ膜としてＦＳＧを用いた例を挙げて説明したが，本発明はかかる例に限定されない。有機ＬｏｗＫ膜としては，ポリフッ化ナフタレンポリマー膜，マレイミドベンゾシクロブテンポリマー膜，ポリパーフロロシクロブテンアロマティックエーテル膜，ポリイミド膜，ポリアリルエーテル膜，パリレン膜，水素化ダイアモンド膜あるいはポリテトラフルオロエチレンにも適用できる。さらに，有機高分子膜中にシリカが一部置換添加されているようなジビニルシロキサンベンゾシクロブテンポリマー膜，シリカ添加ポリイミド膜などにも適用できる。
【００５４】
さらに，上記の第１の実施の形態においては，有機ＬｏｗＫ膜の上に形成されるマスク層として，第１のハードマスクとしてＳｉＯ２および第２のハードマスクとしてＳｉＯＮを例に挙げて説明したが，本発明はかかる例に限定されない。有機ＬｏｗＫ膜の上に形成されるマスク層，いわゆるハードマスクとしては，第１のハードマスクとしてシリコン酸化膜（ＳｉＯ２）以外に，シリコン窒化膜（ＳｉＮ），シリコンカーバイト（ＳｉＣ），ポーラスシリコン窒化膜，シリコン酸窒化膜（ＳｉＯＮ），アルミナイトライド（ＡｌＮ）あるいはシリカ膜といった絶縁膜の他に，チタンナイトライド（ＴｉＮ），タンタルナイトライド（ＴａＮ）といった金属窒化膜やチタンカーバイト膜（ＴｉＣ）を用いることができる。但し，ＴｉＮ膜やＴａＮ膜といった導電性窒化膜を用いた場合には，かかる配線溝とビアに銅を埋め込んだ後，導電性窒化膜を化学機械研磨法やドライエッチング法で除去する必要がある。また，第２のハードマスクとしてＳｉＯＮ以外に，シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ）ポーラスシリカ膜，シリコンカーバイト膜といった絶縁膜やチタンナイトライド（ＴｉＮ），タンタルナイトライド（ＴａＮ）といった金属窒化膜やチタンカーバイト膜（ＴｉＣ）を用いることができる。これらのハードマスクの選定において肝要なことは，第１のハードマスクと第２のハードマスクの材料が異なることである。
【００５５】
さらに，上記２つの実施の形態においては，第７工程において，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成した後，ＳｉＮ層２０２にビアを貫通させた場合を例に挙げて説明したが，本発明はかかる例に限定されない。先にＳｉＮ層２０２にビアを貫通させてから，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成してもよい。また，エッチング条件，膜厚等も上記例に限定されるものではない。
【００５６】
【発明の効果】
以上説明したように，本発明にかかる構成によれば，デュアルダマシン構造形成時に，従来のトレンチ形成用のハードマスクの上に，保護用の薄膜のハードマスクを被覆し，後に除去する。これより，工程中で従来のトレンチ形成用のハードマスクが露出して肩落ちが生じるのを抑制する効果が得られる。その結果，ハードマスクの肩部は理想的な直角に近い形状に形成され，所望の配線構造を得ることができる。
【図面の簡単な説明】
【図１】本発明を適用可能なエッチング装置の概略構成図である。
【図２】本実施形態にかかるエッチング方法の工程図である。
【図３】本実施形態にかかるエッチング方法の工程図である。
【図４】本実施形態にかかるエッチング方法の工程図である。
【図５】本実施形態にかかるエッチング方法の工程図である。
【図６】混合ガスの各膜に対するエッチング能力を示す図である。
【図７】従来のエッチング方法の工程図である。
【図８】従来のエッチング方法の工程図である。
【図９】ハードマスクの肩落ちを示す部分拡大図である。
【符号の説明】
１００ エッチング装置
１０２ 処理容器
１０４ 処理室
１０６ 下部電極
１０８ 高圧電流電源
１１０ 静電チャック
１１２ フォーカスリング
１１８ 整合器
１１９ 整合器
１２０ 高周波電源
１２１ 高周波電源
１２２ 上部電極
１２２ａ ガス供給孔
１２３ 絶縁体
１２４ ガス供給管
１２６ ガス供給系
１３２ 開閉バルブ
１３４ 流量調整バルブ
１３６ ガス供給源
１５０ 排気管
２０２ ＳｉＮ層
２０４ ＦＳＧ層
２０６ ＳｉＬＫＴＭ層
２０８ ＳｉＯ２層（第１ハードマスク層）
２１０ ＳｉＯＮ層（第２ハードマスク層）
２１２ トレンチ用フォトレジスト（ＰＲ）層
２１４ Ｏｘｉｄｅ層（第３ハードマスク下層）
２１６ ＳｉＯＮ層（第３ハードマスク上層）
２１８ ビア用フォトレジスト（ＰＲ）層
Ｗ ウェハ
【発明の属する技術分野】
本発明は，デュアルダマシン構造のエッチング方法に関する。
【０００２】
【従来の技術】
近年，半導体集積回路の高集積化に伴い，多層構造を有する半導体装置の製造技術が急速に発展している。多層構造を有する半導体装置の場合には，水平方向に展開する各素子を接続するトレンチ配線とともに，垂直方向に展開する各素子を接続するビアホール配線を形成する必要がある。その際に，集積回路の高速化を図るために，最近では，配線材料としては，低抵抗でエレクトロマイグレーション耐性に優れた銅を用いている。層間絶縁材料としては，低誘電率を確保できるＳｉＬＫＴＭ（米国ダウケミカル社製品）などの有機ＬｏｗＫ材料がある。また，無機ＬｏｗＫ材料である低誘電率の弗素添加酸化珪素膜（以下，ＦＳＧ膜と称する）も使用されている。
【０００３】
なお，蒸気圧が高い化合物を形成しにくい銅により配線パターンを形成する際には，金属ＣＭＰ技術を利用して配線埋め込みを行う，いわゆるダマシン構造が採用されている。さらに，最近では，水平方向に展開する各素子を接続するトレンチ配線と垂直方向に展開する各素子を接続するビア配線とを同時に作りこむ，いわゆるデュアルダマシン構造の半導体素子が普及してきている。このデュアルダマシン構造を作りこむ際には，ハードマスクをパターン形成し，このハードマスクを用いて絶縁層をエッチングしてトレンチやビアを形成する。
【０００４】
【発明が解決しようとする課題】
図７および図８に，従来のデュアルダマシン構造を形成する工程の一例を示す。図７（ａ）に示すように，保護膜としてのＳｉＮ層２の上部には層間絶縁膜層を構成する無機ＬｏｗＫ膜としてのＦＳＧ層４，その上には有機ＬｏｗＫ膜としてのＳｉＬＫＴＭ層６，さらにトレンチおよびビアを形成するためのハードマスク層としての第１のハードマスクであるところのＳｉＯ２層８および第２のハードマスクであるところのＳｉＯＮ層１０，そしてトレンチ形成用のパターン形状を有するフォトレジスト（ＰＲ）層１２が形成されている。
【０００５】
まず，図７（ｂ）に示すように，トレンチ用フォトレジスト（ＰＲ）層１２を用いて，所定のリソグラフィ工程により，第２ハードマスクであるＳｉＯＮ層１０をエッチングしてトレンチパターンを形成する。そして，図７（ｃ）に示すように，ビア形成用のフォトレジスト（ＰＲ）層１４を形成する。
【０００６】
次に，図７（ｄ）に示すように，ビア用フォトレジスト（ＰＲ）層１４を用いて，所定のリソグラフィ工程により，第１ハードマスクであるＳｉＯ２層８をエッチングしてビアパターンを形成する。
【０００７】
そして，前工程で形成したビア用ハードマスクを用いて，図７（ｅ）に示すように，有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層６にビアをエッチングするとともに，フォトレジスト（ＰＲ）層１４をアッシングして除去する。
【０００８】
次に，図７（ｆ）に示すように，第２ハードマスクであるＳｉＯＮ層１０のトレンチパターンを用いて，第１ハードマスクであるＳｉＯ２層８にトレンチパターンを形成し，さらにＳｉＬＫＴＭ層６に形成されたビアをビアパターンとして利用して，ＦＳＧ層４にビアを形成する。
【０００９】
次に，図８（ａ）に示すように，第１ハードマスクであるＳｉＯ２層８および第２ハードマスクであるＳｉＯＮ層１０のトレンチパターンを用いて，ＳｉＬＫＴＭ層６にトレンチパターンを形成する。
【００１０】
次に，図８（ｂ）に示すように，ＦＳＧ層４のビアパターンを利用して，ＳｉＮ層２をエッチングして，ビアを貫通させる。以上のようにして，トレンチとビアを同時に造りこむデュアルダマシン構造が完成する。さらに，不図示のＣｕまたはＣｕを含む金属をトレンチとビアに埋め込むことにより，配線工程が完了する。
【００１１】
しかしながら，上記で説明した工程の中で，ハードマスクが露出する工程では，ハードマスクの肩の部分が削れて斜めになる，いわゆる肩落ちが生じやすかった。例えば図７（ｆ）に示す工程では，フォトレジスト（ＰＲ）層１４を除去した後，オーバーエッチングにより，露出した第１ハードマスクのＳｉＯ２層８および第２ハードマスクのＳｉＯＮ層１０に，図９に示すような，肩落ちが生じる。
【００１２】
このうち，第２ハードマスクのＳｉＯＮ層１０に生じた肩落ちは，後工程で改善されることはなく，後工程でのエッチングでさらに悪化する傾向にある。ハードマスクに肩落ちが生じると，ＣＭＰなどの後工程でパターンの密な部分でオーバーポリッシュ（ｄｉｓｈｉｎｇ）が発生し，配線ショートの原因になるという問題点があった。
【００１３】
本発明は，上記問題点に鑑みてなされたものであり，ハードマスクの肩落ちを抑制可能なデュアルダマシン構造のエッチング方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために，本発明によれば，請求項１に記載のように，下層配線層上に順次積層された無機ＬｏｗＫ膜と有機ＬｏｗＫ膜と第１ハードマスクと第２ハードマスクとを被エッチング対象として，前記無機ＬｏｗＫ膜層にビアが形成され前記有機ＬｏｗＫ膜層にトレンチが形成されるデュアルダマシン構造のエッチング方法であって：第２ハードマスクにトレンチ用フォトレジスト層を用いたリソグラフィ工程によりトレンチパターンを形成する第１工程と；前記トレンチ用フォトレジスト層を除去する第２工程と；前記第２ハードマスクから成るトレンチパターンに，下層及び上層の２層構造からなる第３ハードマスクを被覆する第３工程と；前記第３ハードマスクおよび前記第１ハードマスクにビア用フォトレジスト層を用いたリソグラフィ工程によりビアパターンを形成する第４工程と；同一のエッチング条件により，前記第３ハードマスクおよび前記第１ハードマスクから成るビアパターンにより有機ＬｏｗＫ膜にビアを形成するとともに，前記ビア用フォトレジスト層をアッシングして除去する第５工程と；前記第３ハードマスクの下層に対し高選択比が得られる条件で前記第３ハードマスクの上層を除去する第６工程と；同一のエッチング条件により，前記第３ハードマスクの下層を除去するとともに，前記第２ハードマスクから成るトレンチパターンにより前記第１ハードマスクにトレンチパターンを形成し，さらに前記有機ＬｏｗＫ膜に形成されたビアをビアパターンとして利用して前記無機ＬｏｗＫ膜にビアを形成する第７工程と；前記第１および第２ハードマスクから成るトレンチパターンにより前記有機ＬｏｗＫ膜にトレンチを形成する第８工程と；から成ることを特徴とする，デュアルダマシン構造のエッチング方法が提供される。
【００１５】
無機ＬｏｗＫ膜としては，例えばＦＳＧを用いることができ，有機ＬｏｗＫ膜としては，例えばＳｉＬＫＴＭを用いることができる。
【００１７】
かかる構成によれば，第３ハードマスクが露出する工程において，第３ハードマスクに肩落ちが生じても，第３ハードマスクの上層を除去し，肩落ちの無いハードマスクを再び表出することができる。また，第３ハードマスクが保護膜として働くため，第２ハードマスクの肩落ちを抑制できる。
【００１８】
なお，請求項２に記載のように，前記第３ハードマスクの上層はＳｉＯＮから成り，下層はＳｉＯ ２ から成るようにしてもよい。ＳｉＯＮは反射防止膜としても働くのでリソグラフィの際，寸法が安定するという効果もある。
【００２３】
【発明の実施の形態】
以下に，添付図面を参照しながら，本発明にかかるエッチング方法の好適な実施形態について説明する。なお以下の説明および添付図面において，略同一の機能構成を有する部材については同一の符号を付することにより重複説明を省略することにする。
【００２４】
まず，図１を参照しながら本実施の形態にかかるエッチング方法を実施するためのエッチング装置の一例として，平行平板型のプラズマエッチング装置の概略構成について説明する。
【００２５】
同図に示すエッチング装置１００の保安接地された処理容器１０２内には，処理室１０４が形成されており，この処理室１０４内には，上下動自在なサセプタを構成する下部電極１０６が配置されている。下部電極１０６の上部には，高圧直流電源１０８に接続された静電チャック１１０が設けられており，この静電チャック１１０の上面に被処理体，例えば半導体ウェハ（以下，ウェハと称する）Ｗが載置される。さらに，下部電極１０６上に載置されたウェハＷの周囲には，絶縁性のフォーカスリング１１２が配置されている。また，下部電極１０６には，整合器１１８を介して高周波電源１２０が接続されている。
【００２６】
また，下部電極１０６の載置面と対向する処理室１０４の天井部には，多数のガス吐出孔１２２ａを備えた上部電極１２２が配置されている。上部電極１２２と処理容器１０２との間には絶縁体１２３が介装され電気的に絶縁されている。また，上部電極１２２には，整合器１１９を介してプラズマ生成高周波電力を出力する高周波電源１２１が接続されている。また，ガス吐出孔１２２ａには，ガス供給管１２４が接続され，さらにそのガス供給管１２４には，プロセスガス供給系１２６が接続されている。プロセスガス供給系１２６には，開閉バルブ１３２と流量調整バルブ１３４を介してプロセスガスを供給するガス供給源１３６が接続されている。
【００２７】
また，処理容器１０２の下方には，不図示の真空引き機構と連通する排気管１５０が接続されており，その真空引き機構の作動により，処理室１０４内を所定の減圧雰囲気に維持することができる。
【００２８】
次に，上記エッチング装置を用いて，本発明の第１の実施の形態にかかるデュアルダマシン構造を形成する工程について，図２および図３を参照しながら説明する。図２（ａ）に示すように，保護膜としてのＳｉＮ層２０２（膜厚５０ｎｍ）の上部には層間絶縁膜層を構成する無機ＬｏｗＫ膜としてのＦＳＧ層２０４（膜厚５００ｎｍ），その上には有機ＬｏｗＫ膜としてのＳｉＬＫＴＭ層２０６（膜厚４００ｎｍ），さらにトレンチおよびビアを形成するためのハードマスク層としての第１のハードマスクであるところのＳｉＯ２層２０８（膜厚１００ｎｍ）および第２のハードマスクであるところのＳｉＯＮ層２１０（膜厚１００ｎｍ），そしてトレンチ形成用のパターン形状を有するフォトレジスト（ＰＲ）層２１２が形成されている。
【００２９】
まず，図２（ｂ）に示すように（第１工程），トレンチ用フォトレジスト（ＰＲ）層２１２を用いて，所定のリソグラフィ工程により，第２ハードマスクであるＳｉＯＮ層２１０をエッチングしてトレンチパターンを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を５０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｏ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，２０ｓｃｃｍ，１００ｓｃｃｍとする。
【００３０】
残余のフォトレジスト（ＰＲ）層２１２をアッシングして除去した後，図２（ｃ）に示すように（第２工程），第２ハードマスクからなるトレンチパターンに，第３ハードマスクを被覆する。本実施の形態では，第３ハードマスクは下層のＯｘｉｄｅ層２１４（膜厚１０ｎｍ未満），上層のＳｉＯＮ層２１６（膜厚１０ｎｍ未満）の２層からなる薄膜である。ここで，Ｏｘｉｄｅ層２１４，ＳｉＯＮ層２１６はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成することができるが，スピンコートにより形成することもできる。スピンコートの場合は，非常に粘度の低い無機ＳＯＧを約５０００ｒｐｍで塗布して４００℃で硬化させることにより形成できる。さらに，図２（ｄ）に示すように，その上にビア形成用のフォトレジスト（ＰＲ）層２１８を形成する。
【００３１】
次に，図２（ｅ）に示すように（第３工程），ビア用フォトレジスト（ＰＲ）層２１８を用いて，所定のリソグラフィ工程により，第３ハードマスクであるＯｘｉｄｅ層２１４，ＳｉＯＮ層２１６および第１ハードマスクであるＳｉＯ２層２０８をエッチングしてビアパターンを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を４０ｍＴ，電極に印加する電力を１５００Ｗ，混合ガスＣＦ４，Ｏ２，Ａｒの流量をそれぞれ８０ｓｃｃｍ，２０ｓｃｃｍ，１６０ｓｃｃｍとする。
【００３２】
そして，第３工程で形成した第３ハードマスクおよび第１ハードマスクからなるビア用ハードマスクを用いて，図２（ｆ）に示すように（第４工程），有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層２０６にビアをエッチングするとともに，フォトレジスト（ＰＲ）層２１８をアッシングして除去する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を１００ｍＴ，電極に印加する電力を１０００Ｗ，混合ガスＮ２，Ｈ２の流量をそれぞれ１００ｓｃｃｍ，３００ｓｃｃｍとする。この際に，フォトレジスト（ＰＲ）層２１８が除去された後，オーバーエッチングにより，露出した第３ハードマスクに肩落ちが生ずることがある。
【００３３】
そこで，図３（ａ）に示すように（第５工程），肩落ちが生じてしまった第３ハードマスクの上層であるＳｉＯＮ層２１６を等方性エッチングで除去する。このエッチングではイオンのエネルギーはできるだけ小さくし，かつＳｉＯ２に対し高選択比が得られる条件，あるいはウェットエッチングを選ぶ。上層のＳｉＯＮ層２１６を除去した後も，下層のＯｘｉｄｅ層２１４は残っているため，肩落ちのない第３ハードマスクを再び表出することができる。
【００３４】
次に，図３（ｂ）に示すように（第６工程），同一のエッチング条件で，第３ハードマスクの下層であるＯｘｉｄｅ層２１４を除去するとともに，第２ハードマスクであるＳｉＯＮ層２１０のトレンチパターンを用いて，第１ハードマスクであるＳｉＯ２層２０８にトレンチパターンを形成し，さらにＳｉＬＫＴＭ層２０６に形成されたビアをビアパターンとして利用して，ＦＳＧ層２０４にビアを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を４５ｍＴ，電極に印加する電力を１５００Ｗ，混合ガスＣ４Ｆ８，ＣＯ，Ａｒの流量をそれぞれ１２ｓｃｃｍ，２２５ｓｃｃｍ，４００ｓｃｃｍとする。
【００３５】
次に，図３（ｃ）に示すように（第７工程），第１ハードマスクであるＳｉＯ２層２０８および第２ハードマスクであるＳｉＯＮ層２１０のトレンチパターンを用いて，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成する。
【００３６】
次に，図３（ｄ）に示すように，ＦＳＧ層２０４のビアパターンを利用して，ＳｉＮ層２０２をエッチングして，ビアを貫通させる。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を３０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｏ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，２０ｓｃｃｍ，１００ｓｃｃｍとする。以上のようにして，トレンチとビアを同時に造りこむデュアルダマシン構造が完成する。さらに，不図示のＣｕまたはＣｕを含む金属をトレンチとビアに埋め込むことにより，配線工程が完了する。
【００３７】
なお，エッチングに用いた混合ガスの各膜に対する相対的なエッチング能力を図６に示す。図中の○，△，×は順にエッチング能力が高い，中位，低いを意味する。×は化学的なエッチング能力はないが，物理的なエッチング能力が若干ある。
【００３８】
以上述べたように，第３ハードマスクをトレンチパターン用の第２ハードマスクに被覆することにより，従来の工程では露出していた第１および第２ハードマスクを保護し，両ハードマスクに肩落ちができるのを抑制することができる。また，第３ハードマスクを２層構造としたことにより，工程中で肩落ちの生じた第３ハードマスクの上層のみを除去し，再び肩落ちの無いハードマスクを表出することができる。これらのことは，従来であれば肩落ちの影響が大きいトレンチ幅０．１８μｍ，ビア径０．１３μｍ程度以下の場合に，一段と有効である。加えて，第３ハードマスクの上層であるＳｉＯＮは反射防止膜としても働くのでリソグラフィの際，寸法が安定するという効果もある。
【００３９】
なお，変形例として，第５工程で第３ハードマスクの上層であるＳｉＯＮ層２１６を除去しないで，あるいは一部のみ除去し，第６工程で残余のＳｉＯＮ層２１６全てを下層のＯｘｉｄｅ層２１４とともに除去する方法も考えられる。ＳｉＯＮ層２１６の一部を残して，第６工程を行うことにより，第６工程でのエッチングの際，第１ハードマスクがあまりエッチングされない。よって，上記の効果に加えて，ＳｉＬＫＴＭ層２０６に形成されたビアの肩落ちを抑制する効果も得られる。
【００４０】
以下に，図４および図５を参照しながら，図１のエッチング装置を用いて，本発明の第２の実施の形態にかかるデュアルダマシン構造を形成する工程について説明する。図４（ａ）に示すように，保護膜としてのＳｉＮ層２０２（膜厚５０ｎｍ）の上部には層間絶縁膜層を構成する無機ＬｏｗＫ膜としてのＦＳＧ層２０４（膜厚５００ｎｍ），その上には有機ＬｏｗＫ膜としてのＳｉＬＫＴＭ層２０６（膜厚４００ｎｍ），さらにトレンチおよびビアを形成するためのハードマスク層としての第１のハードマスクであるところのＳｉＯＮ層３０８（膜厚２００ｎｍ），そしてトレンチ形成用のパターン形状を有するフォトレジスト（ＰＲ）層２１２が形成されている。
【００４１】
まず，図４（ｂ）に示すように（第１工程），トレンチ用フォトレジスト（ＰＲ）層２１２を用いて，所定のリソグラフィ工程により，第１ハードマスクであるＳｉＯＮ層３０８の一部をエッチングしてトレンチパターンを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を５０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｎ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，１００ｓｃｃｍ，１００ｓｃｃｍとする。
【００４２】
残余のフォトレジスト（ＰＲ）層２１２をアッシングして除去した後，図４（ｃ）に示すように（第２工程），第１ハードマスクからなるトレンチパターンに，第２のハードマスクを被覆する。本実施の形態では，第２ハードマスクはＳｉＯＮ層３１６（膜厚１０ｎｍ未満）からなる薄膜である。さらに，図４（ｄ）に示すように，その上にビア形成用のフォトレジスト（ＰＲ）層２１８を形成する。第１工程において第１ハードマスクの一部がオーバーエッチングされてＳｉＬＫＴＭ層２０６が露出していても，この第２工程において，第１ハードマスクと同一材料の第２ハードマスクを第１ハードマスクに被覆することにより，露出したＳｉＬＫＴＭ層２０６を再び覆うことができる。したがってＳｉＬＫ−Ｒｅｓｉｓｔのミキシングが生じないという利点がある。
【００４３】
次に，図４（ｅ）に示すように（第３工程），ビア用フォトレジスト（ＰＲ）層２１８を用いて，所定のリソグラフィ工程により，第２ハードマスクであるＳｉＯＮ層３１６および第１ハードマスクのＳｉＯＮ層３０８の残余部分をエッチングしてビアパターンを形成する。
【００４４】
そして，第３工程で形成した第２ハードマスクおよび第１ハードマスクからなるビア用ハードマスクを用いて，図４（ｆ）に示すように（第４工程），有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層２０６にビアをエッチングするとともに，フォトレジスト（ＰＲ）層２１８をアッシングして除去する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を１００ｍＴ，電極に印加する電力を１０００Ｗ，混合ガスＮ２，Ｈ２の流量をそれぞれ１００ｓｃｃｍ，３００ｓｃｃｍとする。この際に，フォトレジスト（ＰＲ）層２１８が除去された後，オーバーエッチングにより，露出した第２ハードマスクに肩落ちが生ずることがある。
【００４５】
そこで，図５（ａ）に示すように（第５工程），肩落ちが生じてしまった第２ハードマスクのＳｉＯＮ層３１６を除去する。この工程では，第２ハードマスクであるＳｉＯＮ層３１６の除去とともに，第１ハードマスクであるＳｉＯＮ層３０８のビアパターン部分をエッチングしてトレンチパターンを形成する。
【００４６】
次に，図５（ｂ）に示すように（第６工程），有機ＬｏｗＫ膜であるＳｉＬＫＴＭ層２０６に形成されたビアをビアパターンとして利用して，ＦＳＧ層２０４にビアを形成する。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を４５ｍＴ，電極に印加する電力を１５００Ｗ，混合ガスＣ４Ｆ８，ＣＯ，Ａｒの流量をそれぞれ１２ｓｃｃｍ，２２５ｓｃｃｍ，４００ｓｃｃｍとする。
【００４７】
次に，図５（ｃ）に示すように（第７工程），第１ハードマスクであるＳｉＯＮ層３０８のトレンチパターンを用いて，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成する。
【００４８】
次に，図５（ｄ）に示すように，ＦＳＧ層２０４のビアパターンを利用して，ＳｉＮ層２０２をエッチングして，ビアを貫通させる。このときのエッチング条件としては，例えば，処理室内の圧力雰囲気を３０ｍＴ，電極に印加する電力を５００Ｗ，混合ガスＣＨ２Ｆ２，Ｏ２，Ａｒの流量をそれぞれ２０ｓｃｃｍ，２０ｓｃｃｍ，１００ｓｃｃｍとする。以上のようにして，トレンチとビアを同時に造りこむデュアルダマシン構造が完成する。さらに，不図示のＣｕまたはＣｕを含む金属をトレンチとビアに埋め込むことにより，配線工程が完了する。
【００４９】
以上述べたように，本実施の形態によれば，第１ハードマスクのトレンチパターンに第２ハードマスクを被覆している。よって，工程の途中まで，第２ハードマスクは第１ハードマスクの保護膜として働き，第１ハードマスクに肩落ちが生じるのを抑制することができる。このことは，従来であれば肩落ちの影響が大きいトレンチ幅０．１８μｍ，ビア径０．１３μｍ程度以下の場合に，一段と有効である。また，第１および第２ハードマスクを同一材料とすることにより，第１工程において，第１ハードマスクの一部がオーバーエッチングされてＳｉＬＫＴ Ｍ層２０６が露出しても，ＳｉＬＫ-Ｒｅｓｉｓｔのミキシングが生じないという利点がある。加えて，第２ハードマスクであるＳｉＯＮは反射防止膜としても働くのでリソグラフィの際，寸法が安定するという効果もある。
【００５０】
なお，変形例として，次のような方法も考えられる。前記の第５工程で第２ハードマスクのＳｉＯＮ層３１６を除去せず，また，第６工程でのＦＳＧ層２０４のビア形成用エッチング時にもＳｉＯＮ層３１６を残しておく。そして，ＳｉＮ層２０２をエッチングして，ビアを貫通させる。エッチング終了後，等方性エッチングでＳｉＯＮ層３１６を除去し，その後異方性のエッチバックを行い，トレンチ部に残ったＳｉＯＮ層３０８を除去する。この場合，最下層のＳｉＮ層２０２のエッチングをＳｉＯＮ層３０８がトレンチ部に残っている段階で行うことができ，ＳｉＯＮはＳｉＬＫＴＭよりもＳｉＮエッチに対する選択比が高いため，前記の方法での図５（ｃ）から図５（ｄ）の際に発生するビア開孔上部の肩落ちが抑えられるという利点がある。
【００５１】
以上，添付図面を参照しながら，本実施の形態にかかる好適な実施の形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的範囲の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５２】
例えば，本実施の形態にかかるエッチング方法を実施するための装置として図１に示すプラズマエッチング装置を例にあげて説明したが，本発明はかかる例に限定されない。例えば，平行平板型エッチング装置のほかにも，各種プラズマ源を利用したエッチング装置を適用することが可能であることはいうまでもない。
【００５３】
また，上記実施の形態においては，有機ＬｏｗＫ膜としてＳｉＬＫＴＭを用い，無機ＬｏｗＫ膜としてＦＳＧを用いた例を挙げて説明したが，本発明はかかる例に限定されない。有機ＬｏｗＫ膜としては，ポリフッ化ナフタレンポリマー膜，マレイミドベンゾシクロブテンポリマー膜，ポリパーフロロシクロブテンアロマティックエーテル膜，ポリイミド膜，ポリアリルエーテル膜，パリレン膜，水素化ダイアモンド膜あるいはポリテトラフルオロエチレンにも適用できる。さらに，有機高分子膜中にシリカが一部置換添加されているようなジビニルシロキサンベンゾシクロブテンポリマー膜，シリカ添加ポリイミド膜などにも適用できる。
【００５４】
さらに，上記の第１の実施の形態においては，有機ＬｏｗＫ膜の上に形成されるマスク層として，第１のハードマスクとしてＳｉＯ２および第２のハードマスクとしてＳｉＯＮを例に挙げて説明したが，本発明はかかる例に限定されない。有機ＬｏｗＫ膜の上に形成されるマスク層，いわゆるハードマスクとしては，第１のハードマスクとしてシリコン酸化膜（ＳｉＯ２）以外に，シリコン窒化膜（ＳｉＮ），シリコンカーバイト（ＳｉＣ），ポーラスシリコン窒化膜，シリコン酸窒化膜（ＳｉＯＮ），アルミナイトライド（ＡｌＮ）あるいはシリカ膜といった絶縁膜の他に，チタンナイトライド（ＴｉＮ），タンタルナイトライド（ＴａＮ）といった金属窒化膜やチタンカーバイト膜（ＴｉＣ）を用いることができる。但し，ＴｉＮ膜やＴａＮ膜といった導電性窒化膜を用いた場合には，かかる配線溝とビアに銅を埋め込んだ後，導電性窒化膜を化学機械研磨法やドライエッチング法で除去する必要がある。また，第２のハードマスクとしてＳｉＯＮ以外に，シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ）ポーラスシリカ膜，シリコンカーバイト膜といった絶縁膜やチタンナイトライド（ＴｉＮ），タンタルナイトライド（ＴａＮ）といった金属窒化膜やチタンカーバイト膜（ＴｉＣ）を用いることができる。これらのハードマスクの選定において肝要なことは，第１のハードマスクと第２のハードマスクの材料が異なることである。
【００５５】
さらに，上記２つの実施の形態においては，第７工程において，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成した後，ＳｉＮ層２０２にビアを貫通させた場合を例に挙げて説明したが，本発明はかかる例に限定されない。先にＳｉＮ層２０２にビアを貫通させてから，ＳｉＬＫＴＭ層２０６にトレンチパターンを形成してもよい。また，エッチング条件，膜厚等も上記例に限定されるものではない。
【００５６】
【発明の効果】
以上説明したように，本発明にかかる構成によれば，デュアルダマシン構造形成時に，従来のトレンチ形成用のハードマスクの上に，保護用の薄膜のハードマスクを被覆し，後に除去する。これより，工程中で従来のトレンチ形成用のハードマスクが露出して肩落ちが生じるのを抑制する効果が得られる。その結果，ハードマスクの肩部は理想的な直角に近い形状に形成され，所望の配線構造を得ることができる。
【図面の簡単な説明】
【図１】本発明を適用可能なエッチング装置の概略構成図である。
【図２】本実施形態にかかるエッチング方法の工程図である。
【図３】本実施形態にかかるエッチング方法の工程図である。
【図４】本実施形態にかかるエッチング方法の工程図である。
【図５】本実施形態にかかるエッチング方法の工程図である。
【図６】混合ガスの各膜に対するエッチング能力を示す図である。
【図７】従来のエッチング方法の工程図である。
【図８】従来のエッチング方法の工程図である。
【図９】ハードマスクの肩落ちを示す部分拡大図である。
【符号の説明】
１００ エッチング装置
１０２ 処理容器
１０４ 処理室
１０６ 下部電極
１０８ 高圧電流電源
１１０ 静電チャック
１１２ フォーカスリング
１１８ 整合器
１１９ 整合器
１２０ 高周波電源
１２１ 高周波電源
１２２ 上部電極
１２２ａ ガス供給孔
１２３ 絶縁体
１２４ ガス供給管
１２６ ガス供給系
１３２ 開閉バルブ
１３４ 流量調整バルブ
１３６ ガス供給源
１５０ 排気管
２０２ ＳｉＮ層
２０４ ＦＳＧ層
２０６ ＳｉＬＫＴＭ層
２０８ ＳｉＯ２層（第１ハードマスク層）
２１０ ＳｉＯＮ層（第２ハードマスク層）
２１２ トレンチ用フォトレジスト（ＰＲ）層
２１４ Ｏｘｉｄｅ層（第３ハードマスク下層）
２１６ ＳｉＯＮ層（第３ハードマスク上層）
２１８ ビア用フォトレジスト（ＰＲ）層
Ｗ ウェハ
Claims (2)
- 下層配線層上に順次積層された無機ＬｏｗＫ膜と有機ＬｏｗＫ膜と第１ハードマスクと第２ハードマスクとを被エッチング対象として，前記無機ＬｏｗＫ膜層にビアが形成され前記有機ＬｏｗＫ膜層にトレンチが形成されるデュアルダマシン構造のエッチング方法であって：
第２ハードマスクにトレンチ用フォトレジスト層を用いたリソグラフィ工程によりトレンチパターンを形成する第１工程と；
前記トレンチ用フォトレジスト層を除去する第２工程と；
前記第２ハードマスクから成るトレンチパターンに，下層及び上層の２層構造からなる第３ハードマスクを被覆する第３工程と；
前記第３ハードマスクおよび前記第１ハードマスクにビア用フォトレジスト層を用いたリソグラフィ工程によりビアパターンを形成する第４工程と；
同一のエッチング条件により，前記第３ハードマスクおよび前記第１ハードマスクから成るビアパターンにより有機ＬｏｗＫ膜にビアを形成するとともに，前記ビア用フォトレジスト層をアッシングして除去する第５工程と；
前記第３ハードマスクの下層に対し高選択比が得られる条件で前記第３ハードマスクの上層を除去する第６工程と；
同一のエッチング条件により，前記第３ハードマスクの下層を除去するとともに，前記第２ハードマスクから成るトレンチパターンにより前記第１ハードマスクにトレンチパターンを形成し，さらに前記有機ＬｏｗＫ膜に形成されたビアをビアパターンとして利用して前記無機ＬｏｗＫ膜にビアを形成する第７工程と；
前記第１および第２ハードマスクから成るトレンチパターンにより前記有機ＬｏｗＫ膜にトレンチを形成する第８工程と；
から成ることを特徴とする，デュアルダマシン構造のエッチング方法。 - 前記第３ハードマスクの上層はＳｉＯＮから成り，下層はＳｉＯ ２ から成ることを特徴とする，請求項１に記載のデュアルダマシン構造のエッチング方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317661A JP4850332B2 (ja) | 2000-10-18 | 2000-10-18 | デュアルダマシン構造のエッチング方法 |
| KR1020037005351A KR100810788B1 (ko) | 2000-10-18 | 2001-10-01 | 듀얼 다마신 구조의 에칭 방법 |
| EP01970312A EP1333483A4 (en) | 2000-10-18 | 2001-10-01 | DOUBLE DAMASCELLING STRUCTURE ATTACK METHOD |
| PCT/JP2001/008623 WO2002033747A1 (fr) | 2000-10-18 | 2001-10-01 | Procede d'attaque de structure en double damasquinage |
| US10/399,626 US7326650B2 (en) | 2000-10-18 | 2001-10-01 | Method of etching dual damascene structure |
| TW090125009A TW522490B (en) | 2000-10-18 | 2001-10-09 | Etching method with dual-damascene structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317661A JP4850332B2 (ja) | 2000-10-18 | 2000-10-18 | デュアルダマシン構造のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124568A JP2002124568A (ja) | 2002-04-26 |
| JP4850332B2 true JP4850332B2 (ja) | 2012-01-11 |
Family
ID=18796413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317661A Expired - Fee Related JP4850332B2 (ja) | 2000-10-18 | 2000-10-18 | デュアルダマシン構造のエッチング方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7326650B2 (ja) |
| EP (1) | EP1333483A4 (ja) |
| JP (1) | JP4850332B2 (ja) |
| KR (1) | KR100810788B1 (ja) |
| TW (1) | TW522490B (ja) |
| WO (1) | WO2002033747A1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5023413B2 (ja) * | 2001-05-11 | 2012-09-12 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP3944838B2 (ja) | 2002-05-08 | 2007-07-18 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2004055781A (ja) * | 2002-07-19 | 2004-02-19 | Sony Corp | 半導体装置の製造方法 |
| CN1327508C (zh) * | 2003-04-28 | 2007-07-18 | 富士通株式会社 | 半导体装置的制造方法 |
| US7125792B2 (en) * | 2003-10-14 | 2006-10-24 | Infineon Technologies Ag | Dual damascene structure and method |
| US7091612B2 (en) | 2003-10-14 | 2006-08-15 | Infineon Technologies Ag | Dual damascene structure and method |
| KR100519250B1 (ko) | 2003-12-04 | 2005-10-06 | 삼성전자주식회사 | 반도체 소자의 금속배선용 패턴 형성방법 |
| JP2005203672A (ja) | 2004-01-19 | 2005-07-28 | Sony Corp | 半導体装置の製造方法 |
| JP2006179515A (ja) | 2004-12-20 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及びエッチング方法 |
| KR100695431B1 (ko) * | 2005-06-22 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택홀 형성방법 |
| KR100674982B1 (ko) * | 2005-07-06 | 2007-01-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7381343B2 (en) * | 2005-07-08 | 2008-06-03 | International Business Machines Corporation | Hard mask structure for patterning of materials |
| KR100739530B1 (ko) | 2006-06-07 | 2007-07-13 | 삼성전자주식회사 | 큰 종횡비의 콘택홀을 갖는 반도체장치의 제조 방법 |
| US7884026B2 (en) * | 2006-07-20 | 2011-02-08 | United Microelectronics Corp. | Method of fabricating dual damascene structure |
| JP2008089817A (ja) | 2006-09-29 | 2008-04-17 | Oki Electric Ind Co Ltd | フォトマスク及びそれを用いた半導体素子の配線パターン形成方法 |
| US8420670B2 (en) * | 2007-08-22 | 2013-04-16 | Abbott Laboratories | 4-benzylaminoquinolines, pharmaceutical compositions containing them, and their use in therapy |
| JP2009059903A (ja) * | 2007-08-31 | 2009-03-19 | Sharp Corp | 半導体装置の製造方法 |
| US7879683B2 (en) * | 2007-10-09 | 2011-02-01 | Applied Materials, Inc. | Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay |
| MX2010010773A (es) | 2008-04-01 | 2011-04-11 | Abbott Gmbh & Co Kg | Tetrahidroisoquinolinas, composiciones farmaceuticas que las contienen y su uso en terapia. |
| TW201038569A (en) | 2009-02-16 | 2010-11-01 | Abbott Gmbh & Co Kg | Heterocyclic compounds, pharmaceutical compositions containing them, and their use in therapy |
| AR075442A1 (es) | 2009-02-16 | 2011-03-30 | Abbott Gmbh & Co Kg | Derivados de aminotetralina, composiciones farmaceuticas que las contienen y sus usos en terapia |
| JP2010283213A (ja) * | 2009-06-05 | 2010-12-16 | Tokyo Electron Ltd | 基板処理方法 |
| JP5600447B2 (ja) * | 2010-03-05 | 2014-10-01 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| US8846743B2 (en) | 2010-08-13 | 2014-09-30 | Abbott Laboratories | Aminoindane derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US8877794B2 (en) | 2010-08-13 | 2014-11-04 | Abbott Laboratories | Phenalkylamine derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US9051280B2 (en) | 2010-08-13 | 2015-06-09 | AbbVie Deutschland GmbH & Co. KG | Tetraline and indane derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US8883839B2 (en) | 2010-08-13 | 2014-11-11 | Abbott Laboratories | Tetraline and indane derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US9045459B2 (en) | 2010-08-13 | 2015-06-02 | AbbVie Deutschland GmbH & Co. KG | Phenalkylamine derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US8586478B2 (en) * | 2011-03-28 | 2013-11-19 | Renesas Electronics Corporation | Method of making a semiconductor device |
| US9309200B2 (en) | 2011-05-12 | 2016-04-12 | AbbVie Deutschland GmbH & Co. KG | Benzazepine derivatives, pharmaceutical compositions containing them, and their use in therapy |
| EP2739614B1 (en) | 2011-08-05 | 2017-02-22 | AbbVie Deutschland GmbH & Co KG | AMINOCHROMANEs, PHARMACEUTICAL COMPOSITIONS CONTAINING THEM, AND THEIR USE IN THERAPY |
| MX2014006004A (es) | 2011-11-18 | 2015-04-16 | Abbvie Deutschland | Derivados de aminobenzociclohepteno, aminotetralina, aminoindano y fenalcilamina n-sustituidas, composiciones farmaceuticas que los contienen, y su uso en terapia. |
| US9365512B2 (en) | 2012-02-13 | 2016-06-14 | AbbVie Deutschland GmbH & Co. KG | Isoindoline derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US8668835B1 (en) | 2013-01-23 | 2014-03-11 | Lam Research Corporation | Method of etching self-aligned vias and trenches in a multi-layer film stack |
| US9656955B2 (en) | 2013-03-15 | 2017-05-23 | Abbvie Inc. | Pyrrolidine derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US9650334B2 (en) | 2013-03-15 | 2017-05-16 | Abbvie Inc. | Pyrrolidine derivatives, pharmaceutical compositions containing them, and their use in therapy |
| US8906810B2 (en) | 2013-05-07 | 2014-12-09 | Lam Research Corporation | Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization |
| KR20160062165A (ko) | 2013-10-17 | 2016-06-01 | 아비에 도이치란트 게엠베하 운트 콤파니 카게 | 아미노테트랄린 및 아미노인단 유도체, 이들을 포함하는 약제학적 조성물, 및 치료에서 이들의 용도 |
| AU2014336153A1 (en) | 2013-10-17 | 2016-04-28 | AbbVie Deutschland GmbH & Co. KG | Aminochromane, aminothiochromane and amino-1,2,3,4-tetrahydroquinoline derivatives, pharmaceutical compositions containing them, and their use in therapy |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821169A (en) * | 1996-08-05 | 1998-10-13 | Sharp Microelectronics Technology,Inc. | Hard mask method for transferring a multi-level photoresist pattern |
| JPH1065003A (ja) * | 1996-08-13 | 1998-03-06 | Sony Corp | 微細接続孔の形成方法 |
| JPH10294367A (ja) * | 1997-04-21 | 1998-11-04 | Sony Corp | 半導体装置の製造方法 |
| US6066569A (en) | 1997-09-30 | 2000-05-23 | Siemens Aktiengesellschaft | Dual damascene process for metal layers and organic intermetal layers |
| JP3078812B1 (ja) * | 1998-03-26 | 2000-08-21 | 松下電器産業株式会社 | 配線構造体の形成方法 |
| JP3501280B2 (ja) * | 1998-08-31 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US6060380A (en) * | 1998-11-06 | 2000-05-09 | Advanced Micro Devices, Inc. | Antireflective siliconoxynitride hardmask layer used during etching processes in integrated circuit fabrication |
| US6312874B1 (en) * | 1998-11-06 | 2001-11-06 | Advanced Micro Devices, Inc. | Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials |
| JP2001077196A (ja) | 1999-09-08 | 2001-03-23 | Sony Corp | 半導体装置の製造方法 |
| US6331479B1 (en) * | 1999-09-20 | 2001-12-18 | Chartered Semiconductor Manufacturing Ltd. | Method to prevent degradation of low dielectric constant material in copper damascene interconnects |
| JP2001156170A (ja) * | 1999-11-30 | 2001-06-08 | Sony Corp | 多層配線の製造方法 |
| JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
| US6380073B1 (en) * | 2000-08-29 | 2002-04-30 | United Microelectronics Corp. | Method for forming metal interconnection structure without corner faceted |
| US6531407B1 (en) * | 2000-08-31 | 2003-03-11 | Micron Technology, Inc. | Method, structure and process flow to reduce line-line capacitance with low-K material |
-
2000
- 2000-10-18 JP JP2000317661A patent/JP4850332B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-01 US US10/399,626 patent/US7326650B2/en not_active Expired - Fee Related
- 2001-10-01 KR KR1020037005351A patent/KR100810788B1/ko not_active IP Right Cessation
- 2001-10-01 WO PCT/JP2001/008623 patent/WO2002033747A1/ja active Application Filing
- 2001-10-01 EP EP01970312A patent/EP1333483A4/en not_active Withdrawn
- 2001-10-09 TW TW090125009A patent/TW522490B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW522490B (en) | 2003-03-01 |
| EP1333483A4 (en) | 2006-02-08 |
| WO2002033747A1 (fr) | 2002-04-25 |
| US20040026364A1 (en) | 2004-02-12 |
| EP1333483A1 (en) | 2003-08-06 |
| JP2002124568A (ja) | 2002-04-26 |
| US7326650B2 (en) | 2008-02-05 |
| KR20030051720A (ko) | 2003-06-25 |
| KR100810788B1 (ko) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4850332B2 (ja) | デュアルダマシン構造のエッチング方法 | |
| JP5038567B2 (ja) | エッチング方法 | |
| JP5134363B2 (ja) | プラズマ加工システムによる基板エッチング法 | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| KR100338477B1 (ko) | 반도체 장치 제조방법 | |
| US6670278B2 (en) | Method of plasma etching of silicon carbide | |
| TWI495010B (zh) | 用於互連圖案化之硬遮罩移除時之側壁及倒角保護 | |
| JP4477750B2 (ja) | エッチング方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| KR20140095031A (ko) | 다중-층 필름 스택에서 자기-정렬 비아 및 트렌치를 에칭하는 방법 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| JP4092902B2 (ja) | 半導体装置の製造方法 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| KR100657166B1 (ko) | 구리 금속 배선의 형성 방법 | |
| JPH1131678A (ja) | 半導体装置の製造方法 | |
| JP2004119539A (ja) | レジストパターンの除去方法 | |
| JP2004071731A (ja) | エッチング方法 | |
| JP4643975B2 (ja) | 半導体装置の製造方法 | |
| KR20060075887A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2006049534A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20010059538A (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2006108336A (ja) | 半導体装置の製造方法 | |
| JP2006294965A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |