JP2010283213A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2010283213A
JP2010283213A JP2009136269A JP2009136269A JP2010283213A JP 2010283213 A JP2010283213 A JP 2010283213A JP 2009136269 A JP2009136269 A JP 2009136269A JP 2009136269 A JP2009136269 A JP 2009136269A JP 2010283213 A JP2010283213 A JP 2010283213A
Authority
JP
Japan
Prior art keywords
gas
opening
substrate processing
processing method
variation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009136269A
Other languages
English (en)
Inventor
Masanobu Honda
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009136269A priority Critical patent/JP2010283213A/ja
Priority to KR1020100048567A priority patent/KR20100131355A/ko
Priority to US12/792,863 priority patent/US20100311245A1/en
Priority to TW099118031A priority patent/TW201117292A/zh
Publication of JP2010283213A publication Critical patent/JP2010283213A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体デバイスの小型化要求を満たす寸法の開口部をマスク層又は中間層に形成することができる制御性に優れた基板処理方法を提供する。
【解決手段】アモルファスカーボン膜５１、ＳｉＯＮ膜５２，ＢＡＲＣ膜５３及びフォトレジスト膜５４が順に積層されたウエハＷを処理する基板処理方法であって、ＣＨＦ３ガスと、ＣＦ３Ｉガスと、Ｈ２ガス及びＮ２ガスの混合ガスから生成されたプラズマによって、フォトレジスト膜５４の開口部５５のＣＤ値を縮小しつつ開口部底部のＳｉＯＮ膜をエッチングするシュリンクエッチングステップと、開口部５５の側壁面へのデポの堆積を促進させて各ＣＤ値のばらつきを吸収するばらつき吸収ステップと、開口部の内面に薄膜を形成して各開口部の開口幅を縮小させる開口幅縮小ステップとを１ステップで行う。
【選択図】図４

Description

本発明は、基板処理方法に関し、特に、処理対象層、中間層、マスク層が順に積層された基板を処理する基板処理方法に関する。
シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡＲＣ膜）及びフォトレジスト膜が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスクとして機能する。また、上記のＴｉＮ膜に代えてＳｉＯＮ膜を適用したウエハ、及びエッチングの対象膜及びフォトレジスト膜の間に形成される中間膜として、ハードマスク及び反射防止膜として機能するＳｉ−ＡＲＣ膜を備えたウエハも知られている。
このようなウエハの表面に、例えばプラズマエッチングによって回路パターンが形成されるが、高アスペクト比のコンタクトホール等を形成するエッチング方法に関する従来技術を開示する文献として特許文献２が挙げられる。
また、近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。
特開２００６−１９０９３９号公報 特開２００２−０１６０５０号公報
しかしながら、フォトレジスト膜におけるパターンの最小寸法はフォトリソグラフィで現像可能となる最小寸法によって規定されるが、焦点距離のばらつきなどに起因してフォトリソグラフィで量産可能な最小寸法には限界がある。例えば、フォトリソグラフィで量産可能な最小寸法は約８０ｎｍである。一方、半導体デバイスの小型化要求を満たす加工寸法は３０ｎｍ程度である。
そこで、益々小さくなる半導体デバイスの小型化要求寸法を満たすべく、種々の基板処理技術が提案されるようになった。
しかしながら、従来の基板処理方法は、制御性の観点において必ずしも満足できるものではなく、例えば、回路パターンの開口幅（ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）値、以下、「ＣＤ値」ともいう。）のばらつきの吸収と、ＣＤ値の縮小程度を示す縮小幅を独立に制御する基板処理方法は確立されていないのが現状である。
本発明の目的は、半導体デバイスの小型化要求を満たす寸法の開口部をマスク層又は中間層に形成することができる制御性に優れた基板処理方法であって、例えばＣＤ値のばらつきの吸収と、縮小幅とを独立して制御することができる基板処理方法を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層が前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、デポ性ガスと、異方性エッチングガスと、水素（Ｈ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の側壁面へのデポの堆積を促進させて各開口部の開口幅のばらつきを吸収するばらつき吸収ステップを１ステップで行うばらつき吸収シュリンクエッチングステップを有することを特徴とする。
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記ばらつき吸収シュリンクエッチングステップにおいて、前記開口部の開口幅のばらつきに応じて前記水素（Ｈ２）ガスの供給量を制御することを特徴とする。
請求項３記載の基板処理方法は、請求項２記載の基板処理方法において、前記水素（Ｈ２）ガスの供給量は、前記異方性エッチングガスの供給量に対する体積比が２５〜６５％となるように制御されることを特徴とする。
請求項４記載の基板処理方法は、請求項１乃至３のいずれか１項に記載の基板処理方法において、前記ばらつき吸収シュリンクエッチングステップにおいて、前記水素（Ｈ２）ガスに代えてデポ性ガスを適用することを特徴とする。
上記目的を達成するために、請求項５記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層が前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、デポ性ガスと、異方性エッチングガスと、窒素（Ｎ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の内壁面に薄膜を形成して各開口幅のばらつきを保持したまま開口幅を縮小させる開口幅縮小ステップと、を１ステップで行うばらつき保持シュリンクエッチングステップを有することを特徴とする。
請求項６記載の基板処理方法は、請求項５記載の基板処理方法において、前記ばらつき保持シュリンクエッチングステップにおいて、前記開口部の開口幅を縮小させる縮小幅に応じて前記窒素（Ｎ２）ガスの供給量を制御することを特徴とする。
請求項７記載の基板処理方法は、請求項６記載の基板処理方法において、前記窒素（Ｎ２）ガスの供給量は、前記異方性エッチングガスの供給量に対する体積比が２５〜１２５％となるように制御されることを特徴とする。
上記目的を達成するために、請求項８記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層が前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、デポ性ガスと、異方性エッチングガスと、水素（Ｈ２）ガス及び窒素（Ｎ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の側壁面へのデポの堆積を促進させて各開口幅のばらつきを吸収するばらつき吸収ステップと、各開口部の内面に薄膜を形成して各開口部の開口幅を縮小させる開口幅縮小ステップと、を１ステップで行うばらつき吸収・開口幅縮小シュリンクエッチングステップを有することを特徴とする。
請求項９記載の基板処理方法は、請求項８記載の基板処理方法において、前記ばらつき吸収・開口幅縮小シュリンクエッチングステップにおいて、前記開口部の開口幅のばらつきに応じて前記水素（Ｈ２）ガスの供給量を制御し、前記開口部の開口幅を縮小させる縮小幅に応じて前記窒素（Ｈ２）ガスの供給量を制御することを特徴とする。
請求項１０記載の基板処理方法は、請求項９記載の基板処理方法において、前記水素（Ｈ２）ガス及び前記窒素（Ｎ２）ガスの供給量は、前記異方性エッチングガスの供給量に対する体積比がそれぞれ２５〜６５％及び２５〜１２５％となるように制御されることを特徴とする。
請求項１１記載の基板処理方法は、請求項８乃至１０のいずれか１項に記載の基板処理方法において、前記ばらつき吸収・開口幅縮小シュリンクエッチングステップにおいて、前記水素（Ｈ２）ガスに代えてデポ性ガスを適用することを特徴とする。
請求項１２記載の基板処理方法は、請求項１乃至１１のいずれか１項に記載の基板処理方法において、前記デポ性ガスは、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、０又は正の整数）で表わされるガスであることを特徴とする。
請求項１３記載の基板処理方法は、請求項１２記載の基板処理方法において、前記デポ性ガスは、ＣＨＦ３ガスであることを特徴とする。
請求項１４記載の基板処理方法は、請求項１乃至１３のいずれか１項に記載の基板処理方法において、前記異方性エッチングガスは、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスであることを特徴とする。
請求項１５記載の基板処理方法は、請求項１４記載の基板処理方法において、前記異方性エッチングガスは、ＣＦ３Ｉガス、ＣＦ３Ｂｒガス、ＨＩガス又はＨＢｒガスであることを特徴とする。
請求項１記載の基板処理方法によれば、デポ性ガスと、異方性エッチングガスと、水素（Ｈ２）ガスの混合ガスから生成されたプラズマによって、マスク層の開口部の開口幅を縮小しつつ開口部の底部を形成する中間層をエッチングするシュリンクエッチングステップと、マスク層の開口部の側壁面へのデポの堆積を促進させて各開口部の開口幅のばらつきを吸収するばらつき吸収ステップを１ステップで行うので、シュリンクエッチングステップにおいて、ＣＤ値のばらつき吸収作用を開口幅縮小作用と無関係に制御することができる。
請求項２記載の基板処理方法によれば、開口部の開口幅のばらつきに応じて水素（Ｈ２）ガスの供給量を制御するので、開口部の開口幅のばらつきが大きい基板であっても、そのばらつきを良好に吸収することができ、処理ガスの無駄をなくすことができる。
請求項３記載の基板処理方法によれば、水素（Ｈ２）ガスの供給量は、異方性エッチングガスの供給量に対する体積比が２５％〜６５％となるように制御されるので、開口部の開口幅のばらつきに応じて、そのばらつきを良好に吸収することができる。
請求項４記載の基板処理方法によれば、ばらつき吸収シュリンクエッチングステップにおいて、水素（Ｈ２）ガスに代えてデポ性ガスを適用するので、使用する処理ガス種が減少し、制御性を向上させることができる。
請求項５記載の基板処理方法によれば、デポ性ガスと、異方性エッチングガスと、窒素（Ｎ２）ガスの混合ガスから生成されたプラズマによって、マスク層の前口部の開口幅を縮小しつつ開口部の底部を形成する中間層をエッチングするシュリンクエッチングステップと、マスク層の開口部の内壁面に薄膜を形成して各開口幅のばらつきを保持したまま開口幅を縮小させる開口幅縮小ステップとを１ステップで行うので、シュリンクエッチングステップにおいて、開口部の開口幅縮小作用を、開口幅ばらつき吸収作用と無関係に制御することができる。
請求項６記載の基板処理方法によれば、開口部の開口幅を縮小させる縮小幅に応じて窒素（Ｈ２）ガスの供給量を制御するので、目的とするＣＤ縮小幅の基板が得られ易くなる。
請求項７記載の基板処理方法によれば、窒素（Ｎ２）ガスの供給量は、異方性エッチングガスの供給量に対する体積比が２５〜１２５％となるように制御されるので、目的とする縮小幅のＣＤを有する基板が得られ易くなる。
請求項８記載の基板処理方法によれば、デポ性ガスと、異方性エッチングガスと、水素（Ｈ２）ガス及び窒素（Ｎ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の側壁面へのデポの堆積を促進させて各開口幅のばらつきを吸収するばらつき吸収ステップと、各開口部の内面に薄膜を形成して各開口部の開口幅を縮小させる開口幅縮小ステップとを１ステップで行うので、シュリンクエッチングステップにおいて、開口幅のばらつき吸収作用と、開口幅縮小作用とをそれぞれ無関係に制御することができる。
請求項９記載の基板処理方法によれば、ばらつき吸収・開口幅縮小シュリンクエッチングステップにおいて、開口部の開口幅のばらつきに応じて水素（Ｈ２）ガスの供給量を制御し、開口部の開口幅を縮小させる縮小幅に応じて窒素（Ｈ２）ガスの供給量を制御するので、開口部の開口幅のばらつきに応じてばらつきを吸収し、且つ開口幅を所望の縮小幅で縮小させることができる。
請求項１０記載の基板処理方法によれば、水素（Ｈ２）ガス及び窒素（Ｎ２）ガスの供給量は、異方性エッチングガスの供給量に対する体積比がそれぞれ２５〜６５％及び２５〜１２５％となるように制御されるので、開口部の開口幅のばらつきに応じて、そのばらつきを良好に吸収することができると共に、目的とする縮小幅の開口部を有する基板が得られ易くなる。
請求項１１記載の基板処理方法によれば、ばらつき吸収・開口幅縮小シュリンクエッチングステップにおいて、水素（Ｈ２）ガスに代えてデポ性ガスを適用するので、使用する処理ガス種が減少し、制御性を向上させることができる。
請求項１２記載の基板処理装置によれば、デポ性ガスが、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、０又は正の整数）で表わされるガスであるので、開口部の側壁面に良好にデポを堆積させて開口幅を縮小することができる。
請求項１３記載の基板処理方法によれば、デポ性ガスを、ＣＨＦ３ガスとしたので、開口部の側壁面に良好にデポを堆積させて開口幅を縮小することができる。
請求項１４記載の基板処理方法によれば、異方性エッチングガスを、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスとしたので、異方性エッチングガスから生成されたプラズマを開口部底部に到達させることができ、もって、底部へのデポの堆積を抑制しつつ、処置対象膜をエッチングすることができる。
請求項１５記載の基板処理方法によれば、異方性エッチングガスを、ＣＦ３Ｉガス、ＣＦ３Ｂｒガス、ＨＩガス又はＨＢｒガスとしたので、開口部底部へのデポの堆積抑制効果及び開口部底部のエッチング効果を向上させることができる。
本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 図１における線II−IIに沿う断面図である。 図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。 本発明の実施の形態における基板処理方法を示す工程図である。 実施例及び比較例の結果を示す図である。 実施例及び比較例の結果を示す図である。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。
図１は、本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。
図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１と、該トランスファモジュール１１の一側面に接続する２つのプロセスモジュール１２、１３と、該２つのプロセスモジュール１２、１３に対向するようにトランスファモジュール１１の他側面に接続する２つのプロセスモジュール１４、１５と、プロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１６と、プロセスモジュール１５に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１７と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９、２０とを備える。
トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９、２０の間においてウエハＷを搬送する。
プロセスモジュール１２はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバ内部に処理ガスとして、例えば、ＣＨＦ３ガス及びＨＢｒガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。
図２は、図１における線II−IIに沿う断面図である。
図２において、プロセスモジュール１２は、処理室（チャンバ）２２と、該チャンバ２２内に配置されたウエハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）２５と、チャンバ２２及びＴＭＰ２５の間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Ａｄａｐｔｉｖｅ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌ）バルブ２６とを有する。
載置台２３には、第１の高周波電源２７及び第２の高周波電源３５がそれぞれ第１の整合器（Ｍａｔｃｈｅｒ）２８及び第２の整合器（Ｍａｔｃｈｅｒ）３６を介して接続されており、第１の高周波電源２７は、比較的高い周波数、例えば６０ＭＨｚの高周波電力を励起用電力として載置台２３に印加し、第２の高周波電源３５は、比較的低い周波数、例えば２ＭＨｚの高周波電力をバイアスとして載置台２３に印加する。これにより、載置台２３は載置台２３及びシャワーヘッド２４の間の処理空間Ｓに高周波電力を印加する下部電極として機能する。整合器２８及び３６は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。
シャワーヘッド２４は円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなり、下層ガス供給部２９に上層ガス供給部３０が重ねられている。下層ガス供給部２９及び上層ガス供給部３０はそれぞれ第１のバッファ室３１及び第２のバッファ室３２を有する。第１のバッファ室３１及び第２のバッファ室３２はそれぞれガス通気孔３３、３４を介してチャンバ２２内に連通する。
第１のバッファ室３１は、例えばＣＨＦ３ガス供給系（図示省略）に接続されている。該ＣＨＦ３ガス供給系は第１のバッファ室３１へＣＨＦ３ガスを供給する。供給されたＣＨＦ３ガスはガス通気孔３３を介してチャンバ２２内へ供給される。また、第２のバッファ室３２は、例えばＨＢｒガス供給系（図示省略）に接続されている。ＨＢｒガス供給系は第２のバッファ室３２へＨＢｒガスを供給する。供給されたＨＢｒガスはガス通気孔３４を介してチャンバ２２内へ供給される。
シャワーヘッド２４には直流電源４５が接続されており、該直流電源４５によってシャワーヘッド２４に直流電圧が印加される。これにより、印加された直流電圧は、処理空間Ｓ内のイオン分布を制御する。
このプロセスモジュール１２のチャンバ２２内では、上述したように、載置台２３が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってウエハＷにエッチング処理を施す。
図１に戻り、プロセスモジュール１３はプロセスモジュール１２においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガス及びＮ２ガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。なお、プロセスモジュール１３は、プロセスモジュール１２と同様の構成を有し、例えばＣＨＦ３ガス供給系及びＨＢｒガス供給系の代わりに、Ｏ２ガス供給系及びＮ２ガス供給系（いずれも図示省略）を備える。なお、プロセスモジュール１３におけるエッチング処理が、アッシング処理を兼ねることもある。
プロセスモジュール１４はプロセスモジュール１３においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにアッシング処理を施す。なお、プロセスモジュール１４も、プロセスモジュール１２と同様の構成を有し、円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなるシャワーヘッド２４の代わりに、Ｏ２ガス供給系がバッファ室に接続された円板状のガス供給部のみからなるシャワーヘッド（いずれも図示しない）を備える。
トランスファモジュール１１、プロセスモジュール１２〜１７の内部は減圧状態に維持され、トランスファモジュール１１と、プロセスモジュール１２〜１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。
基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９、２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ、２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ、２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９、２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１９ｃ、２０ｃを有する。
ローダーモジュール１８には、ロード・ロックモジュール１９、２０の他、例えば２５枚のウエハＷを収容する容器としてのフープ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）３７がそれぞれ載置される３つのフープ載置台３８と、フープ３７から搬出されたウエハＷの位置をプリアライメントするオリエンタ３９とが接続されている。
ロード・ロックモジュール１９、２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３８と対向するように配置され、オリエンタ３９はローダーモジュール１８の長手方向に関する一端に配置される。
ローダーモジュール１８は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム４０と、各フープ載置台３８に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート４１とを有する。搬送アーム４０は、フープ載置台３８に載置されたフープ３７からウエハＷをロードポート４１経由で取り出し、該取り出したウエハＷをロード・ロックモジュール１９、２０やオリエンタ３９へ搬出入する。
また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。
図３は、図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。
図３において、ウエハＷはシリコン基材５０の表面に形成された処理対象層としてのアモルファスカーボン膜（下層レジスト膜）５１と、アモルファスカーボン膜５１上に形成されたＳｉＯＮ膜（ハードマスク）５２と、ＳｉＯＮ膜５２上に形成された反射防止膜（ＢＡＲＣ膜）５３と、反射防止膜５３上に形成されたフォトレジスト膜５４（マスク層）とを有する。
シリコン基材５０はシリコンからなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にアモルファスカーボン膜５１が形成される。アモルファスカーボン膜５１は、下層レジスト膜として機能する。アモルファスカーボン膜５１上に、ＣＶＤ処理又はＰＶＤ処理等が施されて表面にＳｉＯＮ膜５２が形成され、該ＳｉＯＮ膜５２上に、例えば塗布処理によって反射防止膜５３が形成される。反射防止膜５３は或る特定の波長の光、例えば、フォトレジスト膜５４に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜５４を透過したＡｒＦエキシマレーザ光がＳｉＯＮ膜５２によって反射されて再びフォトレジスト膜５４に到達するのを防止する。フォトレジスト膜５４は、反射防止膜５３上に例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜５４はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
このような構成のウエハＷに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜５４に照射されて、フォトレジスト膜５４におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５４に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５４から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５５を有するフォトレジスト膜５４が残る。
ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的にはＣＤ値が２５〜３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。しかしながら、フォトリソグラフィで量産可能な最小寸法は例えば８０ｎｍ程度であるため、ウエハＷのエッチング処理において、半導体デバイスの小型化要求を満たすＣＤ値の開口部をエッチング対象膜に形成することは困難であった。
本発明者は、半導体デバイスの小型化要求を満たすＣＤ値を有する開口部をウエハＷに形成する方法を見出すために、各種実験を行ったところ、ウエハＷにおけるフォトレジスト膜に形成された開口部のＣＤ値を狭くするためにシュリンク処理を施した場合、開口部の側壁面だけでなく底部にもデポが堆積すること、底部に堆積したデポの厚さは側壁面に堆積したデポの厚さに対応して厚くなるので、初期ＣＤ値の相違によって底部に堆積するデポ厚さも変動すること、及び開口部底部のデポ厚さが異なると同じエッチング処理を施しても底部堆積デポを同じように打ち抜くことができず、均一処理の妨げになるこという知見を得た。
そして、この知見に基づいて、鋭意研究を重ねたところ、開口部の側壁面にデポを堆積させ易いデポ性ガスと、開口部の側面方向には拡散しにくく、開口部底部をエッチングして底部へのデポの堆積を抑制する異方性エッチングガスと、水素（Ｈ２）ガスを併用してプラズマ処理を施すことにより、デポ性ガスと異方性エッチングガスとの相乗作用によって、フォトレジスト膜の開口部のＣＤ値を縮小させると共に開口部底部の膜に縮小したＣＤ値に対応した開口幅の開口部が形成されること、及び水素（Ｈ２）ガスの作用によってＣＤ値が大きい開口部の側壁面ほどデポ堆積量が多くなるローディング効果が促進されてＣＤ値のはらつきが解消されることを見出した。また、このとき水素（Ｈ２）ガスに代えて窒素（Ｎ２）ガスを適用することによってＣＤ値のばらつきをある程度保持したままＣＤ値を一様に縮小できることを見出し、本発明に到達した。
図４は、本発明の実施の形態における基板処理方法を示す工程図である。
図４において、まず、シリコン基材５０上に下層レジスト膜としてのアモルファスカーボン膜５１、ハードマスクとしてのＳｉＯＮ膜５２、反射防止膜（ＢＡＲＣ膜）５３及びフォトレジスト膜５４が順に積層され、フォトレジスト膜５４が反射防止膜５３の一部を開口幅、例えば７５〜９５ｎｍで露出させる開口部５５を有するウエハＷを準備する（図４（Ａ））。そして、このウエハＷをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２×１０Ｐａ（１５０ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を、例えば６０℃に設定する。そして、シャワーヘッド２４の下層ガス供給部２９からＣＨＦ３ガスを流量２００ｓｃｃｍ、Ｈ２ガス及びＮ２ガスをそれぞれ所定流量、例えば３０ｓｃｃｍでチャンバ２２内へ供給すると共に、上層ガス供給部３０からＣＦ３Ｉガスを流量５０ｓｃｃｍでチャンバ２２内へ供給する。このときＣＨＦ３ガスとＣＦ３Ｉガスとの流量比は、４：１である。そして、載置台２３に７５０Ｗの高周波電力を励起電力として印加すると共に、３００Ｗの高周波電力をバイアス電力として印加する。また、シャワーヘッド２４に−３００Ｖの直流電圧を印加する。
このとき、ＣＨＦ３ガス、Ｈ２ガス、Ｎ２ガス及びＣＦ３Ｉガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図４（Ｂ））。ＣＨＦ３ガスから発生したイオンやラジカルはフォトレジスト膜５３の表面又は開口部５４の側壁面と衝突、反応し、当該部分にデポを堆積して開口部５５のＣＤ値をある程度狭くする。このとき、Ｈ２ガスから発生したラジカルによって、ＣＤ値の大きい開口部側壁面に多くのデポが堆積し、ＣＤ値の小さい開口部側壁面に比較的少ないデポが堆積するローディング効果が促進し、ＣＤ値のばらつきが吸収される。また、Ｎ２から発生したラジカルによって開口部側壁面及び底部に一様に、例えば窒化炭素からなる保護膜が形成され、これによって、ＣＨＦ３ガス及びＨ２ガスから発生したイオンやラジカルのデポ堆積作用と協働してＣＤ値を、例えば５０ｎｍ程度縮小させる。また、このとき、ＣＦ３Ｉガスから発生したイオンによる異方性エッチングによって、開口部の底部に堆積したデポ及び保護膜５６が除去されると共に、ＣＤ値が狭くなったフォトレジスト膜５４の開口幅で、ＢＡＲＣ膜５３及びＳｉＯＮ膜５２がエッチングされる。
従って、開口部５５の側壁面にデポ及び保護膜５６を堆積させて開口幅のばらつきを吸収しつつＣＤ値を縮小させ、且つ開口部底部のＳｉＯＮ膜５２がエッチングされる（ばらつき吸収・開口幅縮小シュリンクエッチングステップ）。このとき、開口部５５の側壁面へのデポ及び保護膜の堆積速度と開口部底部のＳｉＯＮ膜５２のエッチング速度とがバランスし、開口部５５の断面形状は下方ほど開口幅が小さいテーパ状になり、ＳｉＯＮ膜５２に、先端部がフォトレジスト膜５４の開口部５５の開口幅よりも縮小されたＣＤ値の開口部が形成される（図４（Ｃ））。
ＳｉＯＮ膜５２は下層レジスト膜としてのアモルファスカーボン膜５１が露出するまでエッチングされ、ＳｉＯＮ膜５２には、開口幅が、例えば３０ｎｍ程度まで縮小された開口部が形成される。
このようにして、開口部５５の開口幅が縮小されると共に、ＳｉＯＮ膜５２がエッチングされたウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入して載置台上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって、例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。そして、シャワーヘッド２４の下層ガス供給部からＯ２ガスを流量１８０ｓｃｃｍでチャンバ内へ供給すると共に、上層ガス供給部からＮ２ガスを流量２０ｓｃｃｍでチャンバ内へ供給する。そして、載置台２３に１０００Ｗの励起用電力を印加し、バイアス電力を０Ｗとする。このとき、Ｏ２ガス及びＮ２ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図４（Ｄ））。これらのイオンやラジカルはアモルファスカーボン膜５１における、フォトレジスト膜５４、開口部５５の側壁面に堆積したデポ及び保護膜５６、並びにＳｉＯＮ膜５２によって覆われていない部分と衝突、反応し、当該部分をエッチングする。このとき、アモルファスカーボン膜５１はシリコン基材５０が露出するまでエッチングされ、アモルファスカーボン膜５１に、例えば開口幅が３０ｎｍ程度まで縮小された開口部が形成される。このとき、フォトレジスト膜５４及び該フォトレジスト膜５４の表面もしくは開口部５５の側壁面に堆積したデポ及び保護膜５６並びにＢＡＲＣ膜５３及びＳｉＯＮ膜５２が同時に除去される（図４（Ｅ））。
その後、ウエハＷをプロセスモジュール１３のチャンバから搬出し、本処理を終了する。
処理後のウエハＷについては、別途、公知の方法によってエッチング処理が施され、シリコン基材５０に目的とするパターン寸法の開口部が設けられたウエハＷが調製される。
本実施の形態によれば、ばらつき吸収・開口幅縮小エッチングステップにおいて、デポ性ガスとして開口部５５の側壁面にデポを堆積させ易いＣＨＦ３ガス、異方性エッチングガスとして底部へのデポの堆積を抑制し、下地層をエッチングし易いＣＦ３Ｉガスを用い、且つデポ堆積によるローディング効果を促進させるＨ２ガス、及び開口幅の開口部内壁面に一様の厚さの薄膜状の保護膜を形成して開口幅を縮小させるＮ２ガスを併用したので、フォトレジスト膜５４の開口部５５の開口幅のばらつきを吸収しつつ、ＣＤ値を一様に所定幅、例えば５０ｎｍ程度縮小し、縮小したＣＤ値に基づいてＳｉＯＮ膜５２及びアモルファスカーボン膜５１をエッチングすることができる。
すなわち、本実施の形態によれば、開口部５５の開口幅のばらつきを吸収しつつ、そのＣＤ値を縮小させるばらつき吸収ステップと、ＣＤ値を縮小させる開口幅値縮小ステップと、縮小したＣＤ値に基づいてＳｉＯＮ膜５２をエッチングするエッチングステップとを１ステップアプローチとして行うことができ、Ｈ２ガスの導入によるＣＤ値のばらつき吸収効果と、Ｎ２ガスの導入によるＣＤ値を一様に縮小させる開口幅縮小効果を独立して制御することができる。
従って、基板処理方法における制御性が向上し、近年における半導体デバイス小型化の要求に多様に対応することができると共に、ウエハＷの生産性が向上する。また、ロット間の開口幅の均一性及び開口幅のばらつき吸収効果を向上させることもできる。
本実施の形態において、ＳｉＯＮ膜５２はＳｉ成分を含んでいるのでＣＦ３Ｉガスから生じるイオンによってエッチングされ易い。従って、開口部５５の側壁面にデポ５５が十分に堆積するよりも速くＳｉＯＮ膜５２がエッチングされることになり、ばらつき吸収・開口幅縮小シュリンクエッチングステップ後の開口部５４の断面形状は、下方になるほど開口幅が小さいテーパ状となる。
ここで、Ｈ２ガスを添加することによって、ＣＤ値のばらつきが吸収される理由は必ずしも明確ではないが、デポ性ガスの含有成分であるＨ２を導入することによって、ＣＤ値の大きい開口部の側壁面に比較的多くのデポを堆積させると共に、ＣＤ値の小さい開口部の側壁面には比較的少ないデポを堆積させるローディング効果が促進されて、結果としてＣＤ値のばらつきが吸収されるものと考えられる。
ＣＤ値ばらつき吸収作用を発現するＨ２ガスの供給量は、処理対象であるウエハＷの開口幅のばらつきの程度によって調節され、開口幅のばらつき幅が１０ｎｍ程度であれば、Ｈ２ガスの供給量は、異方性エッチングガスの供給量に対する体積比が、例えば３０±５％となるように調整され、開口幅のばらつき幅が２０ｎｍ程度であれば、Ｈ２ガスの供給量は、異方性エッチングガスの供給流量に対する体積比が６０±５％となるように調整される。
また、Ｎ２ガスを添加することによってＣＤ値のばらつきを保持しつつＣＤ値が縮小される理由としては、以下のように考えられる。すなわち、Ｎ２ガスから発生したラジカルは、別の処理ガス、例えばデポ性ガス中のＣ成分と反応し、窒化炭素からなる一様の厚さの薄膜状の保護膜を開口部５５の側壁面及び底部表面に形成し、この保護膜によって、初期のＣＤ値及びアスペクト比に関係なく、各開口幅が一様に縮小するので、結果としてＣＤ値のばらつきを保持したまま、その絶対値を縮小させるものと考えられる。
ＣＤ値縮小作用を発現するＮ２ガスの導入量は、デポ性ガスと、異方性エッチングガスだけを用いてエッチングした場合（シュリンクエッチングステップ）と比較してウエハＷのＣＤ値をどの程度縮小させたいかという目標縮小幅に従って調整される。すなわち、例えば目標縮小幅が１０ｎｍ程度であれば、Ｎ２ガスの供給量は、異方性エッチングガスの供給量に対する体積比が３０±５〜６０±５％程度に調整され、目標縮小幅が２５ｎｍ程度であれば、Ｎ２ガスの供給量は、異方性エッチングガスの供給量に対する体積比が１２０±５％程度に調整される。
本実施の形態において、Ｈ２ガスの導入量とＮ２ガスの導入量との関係は、特に限定されるものではない。
本実施の形態において、基本的な処理ガスとしてＣＨＦ３ガス及びＣＦ３Ｉガスを用い、ＣＤ値のばらつきを吸収させたい場合に、Ｈ２ガスを添加し、ＣＤ値の絶対値を縮小させたい場合に、Ｎ２ガスを添加し、必要に応じてＨ２ガスとＮ２ガスを併用する。ＣＨＦ３ガス及びＣＦ３ＩガスにＮ２ガスを添加してウエハＷのＣＤ値のばらつきを保持したまま、ＣＤ値を均等に所定幅だけ縮小させるばらつき保持シュリンクエッチングステップは、例えば、一のウエハＷ内に開口幅が異なる配線パターンを共存させる必要があり、しかも全体的に近年の半導体デバイスの小型化要求に適合させたい場合に利用される。
本実施の形態において、ＳｉＯＮ膜５２に形成される開口部の開口幅は、開口部５５の側壁面へのデポ及び保護膜５６の堆積速度に対する開口部５５の底部のＳｉＯＮ膜５２のエッチング速度比によって決定される。従って、開口部５５の縮小したＣＤ値の開口幅の開口部を確実にＳｉＯＮ膜５２に形成するために、ＣＨＦ３ガスの供給量を、ＣＦ３Ｉガスの供給量よりも大きくすることが好ましい。
本実施の形態において、ばらつき吸収・開口幅縮小エッチングステップにおけるデポ性ガスとしてＣＨＦ３ガスを用いたが、デポ性ガスは、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは０を含む整数）で表されるものであれば適用可能であり、ＣＨＦ３の外、例えば、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、Ｃ５Ｆ８ガス、Ｃ４Ｆ６ガスを適用することもできる。
一方、異方性エッチングガスとしては、ＣＦ３Ｉガスが好適に使用され、ＣＦ３Ｉガスは、例えばＨＢｒガスよりも毒性が低いので、取り扱いが容易である。ＣＦ３Ｉガス以外の外異方性エッチングガスとしては、ＣＦ３Ｂｒガス、ＣＦ３Ａｔガス、ＨＩガス、ＨＢｒガス等を適用することができる。また、異方性エッチングガスにおけるハロゲン元素に代えて周期律表第１６属元素であって、Ｓ及びＳよりも原子量の大きい元素を適用することもできる。これらのハロゲン元素、周期律表の第１６類元素を含有するガスも、揮発性が低く、開口部の横方向には拡散しにくく、底部にデポを堆積させず、下地層をエッチングして抜くことができるプラズマを生じるガスであり、デポ性ガスと組み合わせて使用することができる。なお、異方性エッチングガスのプラズマは、揮発性が低く、カーボンと反応して何らかの結合膜を作って開口部５５の側面を保護し、且つイオン力によって開口部の底部方向に向かって拡散してＳｉＯＮ膜５２をエッチングするものと考えられる。
本実施の形態において、ばらつき保持・開口幅縮小シュリンクエッチングステップにおけるバイアス電力は、１００Ｗ〜５００Ｗである。バイアス電力が１００Ｗ未満であると、開口部底部のエッチング効果が不十分となる。一方、バイアス電力が５００Ｗを超えると、スパッタリングによってフォトレジスト膜５４が荒れてしまう。
本実施の形態において、エッチング処理時のチャンバ内圧力は、２．６Ｐａ（２０ｍＴｏｒｒ）乃至２×１０Ｐａ（１５０ｍＴｏｒｒ）、好ましくは１×１０Ｐａ（７５ｍＴｏｒｒ〜２×１０Ｐａ（１５０ｍＴｏｒｒ）である。処理圧力が、低すぎると基板表面が荒れる。一方、処理圧力が高すぎると、基板表面が摩耗される。
本実施の形態において、エッチング処理時のウエハＷの温度は、特に限定されるものではないが、２０℃〜１００℃である。
本実施の形態における処理対象層は、下層レジスト膜としてのアモルファスカーボン膜５１としたが、処理対象層はこれに限られず、例えばＳｉＯ２膜、ＴｉＮ膜であってもよい。
本実施の形態において、ばらつき吸収・開口部縮小シュリンクエッチングステップとアモルファスカーボン膜５１をエッチングするエッチングステップを同一チャンバ内で連続して行うこともできる。
次に、本発明における具体的実施例について説明する。
実施例１
図２のプロセスモジュール１２を用い、チャンバ内圧力を２×１０Ｐａ（１５０ｍＴｏｒｒ）、ウエハＷの温度を６０℃、載置台２３の励起電力を７５０Ｗ、バイアス電力を３００Ｗ、シャワーヘッドの直流印加電圧を−３００Ｖとし、処理ガスとしてＣＨＦ３ガス２００ｓｃｃｍ、Ｈ２ガス３０ｓｃｃｍ、Ｎ２ガス３０ｓｃｃｍ、ＣＦ３Ｉガス５０ｓｃｃｍを供給して図３のウエハＷに対してプラズマエッチング処理を施したところ、処理開始前フォトレジスト膜５４のＣＤ値が７５〜９５ｎｍの範囲でばらついていたウエハＷにおいて、ＳｉＯＮ膜５２に、ほとんどばらつきがなくＣＤ値が３１〜３２ｎｍの開口部が形成された。
実施例２
実施例１におけるＮ２ガスの供給量を６０ｓｃｃｍに変更した以外は、実施例１と同様の条件で同様のプラズマエッチング処理を行ったところ、ＳｉＯＮ膜５２に、ほとんどばらつきがなくＣＤ値が１８ｎｍの開口部が形成された。
実施例３
実施例１におけるＨ２ガスの供給量を０ｓｃｃｍとしてＨ２ガスを供給しなかった以外は、実施例１と同様にして同様のプラズマエッチング処理を行ったところ、主として開口幅の縮小作用を発現させることができ、ＳｉＯＮ膜５２に、ＣＤ値が３２〜４０ｎｍで、ばらつきのある開口部が形成された。
実施例４
実施例１におけるＮ２ガスの供給量を０ｓｃｃｍとしてＮ２ガスを供給しなかった以外は、実施例１と同様にして同様のプラズマエッチング処理を行ったところ、主として開口幅のばらつき吸収作用を発現させることができ、ＳｉＯＮ膜５２にＣＤ値が３７〜３９ｎｍのばらつきのない開口部が形成された。
比較例１
実施例１におけるＮ２ガスの供給量及びＨ２ガスの供給量をそれぞれ０ｓｃｃｍとしてＮ２ガス及びＨ２ガスを供給しなかった以外は、実施例１と同様にして同様のプラズマエッチング処理を行ったところ、ウエハＷの開口部の開口幅は、ある程度縮小すると共にばらつきが吸収されてＣＤ値が３８〜４７ｎｍの開口部が形成された。なお、ＣＨＦ３ガス供給量を増加させることによってある程度ＣＤ絶対値が小さくなったが、ＣＤ値のばらつき吸収作用及びＣＤ値縮小作用の発現はなりゆきであり、それぞれ単独に制御することはできなかった。
実施例及び比較例の試験条件及び結果を表１に示した。また、結果を図５に示した。
Figure 2010283213
図５は、実施例及び比較例の結果を示す図である。
図５において、処理ガスとしてＣＨＦ３ガス、ＣＦ３Ｉガス及びＮ２ガスを用いた実施例３は、処理ガスとしてＣＨＦ３ガス、ＣＦ３Ｉガスだけを用いた比較例１と比較して、各ＣＤ値を結ぶ直線が、８ｎｍ程度下方に平行移動しており、ＣＤ値のばらつきを保持したままＣＤ値が縮小している。すなわち、比較例１の条件に、Ｎ２ガスを添加することによってＣＤ値縮小効果が得られることが分かる。
また、処理ガスとしてＣＨＦ３ガス、ＣＦ３Ｉガスに加えＨ２ガス及びＮ２ガスを用いた実施例１は、比較例１と比較して、各ＣＤ値を結ぶ直線が下方に移行すると共に、その傾きがなくなりほぼ水平になっている。すなわち、比較例１の条件に、Ｈ２ガス及びＮ２ガスを添加することによってＣＤ値のばらつき吸収効果とＣＤ値縮小効果が得られることが分かる。
また、Ｎ２ガスの添加量をＨ２ガスの添加量の２倍にした実施例２は、実施例１に比べて各ＣＤ値を結ぶ直線が１２〜１３ｎｍ相当分下方に移行している。すなわち、Ｎ２ガス添加量を増加させることによってＣＤ値縮小効果が増大することが分かる。
次に、本発明の別の実施例について説明する。
本発明において、Ｈ２ガスは、デポ堆積によるローディング作用を促進させるものであり、本発明者による種々の実験の結果、Ｈ２ガスに代えてデポガス、例えばＣＨＦ３ガス、ＣＨ２Ｆ２ガス等を適用しても同様の結果が得られることが分かった。
実施例５
実施例１におけるＨ２ガスに代えてデポ性ガスであるＣＨＦ３ガスを用い、ＣＨＦ３ガスの添加量を比較例１におけるＣＨＦ３ガス供給量よりも４０ｓｃｃｍだけ多くした以外は、実施例１と同様にして同様のプラズマエッチング処理を行ったところ、処理開始前フォトレジスト膜５４のＣＤ値が７５〜９５ｎｍの範囲でばらついていたウエハＷにおいて、ＳｉＯＮ膜５２に、ほとんどばらつきがなくＣＤ値が３１〜３２ｎｍの開口部が形成された。
実施例６
実施例５におけるＣＨＦ３ガスの追加添加量を６０ｓｃｃｍとした以外は、実施例５と同様にして同様のプラズマエッチング処理を行ったところ、ＳｉＯＮ膜５２に、ほとんどばらつきがなくＣＤ値が２３ｎｍの開口部が形成された。
実施例７
実施例５におけるＮ２ガスの添加量を０ｓｃｃｍとしてＮ２ガスを添加しなかった以外は、実施例５と同様にして同様のプラズマエッチング処理を行ったところ、主として開口幅のばらつき吸収作用を発現させることができ、ＳｉＯＮ膜５２に、ほとんどばらつきがなくＣＤ値が３４〜３９ｎｍの開口部が形成された。
実施例８
実施例７におけるＣＨＦ３ガスの追加添加量を６０ｓｃｃｍとした以外は、実施例７と同様にして同様のプラズマエッチング処理を行ったところ、主として開口幅のばらつき吸収作用を発現させることができ、ＳｉＯＮ膜５２に、ほとんどばらつきがなくＣＤ値が３０〜３２ｎｍの開口部が形成された。
実施例及び比較例の試験条件及び結果を表２に示した。また、結果を図６に示した。
Figure 2010283213
図６は、実施例及び比較例の結果を示す図である。
図６において、実施例５及び６の結果から、Ｈ２ガスに代えてデポ性ガスであるＣＨＦ３ガスを用いても、Ｈ２ガスを用いた場合と同様にＣＤ値のばらつき吸収作用が発現され得ることが分かった。また、実施例７及び８から、Ｈ２ガスに代えてＣＨＦ３ガスを用いても、Ｈ２ガスを用いた場合よりも独立制御性はやや劣るが２パラメータあるので、ＣＤ値のばらつき吸収作用と、開口幅縮小作用とをそれぞれ無関係に制御できることが分かった。
上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を含むＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
１０ 基板処理システム
１２，１３，１４ プロセスモジュール
５０ シリコン基材
５１ アモルファスカーボン膜（下層レジスト膜）
５２ ＳｉＯＮ膜
５３ ＢＡＲＣ膜
５４ フォトレジスト膜
５５ 開口部
５６ デポ及び保護膜

Claims (15)

  1. 処理対象層、中間層及びマスク層が順に積層され、前記マスク層が前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
    デポ性ガスと、異方性エッチングガスと、水素（Ｈ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の側壁面へのデポの堆積を促進させて各開口部の開口幅のばらつきを吸収するばらつき吸収ステップを１ステップで行うばらつき吸収シュリンクエッチングステップを有することを特徴とする基板処理方法。
  2. 前記ばらつき吸収シュリンクエッチングステップにおいて、前記開口部の開口幅のばらつきに応じて前記水素（Ｈ２）ガスの供給量を制御することを特徴とする請求項１記載の基板処理方法。
  3. 前記水素（Ｈ２）ガスの供給量は、前記異方性エッチングガスの供給量に対する体積比が２５〜６５％となるように制御されることを特徴とする請求項２記載の基板処理方法。
  4. 前記ばらつき吸収シュリンクエッチングステップにおいて、前記水素（Ｈ２）ガスに代えてデポ性ガスを適用することを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
  5. 処理対象層、中間層及びマスク層が順に積層され、前記マスク層が前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
    デポ性ガスと、異方性エッチングガスと、窒素（Ｎ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の内壁面に薄膜を形成して各開口幅のばらつきを保持したまま開口幅を縮小させる開口幅縮小ステップとを１ステップで行うばらつき保持シュリンクエッチングステップを有することを特徴とする基板処理方法。
  6. 前記ばらつき保持シュリンクエッチングステップにおいて、前記開口部の開口幅を縮小させる縮小幅に応じて前記窒素（Ｎ２）ガスの供給量を制御することを特徴とする請求項５記載の基板処理方法。
  7. 前記窒素（Ｎ２）ガスの供給量は、前記異方性エッチングガスの供給量に対する体積比が２５〜１２５％となるように制御されることを特徴とする請求項６記載の基板処理方法。
  8. 処理対象層、中間層及びマスク層が順に積層され、前記マスク層が前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
    デポ性ガスと、異方性エッチングガスと、水素（Ｈ２）ガス及び窒素（Ｎ２）ガスの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の開口幅を縮小しつつ前記開口部の底部を形成する前記中間層をエッチングするシュリンクエッチングステップと、前記マスク層の前記開口部の側壁面へのデポの堆積を促進させて各開口幅のばらつきを吸収するばらつき吸収ステップと、各開口部の内面に薄膜を形成して各開口部の開口幅を縮小させる開口幅縮小ステップとを１ステップで行うばらつき吸収・開口幅縮小シュリンクエッチングステップを有することを特徴とする基板処理方法。
  9. 前記ばらつき吸収・開口幅縮小シュリンクエッチングステップにおいて、前記開口部の開口幅のばらつきに応じて前記水素（Ｈ２）ガスの供給量を制御し、前記開口部の開口幅を縮小させる縮小幅に応じて前記窒素（Ｈ２）ガスの供給量を制御することを特徴とする請求項８記載の基板処理方法。
  10. 前記水素（Ｈ２）ガス及び前記窒素（Ｎ２）ガスの供給量は、前記異方性エッチングガスの供給量に対する体積比がそれぞれ２５〜６５％及び２５〜１２５％となるように制御されることを特徴とする請求項９記載の基板処理方法。
  11. 前記ばらつき吸収・開口幅縮小シュリンクエッチングステップにおいて、前記水素（Ｈ２）ガスに代えてデポ性ガスを適用することを特徴とする請求項８乃至１０のいずれか１項に記載の基板処理方法。
  12. 前記デポ性ガスは、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、０又は正の整数）で表わされるガスであることを特徴とする請求項１乃至１１のいずれか１項に記載の基板処理方法。
  13. 前記デポ性ガスは、ＣＨＦ３ガスであることを特徴とする請求項１２記載の基板処理方法。
  14. 前記異方性エッチングガスは、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスであることを特徴とする請求項１乃至１３のいずれか１項に記載の基板処理方法。
  15. 前記異方性エッチングガスは、ＣＦ３Ｉガス、ＣＦ３Ｂｒガス、ＨＩガス又はＨＢｒガスであることを特徴とする請求項１４記載の基板処理方法。
JP2009136269A 2009-06-05 2009-06-05 基板処理方法 Ceased JP2010283213A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009136269A JP2010283213A (ja) 2009-06-05 2009-06-05 基板処理方法
KR1020100048567A KR20100131355A (ko) 2009-06-05 2010-05-25 기판 처리 방법
US12/792,863 US20100311245A1 (en) 2009-06-05 2010-06-03 Substrate processing method
TW099118031A TW201117292A (en) 2009-06-05 2010-06-04 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009136269A JP2010283213A (ja) 2009-06-05 2009-06-05 基板処理方法

Publications (1)

Publication Number Publication Date
JP2010283213A true JP2010283213A (ja) 2010-12-16

Family

ID=43301063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009136269A Ceased JP2010283213A (ja) 2009-06-05 2009-06-05 基板処理方法

Country Status (4)

Country Link
US (1) US20100311245A1 (ja)
JP (1) JP2010283213A (ja)
KR (1) KR20100131355A (ja)
TW (1) TW201117292A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066793A (ja) * 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017059822A (ja) * 2015-09-18 2017-03-23 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
JP2018160689A (ja) * 2016-03-28 2018-10-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2019041020A (ja) * 2017-08-25 2019-03-14 東京エレクトロン株式会社 被処理体を処理する方法
WO2020008933A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
CN106409752B (zh) * 2015-07-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11495436B2 (en) * 2020-04-30 2022-11-08 Tokyo Electron Limited Systems and methods to control critical dimension (CD) shrink ratio through radio frequency (RF) pulsing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191062A (ja) * 1995-01-11 1996-07-23 Sony Corp 接続孔の形成方法
US20040178169A1 (en) * 2003-03-12 2004-09-16 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
JP2008535280A (ja) * 2005-04-04 2008-08-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ａｒｃ材料のｃｄ低減のためのエッチングプロセス
JP2008270803A (ja) * 2007-04-16 2008-11-06 Applied Materials Inc 限界寸法収縮の制御されたエッチングプロセス
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
TW439143B (en) * 1999-03-01 2001-06-07 United Microelectronics Corp Method to prevent first-wafer effect
JP4850332B2 (ja) * 2000-10-18 2012-01-11 東京エレクトロン株式会社 デュアルダマシン構造のエッチング方法
US6890859B1 (en) * 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US6821905B2 (en) * 2002-07-30 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd Method for avoiding carbon and nitrogen contamination of a dielectric insulating layer
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
DE10240099A1 (de) * 2002-08-30 2004-03-11 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6884728B2 (en) * 2002-11-06 2005-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing polymeric residue contamination on semiconductor feature sidewalls
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US7030020B2 (en) * 2003-09-12 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method to shrink cell size in a split gate flash
US7053004B2 (en) * 2004-05-14 2006-05-30 Sharp Kabushiki Kaisha Decreasing the residue of a silicon dioxide layer after trench etching
US7410906B2 (en) * 2004-07-16 2008-08-12 Fujifilm Corporation Functional device and method for producing the same, and image pickup device and method for producing the same
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7648914B2 (en) * 2004-10-07 2010-01-19 Applied Materials, Inc. Method for etching having a controlled distribution of process results
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US7794617B2 (en) * 2006-03-23 2010-09-14 Tokyo Electron Limited Plasma etching method, plasma processing apparatus, control program and computer readable storage medium
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7862732B2 (en) * 2006-06-28 2011-01-04 Tokyo Electron Limited Method for forming micro lenses and semiconductor device including the micro lenses
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
JP5248902B2 (ja) * 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
US8106519B2 (en) * 2008-04-22 2012-01-31 Macronix International Co., Ltd. Methods for pitch reduction
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
US8298953B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191062A (ja) * 1995-01-11 1996-07-23 Sony Corp 接続孔の形成方法
US20040178169A1 (en) * 2003-03-12 2004-09-16 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
JP2008535280A (ja) * 2005-04-04 2008-08-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ａｒｃ材料のｃｄ低減のためのエッチングプロセス
JP2008270803A (ja) * 2007-04-16 2008-11-06 Applied Materials Inc 限界寸法収縮の制御されたエッチングプロセス
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066793A (ja) * 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017059822A (ja) * 2015-09-18 2017-03-23 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
JP2018160689A (ja) * 2016-03-28 2018-10-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2019041020A (ja) * 2017-08-25 2019-03-14 東京エレクトロン株式会社 被処理体を処理する方法
WO2020008933A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Also Published As

Publication number Publication date
TW201117292A (en) 2011-05-16
KR20100131355A (ko) 2010-12-15
US20100311245A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
KR101549264B1 (ko) 기판 처리 방법
JP5180121B2 (ja) 基板処理方法
JP5102720B2 (ja) 基板処理方法
JP5248902B2 (ja) 基板処理方法
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
JP5107842B2 (ja) 基板処理方法
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131126