JP2000091422A - 多層配線構造の製造方法 - Google Patents

多層配線構造の製造方法

Info

Publication number
JP2000091422A
JP2000091422A JP10261048A JP26104898A JP2000091422A JP 2000091422 A JP2000091422 A JP 2000091422A JP 10261048 A JP10261048 A JP 10261048A JP 26104898 A JP26104898 A JP 26104898A JP 2000091422 A JP2000091422 A JP 2000091422A
Authority
JP
Japan
Prior art keywords
insulating film
connection hole
wiring
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10261048A
Other languages
English (en)
Inventor
Mitsuru Taguchi
充 田口
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10261048A priority Critical patent/JP2000091422A/ja
Priority to US09/395,596 priority patent/US6191031B1/en
Priority to KR1019990039488A priority patent/KR100569797B1/ko
Publication of JP2000091422A publication Critical patent/JP2000091422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 デュアルダマシン法において溝と接続孔とを
形成する際に、接続孔がいわゆるボーイング形状になり
易いという問題があり、接続孔の形状を良好かつ安定的
に形成することは困難であった。 【解決手段】 下層配線１４上を覆う層間絶縁膜１５を
形成する工程と、その層間絶縁膜１５に下層配線１４に
通じる接続孔１６を形成する工程と、その層間絶縁膜１
５上に接続孔１６を埋め込む配線間絶縁膜１７を層間絶
縁膜１５のエッチングレートよりも速いエッチングレー
トを有する絶縁材料で形成する工程と、配線間絶縁膜１
７に凹部１８を形成するとともにその凹部１８に連続し
て接続孔１６を層間絶縁膜に対して選択的に再び開口す
る工程とを備えた多層配線構造の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造の製
造方法に関し、詳しくはいわゆるデュアルダマシン法に
よる接続孔の形状を改善した多層配線構造の製造方法に
関する。
【０００２】
【従来の技術】ＬＳＩデバイスの微細化、高速化の要求
から、配線抵抗の低下、層間絶縁膜の低誘電率化が望ま
れている。これに応え、従来のアルミニウム合金配線に
比べて抵抗が低い銅配線や、従来の酸化シリコン（Ｓｉ
Ｏ2 ）膜に比べて誘電率の低い各種有機絶縁膜材料等が
実用化に向けて検討されている。
【０００３】銅配線を形成する技術としては、銅のドラ
イエッチングが一般的に容易ではないことから、いわゆ
る溝配線による方法が有望視さている。その溝配線を形
成する技術としては、接続孔に配線材料を埋め込んだ後
に、溝を形成し、その溝に配線材料を埋め込む方法（い
わゆるシングルダマシン法）の他、接続孔と溝の両方を
形成しておき、その接続孔と溝の両方に同時に配線材料
を埋め込む方法（いわゆるデュアルダマシン法）等が提
案されている。デュアルダマシン法は、配線材料の埋め
込みやその後の化学的機械研磨（ＣＭＰ：Chemical Mec
hanical Polishing ）工程が１回で済むことから、コス
ト的な利点を高い。
【０００４】デュアルダマシン法において接続孔および
溝を形成する方法としては、様々な方法が開示されてい
る。典型的な方法としては、接続孔を形成してから溝を
形成する方法、溝を形成してから接続孔を形成する方法
等がある。これらの方法は、予め開口された接続孔、溝
等の段差部上にフォトレジストパターンを形成するた
め、フォトレジストパターンの形状不良が問題となる。
それを解決する一つの方法として、予めビアを開口した
エッチングストップ層を埋め込んでおく方法が開示され
ている。この方法の一例を図４により以下に説明する。
【０００５】図４の（１）に示すように、基板１１０上
の下層配線間の絶縁膜となる第１の絶縁膜１１１に、溝
配線法により下層銅配線１１２を形成する。次いで、下
層銅配線１１２および第１の絶縁膜１１１上に銅の拡散
防止層１１３として窒化シリコン膜を成膜した後、さら
に配線層間の絶縁膜１１４となるＣＶＤ−ＳｉＯ2 膜を
形成する。さらにエッチングストップ層１１５として窒
化シリコン膜を堆積する。その後、レジスト塗布、リソ
グラフィー工程、エッチング工程を行って、エッチング
ストップ層１１５に接続孔１１６の一部を形成する。
【０００６】次に、図４の（２）に示すように、上記エ
ッチングストップ層１１５上に接続孔１１６を埋め込む
状態に上層配線間の絶縁膜となる第２の絶縁膜１１７を
ＣＶＤ−ＳｉＯ2 膜を形成する。その後、レジスト塗
布、リソグラフィー工程を行って、溝を開口するための
開口部をパターニングしてレジストマスク（図示省略）
を形成する。そのレジストマスクを用いた反応性イオン
エッチング工程により、第２の絶縁膜１１７に溝１１８
を形成する。さらに上記エッチングストップ層１１５を
エッチングマスクにして連続的にエッチングを行い、配
線層間の絶縁膜１１４、拡散防止膜１１３に下層銅配線
１１２に達する接続孔１１６を形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の技術において図４により説明した製造方法であって
も、接続孔は、深さ方向に断面変化の大きい、いわゆる
ボーイング形状になり易いという問題が生じる。これ
は、溝の開口面積に比べて接続孔の開口面積が極端に小
さくなるため、溝のエッチングが完了し、接続孔のエッ
チングへと切り替わる際に、プラズマ中のラジカルが小
面積の接続孔に集中し、過剰なエッチングが生じるため
である。また溝のエッチング速度にウエハ面内ばらつき
が生じるため、上記ボーイング形状になることを安定的
に防止することは困難であった。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた多層配線構造の製造方法であり、
下層配線上を覆う層間絶縁膜を形成する工程と、その層
間絶縁膜に下層配線に通じる接続孔を形成する工程と、
その層間絶縁膜上に接続孔を埋め込む配線間絶縁膜を上
記層間絶縁膜のエッチングレートよりも速いエッチング
レートを有する絶縁材料で形成する工程と、上記配線間
絶縁膜に凹部を形成するとともにその凹部に連続して接
続孔を上記層間絶縁膜に対して選択的に再び開口する工
程とを備えている。
【０００９】上記多層配線構造の製造方法では、初めは
層間絶縁膜に接続孔のみを形成することから、この接続
孔は深さ方向に断面変化の大きいいわゆるボーイング形
状にはならず、異方性に優れた断面変化の少ない形状に
エッチングされる。そして配線間絶縁膜、層間絶縁膜に
凹部および接続孔を開口する過程で、凹部のエッチング
から接続孔のエッチングに切り替わる際に、プラズマ中
のラジカルが小面積の接続孔部分に集中する。しかしな
がら、接続孔に埋め込まれている配線間絶縁膜は層間絶
縁膜よりもエッチングレートが速いため、言い換えれば
配線間絶縁膜に対する層間絶縁膜のエッチング選択比は
十分に大きいため、接続孔内に埋め込まれている配線間
絶縁膜のみが選択的にエッチングされる。そのため、接
続孔はいわゆるボーイング形状になることはない。
【００１０】
【発明の実施の形態】本発明の多層配線構造の製造方法
に係わる実施の形態の一例を、図１の製造工程図よって
説明する。
【００１１】図１の（１）に示すように、基板１１上の
第１の絶縁膜１２に溝１３を形成し、その溝１３内に設
けた下層配線１４上を覆う状態に層間絶縁膜１５を形成
する。この層間絶縁膜１５は、下層配線１４とこの後に
形成される上層配線との間の絶縁膜となる。
【００１２】次いで、図１の（２）に示すように、通常
のレジスト塗布、およびリソグラフィー技術によってレ
ジストでエッチングマスク（図示省略）を形成した後、
このエッチングマスクを用いて例えば反応性イオンエッ
チング（以下ＲＩＥという、ＲＩＥ：Reactive Ion Etc
hing）を行い、上記層間絶縁膜１５に上記下層配線１４
に通じる接続孔１６を形成する。上記エッチング後、レ
ジストマスクは除去する。
【００１３】次に、図１の（３）に示すように、上記層
間絶縁膜１５上に接続孔１６を埋め込む配線間絶縁膜１
７を上記層間絶縁膜１５のエッチングレートよりも速い
エッチングレートを有する絶縁材料で形成する。
【００１４】次いで、図１の（４）に示すように、エッ
チングにより、上記配線間絶縁膜１７に凹部（例えば
溝）１８を形成するとともにこの凹部１８に連続して再
び下層配線１４に通じる接続孔１６を上記層間絶縁膜１
５に対して選択的に再び開口する。
【００１５】その後、図示はしないが、上記溝１８およ
び接続孔１６の各内壁および層間絶縁膜１７上に、バリ
アメタルとして窒化タンタル膜を例えば５０ｎｍの厚さ
に形成し、さらに銅めっきのシードとなる銅膜を例えば
１００ｎｍの厚さに形成する。次いで、銅電解めっき法
により上記溝１８の内部および接続孔１６の内部に銅を
埋め込み、その後ＣＭＰ法により層間絶縁膜１７上の余
分な銅および窒化タンタル膜を除去して、溝１８の内部
に銅からなる上層配線を形成するとともに接続孔１６の
内部に銅からなるプラグを形成する。
【００１６】なお、上記配線間絶縁膜１２、１７が有機
絶縁材料で形成されていて、上記溝１３および凹部１８
をエッチングにより形成する場合には、通常、エッチン
グ耐性を有する例えば酸化シリコン系材料からなるいわ
ゆるハードマスクを用いてエッチングを行う。
【００１７】上記多層配線構造の製造方法では、初めは
層間絶縁膜１５に接続孔１６のみを形成することから、
この接続孔１６は深さ方向に断面変化の大きいいわゆる
ボーイング形状にはならず、異方性に優れた断面変化の
少ない形状にエッチングされる。そして配線間絶縁膜１
７、層間絶縁膜１５に凹部（例えば溝）１８および接続
孔１６を開口する過程で、凹部１８のエッチングから接
続孔１６のエッチングに切り替わる際に、プラズマ中の
ラジカルが小面積の接続孔１６の部分に集中する。しか
しながら、接続孔１６に埋め込まれている配線間絶縁膜
１７は層間絶縁膜１５よりもエッチングレートが速いた
め、言い換えれば配線間絶縁膜１７に対する層間絶縁膜
１５のエッチング選択比は十分に大きいため、接続孔１
６内に埋め込まれている配線間絶縁膜１７のみが選択的
にエッチングされる。そのため、接続孔１６はいわゆる
ボーイング形状になることはなく、異方性に優れた断面
変化の少ない形状に形成される。
【００１８】よって、例えば、配線間絶縁膜１２、１７
に低誘電率有機絶縁膜を用い、層間絶縁膜１５に配線間
絶縁膜１７よりもエッチングレートが遅い、例えば低誘
電率シリコン系絶縁膜を用いることにより、凹部（例え
ば溝）１８および接続孔１６を安定して加工することが
できる。これにより、配線遅延を抑制した上で、高い歩
留りのデュアルダマシン配線を形成することが可能にな
る。
【００１９】次に、上記実施の形態で説明した本発明の
多層配線構造の製造方法を、デュアルダマシン構造の製
造方法に適用した一例を、図２、図３の製造工程図によ
って説明する。図２、図３では、上記図１によって説明
した構成部品と同様のものには同一符号を付与する。
【００２０】図２の（１）に示すように、半導体基板
（図示省略）上に所定の素子（図示省略）を形成した
後、層間絶縁膜３１を例えばＳｉＯ2 膜で形成した基板
１１を用意する。そして、例えば回転塗布法により、上
記層間絶縁膜３１上に低誘電率有機絶縁膜であるポリア
リルエーテル樹脂を５００ｎｍに厚さに形成した後、そ
の塗布膜を４００℃でキュアして、下層配線間の層間絶
縁膜となる配線間絶縁膜１２（以下ＩＭＤ１２という、
ＩＭＤ：Inter Metal Dielectrics ）を形成する。次い
で例えばＣＶＤ法により低誘電率シリコン酸化物とし
て、化学式ＳｉＯx （ＣＨ3 ）y 〔１≦ｘ≦２、０．２
≦ｙ≦２〕で表される物質を主成分とする絶縁体材料を
１００ｎｍの厚さに形成してハードマスク３２を形成す
る。ここでは、プロセスガスにＨ2 Ｏ2 （流量：１００
ｓｃｃｍ）とモノメチルシラン（流量：１０ｓｃｃｍ）
とを用い、基板温度を０℃、成膜雰囲気の圧力を１３ｋ
Ｐａに設定した。
【００２１】その後、フォトレジストの塗布、ベーキン
グ等のプロセスによりレジスト膜３３を形成した後、リ
ソグラフィー技術により上記レジスト膜３３に溝を開口
するための開口部３４を形成してレジストマスク３５を
形成する。そのレジストマスク３５を用いたエッチング
により上記ハードマスク３２に溝１３の一部を形成す
る。
【００２２】次いで上記レジストマスク３５および上記
ハードマスク３２をエッチングマスクに用いて、上記Ｉ
ＭＤ１２をＲＩＥする。その結果、図２の（２）に示す
ように、ハードマスク３２およびＩＭＤ１２に溝１３を
形成する。このＲＩＥでは、例えばＥＣＲ（Electron C
ycrotron Resonance）プラズマエッチング装置を用い、
エッチングガスには窒素（流量：４０ｓｃｃｍ）とヘリ
ウム（流量：１６５ｓｃｃｍ）とを用い、エッチング雰
囲気の圧力を例えば０．８Ｐａ、マイクロ波パワーを例
えば５００Ｗ（２．４５ＧＨｚ）、ＲＦパワーを例えば
１００Ｗ、基板温度を例えば−５０℃に設定した。な
お、ｓｃｃｍは標準状態における体積流量（ｃｍ3 ／
分）を表し、以下同様である。
【００２３】なお、上記ＲＩＥでは、ＩＭＤ１２とレジ
スト膜とのエッチング特性が類似しているため、レジス
トマスク３５は短時間でエッチングされて除去される。
そのため、レジストマスク３５が除去された部分ではハ
ードマスク３２がエッチングマスクとなっている。
【００２４】次に、図２の（３）に示すように、例えば
ＤＣマグネトロンスパッタ法によって、上記溝１３の内
壁およびハードマスク３２上に、バリアメタルとなる窒
化タンタル膜３６を例えば５０ｎｍの厚さに形成し、さ
らに銅膜を例えば１００ｎｍの厚さに形成する。この銅
膜は、後の工程で行う銅めっきのシードとなる。上記窒
化タンタル膜３６の成膜条件は、一例として、プロセス
ガスにアルゴン（流量：６０ｓｃｃｍ）と窒素（流量：
４０ｓｃｃｍ）とを用い、成膜雰囲気の圧力を０．４Ｐ
ａ、基板温度を２００℃、ＤＣパワーを６ｋＷに設定し
た。また上記銅膜の成膜条件は、一例として、プロセス
ガスにアルゴン（流量：１００ｓｃｃｍ）を用い、成膜
雰囲気の圧力を０．４Ｐａ、基板温度を１００℃、ＤＣ
パワーを１２ｋＷに設定した。
【００２５】次いで銅電解めっき法により上記溝１３の
内部に銅を埋め込み、その後ＣＭＰ法によりハードマス
ク３２上に余分な銅および窒化タンタル膜３６を除去し
て、溝１３の内部に銅からなる下層配線１４を形成す
る。したがって、下層配線１４の表面とハードマスク３
２の表面とはほぼ同一平面を構成し、平坦化されてい
る。この図では、前記シードとして形成した銅膜と銅電
解めっき法により形成した銅とを一体にして、下層配線
１４として示してある。
【００２６】次いで、図２の（４）に示すように、下層
配線１４上およびハードマスク３２上に、銅の拡散を防
止するバリア層３７を例えば窒化シリコン膜で形成す
る。さらに上記バリア層３７上に上層配線と下層配線と
の間の層間絶縁膜（以下ＩＬＤという、ＩＬＤ：Inter
Level Dielectrics ）１５を、例えばＳｉＯx （Ｃ
Ｈ3）y を主成分とするシリコン酸化物を１μｍの厚さ
に堆積して形成する。この製造方法は、上記ハードマス
ク３２を形成するのと同様である。
【００２７】その後、上記レジストマスク３５を形成し
たのと同様にして、接続孔を開口するための開口部を形
成したレジストマスク（図示省略）を形成する。そのレ
ジストマスクを用いたエッチングにより上記ＩＬＤ１５
に接続孔１６を形成する。その後、上記レジストマスク
を除去する。
【００２８】次いで、図２の（５）に示すように、上記
接続孔１６を埋め込むとともに上記ＩＬＤ１５上に上層
配線間の層間絶縁膜となる配線間絶縁膜１７（以下ＩＭ
Ｄ１７という、ＩＭＤ：Inter Metal Dielectrics ）
を、例えば低誘電率有機絶縁膜であるポリアリルエーテ
ル樹脂で形成する。この製造方法は、上記ＩＭＤ１２を
形成するのと同様である。なお、ＩＭＤ１７で接続孔１
６を完全に埋め込む必要はないが、好ましくは埋め込ん
だほうがよい。
【００２９】次いで、図３の（６）に示すように、例え
ばＣＶＤ法により、上記ＩＭＤ１７上に、例えばＳｉＯ
x （ＣＨ3 ）y を主成分とするシリコン酸化物を１００
ｎｍの厚さに形成してハードマスク３８を形成する。そ
の後、上記レジストマスク３５を形成したのと同様にし
て、溝を開口するための開口部３９を形成したレジスト
マスク４０を形成する。そのレジストマスク４０を用い
たエッチングにより上記ハードマスク３８に溝１８の一
部を形成する。
【００３０】次いで、図３の（７）に示すように、上記
レジストマスク４０（本図では図示せず）および上記ハ
ードマスク３８をエッチングマスクに用いて、上記ＩＭ
Ｄ１７をＲＩＥすることにより、ＩＭＤ１７に溝１８を
形成する。さらにＲＩＥによりＩＬＤ１５をエッチング
マスクにして、このＩＬＤ１５に接続孔１６を再び開口
する。上記ＲＩＥでは、例えばＥＣＲプラズマエッチン
グ装置を用い、エッチングガスには窒素（流量：４０ｓ
ｃｃｍ）とヘリウム（流量：１６５ｓｃｃｍ）とを用
い、エッチング雰囲気の圧力を例えば０．８Ｐａ、マイ
クロ波パワーを例えば５００Ｗ（２．４５ＧＨｚ）、Ｒ
Ｆパワーを例えば１００Ｗ、基板設置電極温度を例えば
−５０℃に設定した。続けて窒化シリコン膜からなるバ
リア層３７もエッチングして、下層配線１４に通じる接
続孔１６を開口する。
【００３１】その後、図３の（８）に示すように、例え
ばＤＣマグネトロンスパッタ法によって、上記溝１８お
よび接続孔１６の各内壁およびハードマスク３８上に、
バリアメタルとなる窒化タンタル膜４１を例えば５０ｎ
ｍの厚さに形成し、さらに銅膜を例えば１００ｎｍの厚
さに形成する。この銅膜は、後の工程で行う銅めっきの
シードとなる。上記窒化タンタル膜４１の成膜条件は、
上記図２の（３）で説明した窒化タンタル膜３６の成膜
条件と同様であり、上記銅膜の成膜条件は、上記図２の
（３）で説明した銅膜の成膜条件と同様である。
【００３２】次いで、銅電解めっき法により上記溝１８
の内部および接続孔１６の内部に銅を埋め込み、その後
ＣＭＰ法によりハードマスク３８上の余分な銅および窒
化タンタル膜４１を除去して、溝１８の内部に銅からな
る上層配線１９を形成するとともに接続孔１６の内部に
銅からなるプラグ２０を形成する。したがって、上層配
線１９の表面とハードマスク３８の表面とはほぼ同一平
面を構成し、平坦化されている。この図では、前記シー
ドとして形成した銅膜と銅電解めっき法により形成した
銅とを一体にして、上層配線１９、プラグ２０として示
してある。
【００３３】上記製造方法では、下層配線１４上に窒化
シリコン膜からなるバリア層３７を形成した場合を示し
たが、必ずしもバリア層３７は必要ではない。例えば、
配線間絶縁膜１７を銅が拡散されにくい材料で形成する
場合、配線材料を例えばアルミニウム系材料で形成する
場合などでは、上記バリア層３７は形成しなくてもよ
い。
【００３４】上記図２、図３によって説明したデュアル
ダマシン法に本発明を適用した製造方法では、初めはＩ
ＬＤ１５に接続孔１６のみを形成することから、この接
続孔１６は、異方性に優れた断面変化の少ない形状にエ
ッチングされる。そしてＩＭＤ１７、ＩＬＤ１５に凹部
（溝）１８および接続孔１６を開口する過程で、凹部１
８のエッチングから接続孔１６のエッチングに切り替わ
る際に、プラズマ中のラジカルが小面積の接続孔１６の
部分に集中するが、接続孔１６に埋め込まれているＩＭ
Ｄ１７はＩＬＤ１５よりもエッチングレートが速い。そ
のため、接続孔１６内に埋め込まれているＩＭＤ１７の
みが選択的にエッチングされるので、接続孔１６がいわ
ゆるボーイング形状にエッチングされることはない。し
たがって、デュアルダマシン法の従来の問題点が解決さ
れる。
【００３５】上記図２、図３により説明した製造方法に
おいて、上記ハードマスク３２およびＩＬＤ１５には、
化学式ＳｉＯx （ＣＨ3 ）y 〔ただし、０≦ｘ≦２、
０．２≦ｙ≦２〕で表される物質を主成分とするシリコ
ン酸化物の他に、シラノール〔ＳｉＯ（ＣＨ3 ）〕と化
学式ＣＨx Ｆy 〔ただし、０≦ｘ≦２、０≦ｙ≦２〕で
表される物質との共重合体を主成分とする絶縁体材料を
用いることもできる。この共重合体の堆積方法は、例え
ば回転塗布法により基板上に塗布し、１００℃で乾燥処
理を行い、さらに３００℃でアニーリングを行って形成
する。また、ナノポーラスシリカを用いることもでき
る。このナノポーラスシリカの堆積方法は、例えば回転
塗布法により基板上に塗布し、１００℃でエージング処
理を行い、次いで１００℃で乾燥処理を行う。さらに３
００℃でアニーリングを行って形成する。
【００３６】上記ＩＭＤ１２、１７は、ポリアリルエー
テル系樹脂で形成したが、他の材質の低誘電率有機絶縁
膜として、例えば、環状フッ素樹脂、シロキサン共重合
体、フッ化ポリアリルエーテル系樹脂、ポリペンタフル
オロスチレン、ポリテトラフルオロスチレン系樹脂、フ
ッ化ポリイミド樹脂、ポリフッ化ナフタレン、ポリサイ
ド樹脂等で形成することも可能である。
【００３７】上記配線材料、プラグ材料としては、銅の
他に、銅−ジルコニウム等の銅合金、アルミニウム、ア
ルミニウム−シリコン、アルミニウム−シリコン−銅、
アルミニウム−銅等のアルミニウム合金等の導電材料も
用いることができる。
【００３８】銅のバリアメタルとしては、窒化タンタル
膜の他に、タンタル膜、窒化チタン膜、タングステン
膜、窒化タングステン膜、窒化ケイ化タングステン膜等
で形成することも可能である。
【００３９】上記エッチング装置には、ＥＣＲプラズマ
エッチング装置を用いたが、ＲＩＥを実現するエッチン
グ装置であればどのような形式のエッチング装置であっ
てもよい。また上記各エッチング条件は一例であって、
所要の目的を達成する条件であれば変更可能である。
【００４０】
【発明の効果】以上、説明したように本発明によれば、
予め、層間絶縁膜に接続孔を形成するので、この接続孔
は深さ方向に断面変化の少ない形状に形成できる。そし
て層間絶縁膜上に接続孔を埋め込む配線間絶縁膜を、層
間絶縁膜のエッチングレートよりも速いエッチングレー
トを有する絶縁材料で形成した後、配線間絶縁膜に凹部
を形成するとともに接続孔を層間絶縁膜に対して選択的
に再び開口するので、接続孔内に埋め込まれている配線
間絶縁膜のみを選択的にエッチングすることができ、深
さ方向に断面変化の少ない接続孔を形成することができ
る。したがって、いわゆるデュアルダマシン法におい
て、接続孔がボーイング形状のような形状不良になるこ
となく、良好な形状の溝および接続孔を、安定して加工
することができる。よって、低誘電率を有する層間絶縁
膜材料に、溝および接続孔を安定して加工することがで
きる。これにより、配線遅延を抑制した上で、高い歩留
りのデュアルダマシン配線を形成することができる。
【図面の簡単な説明】
【図１】本発明の多層配線構造の製造方法に係わる実施
の形態の一例を示す製造工程図である。
【図２】実施の形態で説明した製造方法をデュアルダマ
シン構造の製造方法に適用した一例を示す製造工程図で
ある。
【図３】実施の形態で説明した製造方法をデュアルダマ
シン構造の製造方法に適用した一例を示す製造工程図
（続き）である。
【図４】従来の多層配線構造の製造方法を示す製造工程
図である。
【符号の説明】
１４…下層配線、１５…層間絶縁膜、１６…接続孔、１
７…配線間絶縁膜、１８…凹部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 AA04 AA05 AA12 AA15 AA17 AA29 AA34 AA35 AA64 BA17 BA25 DA01 DA03 DA05 DA06 DA08 DA33 DA35 DA36 DA38 EA02 EA06 EA25 EA28 EA29 EA32

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 下層配線上を覆う層間絶縁膜を形成する
    工程と、 前記層間絶縁膜に前記下層配線に通じる接続孔を形成す
    る工程と、 前記層間絶縁膜上に前記接続孔を埋め込む配線間絶縁膜
    を前記層間絶縁膜のエッチングレートよりも速いエッチ
    ングレートを有する絶縁材料で形成する工程と、 前記配線間絶縁膜に凹部を形成するとともに前記凹部に
    連続して前記接続孔を前記層間絶縁膜に対して選択的に
    再び開口する工程とを備えたことを特徴とする多層配線
    構造の製造方法。
  2. 【請求項２】 前記層間絶縁膜は、化学式ＳｉＯx （Ｃ
    Ｈ3 ）y で表される物質、シラノールと化学式ＣＨx Ｆ
    y で表される物質との共重合体またはナノポーラスシリ
    カを主成分とする絶縁体材料からなることを特徴とする
    請求項１記載の多層配線構造の製造方法。
  3. 【請求項３】 前記配線間絶縁膜は有機絶縁材料からな
    ることを特徴とする請求項１記載の多層配線構造の製造
    方法。
  4. 【請求項４】 前記配線間絶縁膜は有機絶縁材料からな
    ることを特徴とする請求項２記載の多層配線構造の製造
    方法。
  5. 【請求項５】 前記凹部および前記接続孔の各内部に導
    電材料を埋め込み、前記接続孔内にプラグを形成すると
    ともに前記凹部内に配線を形成する工程を備えたことを
    特徴とする請求項１記載の多層配線構造の製造方法。
  6. 【請求項６】 前記凹部および前記接続孔の各内部に導
    電材料を埋め込み、前記接続孔内にプラグを形成すると
    ともに前記凹部内に配線を形成する工程を備えたことを
    特徴とする請求項２記載の多層配線構造の製造方法。
  7. 【請求項７】 前記凹部および前記接続孔の各内部に導
    電材料を埋め込み、前記接続孔内にプラグを形成すると
    ともに前記凹部内に配線を形成する工程を備えたことを
    特徴とする請求項３記載の多層配線構造の製造方法。
  8. 【請求項８】 前記凹部および前記接続孔の各内部に導
    電材料を埋め込み、前記接続孔内にプラグを形成すると
    ともに前記凹部内に配線を形成する工程を備えたことを
    特徴とする請求項４記載の多層配線構造の製造方法。
JP10261048A 1998-09-16 1998-09-16 多層配線構造の製造方法 Pending JP2000091422A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10261048A JP2000091422A (ja) 1998-09-16 1998-09-16 多層配線構造の製造方法
US09/395,596 US6191031B1 (en) 1998-09-16 1999-09-14 Process for producing multi-layer wiring structure
KR1019990039488A KR100569797B1 (ko) 1998-09-16 1999-09-15 다층 배선 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10261048A JP2000091422A (ja) 1998-09-16 1998-09-16 多層配線構造の製造方法

Publications (1)

Publication Number Publication Date
JP2000091422A true JP2000091422A (ja) 2000-03-31

Family

ID=17356348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10261048A Pending JP2000091422A (ja) 1998-09-16 1998-09-16 多層配線構造の製造方法

Country Status (3)

Country Link
US (1) US6191031B1 (ja)
JP (1) JP2000091422A (ja)
KR (1) KR100569797B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
KR100443515B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 비아홀 형성 방법
US6977438B2 (en) 2001-06-25 2005-12-20 Nec Electronics Corporation Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2006093351A (ja) * 2004-09-22 2006-04-06 Nec Electronics Corp 半導体装置およびその製造方法
JP2006179515A (ja) * 2004-12-20 2006-07-06 Oki Electric Ind Co Ltd 半導体素子の製造方法、及びエッチング方法
KR100670667B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체소자의 구리배선 및 그의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
TW465179B (en) * 1999-05-27 2001-11-21 Murata Manufacturing Co Surface acoustic wave device and method of producing the same
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR100519373B1 (ko) * 2000-12-01 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 및 그 층간 절연막을 형성하는방법
JP2002217287A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4339152B2 (ja) * 2004-03-08 2009-10-07 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
JP2006013190A (ja) * 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
EP1630600A3 (en) * 2004-07-29 2006-03-22 Rohm and Haas Electronic Materials, L.L.C. Hot melt composition and method involving forming a masking pattern
KR101416317B1 (ko) 2008-03-05 2014-07-08 삼성전자주식회사 반도체 소자의 배선층 형성 방법
US9991189B2 (en) 2016-07-29 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a dual material redistribution line
KR20210018650A (ko) 2019-08-07 2021-02-18 삼성전자주식회사 반도체 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
TW428299B (en) * 1997-03-31 2001-04-01 United Microelectronics Corp Metal plug forming method
US6027994A (en) * 1998-06-22 2000-02-22 United Microelectronics Corp. Method to fabricate a dual metal-damascene structure in a substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
US6977438B2 (en) 2001-06-25 2005-12-20 Nec Electronics Corporation Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
KR100443515B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 비아홀 형성 방법
JP2006093351A (ja) * 2004-09-22 2006-04-06 Nec Electronics Corp 半導体装置およびその製造方法
JP2006179515A (ja) * 2004-12-20 2006-07-06 Oki Electric Ind Co Ltd 半導体素子の製造方法、及びエッチング方法
KR100670667B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체소자의 구리배선 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100569797B1 (ko) 2006-04-10
US6191031B1 (en) 2001-02-20
KR20000023165A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
US6342448B1 (en) Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US7799693B2 (en) Method for manufacturing a semiconductor device
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US7119441B2 (en) Semiconductor interconnect structure
US20020064941A1 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US20010051420A1 (en) Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
JP2000091422A (ja) 多層配線構造の製造方法
US20050233572A1 (en) Dual damascene structure formed of low-k dielectric materials
JP2003332418A (ja) 半導体装置及びその製造方法
US6350688B1 (en) Via RC improvement for copper damascene and beyond technology
JP2003163266A (ja) 半導体装置の製造方法および半導体装置
US6284642B1 (en) Integrated method of damascene and borderless via process
US6774031B2 (en) Method of forming dual-damascene structure
JP2004055781A (ja) 半導体装置の製造方法
JP2004289155A (ja) 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング
JP2000332106A (ja) 半導体装置およびその製造方法
US6524944B1 (en) Low k ILD process by removable ILD
US6162722A (en) Unlanded via process
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
WO1991010261A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
US7172965B2 (en) Method for manufacturing semiconductor device
JP2000174019A (ja) 半導体装置及びその製造方法
JP2005005697A (ja) 半導体装置の製造方法
JP2000299318A (ja) 半導体装置及びその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129