JP4821194B2 - 信号処理装置、信号処理方法及びプログラム - Google Patents

信号処理装置、信号処理方法及びプログラム Download PDF

Info

Publication number
JP4821194B2
JP4821194B2 JP2005201107A JP2005201107A JP4821194B2 JP 4821194 B2 JP4821194 B2 JP 4821194B2 JP 2005201107 A JP2005201107 A JP 2005201107A JP 2005201107 A JP2005201107 A JP 2005201107A JP 4821194 B2 JP4821194 B2 JP 4821194B2
Authority
JP
Japan
Prior art keywords
video signal
display
input
input video
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005201107A
Other languages
English (en)
Other versions
JP2007020022A (ja
JP2007020022A5 (ja
Inventor
亨 西
光康 浅野
和彦 上田
益義 黒川
一彦 西堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005201107A priority Critical patent/JP4821194B2/ja
Priority to US11/481,063 priority patent/US7626601B2/en
Priority to EP06253577A priority patent/EP1744550A1/en
Priority to KR1020060064325A priority patent/KR101241530B1/ko
Priority to CN2006100988187A priority patent/CN1897667B/zh
Publication of JP2007020022A publication Critical patent/JP2007020022A/ja
Publication of JP2007020022A5 publication Critical patent/JP2007020022A5/ja
Application granted granted Critical
Publication of JP4821194B2 publication Critical patent/JP4821194B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)

Description

本発明は、映像信号処理装置及び映像信号の処理方法に関し、例えば液晶表示パネルの駆動用信号の生成に適用することができる。本発明は、表示部に応じて、表示部が処理可能なクロック周波数以下となるように系統数を設定して、入力映像信号を複数系統に分割して複数系統による出力映像信号を出力し、この出力映像信号により表示部の各領域をそれぞれ駆動することにより、ディスプレイ装置の種々の特性等に応じて、高画質により映像信号を表示することができるようにする。
従来、映像信号のフォーマット変換等では、画質向上のためにアップコンバータ、ダウンコンバータによりフレームレートを増減させており、このアップコンバータを用いた処理に関して、例えば特願2002−104095号公報等に種々の工夫が提案されている。
また特開2002−222634号公報には、複数の液晶表示パネルを用いて大画面により動画を表示する場合のティアリングを防止する方法が提案されている。
ところで、将来、映像信号を表示するディスプレイ装置は、種々に特性が異なるものが提供されると考えられる。これにより映像信号の処理においては、これらディスプレイ装置の種々の特性に対応して、高画質により映像信号を表示することが望まれる。
特願2002−104095号公報 特開2002−222634号公報
本発明は以上の点を考慮してなされたもので、ディスプレイ装置の種々の特性に対応して、高画質により映像信号を表示することができる映像信号処理装置及び映像信号の処理方法を提案しようとするものである。
上記課題を解決するために、本発明のある観点によれば、入力映像信号からディスプレイの駆動信号を生成する信号処理装置であって、前記入力映像信号を遅延させて、遅延映像信号を生成する遅延映像信号生成部と、前記入力映像信号と前記遅延映像信号とに基づいて、内挿映像信号を生成する内挿映像信号生成部と、前記入力映像信号のフレーム周波数を検出する検出部と、前記入力映像信号と前記遅延映像信号と前記内挿映像信号とが入力信号として入力され、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力する出力部と、を備える信号処理装置が提供される。
上記課題を解決するために、本発明の別の観点によれば、入力映像信号からディスプレイの駆動信号を生成する信号処理方法であって、前記入力映像信号を遅延させて、遅延映像信号を生成するステップと、前記入力映像信号と前記遅延映像信号とに基づいて、内挿映像信号を生成するステップと、前記入力映像信号のフレーム周波数を検出するステップと、前記入力映像信号と前記遅延映像信号と前記内挿映像信号とが入力信号として入力され、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力するステップと、を含む、信号処理方法が提供される。
上記課題を解決するために、本発明の別の観点によれば、入力映像信号からディスプレイの駆動信号を生成する信号処理装置のコンピュータを、前記入力映像信号を遅延させて、遅延映像信号を生成する遅延映像信号生成部と、前記入力映像信号と前記遅延映像信号とに基づいて、内挿映像信号を生成する内挿映像信号生成部と、前記入力映像信号のフレーム周波数を検出する検出部と、前記入力映像信号と前記遅延映像信号と前記内挿映像信号とが入力信号として入力され、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力する出力部と、して機能させるための、プログラムが提供される。
上述した信号処理装置、信号処理方法及びプログラムによれば、ディスプレイ装置の種々の特性に対応して、高画質により映像信号を表示することができる映像信号の処理方法を提供することができる。
本発明によれば、ディスプレイ装置の種々の特性に対応して、高画質により映像信号を表示することができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
(1)実施例の構成
図1は、本発明の実施例に係る映像信号処理装置を示すブロック図である。この映像信号処理装置1は、チューナー、ゲーム機、DVD(Digital Versatile Disk)プレイヤー等の各種ソース源から出力される入力映像信号S1の映像をディスプレイ2に表示する。このため映像信号処理装置1は、図示しないソース切り換えスイッチにより、これら各種のソース源からノンインターレース方式によるフレーム周波数60〔Hz〕の入力映像信号S1、又はノンインターレース方式によるフレーム周波数120〔Hz〕の入力映像信号S1を選択的に入力する。
ここでディスプレイ2は、この映像信号処理装置1に一体に設けられた液晶表示パネルであり、フレーム周波数120〔Hz〕による映像信号を表示可能なフラットディスプレイである。なおディスプレイ2は、EL(Electro Luminescence)表示パネル、プラズマディスプレイパネル等、種々のディスプレイを広く適用することができる。
判別回路8は、例えば入力映像信号S1に設けられた同期信号のカウントにより、この映像信号S1のフレーム周波数を検出し、この検出結果により続く信号処理回路3の動作を切り換える。
信号処理回路3は、例えば集積回路により構成され、この映像信号処理装置1の表示に係るディスプレイ2に応じた設定により、また判別回路8の判別結果により、動作を切り換え、ディスプレイ2に映像信号S2を出力する。
すなわち信号処理回路3において、フレームメモリ(FM)4は、入力映像信号S1を1フレームだけ遅延させて遅延映像信号S3を出力する。
内挿演算回路6は、判定回路8による判定結果に基づいて、入力映像信号S1がフレーム周波数60〔Hz〕による映像信号の場合に動作し、例えば動き補正の手法を適用した入力映像信号S1と遅延映像信号S3を用いた内挿演算処理により、入力映像信号S1の連続するフレーム間の中間の時点による内挿フレームの映像信号S5を生成して出力する。
スイッチ回路7は、事前の設定、判定回路8の判定結果により動作を切り換え、この信号処理回路3による映像信号の供給対象であるディスプレイ2がフレーム周波数120〔Hz〕による映像信号を表示可能であって、かつ入力映像信号S1がフレーム周波数120〔Hz〕による映像信号の場合、入力映像信号S1を選択して映像信号S2により出力する。これに対して入力映像信号S1がフレーム周波数60〔Hz〕による映像信号の場合、入力映像信号S1と、内挿フレームの映像信号S5とをそれぞれフレーム単位で時間軸圧縮すると共に、この時間軸圧縮した入力映像信号S1、内挿フレームの映像信号S5をフレーム単位で交互に選択し、これによりこれら入力映像信号S1、内挿フレームの映像信号S5を多重化処理してフレーム周波数120〔Hz〕による映像信号S2を出力する。これによりこの場合、スイッチ回路7は、内挿演算回路6と共に入力映像信号S1のフレーム周波数をアップコンバートするアップコンバータを構成する。
これに対して図2に示す映像信号処理装置11のように、一体に保持されたディスプレイ12の動作周波数が低い場合、複数系統による映像信号S21及びS22を出力する。ここでディスプレイ12は、この複数系統による映像信号S21及びS22の出力に対応するように、表示領域が垂直方向に複数の領域に仮想的に分割され、各領域毎に、各画素の信号線に駆動信号を出力する垂直駆動回路が設けられ、またこの垂直駆動回路による駆動に対応するように各画素をライン単位で選択する水平駆動回路が各領域の画素を同時並列的に選択する。これによりディスプレイ12は、低いクロック周波数により動作して高いフレームレートによる映像を表示可能に形成される。この実施例では、この領域の分割数が値2に設定され、これにより垂直方向、上下の各領域AR1及びAR2毎にそれぞれ映像信号S21及びS22を入力するように形成される。これによりディスプレイ12は、ディスプレイ2に出力するフレーム周波数120〔Hz〕による映像信号S2に対応するクロック周波数では動作することが困難であって、この映像信号S2については表示困難なものの、この映像信号S2によるクロック周波数の1/2のクロック周波数による映像信号S21、S22については、表示可能に構成される。
これらによりこの信号処理回路3は、映像信号の出力に係るディスプレイ2、12に応じて、ディスプレイ2、12で処理可能なクロック周波数以下となるように、ディスプレイ2、12に出力する映像信号の系統数を切り換える。
しかしてスイッチ回路7は、このようにして2系統により映像信号S21、S22を出力するようにして、入力映像信号S1のフレーム周波数が120〔Hz〕の場合、図3に示すように、入力映像信号S1(図3(A))からディスプレイ12の走査開始側領域AR1に対応する画像データを選択してメモリにより時間軸伸長し、映像信号S21(図3(C)及び(E))によりこの走査開始側領域AR1の駆動用として出力する。また遅延映像信号S3(図3(B))からディスプレイ12の走査終了側領域AR2に対応する画像データを選択してメモリにより時間軸伸長し、映像信号S22(図3(D)及び(E))によりこの走査開始側領域AR1の駆動用として出力する。なおこの図3において、符号F−1、F0、F1……は、連続するフレームを示し、図3(E)は、各時点でディスプレイ12の表示画面で表示されるフレームを示す。
これによりディスプレイ12の走査開始側領域AR1及び走査終了側領域AR2は、これらの領域AR1及びAR2の境界を挟んで、同一のフレームを表示することができ、これによりこの境界による画像の不連続性を防止することができる。
これに対して入力映像信号S1のフレーム周波数が60〔Hz〕の場合、図3との対比により図4に示すように、スイッチ回路7は、入力映像信号S1及び内挿フレームの映像信号S5(図4(A)及び(B))から、ディスプレイ12の走査開始側領域AR1に対応する画像データを交互に選択し、映像信号S21(図4(D)及び(F))によりこの走査開始側領域AR1の駆動用として出力する。なおここでフレームF01は、入力映像信号S1によるフレームF0、F1の間の内挿フレームである。また内挿フレームの映像信号S5及び遅延映像信号S3(図4(B)及び(C))から、ディスプレイ12の走査終了側領域AR2に対応する画像データを交互に選択し、映像信号S22(図4(E)及び(F))によりこの走査終了側領域AR2の駆動用として出力する。
これによりこの場合も、ディスプレイ12の走査開始側領域AR1及び走査終了側領域AR2は、これらの領域AR1及びAR2の境界を挟んで、同一のフレームを表示することができ、これによりこの境界による画像の不連続性を防止することができる。
(2)実施例の動作
以上の構成において、この実施例に係る映像信号処理装置1では(図1及び図2)、ソース切り換えにより選択された入力映像信号S1が信号処理回路3に入力され、ここでこの入力映像信号S1に応じて、またこの信号処理回路3による映像信号の出力先であるディスプレイ2、12に応じて、処理が切り換えられて入力映像信号S1が処理され、これによりディスプレイ装置の種々の特性に応じて、さらには映像信号の種々のフォーマットに対応して、高画質により映像信号を表示することが可能となる。
具体的に、入力映像信号S1がフレーム周波数120〔Hz〕であって(図1)、ディスプレイ2がこのフレーム周波数による映像信号を表示可能な程に動作速度が速い場合、信号処理回路3は、この入力映像信号S1を何ら処理することなく映像信号S2によりディスプレイ2に出力する。これによりこの場合、高フレームレートによる高画質により入力映像信号S1を表示することができる。
また入力映像信号S1がフレーム周波数60〔Hz〕であって、ディスプレイ2がフレーム周波数120〔Hz〕による映像信号を表示可能な程に動作速度が速い場合、映像信号処理装置1では、入力映像信号S1と、この入力映像信号S1を1フレーム遅延させた遅延映像信号S3との内挿演算処理により、入力映像信号S1の隣接するフレーム間の中間の時点による内挿フレームの映像信号S5が内挿演算回路6で生成され、この内挿フレームの映像信号S5と入力映像信号S1とのスイッチ回路7における多重化処理により、入力映像信号S1がフレーム周波数120〔Hz〕の映像信号S2に変換される。映像信号処理装置1では、この映像信号S2によりディスプレイ2が駆動される。これによりこの映像信号処理装置1では、ディスプレイ2の性能を十分に発揮して高画質により入力映像信号S1による映像を表示することができる。
これに対してフレーム周波数120〔Hz〕による映像信号を表示困難な程にディスプレイ12の動作速度が遅い場合(図2)、このディスプレイ12の表示領域が垂直方向に分割されると共に、各領域毎にそれぞれ映像信号を入力して駆動できるようにこのディスプレイ12の駆動回路が形成される。またこれに対応するように信号処理回路3から複数系統により映像信号S21、S22が出力されてディスプレイ12が駆動される。
すなわちこの場合にあって、入力映像信号S1がフレーム周波数120〔Hz〕の場合(図3)、映像信号処理装置11では、入力映像信号S1からディスプレイ12の走査開始側領域AR1に対応する画像データが選択されて時間軸伸長され、映像信号S21によりディスプレイ12に出力される。また遅延映像信号S3からディスプレイ12の走査終了側領域AR2に対応する画像データが選択されて時間軸伸長され、映像信号S22によりディスプレイ12に出力される。これによりこのディスプレイ12では、1系統により映像信号S2により入力して処理する場合に比して、クロック周波数が1/2に低減した映像信号S21及びS22により映像を表示すればよく、その分、映像信号処理装置11では、ディスプレイ12の性能を十分に発揮させて高画質により入力映像信号S1の映像を表示することができる。
これに対して入力映像信号S1がフレーム周波数60〔Hz〕の場合(図4)、入力映像信号S1及び内挿フレームの映像信号S5から、ディスプレイ12の走査開始側領域AR1に対応する画像データが交互に選択されて、映像信号S21によりディスプレイ12に出力される。また内挿フレームの映像信号S5及び遅延映像信号S3から、ディスプレイ12の走査終了側領域AR2に対応する画像データが交互に選択され、映像信号S22によりディスプレイ12に出力される。
これによりこの場合、ディスプレイ12では、フレーム周波数60〔Hz〕によるクロックによる映像信号S21及びS22により、入力映像信号S1をフレーム周波数120〔Hz〕により表示することができ、この場合も、映像信号処理装置11では、ディスプレイ12の性能を十分に発揮させて高画質により入力映像信号S1の映像を表示することができる。
この一連の処理において、映像信号処理装置11では、これら入力映像信号S1、内挿フレームの映像信号S5、遅延映像信号S3がそれぞれフレーム周波数60〔Hz〕であり、これら映像信号S1〜S5の前半部分、後半部分の画像データを選択して映像信号S21及びS22により出力することにより、これら映像信号S1〜S5から映像信号S21及びS22を生成する処理においては、処理対象の映像信号S1〜S5を出力映像信号S21及びS22に対応するように遅延させて選択出力するだけで、映像信号S21及びS22を生成することができ、これにより簡易な構成により映像信号S21及びS22を生成することができる。実際上、このような映像信号の遅延にあっては、フレーム周波数120〔Hz〕の映像信号の処理に係る時間軸伸長用のメモリを用いて実行することができ、これによりフレーム周波数120〔Hz〕の映像信号の処理に係る構成を有効に利用して簡易な処理によりフレーム周波数を増大した映像を動作速度の遅いディスプレイ12により表示することができる。
(3)実施例の効果
以上の構成によれば、表示部であるディスプレイに応じて、表示部が処理可能なクロック周波数以下となるように系統数を設定し、入力映像信号を複数系統に分割して複数系統による出力映像信号を出力し、この出力映像信号により表示部の表示可能領域を分割した各領域をそれぞれ駆動することにより、ディスプレイ装置の種々の特性に対応して、高画質により映像信号を表示することができる。
また表示画面を垂直方向に分割してこのような領域を設定し、入力映像信号及び内挿フレームの映像信号から、走査開始側の領域AR1に対応する映像信号を交互に選択して出力映像信号S21を出力すると共に、内挿フレームの映像信号及び遅延映像信号から、表示部の走査終了側の領域AR2に対応する映像信号を交互に選択して出力映像信号S22を出力することにより、領域の境界における映像の不連続性を有効に回避して、低いフレームレートによる入力映像信号を高画質により表示することができる。
また入力映像信号及び遅延映像信号から、それぞれ表示部の走査開始側の領域AR1及び走査終了側の領域AR2に対応する映像信号を選択して時間軸伸長し、各領域に係る出力映像信号を出力することにより、領域の境界における映像の不連続性を有効に回避して、高フレームレートによる入力映像信号を高画質により表示することができる。
図5は、本発明の実施例2に係る映像信号処理装置を示すブロック図である。この映像信号処理装置21は、所望のディスプレイ22に接続可能に、ディスプレイ22と別体に構成される。また映像信号処理装置21は、ディスプレイ22の接続により、このディスプレイ22に映像信号を出力するインターフェースを介して、このディスプレイ22における映像信号の入力に係るインターフェースの判別を判別回路23により検出する。なおここでこの映像信号の入力に係るインターフェースの判別は、図1及び図2について上述した系統数の判別であり、例えばディスプレイ22に設定された識別コードの検出により実行することができる。
映像信号処理装置21は、この判別回路23の判別により、図1及び図2について上述したように、ディスプレイ22に出力する映像信号の系統数を切り換え、フレーム周波数120〔Hz〕による映像信号をディスプレイ22に出力する。なおこのような判別回路23による判定にあっては、ユーザーの設定の検出により実行するようにしてもよい。
この実施例のように、ディスプレイ装置と別体に映像信号処理装置を構成する場合にあっても、実施例1と同様の効果を得ることができる。
この実施例においては、ユーザーによる操作に応動して実施例1について上述したフレーム周波数120〔Hz〕による複数系統の映像信号S2の出力と、フレーム周波数60〔Hz〕による映像信号S2の出力とを切り換える。この実施例に係る映像信号処理装置は、この出力の系統数の切り換えに係る構成を除いて、実施例1について上述した映像信号処理装置11と同一に構成される。またこれによりこの実施例に係る映像信号処理装置のディスプレイは、コントローラの制御により信号線に駆動信号を出力する垂直駆動回路が動作を切り換え、第1の動作モードにおいては、図1について上述したディスプレイ2と同一に1系統によるフレーム周波数60〔Hz〕の映像信号S2を表示するのに対し、第2の動作モードでは、図2について上述したディスプレイ12と同一に2系統によるフレーム周波数120〔Hz〕の映像信号S21及びS22を表示する。
すなわち上述したようにフレーム周波数120〔Hz〕の映像信号S21及びS22を表示する場合、滑らかな動きにより動画を表示することができる。しかしながらソースによっては、このような滑らかな動きによる表示より、多少、ぎくしゃくとした動きが好まれる場合がある。特に、映画の場合、コマ送りによる表示であることにより、1系統の映像信号によるフレーム周波数60〔Hz〕で表示する方が、あたかも映画館で視聴しているかのような雰囲気を醸し出すことができる。
これによりこの実施例では、ユーザーの趣味、嗜好に応じて、動きの滑らかな映像と動きのぎくしゃくとした映像とを切り換えて表示して、実施例1と同様の効果を得ることができる。
ところで実施例2について上述した映像信号S21及びS22により動画を表示して、領域AR1及びAR2の境界における動きの不連続性を防止できる場合は、この境界を跨ぐ物体が移動する場合、この境界を跨ぐように物体が移動する場合であり、この境界以外の部位で物体が移動している場合には、そもそもこのような境界における動きの不連続性は発生しない。
これによりこの実施例においては、この境界の部分での動きの有無を判定して、2系統により出力する映像信号S21、S22を切り換える。なおこの実施例に係る映像信号処理装置は、この境界に係る構成が異なる点を除いて、実施例2について上述した映像信号処理装置11と同一に構成されることにより、この実施例では図2の構成を流用して説明する。
これによりこの実施例において、判別回路8は、入力映像信号S1のフレーム周波数を判定すると共に、この境界の部分における入力映像信号の動きを検出する。すなわち判定回路8は、この境界を間に挟んだ上下、所定ライン数の範囲で、入力映像信号S1の連続するフレーム間の対応する画素間で、フレーム間差分値を計算し、さらにこのフレーム間差分値の絶対値和をフレーム毎に検出する。またこの絶対値和を所定のしきい値により判定し、これにより動きの有無を検出する。
信号処理回路3は、この判定回路8による動き検出結果に基づいて、入力映像信号S1において、境界を跨ぐ一定の範囲で動きが検出されると、図3及び図4について上述したと同様にして映像信号S21及びS22を出力する。これに対して境界を跨ぐ一定の範囲で動きが検出されない場合、図3及び図4との対比によりそれぞれ図6及び図7に示すように、2つの領域AR1及びAR2に同一フレームの映像信号S21及びS22を出力する。
この実施例によれば、境界において動きが不連続になる場合に限って、2系統の映像信号のタイミングを異ならせることにより、動きの不連続の補正による不具合を有効に回避しつつ不連続な動きだけを防止して、実施例1と同様の効果を得ることができる。
図8は、本発明の実施例5に係る映像信号処理装置を示すブロック図である。この映像信号処理装置31は、内挿演算回路36の構成が異なる点を除いて、実施例1について上述した映像信号装置装置1と同一に構成され、これによりこの図8において、映像信号装置装置1と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
ここでこの映像信号処理装置31では、内挿演算装置36により、順次1フレームづつ遅延した上述の実施例と同様のフレーム周波数による映像信号S1A、S3A、S5Aを映像信号S1より生成し、これら映像信号S1A、S3A、S5Aをスイッチ回路7により選択出力することにより、ディスプレイ装置12の種々の特性に対応する高画質により映像信号S1を表示するようにし、さらにはこのディスプレイ装置12における領域AR1及びAR2の境界で映像が不連続とならないようにする。
内挿演算装置36は、ディスプレイ装置12の各ラインの垂直方向の位置をパラメータに設定した内挿演算処理により、これら映像信号S1A、S3A、S5Aを生成し、これにより各ラインの駆動の時点に対応するタイミングにより、これら映像信号S1A、S3A、S5Aを生成する。
すなわち内挿演算回路36は、ディスプレイ12の全ライン数を値nにより表して、最も上段のラインについては、入力される映像信号S1をそのまま映像信号S1Aにより出力し、続く2番目のラインについては、映像信号S1の連続するフレームF1及びF2間を(2−1)/(n−1)により内分する時点を内挿点に設定した内挿演算処理により、映像信号S1Aを出力する。またさらに続く3番目のラインについては、同様に、これらフレームF1及びF2間を(3−1)/(n−1)による内分する時点を内挿点に設定した内挿演算処理により、映像信号S1Aを出力する。またこのような内挿演算処理を他の映像信号S3A、S5Aについて同様に実行する。
この実施例のように、各ラインの垂直方向の位置をパラメータに設定した内挿演算処理により映像信号を生成すれば、一段と滑らかな動きによる高画質により映像信号を表示することができる。
なお上述の実施例においては、フレーム周波数120〔Hz〕、60〔Hz〕の入力映像信号をフレーム周波数120〔Hz〕により表示する場合について述べたが、本発明はこれに限らず、フレーム周波数180〔Hz〕、240〔Hz〕等により表示する場合にも広く適用することができる。
また上述の実施例においては、表示部であるディスプレイの表示画面を上下に2分割して駆動する場合について述べたが、本発明はこれに限らず、分割数にあっては必要に応じて種々に設定することができ、また垂直方向の分割に代えて、又は垂直方向の分割に加えて水平方向に分割するようにしてもよい。
また上述の実施例においては、映像信号の出力系統数を1系統及び2系統に設定する場合について述べたが、本発明はこれに限らず、系統数にあっては、必要に応じて種々に設定することができる。
本発明は、例えば液晶表示パネルの駆動用信号の生成に適用することができる。
本発明の実施例1に係る映像信号処理装置を示すブロック図である。 図1の映像信号処理装置において異なるディスプレイを適用した場合を示すブロック図である。 図2の映像信号処理装置において、フレーム周波数120〔Hz〕による入力映像信号を処理する場合を示すタイムチャートである。 図2の映像信号処理装置において、フレーム周波数60〔Hz〕による入力映像信号を処理する場合を示すタイムチャートである。 本発明の実施例2に係る映像信号処理装置を示すブロック図である。 実施例4に係る映像信号装置において、フレーム周波数120〔Hz〕による入力映像信号を処理する場合を示すタイムチャートである。 実施例4に係る映像信号処理装置において、フレーム周波数60〔Hz〕による入力映像信号を処理する場合を示すタイムチャートである。 実施例5に係る映像信号処理装置を示すブロック図である。
符号の説明
1、11、21、31……映像信号処理装置、2、12……ディスプレイ、3……信号処理回路、4……遅延回路、6、36……内挿演算回路、7……スイッチ回路

Claims (11)

  1. 入力映像信号からディスプレイの駆動信号を生成する信号処理装置であって、
    前記入力映像信号を遅延させて、遅延映像信号を生成する遅延映像信号生成部と、
    前記入力映像信号と前記遅延映像信号とに基づいて、内挿映像信号を生成する内挿映像信号生成部と、
    前記入力映像信号のフレーム周波数を検出する検出部と、
    前記入力映像信号と前記遅延映像信号と前記内挿映像信号とが入力信号として入力され、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力する出力部と、
    を備える信号処理装置。
  2. 前記出力部は、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より大きい場合に、1つの出力映像信号を出力する、請求項1に記載の信号処理装置。
  3. 前記ディスプレイの表示領域は、前記ディスプレイの走査方向に沿って複数の仮想領域に分割され、
    前記ディスプレイは、隣り合う2つの仮想領域の一方に、連続する2つのフレームのうち先のフレームを、前記2つの仮想領域の他方に、連続する2つのフレームうち後のフレームを、それぞれ順次表示する、請求項1に記載の信号処理装置。
  4. 前記ディスプレイの表示領域は、前記ディスプレイの走査開始側の第1領域と、走査終了側の第2領域とに分割され、
    前記出力部は、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、入力された前記入力映像信号と前記遅延映像信号とに基づいて前記第1領域に対応する出力映像信号を出力し、入力された前記遅延映像信号と前記内挿映像信号とに基づいて前記第2領域に対応する出力映像信号を出力する、請求項1又は2に記載の信号処理装置。
  5. 前記出力部は、前記入力映像信号と前記内挿映像信号を多重化処理して、前記1つの出力映像信号を出力する、請求項2に記載の信号処理装置。
  6. 前記ディスプレイは前記信号処理装置と別体である、請求項1〜5のいずれか1項に記載の信号処理装置。
  7. 前記出力部が、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より大きい場合に、前記1つの出力映像信号を出力する第1動作モードと、
    前記出力部が、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力する第2動作モードと、を切り替える、請求項2に記載の信号処理装置。
  8. 前記検出部は、隣り合う2つの仮想領域の境界部における前記入力映像信号の動きを検出し、
    前記出力部は、前記入力映像信号が前記2つの仮想領域に跨る動きと検出されると、前記分割した各領域に対応する出力映像信号をそれぞれ出力する、請求項3に記載の信号処理装置。
  9. 前記内挿映像信号生成部は、前記ディスプレイの各ラインの位置をパラメータに設定した処理により、前記内挿映像信号を生成する、請求項1〜8のいずれか1項に記載の信号処理装置。
  10. 入力映像信号からディスプレイの駆動信号を生成する信号処理方法であって、
    前記入力映像信号を遅延させて、遅延映像信号を生成するステップと、
    前記入力映像信号と前記遅延映像信号とに基づいて、内挿映像信号を生成するステップと、
    前記入力映像信号のフレーム周波数を検出するステップと、
    前記入力映像信号と前記遅延映像信号と前記内挿映像信号とが入力信号として入力され、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力するステップと、
    を含む、信号処理方法
  11. 入力映像信号からディスプレイの駆動信号を生成する信号処理装置のコンピュータを、
    前記入力映像信号を遅延させて、遅延映像信号を生成する遅延映像信号生成部と、
    前記入力映像信号と前記遅延映像信号とに基づいて、内挿映像信号を生成する内挿映像信号生成部と、
    前記入力映像信号のフレーム周波数を検出する検出部と、
    前記入力映像信号と前記遅延映像信号と前記内挿映像信号とが入力信号として入力され、前記ディスプレイの動作周波数が前記入力映像信号のフレーム周波数より小さい場合に、前記ディスプレイの表示領域を仮想的に分割し、当該分割した各領域に対応する出力映像信号をそれぞれ出力する出力部と、
    して機能させるための、プログラム。
JP2005201107A 2005-07-11 2005-07-11 信号処理装置、信号処理方法及びプログラム Expired - Fee Related JP4821194B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005201107A JP4821194B2 (ja) 2005-07-11 2005-07-11 信号処理装置、信号処理方法及びプログラム
US11/481,063 US7626601B2 (en) 2005-07-11 2006-07-06 Video signal processing apparatus and video signal processing method
EP06253577A EP1744550A1 (en) 2005-07-11 2006-07-07 Video signal processing apparatus and method
KR1020060064325A KR101241530B1 (ko) 2005-07-11 2006-07-10 신호 처리 장치, 신호 처리 방법 및 기록 매체
CN2006100988187A CN1897667B (zh) 2005-07-11 2006-07-11 图像信号处理装置以及图像信号的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201107A JP4821194B2 (ja) 2005-07-11 2005-07-11 信号処理装置、信号処理方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2007020022A JP2007020022A (ja) 2007-01-25
JP2007020022A5 JP2007020022A5 (ja) 2008-06-26
JP4821194B2 true JP4821194B2 (ja) 2011-11-24

Family

ID=37075199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201107A Expired - Fee Related JP4821194B2 (ja) 2005-07-11 2005-07-11 信号処理装置、信号処理方法及びプログラム

Country Status (5)

Country Link
US (1) US7626601B2 (ja)
EP (1) EP1744550A1 (ja)
JP (1) JP4821194B2 (ja)
KR (1) KR101241530B1 (ja)
CN (1) CN1897667B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4910499B2 (ja) * 2005-10-07 2012-04-04 セイコーエプソン株式会社 表示ドライバ、電気光学装置、電子機器及び駆動方法
WO2008099930A1 (ja) * 2007-02-16 2008-08-21 Victor Company Of Japan, Limited 画像表示装置及び画像表示方法
JP4737562B2 (ja) * 2008-06-19 2011-08-03 ソニー株式会社 情報処理装置および方法、並びにプログラム
KR100973561B1 (ko) * 2008-06-25 2010-08-03 삼성전자주식회사 표시장치
JP2010187192A (ja) * 2009-02-12 2010-08-26 Seiko Epson Corp 画像再生制御装置、画像再生制御方法及び画像再生制御プログラム
KR20100119354A (ko) * 2009-04-30 2010-11-09 삼성전자주식회사 표시 장치와 그 구동 방법
US20110058024A1 (en) * 2009-09-09 2011-03-10 Samsung Electronics Co., Ltd. Display apparatus and method of driving the same
KR101903748B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 표시 장치
JP6362116B2 (ja) * 2016-11-30 2018-07-25 キヤノン株式会社 表示装置及びその制御方法、プログラム、記憶媒体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331862B1 (en) * 1988-07-06 2001-12-18 Lg Philips Lcd Co., Ltd. Image expansion display and driver
US5485221A (en) * 1993-06-07 1996-01-16 Scientific-Atlanta, Inc. Subscription television system and terminal for enabling simultaneous display of multiple services
KR100217133B1 (ko) * 1996-09-03 1999-09-01 구자홍 플라즈마 디스플레이 판넬
JP3953561B2 (ja) 1996-10-15 2007-08-08 株式会社日立製作所 画像信号のフォーマット変換信号処理方法及び回路
US6181382B1 (en) * 1998-04-03 2001-01-30 Miranda Technologies Inc. HDTV up converter
JP3618049B2 (ja) * 1998-09-30 2005-02-09 京セラ株式会社 液晶表示装置の駆動方法
US6411267B1 (en) * 1999-11-17 2002-06-25 Sony Corporation Monitor adjustment by data manipulation
JP2001249644A (ja) * 2000-03-03 2001-09-14 Kyocera Corp 液晶表示装置
JP3711856B2 (ja) 2000-09-29 2005-11-02 日産自動車株式会社 装飾部材の取付構造
JP4357752B2 (ja) 2001-01-24 2009-11-04 エスアイアイ・ナノテクノロジー株式会社 広域と局所的帯電を中和させる電子照射手段及び集束イオンビーム装置
JP2002244634A (ja) * 2001-02-16 2002-08-30 Sharp Corp 画像表示システム及び画像表示装置
JP2003299039A (ja) 2002-04-05 2003-10-17 Sony Corp 映像信号変換器
KR100925453B1 (ko) * 2002-08-02 2009-11-06 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
EP1422928A3 (en) * 2002-11-22 2009-03-11 Panasonic Corporation Motion compensated interpolation of digital video signals
JP2005006275A (ja) * 2002-11-22 2005-01-06 Matsushita Electric Ind Co Ltd 補間フレーム作成装置、補間フレーム作成方法、および補間フレーム作成プログラム
KR100484182B1 (ko) * 2002-12-03 2005-04-20 삼성전자주식회사 디인터레이싱 장치 및 방법
JP4518757B2 (ja) 2003-07-18 2010-08-04 ソニー株式会社 撮像装置
US7400321B2 (en) * 2003-10-10 2008-07-15 Victor Company Of Japan, Limited Image display unit
KR100524311B1 (ko) * 2003-11-08 2005-10-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005241787A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 画像表示装置
WO2006117878A1 (ja) * 2005-04-28 2006-11-09 Hitachi, Ltd. フレームレート変換装置及び映像表示装置

Also Published As

Publication number Publication date
EP1744550A1 (en) 2007-01-17
KR101241530B1 (ko) 2013-03-08
US7626601B2 (en) 2009-12-01
CN1897667A (zh) 2007-01-17
JP2007020022A (ja) 2007-01-25
CN1897667B (zh) 2010-06-23
KR20070007726A (ko) 2007-01-16
US20070008348A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4821194B2 (ja) 信号処理装置、信号処理方法及びプログラム
US8284306B2 (en) Method and unit to process an image signal involving frame rate conversion to improve image quality
US8154654B2 (en) Frame interpolation device, frame interpolation method and image display device
US7239353B2 (en) Image format conversion apparatus and method
WO2012137394A1 (ja) フレームレート変換方法及びそのフレームレート変換方法を用いた映像処理装置
JP2003189259A (ja) 画像信号処理装置及び方法
WO2004102963A1 (ja) 動き補正装置及び方法
JP4090764B2 (ja) 映像信号処理装置
JP2007017604A (ja) 表示パネル駆動装置および表示パネル駆動方法
JP2011059312A (ja) 画像表示装置およびその制御方法
JP2010055001A (ja) 映像信号処理装置及び映像信号処理方法
JP2013143646A (ja) 表示装置、フレームレート変換装置、および表示方法
JP4535160B2 (ja) 画像処理装置、画像処理方法、画像処理制御プログラム及びプログラム記録媒体
JP2007074439A (ja) 映像処理装置
JP2014219572A (ja) 表示装置及びその制御方法
JP5207866B2 (ja) 映像信号処理方法、映像信号処理装置
KR101542253B1 (ko) 영상표시기기 및 영상표시 방법
JP2002049365A (ja) ディスプレイ装置
JP2004252078A (ja) 表示パネル駆動装置
JP4729124B2 (ja) 表示パネル駆動装置および表示パネル駆動方法
KR20230073012A (ko) 영상 표시 장치 및 이의 동작 방법
JP2014216740A (ja) 映像信号処理装置及び方法、並びにプログラム及び記録媒体
JP2010199648A (ja) 画像処理装置、画像処理方法及び画像処理プログラム
JP2018197786A (ja) 表示装置、及びマルチディスプレイの表示方法
JP2011055021A (ja) 画像生成装置、表示システム及び画像生成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees