TWI701797B - 標記的製造方法 - Google Patents

標記的製造方法 Download PDF

Info

Publication number
TWI701797B
TWI701797B TW108123773A TW108123773A TWI701797B TW I701797 B TWI701797 B TW I701797B TW 108123773 A TW108123773 A TW 108123773A TW 108123773 A TW108123773 A TW 108123773A TW I701797 B TWI701797 B TW I701797B
Authority
TW
Taiwan
Prior art keywords
opening
manufacturing
material layer
dual damascene
layer
Prior art date
Application number
TW108123773A
Other languages
English (en)
Other versions
TW202103286A (zh
Inventor
林曉江
李佳廣
顏勢錡
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW108123773A priority Critical patent/TWI701797B/zh
Priority to CN201910664807.8A priority patent/CN112185934B/zh
Priority to US16/575,395 priority patent/US10854555B1/en
Application granted granted Critical
Publication of TWI701797B publication Critical patent/TWI701797B/zh
Publication of TW202103286A publication Critical patent/TW202103286A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種標記的製造方法，包括以下步驟。提供基底。基底包括元件區與標記區。在基底上形成介電層。在元件區的介電層中形成雙重金屬鑲嵌開口。雙重金屬鑲嵌開口包括彼此相連的第一開口與第二開口。第二開口的寬度大於第一開口的寬度。在標記區的介電層中形成第三開口。第三開口與第一開口由同一道製程同時形成。在雙重金屬鑲嵌開口的表面上與第三開口的表面上形成阻障材料層。阻障材料層封住第三開口，而在第三開口中形成孔洞。在阻障材料層上形成金屬材料層。移除雙重金屬鑲嵌開口外部與第三開口外部的金屬材料層與阻障材料層。

Description

標記的製造方法
本發明是有關於一種半導體元件的製造方法，且特別是有關於一種標記的製造方法。
在半導體製程中，會使用各種標記(如，對準標記(alignment mark)或重疊標記(overlay mark))來協助製程順利進行。一般而言，標記是藉由段差(step difference)或色差(color difference)來產生標記訊號。然而，後續製程中所形成的其他膜層可能會對標記的功能造成阻礙，而無法獲得標記訊號。
本發明提供一種標記的製造方法，其可製作出能夠產生明顯標記訊號的標記。
本發明提出一種標記的製造方法，包括以下步驟。提供基底。基底包括元件區與標記區。在基底上形成介電層。在元件區的介電層中形成雙重金屬鑲嵌開口。雙重金屬鑲嵌開口包括彼此相連的第一開口與第二開口。第二開口位在第一開口的上方。第二開口的寬度大於第一開口的寬度。在標記區的介電層中形成第三開口。第三開口與第一開口由同一道製程同時形成。在雙重金屬鑲嵌開口的表面上與第三開口的表面上形成阻障材料層。阻障材料層封住第三開口，而在第三開口中形成孔洞(void)。在阻障材料層上形成金屬材料層。金屬材料層填入雙重金屬鑲嵌開口中。移除雙重金屬鑲嵌開口外部與第三開口外部的金屬材料層與阻障材料層，而在雙重金屬鑲嵌開口中形成第一阻障層與雙重金屬鑲嵌結構，且在第三開口中形成第二阻障層。
依照本發明的一實施例所述，在上述標記的製造方法中，第三開口的深寬比可大於雙重金屬鑲嵌開口的深寬比。
依照本發明的一實施例所述，在上述標記的製造方法中，第一開口可為介層窗開口。
依照本發明的一實施例所述，在上述標記的製造方法中，第二開口可為溝渠。
依照本發明的一實施例所述，在上述標記的製造方法中，第三開口可為介層窗開口。
依照本發明的一實施例所述，在上述標記的製造方法中，阻障材料層的材料例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合。
依照本發明的一實施例所述，在上述標記的製造方法中，阻障材料層可共形地形成在雙重金屬鑲嵌開口的表面上與第三開口的表面上。
依照本發明的一實施例所述，在上述標記的製造方法中，阻障材料層的形成方法例如是物理氣相沉積法或化學氣相沉積法。
依照本發明的一實施例所述，在上述標記的製造方法中，阻障材料層的厚度可大於第三開口的頂部的寬度的二分之一。
依照本發明的一實施例所述，在上述標記的製造方法中，阻障材料層的厚度可小於雙重金屬鑲嵌開口的頂部的寬度的二分之一。
依照本發明的一實施例所述，在上述標記的製造方法中，金屬材料層的材料例如是銅。
依照本發明的一實施例所述，在上述標記的製造方法中，金屬材料層的形成方法例如是物理氣相沉積法或電化學鍍覆(electrochemical plating，ECP)法。
依照本發明的一實施例所述，在上述標記的製造方法中，雙重金屬鑲嵌開口外部與第三開口外部的金屬材料層與阻障材料層的移除方法例如是化學機械研磨法。
依照本發明的一實施例所述，在上述標記的製造方法中，在移除雙重金屬鑲嵌開口外部與第三開口外部的金屬材料層與阻障材料層的步驟中，部分介電層可被移除，而增大第三開口的頂部的寬度。
依照本發明的一實施例所述，在上述標記的製造方法中，雙重金屬鑲嵌結構的形成方法可為介層窗優先雙重金屬鑲嵌法(via-first dual damascene method)或溝渠優先雙重金屬鑲嵌法(trench-first dual damascene method)。
依照本發明的一實施例所述，在上述標記的製造方法中，更可包括在第二阻障層上形成不透光層。
依照本發明的一實施例所述，在上述標記的製造方法中，不透光層的材料例如是鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鋁(Al)、銅(Cu)、鎢(W)或其組合。
依照本發明的一實施例所述，在上述標記的製造方法中，不透光層在第三開口的位置可具有段差。
依照本發明的一實施例所述，在上述標記的製造方法中，不透光層可共形地形成在第二阻障層上。
依照本發明的一實施例所述，在上述標記的製造方法中，不透光層的形成方法例如是物理氣相沉積法或化學氣相沉積法。
基於上述，在本發明所提出的標記的製造方法中，由於阻障材料層封住第三開口，且在第三開口中形成孔洞，因此後續形成在第三開口的表面上的第二阻障層可具有段差，而使得作為標記的第二阻障層可產生明顯標記訊號。此外，由於阻障材料層封住第三開口，因此可防止後續形成的金屬材料層填滿第三開口。如此一來，即使後續製程中的不透光層形成在第二阻障層上，不透光層在第三開口的位置可具有段差，因此仍可產生明顯標記訊號。另外，由於本發明所提出的標記的製造方法可與雙重金屬鑲嵌製程進行整合，因此無須增加額外的光罩即可製作出標記。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1A，提供基底100。基底100包括元件區R1與標記區R2。元件區R1可用來形成各種半導體元件。舉例來說，元件區R1可為記憶胞區，但本發明並不以此為限。此外，標記區R2可用來形成對準標記或重疊標記等標記。
基底100可包括半導體基底(如，矽基底)，但本發明並不以此為限。在一些實施例中，基底100更可包括形成在半導體基底上的半導體元件(如，電晶體)與介電層。在圖1中，將基底100繪示為單層結構，以簡化說明。
接著，在基底100上形成介電層102。介電層102的材料例如是氧化矽。介電層102的形成方法例如是化學氣相沉積法。
然後，在元件區R1的介電層102中形成開口104，且在標記區R2的介電層102中形成開口106。開口106與開口104由同一道製程同時形成。舉例來說，開口106與開口可藉由對介電層102進行圖案化製程而同時形成。上述圖案化製程例如是組合使用微影製程與蝕刻製程。開口104與開口106分別可為介層窗開口，但本發明並不以此為限。在一些實施例中，開口106的側壁可具有曲折輪廓(bowing profile)。
請參照圖1B，可形成填入開口104與開口106的平坦層108。平坦層108的材料例如是聚合物。平坦層108的形成方法例如是先利用旋轉塗佈法形成填滿開口104與開口106的平坦材料層(未示出)，再對平坦材料層進行回蝕刻製程，但本發明並不以此為限。
接下來，可在介電層102上形成圖案化光阻層110。圖案化光阻層110暴露出元件區R1的平坦層108與部分介電層102。此外，圖案化光阻層110覆蓋標記區R2的平坦層108與介電層102。圖案化光阻層110可藉由微影製程形成。
請參照圖1C，可利用圖案化光阻層110作為罩幕，移除元件區R1的部分介電層102，而形成開口112。藉此，可在元件區R1的介電層102中形成雙重金屬鑲嵌開口114。雙重金屬鑲嵌開口114包括彼此相連的開口104與開口112。開口112位在開口104的上方。開口112的寬度大於開口104的寬度。開口112例如是溝渠。開口106的深寬比可大於雙重金屬鑲嵌開口114的深寬比。
之後，可移除圖案化光阻層110與平坦層108。圖案化光阻層110與平坦層108可藉由灰化製程(ashing process)進行移除，但本發明並不以此為限。
請參照圖1D，在雙重金屬鑲嵌開口114的表面上與開口106的表面上形成阻障材料層116。阻障材料層116封住開口106，而在開口106中形成孔洞118。阻障材料層116的材料例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合。阻障材料層116可共形地形成在雙重金屬鑲嵌開口114的表面上與開口106的表面上。阻障材料層116的形成方法例如是物理氣相沉積法或化學氣相沉積法。
此外，阻障材料層116的厚度可大於開口106的頂部的寬度的二分之一，藉此阻障材料層116可封住開口106。阻障材料層116的厚度可小於雙重金屬鑲嵌開口114的頂部的寬度的二分之一，因此阻障材料層116不會封住雙重金屬鑲嵌開口114。
請參照圖1E，在阻障材料層116上形成金屬材料層120。金屬材料層120填入雙重金屬鑲嵌開口114中。在一些實施例中，由於阻障材料層116封住開口106，因此金屬材料層120不會填入開口106。金屬材料層120的材料例如是銅。金屬材料層120的形成方法例如是物理氣相沉積法或電化學鍍覆(electrochemical plating，ECP)法。
請參照圖1F，移除雙重金屬鑲嵌開口114外部與開口106外部的金屬材料層120與阻障材料層116，而在雙重金屬鑲嵌開口114中形成阻障層116a與雙重金屬鑲嵌結構120a，且在開口106中形成阻障層116b。阻障層116b可用以作為標記，如對準標記或重疊標記。此外，在移除雙重金屬鑲嵌開口114外部與開口106外部的金屬材料層120與阻障材料層116的步驟中，部分介電層102可被移除，而增大開口106的頂部的寬度。雙重金屬鑲嵌開口114外部與開口106外部的金屬材料層120與阻障材料層116的移除方法例如是化學機械研磨法。在採用化學機械研磨法進行上述移除步驟的情況下，可藉由過研磨製程(over-polish process)移除部分介電層102，而加大開口106的頂部的寬度。
此外，雙重金屬鑲嵌結構120a的形成方法可為介層窗優先雙重金屬鑲嵌法或溝渠優先雙重金屬鑲嵌法。在本實施例中，雙重金屬鑲嵌結構120a的形成方法是以介層窗優先雙重金屬鑲嵌法為例來進行說明，但本發明並不以此為限。在介層窗優先雙重金屬鑲嵌法中，會先形成開口104，再形成開口112。在一些實施例中，雙重金屬鑲嵌結構120a的形成方法亦可使用溝渠優先雙重金屬鑲嵌法。在溝渠優先雙重金屬鑲嵌法中，會先形成開口112，再形成開口104。溝渠優先雙重金屬鑲嵌法為所屬技術領域具有通常知識者所周知的方法，於此不再說明。
請參照圖1G，可在阻障層116b上形成不透光層122。不透光層122在開口106的位置可具有段差。不透光層122可共形地形成在阻障層116b上。不透光層122的材料例如是鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鋁(Al)、銅(Cu)、鎢(W)或其組合。不透光層122的形成方法例如是物理氣相沉積法或化學氣相沉積法。
另外，上述標記的製造方法可與各種半導體元件的製程進行整合，如金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器、磁阻式隨機存取記憶體（magnetoresistive random access memory，MRAM）或金屬硬罩幕(metal hard mask)的製程。
基於上述實施例可知，在標記的製造方法中，由於阻障材料層116封住開口106，且在開口106中形成孔洞118，因此後續形成在開口106的表面上的阻障層116b可具有段差，而使得作為標記的阻障層116b可產生明顯標記訊號。此外，由於阻障材料層116封住開口106，因此可防止後續形成的金屬材料層120填滿開口106。如此一來，即使後續製程中的不透光層122形成在阻障層116b上，不透光層122在開口106的位置可具有段差，因此仍可產生明顯標記訊號。另外，由於上述實施例的標記的製造方法可與雙重金屬鑲嵌製程進行整合，因此無須增加額外的光罩即可製作出標記。
綜上所述，上述實施例的標記的製造方法可製作出能夠產生明顯標記訊號的標記。此外，即使後續製程中的不透光層形成在標記上，不透光層在開口的位置可具有段差，因此仍可產生明顯標記訊號。另外，上述實施例的標記的製造方法可與雙重金屬鑲嵌製程進行整合，且無須增加額外的光罩。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
102:介電層
104、106、112:開口
108:平坦層
110:圖案化光阻層
114:雙重金屬鑲嵌開口
116:阻障材料層
116a、116b:阻障層
118:孔洞
120:金屬材料層
120a:雙重金屬鑲嵌結構
122:不透光層
R1:元件區
R2:標記區
圖1A至圖1G為本發明一實施例的標記的製造流程剖面圖。
100:基底
102:介電層
104、106、112:開口
114:雙重金屬鑲嵌開口
116a、116b:阻障層
120a:雙重金屬鑲嵌結構
122:不透光層
R1:元件區
R2:標記區

Claims (19)

  1. 一種標記的製造方法，包括：提供基底，其中所述基底包括元件區與標記區；在所述基底上形成介電層；在所述元件區的所述介電層中形成雙重金屬鑲嵌開口，其中所述雙重金屬鑲嵌開口包括彼此相連的第一開口與第二開口，所述第二開口位在所述第一開口的上方，且所述第二開口的寬度大於所述第一開口的寬度；在所述標記區的所述介電層中形成第三開口，其中所述第三開口與所述第一開口由同一道製程同時形成，且所述第三開口的深寬比大於所述雙重金屬鑲嵌開口的深寬比；在所述雙重金屬鑲嵌開口的表面上與所述第三開口的表面上形成阻障材料層，其中所述阻障材料層封住所述第三開口，而在所述第三開口中形成孔洞；在所述阻障材料層上形成金屬材料層，其中所述金屬材料層填入所述雙重金屬鑲嵌開口中；以及移除所述雙重金屬鑲嵌開口外部與所述第三開口外部的所述金屬材料層與所述阻障材料層，而在所述雙重金屬鑲嵌開口中形成第一阻障層與雙重金屬鑲嵌結構，且在所述第三開口中形成第二阻障層。
  2. 如申請專利範圍第1項所述的標記的製造方法，其中所述第一開口包括介層窗開口。
  3. 如申請專利範圍第1項所述的標記的製造方法，其中所述第二開口包括溝渠。
  4. 如申請專利範圍第1項所述的標記的製造方法，其中所述第三開口包括介層窗開口。
  5. 如申請專利範圍第1項所述的標記的製造方法，其中所述阻障材料層的材料包括鈦、氮化鈦、鉭、氮化鉭或其組合。
  6. 如申請專利範圍第1項所述的標記的製造方法，其中所述阻障材料層共形地形成在所述雙重金屬鑲嵌開口的表面上與所述第三開口的表面上。
  7. 如申請專利範圍第1項所述的標記的製造方法，其中所述阻障材料層的形成方法包括物理氣相沉積法或化學氣相沉積法。
  8. 如申請專利範圍第1項所述的標記的製造方法，其中所述阻障材料層的厚度大於所述第三開口的頂部的寬度的二分之一。
  9. 如申請專利範圍第1項所述的標記的製造方法，其中所述阻障材料層的厚度小於所述雙重金屬鑲嵌開口的頂部的寬度的二分之一。
  10. 如申請專利範圍第1項所述的標記的製造方法，其中所述金屬材料層的材料包括銅。
  11. 如申請專利範圍第1項所述的標記的製造方法，其中所述金屬材料層的形成方法包括物理氣相沉積法或電化學鍍覆法。
  12. 如申請專利範圍第1項所述的標記的製造方法，其中所述雙重金屬鑲嵌開口外部與所述第三開口外部的所述金屬材料層與所述阻障材料層的移除方法包括化學機械研磨法。
  13. 如申請專利範圍第1項所述的標記的製造方法，其中在移除所述雙重金屬鑲嵌開口外部與所述第三開口外部的所述金屬材料層與所述阻障材料層的步驟中，部分所述介電層被移除，而增大所述第三開口的頂部的寬度。
  14. 如申請專利範圍第1項所述的標記的製造方法，其中所述雙重金屬鑲嵌結構的形成方法包括介層窗優先雙重金屬鑲嵌法或溝渠優先雙重金屬鑲嵌法。
  15. 如申請專利範圍第1項所述的標記的製造方法，更包括：在所述第二阻障層上形成不透光層。
  16. 如申請專利範圍第15項所述的標記的製造方法，其中所述不透光層的材料包括鉭、氮化鉭、鈦、氮化鈦、鋁、銅、鎢或其組合。
  17. 如申請專利範圍第15項所述的標記的製造方法，其中所述不透光層在所述第三開口的位置具有段差。
  18. 如申請專利範圍第15項所述的標記的製造方法，其中所述不透光層共形地形成在所述第二阻障層上。
  19. 如申請專利範圍第15項所述的標記的製造方法，其中所述不透光層的形成方法包括物理氣相沉積法或化學氣相沉積法。
TW108123773A 2019-07-05 2019-07-05 標記的製造方法 TWI701797B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108123773A TWI701797B (zh) 2019-07-05 2019-07-05 標記的製造方法
CN201910664807.8A CN112185934B (zh) 2019-07-05 2019-07-23 标记的制造方法
US16/575,395 US10854555B1 (en) 2019-07-05 2019-09-19 Method of manufacturing mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108123773A TWI701797B (zh) 2019-07-05 2019-07-05 標記的製造方法

Publications (2)

Publication Number Publication Date
TWI701797B true TWI701797B (zh) 2020-08-11
TW202103286A TW202103286A (zh) 2021-01-16

Family

ID=73003153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123773A TWI701797B (zh) 2019-07-05 2019-07-05 標記的製造方法

Country Status (3)

Country Link
US (1) US10854555B1 (zh)
CN (1) CN112185934B (zh)
TW (1) TWI701797B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756023B (zh) * 2021-01-15 2022-02-21 力晶積成電子製造股份有限公司 對位結構及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569327B (en) * 2001-07-25 2004-01-01 Taiwan Semiconductor Mfg Method to prevent the residual copper layer in the copper damascene process from blocking the alignment mark
CN1638089A (zh) * 2003-08-04 2005-07-13 国际商业机器公司 用于低k介电材料的包括回蚀的镶嵌互连结构
CN106575638A (zh) * 2014-07-28 2017-04-19 高通股份有限公司 具有至少部分地由保护结构来限定的气隙的半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020249A (en) 1997-07-10 2000-02-01 Taiwan Semiconductor Manufacturing Company Method for photo alignment after CMP planarization
US6100158A (en) * 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region
US6780775B2 (en) 2001-01-24 2004-08-24 Infineon Technologies Ag Design of lithography alignment and overlay measurement marks on CMP finished damascene surface
US6750115B1 (en) * 2002-11-25 2004-06-15 Infineon Technologies Ag Method for generating alignment marks for manufacturing MIM capacitors
KR100505690B1 (ko) * 2003-06-13 2005-08-03 삼성전자주식회사 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법
US20050196951A1 (en) * 2004-03-08 2005-09-08 Benjamin Szu-Min Lin Method of forming dual damascene structures
JP4788519B2 (ja) * 2006-08-07 2011-10-05 株式会社デンソー 半導体基板の製造方法
US7994639B2 (en) * 2007-07-31 2011-08-09 International Business Machines Corporation Microelectronic structure including dual damascene structure and high contrast alignment mark
KR100875175B1 (ko) * 2007-08-31 2008-12-22 주식회사 동부하이텍 반도체 소자의 제조방법
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US8324742B2 (en) 2008-04-01 2012-12-04 Texas Instruments Incorporated Alignment mark for opaque layer
US9117804B2 (en) * 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9437550B2 (en) * 2013-12-16 2016-09-06 Globalfoundries Singapore Pte. Ltd. TSV without zero alignment marks
US10163644B2 (en) * 2014-02-07 2018-12-25 Taiwan Semiconductor Manufacturing Company Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569327B (en) * 2001-07-25 2004-01-01 Taiwan Semiconductor Mfg Method to prevent the residual copper layer in the copper damascene process from blocking the alignment mark
CN1638089A (zh) * 2003-08-04 2005-07-13 国际商业机器公司 用于低k介电材料的包括回蚀的镶嵌互连结构
CN106575638A (zh) * 2014-07-28 2017-04-19 高通股份有限公司 具有至少部分地由保护结构来限定的气隙的半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756023B (zh) * 2021-01-15 2022-02-21 力晶積成電子製造股份有限公司 對位結構及其形成方法

Also Published As

Publication number Publication date
US10854555B1 (en) 2020-12-01
TW202103286A (zh) 2021-01-16
CN112185934B (zh) 2022-08-16
CN112185934A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
JP4001863B2 (ja) 半導体デバイスの製造方法
JP5732395B2 (ja) ハードマスク及び二重露光により形成される半導体デバイスのコンタクト及びビア
US20100136781A1 (en) Simultaneous via and trench patterning using different etch rates
JP2009099991A (ja) 半導体素子のスタックキャパシタ及びその形成方法
JP2006339584A (ja) 半導体装置およびその製造方法
US20200051853A1 (en) Multi-Metal Fill with Self-Align Patterning
US8841214B2 (en) Dual damascene process
US7879719B2 (en) Interconnect structure and method of manufacturing the same
TWI701797B (zh) 標記的製造方法
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
TWI691039B (zh) 鈷電鍍孔整合架構
JPH11345875A (ja) 半導体装置及びその製造方法及びそれに用いるフォトマスク
CN110690194B (zh) 对准标记结构的制作方法
JP2005159008A (ja) 半導体装置の製造方法
JP2013201279A (ja) 半導体装置の製造方法
KR100720519B1 (ko) 반도체 소자 및 그 제조방법
US7241684B2 (en) Method of forming metal wiring of semiconductor device
KR100968646B1 (ko) 반도체 수동 소자의 제조 방법
JP6149578B2 (ja) 電子デバイスの製造方法
WO2011030476A1 (ja) 半導体装置の製造方法
JP4376030B2 (ja) Ｍｉｍ容量素子を備えた半導体装置の製造方法
KR20040079836A (ko) 반도체 장치의 제조 방법
JP2007299939A (ja) 半導体装置
KR100778852B1 (ko) 반도체 소자 및 그 제조방법