JP4539052B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4539052B2 JP4539052B2 JP2003288208A JP2003288208A JP4539052B2 JP 4539052 B2 JP4539052 B2 JP 4539052B2 JP 2003288208 A JP2003288208 A JP 2003288208A JP 2003288208 A JP2003288208 A JP 2003288208A JP 4539052 B2 JP4539052 B2 JP 4539052B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor substrate
- trench
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
Description
図1〜図10は、本発明の実施の形態1による製造途中の半導体基板の概略を示す縦断面図である。まず、図1に示すように、低抵抗のn型シリコン半導体基板11を用意し、その表面に熱酸化法やCVD(化学気相成長)法などによりトレンチエッチング用の酸化膜12を形成する。なお、マスクは、酸化膜に限らず、窒化膜などの絶縁膜でもよい。
実施の形態2が実施の形態1と異なるのは、p型半導体17のエピタキシャル成長後、CMP法等によるポリシリコン18の研磨をおこなわずに、エピタキシャル成長炉内に基板を入れたまま炉内にHClガスを供給して、基板表面のポリシリコン18をエッチングして除去するようにしたことである。このエッチング処理では、時間管理によりエッチング量を管理する。エッチング時間の設定にあたっては、あらかじめ実験等をおこなって適切な時間を求めておく。また、基板表面の面内均一性が良好となるようなエッチング条件に設定する。
14 絶縁膜(酸化膜)
16 トレンチ
17 第2導電型半導体(p型半導体)
18 基板表面の生成物(ポリシリコン)
19 マスク合わせ用ターゲットとなるトレンチ
Claims (9)
- n型半導体領域とp型半導体領域とが交互に繰り返し接合された構成の並列pn接合構造を有する半導体基板を製造するにあたって、
第1導電型の半導体基板の表面にトレンチ形成パターンを有する絶縁膜を形成する工程と、
前記絶縁膜をマスクとして前記半導体基板にトレンチを形成する工程と、
第2導電型の半導体をエピタキシャル成長させて前記トレンチを埋める工程と、
エピタキシャル成長による基板表面の生成物を研磨して当該研磨面を前記絶縁膜の表面と面一にする第1の研磨工程と、
前記絶縁膜を除去する工程と、
基板表面を研磨して、絶縁膜除去により生じた凹凸を平坦化する第2の研磨工程と、
を含むことを特徴とする半導体基板の製造方法。 - 前記第1の研磨工程では、前記絶縁膜が研磨面に出現した時点で研磨を停止することを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記第2の研磨工程では、研磨に費やす時間を管理しながら研磨することを特徴とする請求項1または2に記載の半導体基板の製造方法。
- 前記第1の研磨工程後、前記第2の研磨工程前に、半導体素子を形成するためのマスク合わせ用ターゲットとなるトレンチを形成することを特徴とする請求項1〜3のいずれか一つに記載の半導体基板の製造方法。
- n型半導体領域とp型半導体領域とが交互に繰り返し接合された構成の並列pn接合構造を有する半導体基板を製造するにあたって、
第1導電型の半導体基板の表面にトレンチ形成パターンを有する絶縁膜を形成する工程と、
前記絶縁膜をマスクとして前記半導体基板にトレンチを形成する工程と、
第2導電型の半導体をエピタキシャル成長させて前記トレンチを埋める工程と、
エピタキシャル成長による基板表面の生成物をエッチングして除去するエッチング工程と、
前記絶縁膜を除去する工程と、
基板表面を研磨して、絶縁膜除去により生じた凹凸を平坦化する研磨工程と、
を含むことを特徴とする半導体基板の製造方法。 - 前記エッチング工程では、HClガスを供給しながらエッチングすることを特徴とする請求項5に記載の半導体基板の製造方法。
- 前記エッチング工程では、エッチング処理に費やす時間を管理しながらエッチングすることを特徴とする請求項5または6に記載の半導体基板の製造方法。
- 前記研磨工程では、研磨に費やす時間を管理しながら研磨することを特徴とする請求項5〜7のいずれか一つに記載の半導体基板の製造方法。
- 前記エッチング工程後、前記研磨工程前に、半導体素子を形成するためのマスク合わせ用ターゲットとなるトレンチを形成することを特徴とする請求項5〜8のいずれか一つに記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288208A JP4539052B2 (ja) | 2003-08-06 | 2003-08-06 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288208A JP4539052B2 (ja) | 2003-08-06 | 2003-08-06 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057142A JP2005057142A (ja) | 2005-03-03 |
JP4539052B2 true JP4539052B2 (ja) | 2010-09-08 |
Family
ID=34366956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288208A Expired - Fee Related JP4539052B2 (ja) | 2003-08-06 | 2003-08-06 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4539052B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094107A (zh) * | 2011-10-28 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种深沟槽的硅外延填充方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5015440B2 (ja) * | 2005-09-29 | 2012-08-29 | 株式会社デンソー | 半導体基板の製造方法 |
JP4788519B2 (ja) * | 2006-08-07 | 2011-10-05 | 株式会社デンソー | 半導体基板の製造方法 |
US20090273102A1 (en) | 2005-10-06 | 2009-11-05 | Syouji Nogami | Semiconductor Substrate and Method for Manufacturing the Same |
JP2007129115A (ja) * | 2005-11-07 | 2007-05-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP4563927B2 (ja) | 2005-12-02 | 2010-10-20 | 信越化学工業株式会社 | 基板及びその製造方法、並びにそれを用いたパターン形成方法 |
JP2007281157A (ja) * | 2006-04-06 | 2007-10-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
EP1926130A1 (en) | 2006-11-27 | 2008-05-28 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method of improving the surface of a semiconductor substrate |
JP2008171972A (ja) * | 2007-01-11 | 2008-07-24 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP4924440B2 (ja) * | 2008-01-14 | 2012-04-25 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US9153443B2 (en) | 2011-04-05 | 2015-10-06 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
KR102057030B1 (ko) | 2013-08-09 | 2019-12-18 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
CN105702709B (zh) * | 2016-01-29 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0439161B2 (ja) * | 1988-11-01 | 1992-06-26 | ||
JP2002124474A (ja) * | 2000-10-13 | 2002-04-26 | Denso Corp | 半導体基板の製造方法および半導体基板 |
JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
-
2003
- 2003-08-06 JP JP2003288208A patent/JP4539052B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0439161B2 (ja) * | 1988-11-01 | 1992-06-26 | ||
JP2002124474A (ja) * | 2000-10-13 | 2002-04-26 | Denso Corp | 半導体基板の製造方法および半導体基板 |
JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094107A (zh) * | 2011-10-28 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种深沟槽的硅外延填充方法 |
CN103094107B (zh) * | 2011-10-28 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种深沟槽的硅外延填充方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005057142A (ja) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4695824B2 (ja) | 半導体ウエハの製造方法 | |
US9917186B2 (en) | Semiconductor device with control structure including buried portions and method of manufacturing | |
JP4904673B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7595241B2 (en) | Method for fabricating silicon carbide vertical MOSFET devices | |
JP5017865B2 (ja) | 半導体装置 | |
TWI329925B (en) | Semiconductor device and method of fabricating the same | |
TWI497722B (zh) | 具有底切之半導體帶及其製造方法 | |
JP4539052B2 (ja) | 半導体基板の製造方法 | |
US8319261B2 (en) | Semiconductor component structure with vertical dielectric layers | |
JP4487656B2 (ja) | 半導体装置の製造方法 | |
WO2013042327A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5509543B2 (ja) | 半導体装置の製造方法 | |
JP5170074B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2005328013A (ja) | 半導体装置の製造方法 | |
JP5715461B2 (ja) | 半導体装置の製造方法 | |
WO2010079543A1 (ja) | 半導体素子の製造方法 | |
JP2004063894A (ja) | 半導体基板の製造方法 | |
TW200837806A (en) | Method for manufacturing silicon epitaxial wafer | |
JP5458608B2 (ja) | 半導体装置の製造方法 | |
JP4539057B2 (ja) | 半導体基板の製造方法 | |
CN110993557A (zh) | 用于在半导体主体中形成绝缘层的方法和晶体管器件 | |
JP5439768B2 (ja) | 半導体装置の製造方法 | |
JP6648743B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5556206B2 (ja) | 半導体基板の製造方法 | |
JP5055687B2 (ja) | 半導体ウエハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4539052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |