JPH02189930A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH02189930A JPH02189930A JP921589A JP921589A JPH02189930A JP H02189930 A JPH02189930 A JP H02189930A JP 921589 A JP921589 A JP 921589A JP 921589 A JP921589 A JP 921589A JP H02189930 A JPH02189930 A JP H02189930A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- region
- type
- conductivity type
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 150000003376 silicon Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007373 indentation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタの製造方法に関し、特
にコレクタ領域となるエピタキシャル層の不純物濃度を
シリコン基板よりも低濃度に形成した高耐圧バイポーラ
トランジスタの製造方法に関する。
にコレクタ領域となるエピタキシャル層の不純物濃度を
シリコン基板よりも低濃度に形成した高耐圧バイポーラ
トランジスタの製造方法に関する。
従来、コレクタ領域となるエピタキシャル層の不純物濃
度をシリコン基板よりも低濃度に形成した高耐圧バイポ
ーラトランジスタが提案されている。この種のトランジ
スタの製造方法を、NPNトランジスタを例にとって説
明する。
度をシリコン基板よりも低濃度に形成した高耐圧バイポ
ーラトランジスタが提案されている。この種のトランジ
スタの製造方法を、NPNトランジスタを例にとって説
明する。
第4図に示すように、P型シリコン基板1の絶縁拡散分
離を行う領域にはシリコン基板1よりも高濃度を有する
P壁埋込拡散領域2を形成し、かつ高耐圧NPN )ラ
ンジスタを形成する領域にはN型埋込拡散領域5を形成
する。
離を行う領域にはシリコン基板1よりも高濃度を有する
P壁埋込拡散領域2を形成し、かつ高耐圧NPN )ラ
ンジスタを形成する領域にはN型埋込拡散領域5を形成
する。
次に、全面にP型シリコン基板1よりも不純物濃度の低
いN型エピタキシャル層6をコレクタ領域として形成す
る。そして、このエピタキシャル層6の表面に酸化シリ
コン膜3を形成し、この酸化シリコン膜3に選択的に設
けた窓を通してP型不純物、N型不純物を選択的に導入
して、P型絶縁拡散領域7.P型ベース領域8.並びに
N型エミッタ領域とN型コレクタ接続領域としてのN型
拡散領域9a、9bを形成し、NPNバイポーラトラン
ジスタを構成している。
いN型エピタキシャル層6をコレクタ領域として形成す
る。そして、このエピタキシャル層6の表面に酸化シリ
コン膜3を形成し、この酸化シリコン膜3に選択的に設
けた窓を通してP型不純物、N型不純物を選択的に導入
して、P型絶縁拡散領域7.P型ベース領域8.並びに
N型エミッタ領域とN型コレクタ接続領域としてのN型
拡散領域9a、9bを形成し、NPNバイポーラトラン
ジスタを構成している。
上述した従来のバイポーラトランジスタの製造方法では
、コレクタ領域となるN型エピタキシャル層6の不純物
濃度をP型シリコン基板1よりも低濃度に形成している
ため、このエピタキシャル層6の成長中に、P型シリコ
ン基板1及びP壁埋込拡散領域2からの外方拡散による
オーI・ドーピングが生し、エピタキシャル層6の比抵
抗が高くなる。またば、N型エピタキシャル層6がP型
に反転することがある。このため、NPN )ランジス
タの寄生コレクタ抵抗が高くなるという問題が生してい
る。
、コレクタ領域となるN型エピタキシャル層6の不純物
濃度をP型シリコン基板1よりも低濃度に形成している
ため、このエピタキシャル層6の成長中に、P型シリコ
ン基板1及びP壁埋込拡散領域2からの外方拡散による
オーI・ドーピングが生し、エピタキシャル層6の比抵
抗が高くなる。またば、N型エピタキシャル層6がP型
に反転することがある。このため、NPN )ランジス
タの寄生コレクタ抵抗が高くなるという問題が生してい
る。
本発明は寄生コレクタ抵抗を抑制したバイポーラトラン
ジスタの製造方法を提供することを目的とする。
ジスタの製造方法を提供することを目的とする。
本発明のハイボーラトランジスクの製造方法は、一導電
型のシリコン基板の素子分離相当領域に該シリコン基板
よりも高不純物濃度の一導電型埋込拡散領域を形成する
工程と、このシリコン基板上に前記一導電型埋込拡散領
域を覆うように低不純物濃度の第1のエピタキシャル層
を形成する工程と、この第1のエピタキシャル層の素子
直下領域に逆導電型埋込拡散領域を形成する工程と、前
記第1のエピタキシャル層上に第2のN型エピタキシャ
ル層を形成する工程と、この第2のエピタキシャル層の
素子分離相当領域に前記一導電型埋込拡散領域と電気的
に接触する高濃度の一導電型絶縁拡散領域を形成する工
程と、前記第1のエピタキシャル層の素子領域にベース
領域としての一導電型拡散領域を形成する工程と、この
ベース領域及び前記第2のエピタキシャル層に夫々エミ
ソク領域、コレクタ接続領域としての逆導電型拡散領域
を夫々形成する工程とを含んでいる。
型のシリコン基板の素子分離相当領域に該シリコン基板
よりも高不純物濃度の一導電型埋込拡散領域を形成する
工程と、このシリコン基板上に前記一導電型埋込拡散領
域を覆うように低不純物濃度の第1のエピタキシャル層
を形成する工程と、この第1のエピタキシャル層の素子
直下領域に逆導電型埋込拡散領域を形成する工程と、前
記第1のエピタキシャル層上に第2のN型エピタキシャ
ル層を形成する工程と、この第2のエピタキシャル層の
素子分離相当領域に前記一導電型埋込拡散領域と電気的
に接触する高濃度の一導電型絶縁拡散領域を形成する工
程と、前記第1のエピタキシャル層の素子領域にベース
領域としての一導電型拡散領域を形成する工程と、この
ベース領域及び前記第2のエピタキシャル層に夫々エミ
ソク領域、コレクタ接続領域としての逆導電型拡散領域
を夫々形成する工程とを含んでいる。
上述した製造方法では、第2のエピタキシャル層の形成
時には、シリコン基板と素子分離用の一導電型埋込拡散
領域を第1のエピタキシャル層によって被覆しており、
第2のエピタキシャル層へのシリコン基板や一導電型拡
散領域からの不純物の外方拡散を防止する。
時には、シリコン基板と素子分離用の一導電型埋込拡散
領域を第1のエピタキシャル層によって被覆しており、
第2のエピタキシャル層へのシリコン基板や一導電型拡
散領域からの不純物の外方拡散を防止する。
次に、本発明を図面を参照して説明する。
第1図は本発明の第1実施例の縦断面図であり、本発明
をNPNバイポーラトランジスタに適用した例を示して
いる。また、第2図(a)乃至(d)は第1図の構成を
製造する方法を工程順に示す縦断面図である。
をNPNバイポーラトランジスタに適用した例を示して
いる。また、第2図(a)乃至(d)は第1図の構成を
製造する方法を工程順に示す縦断面図である。
先ず、第2図(a)に示すように、比抵抗1Ω・cmの
P型シリコン基板1に対して1000°Cのスチー酸化
処理を1時間施し、シリコン基板1上に4000人の厚
さの酸化シリコン膜3Aを形成する。
P型シリコン基板1に対して1000°Cのスチー酸化
処理を1時間施し、シリコン基板1上に4000人の厚
さの酸化シリコン膜3Aを形成する。
そして、素子間分離領域相当箇所の酸化シリコン膜3Δ
にフォトリソグラフィ技術で選択的に窓をあけ、この窓
を通してP型不純物を導入し、P型シリコン基板1にP
壁埋込拡散領域2を形成する。
にフォトリソグラフィ技術で選択的に窓をあけ、この窓
を通してP型不純物を導入し、P型シリコン基板1にP
壁埋込拡散領域2を形成する。
この際の拡散技術としては、ボロンをソースとして10
00°Cの拡散及び1100°Cのスチーム酸化2時間
で形成される。
00°Cの拡散及び1100°Cのスチーム酸化2時間
で形成される。
その後、前記酸化シリコン膜3Aは弗酸及び弗化アンモ
ニウムの混合液で除去する。
ニウムの混合液で除去する。
次いで、第2図に(b)に示すように、シリコン基板1
の全面に、第1のエピタキシャル層として比抵抗3Ω・
cmのP型エピタキシャル層4を2.0μm成長する。
の全面に、第1のエピタキシャル層として比抵抗3Ω・
cmのP型エピタキシャル層4を2.0μm成長する。
そして、このP型エピタキシャル層4上に対して100
0°Cのスチーム酸化を1時間行い、4000人の厚さ
の酸化シリコン膜3Bを形成する。そして、この酸化シ
リコン膜3Bの素子直下領域にフォトリソグラフィ技術
で選択的に窓をあけ、この窓を通してN型不純物を導入
し、工ピタキシャル層4にN型埋込拡散領域5を形成す
る。この際の拡散技術としては、アンチモンをソースと
して1200°Cの拡散及び押込みで形成する。
0°Cのスチーム酸化を1時間行い、4000人の厚さ
の酸化シリコン膜3Bを形成する。そして、この酸化シ
リコン膜3Bの素子直下領域にフォトリソグラフィ技術
で選択的に窓をあけ、この窓を通してN型不純物を導入
し、工ピタキシャル層4にN型埋込拡散領域5を形成す
る。この際の拡散技術としては、アンチモンをソースと
して1200°Cの拡散及び押込みで形成する。
その後、酸化シリコン膜3Bは弗酸及び弗化アンモニウ
ムの混合液で除去する。
ムの混合液で除去する。
次に、第2図(c)に示すように、全面に第2のエピタ
キシャル層として比抵抗6.0Ω・CIIIのN型エピ
タキシャル層6を20.czm成長する。そして、この
エピタキシャル層6上に酸化シリコン膜3Cを形成し、
前記素子分離領域に窓を開設し、この窓を通してエピタ
キシャル層6にP型不純物を導入しP型絶縁拡散領域7
を形成する。この際の拡散技術としては、ポロンをソー
スとした1100’Cの拡散及び1200°Cの押込み
で形成し、これによりP型埋込拡散領域2とP型絶縁拡
散領域7が電気的に接続される。
キシャル層として比抵抗6.0Ω・CIIIのN型エピ
タキシャル層6を20.czm成長する。そして、この
エピタキシャル層6上に酸化シリコン膜3Cを形成し、
前記素子分離領域に窓を開設し、この窓を通してエピタ
キシャル層6にP型不純物を導入しP型絶縁拡散領域7
を形成する。この際の拡散技術としては、ポロンをソー
スとした1100’Cの拡散及び1200°Cの押込み
で形成し、これによりP型埋込拡散領域2とP型絶縁拡
散領域7が電気的に接続される。
次に、第2図(d−)に示すように、酸化シリコン膜3
Dを再成長した後に、素子領域に窓をあけ、ここから前
記エピタキシャル層6にP型不純物を導入してP型ベー
ス拡散領域8を形成する。この際には、ボロンをソース
としたイオン注入技術が使用される。また、イオン注入
の条件としてはエネルギーが50KeV、 ドーズ量
が1.0E14とされ、アニール及び押込みとして11
40°Cの窒素雰囲気中で押込みを20分、更に100
0°Cのスチーム酸化を1時間行う。
Dを再成長した後に、素子領域に窓をあけ、ここから前
記エピタキシャル層6にP型不純物を導入してP型ベー
ス拡散領域8を形成する。この際には、ボロンをソース
としたイオン注入技術が使用される。また、イオン注入
の条件としてはエネルギーが50KeV、 ドーズ量
が1.0E14とされ、アニール及び押込みとして11
40°Cの窒素雰囲気中で押込みを20分、更に100
0°Cのスチーム酸化を1時間行う。
しかる後、第1図に示すように、酸化シリコン膜3を成
長させ、エミッタ領域、コレクタ接続領域に窓をあけ、
ここからN型不純物を導入してエミッタ領域及びコレク
タ接続領域としてのN型拡散領域9a、9bを形成する
。この際には、例えばリンをソースとした950°Cの
拡散及びスチーム酸化で形成する。
長させ、エミッタ領域、コレクタ接続領域に窓をあけ、
ここからN型不純物を導入してエミッタ領域及びコレク
タ接続領域としてのN型拡散領域9a、9bを形成する
。この際には、例えばリンをソースとした950°Cの
拡散及びスチーム酸化で形成する。
なお、この後は既存の配線技術を用いてNPNトランジ
スタのエミッタ、ベース及びコレクタに電極を形成し、
配線を行う。
スタのエミッタ、ベース及びコレクタに電極を形成し、
配線を行う。
したがって、この製造方法によれば、第1図(C)に示
したN型エピタキシャル層6を形成する工程では、P型
シリコン基板1及びP型埋込拡散領域2の表面はP型シ
リコン基板1よりも比抵抗の高いP型エピタキシャル層
4で覆われていることになるため、N型エピタキシャル
層6を成長する際の熱処理によっても、これらからのポ
ロンの外方拡散及びオートドーピングを最小限に抑える
ことができる。これにより、N型エピタキシャル層6の
比抵抗が増大することを防止して安定化を図り、NPN
)ランジスタのコレクタ抵抗が大きくなるという問題を
解消する。
したN型エピタキシャル層6を形成する工程では、P型
シリコン基板1及びP型埋込拡散領域2の表面はP型シ
リコン基板1よりも比抵抗の高いP型エピタキシャル層
4で覆われていることになるため、N型エピタキシャル
層6を成長する際の熱処理によっても、これらからのポ
ロンの外方拡散及びオートドーピングを最小限に抑える
ことができる。これにより、N型エピタキシャル層6の
比抵抗が増大することを防止して安定化を図り、NPN
)ランジスタのコレクタ抵抗が大きくなるという問題を
解消する。
第3図は第2実施例を説明するための途中工程における
縦断面図である。
縦断面図である。
製造工程は第1実施例と殆ど同じであるが、ここではP
型シリコン基板1上に形成する第1のエピタキシャル層
として、N型低濃度エピタキシャル層4′を2μm成長
している。また、このエピタキシャル層4′の比抵抗は
lΩ・CIn以上とし、P型埋込拡散領域2よりも低濃
度とする。
型シリコン基板1上に形成する第1のエピタキシャル層
として、N型低濃度エピタキシャル層4′を2μm成長
している。また、このエピタキシャル層4′の比抵抗は
lΩ・CIn以上とし、P型埋込拡散領域2よりも低濃
度とする。
この結果、P型埋込拡散領域2上にもN型低濃度エピタ
キシャル層4′が形成されるが、後の工程における熱処
理によってP型埋込拡散領域2が上方拡散しP型絶縁拡
散領域7と電気的に接続される。
キシャル層4′が形成されるが、後の工程における熱処
理によってP型埋込拡散領域2が上方拡散しP型絶縁拡
散領域7と電気的に接続される。
これにより第1の実施例と同様にN型エピタキシャル層
6を成長する際に生じるボロンの外方拡散及びオートド
ーピングを抑えることができ、N型エピタキシャル層6
の比抵抗を安定に形成し、NPN)ランジスタのコレク
タ抵抗の増大を防止する。
6を成長する際に生じるボロンの外方拡散及びオートド
ーピングを抑えることができ、N型エピタキシャル層6
の比抵抗を安定に形成し、NPN)ランジスタのコレク
タ抵抗の増大を防止する。
なお、以上の説明はNPN)ランジスタに本発明を適用
した例であるが、PNPトランジスタにおいても同様に
適用できることは言うまでもない。
した例であるが、PNPトランジスタにおいても同様に
適用できることは言うまでもない。
以上説明したように本発明は、一導電型のシリコン基板
表面と埋込拡散領域とを低濃度の第1のエピタキシャル
層で覆った状態で第2のエピタキシャル層の形成を行っ
ているので、シリコン基板及び埋込拡散領域からの外方
拡散を抑えることができ、バイポーラトランジスタのコ
レクタとなる第2のエピタキシャル層の比抵抗の増大や
、該エピタキシャル層が反転することを防止でき、バイ
ポーラトランジスタの直列寄生抵抗を低く安定に製造で
きる効果がある。
表面と埋込拡散領域とを低濃度の第1のエピタキシャル
層で覆った状態で第2のエピタキシャル層の形成を行っ
ているので、シリコン基板及び埋込拡散領域からの外方
拡散を抑えることができ、バイポーラトランジスタのコ
レクタとなる第2のエピタキシャル層の比抵抗の増大や
、該エピタキシャル層が反転することを防止でき、バイ
ポーラトランジスタの直列寄生抵抗を低く安定に製造で
きる効果がある。
第1図は本発明の第1実施例の完成状態の縦断面図、第
2図(a)乃至(lば第1実施例を製造工程順に示ず縦
断面図、第3図は本発明の第2実施例の完成状胆0縦断
面図、第、4図は従来方法の完成状態の縦断面図である
。 1・・・P型シリコン基板、2・・・P型埋込拡散領域
、3.3A〜3D・・・酸化シリコン膜、4・・・P型
エピタキシャル層(第1のエピタキシャル層)、4′・
・・N型エピタキシャル層(第1のエピタキシャル層)
、5・・・N型埋込拡散領域、6・・・N型エピタキシ
ャル層(第2のエピタキシャル層)、7・・P型絶縁拡
散領域、8・・・P型拡散領域(ヘース領域)、9a・
・・N型拡散領域(エミンク領域)、9b・・・N型拡
散領域(コレクタ接続iJf域)。 ■ ■ Cす 憾
2図(a)乃至(lば第1実施例を製造工程順に示ず縦
断面図、第3図は本発明の第2実施例の完成状胆0縦断
面図、第、4図は従来方法の完成状態の縦断面図である
。 1・・・P型シリコン基板、2・・・P型埋込拡散領域
、3.3A〜3D・・・酸化シリコン膜、4・・・P型
エピタキシャル層(第1のエピタキシャル層)、4′・
・・N型エピタキシャル層(第1のエピタキシャル層)
、5・・・N型埋込拡散領域、6・・・N型エピタキシ
ャル層(第2のエピタキシャル層)、7・・P型絶縁拡
散領域、8・・・P型拡散領域(ヘース領域)、9a・
・・N型拡散領域(エミンク領域)、9b・・・N型拡
散領域(コレクタ接続iJf域)。 ■ ■ Cす 憾
Claims (1)
- 1、一導電型のシリコン基板の素子分離相当領域に該シ
リコン基板よりも高不純物濃度の一導電型埋込拡散領域
を形成する工程と、このシリコン基板上に前記一導電型
埋込拡散領域を覆うように低不純物濃度の第1のエピタ
キシャル層を形成する工程と、この第1のエピタキシャ
ル層の素子直下領域に逆導電型埋込拡散領域を形成する
工程と、前記第1のエピタキシャル層上に第2のN型エ
ピタキシャル層を形成する工程と、この第2のエピタキ
シャル層の素子分離相当領域に前記一導電型埋込拡散領
域と電気的に接触する高濃度の一導電型絶縁拡散領域を
形成する工程と、前記第1のエピタキシャル層の素子領
域にベース領域としての一導電型拡散領域を形成する工
程と、このベース領域及び前記第2のエピタキシャル層
に夫々エミッタ領域、コレクタ接続領域としての逆導電
型拡散領域を夫々形成する工程とを含むことを特徴とす
るバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP921589A JPH02189930A (ja) | 1989-01-18 | 1989-01-18 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP921589A JPH02189930A (ja) | 1989-01-18 | 1989-01-18 | バイポーラトランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02189930A true JPH02189930A (ja) | 1990-07-25 |
Family
ID=11714233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP921589A Pending JPH02189930A (ja) | 1989-01-18 | 1989-01-18 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02189930A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210811A (ja) * | 1999-11-17 | 2001-08-03 | Denso Corp | 半導体基板の製造方法 |
-
1989
- 1989-01-18 JP JP921589A patent/JPH02189930A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210811A (ja) * | 1999-11-17 | 2001-08-03 | Denso Corp | 半導体基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
JPH02189930A (ja) | バイポーラトランジスタの製造方法 | |
US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
JPH0195552A (ja) | モノリシック集積半導体装置の製造方法 | |
JPS6095969A (ja) | 半導体集積回路の製造方法 | |
JP3140879B2 (ja) | 半導体装置及びその製造方法 | |
US6335256B1 (en) | Method of manufacturing a bipolar transistor | |
US20050035372A1 (en) | Semiconductor device for integrated injection ligic cell and process for fabricating the same | |
JPS6252949B2 (ja) | ||
JPS6330787B2 (ja) | ||
JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JPS6174361A (ja) | 埋め込み抵抗半導体装置 | |
JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
JPH01223740A (ja) | 半導体集積回路の製造方法 | |
JPH02119230A (ja) | 縦型pnpトランジスタの製造方法 | |
JPS63144567A (ja) | 半導体装置の製造方法 | |
JPH04152531A (ja) | 半導体装置の製造方法 | |
US20020063309A1 (en) | Method of making a bipolar transistor having a reduced base transit time | |
JPH03203333A (ja) | 半導体装置及びその製法 | |
JPH0258781B2 (ja) | ||
JPH10209310A (ja) | 半導体装置及びその製造方法 | |
JPS61276367A (ja) | 半導体装置の製造方法 | |
JPH07106342A (ja) | バイポーラ集積回路の製造方法 |