JPS61121433A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPS61121433A
JPS61121433A JP59244277A JP24427784A JPS61121433A JP S61121433 A JPS61121433 A JP S61121433A JP 59244277 A JP59244277 A JP 59244277A JP 24427784 A JP24427784 A JP 24427784A JP S61121433 A JPS61121433 A JP S61121433A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
single crystal
crystalline
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59244277A
Other languages
English (en)
Inventor
Yoshinobu Kakihara
柿原　良亘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59244277A priority Critical patent/JPS61121433A/ja
Priority to EP85308416A priority patent/EP0182651B1/en
Publication of JPS61121433A publication Critical patent/JPS61121433A/ja
Priority to US07/096,758 priority patent/US4834809A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/071—Heating, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/152—Single crystal on amorphous substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の目的 〔産業上の利用分野〕 この発明は半導体基板に関し、詳しくは高密度で、高性
能な半導体装置に好適な半導体基板に関する。
〔従来の技術〕
近年、三次元回路素子を中心とした５ＯＴ（絶縁性基板
上に形成された単結晶半導体層）の研究開発が盛んにな
り、半導体基板の多層化による高機能半導体デバイスの
開発機運が高まりつつある。
一方、２次元の大規模集積回路（ＶＬＳＩ）では、高速
性や高密度化へと推移している中で、例えばバイポーラ
トランジスタにおけるＰ−Ｎ接合分離方式では寄生容量
の減少化や集積回路の微細化に限界が生じているため、
酸化膜分離方式へと移行しつつある。
〔発明が解決しようとする問題点〕
しかしながら、酸化膜分離方式でも、更に細かなサブミ
クロン加工などに微細化されて来ると、ＰＮ接合分離方
式と同様に集積度や高速性能などが限界に達することが
予想される。
又、サファイヤ基板を用いる方式でも、実用化　　。
に向けて種々の検討が試みられているが、基板の価格が
高価であるのと、その上に成長させた単結晶シリコン半
導体層の電気的特性や結晶性が劣るため、実用化レベル
での半導体装置には採用されていないのが実状である。
この発明は以上の事情に鑑みなされたもので、その主要
な目的の一つは、高密度で高速性能を有する半導体装置
を製造するための半導体基板を提供することであり、も
う一つの目的は、半導体装置の高性能化を図るための素
子間分離を容易に行なうことができる半導体基板を提供
することにある。
（ロ）発明の構成 この発明は、シリコン結晶基板面に第１の絶縁膜を介し
て形成された第１の単結晶半導体層の上面に、所定のパ
ターンで開口された複数の開口部を有する第２の絶縁膜
と、第１の単結晶半導体層と同種の結晶性を有し、種結
晶法でエピタキシャル成長された第２の単結晶半導体層
とを順次積層して得られてなる半導体基板である。
〔実施例〕
以下第１図から第３図に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
第１図は半導体基板（Ｐ）の断面図で、第２図（ａｌ〜
ｆｄ）はその製造工程図である。第２図（ａ）において
、（１）はシリコン半導体結晶基板で、（２）は酸化物
単結晶膜からなる第１の絶縁膜である。
この膜（２）は、安定化ジルコニア膜（ＺｒＯｚ・　Ｙ
２Ｏ３、ＺｒＯ２＝ＭｇＯ、ＺｒＯ２・Ｓｎｚ　Ｇ３）
　、スピネル膜、サファイヤ膜等をスパッタ、リング法
、有機金属化学気相堆積法（ＭＯＣＶＤ）、原子層エピ
タキシャル法（ＡＬＥ）、イオン化クラスタビーム法（
ＩＣＢ）、　イオンブレーティング法などにより形成し
たものである。
次に、第２図（′ｂ）に示すように、シリコンのエピタ
キシャル装置を使用し、モノシラン（ＳｉＨ４）とアル
シン（ＡＳＨ４）を原料ガスとして、第１の絶縁膜（２
）上に、２層目に当るｎ４″層の第１の単結晶半導体層
としての単結晶シリコン半導体ｎ中層（３）を形成させ
る。
次いで、第２図ｆｃｌに示すように、前記半導体層（３
）の上面に第２の絶縁膜（４）を重畳させる。なお、第
２の絶縁膜（４）には、酸化物単結晶膜もしくは非結晶
酸化物薄膜が用いられ、この酸化物薄膜材料としては、
たとえば５ｉＯｚ、Ｔａ２０５．　　Ａｌｌ　２　Ｃｈ
、Ｙ２Ｏ３などが挙げられるが、その他の酸化物材料で
あってもよい。
その後、第２図（ｄｌに示すように、第２の絶縁膜（４
）に所定のパターニング通りに反応性イオンエツチング
法（ＲＩ　Ｅ）もしくはウェットエツチングにより２つ
の開口部（１３）　（１４）を穿ける。
最後に、第２図中）で行なったと同じエピタキシャル装
置と原料を用いて、ヒ素（Ａｓ）濃度の少な・い第２の
単結晶半導体層としての単結晶シリコン半導体ｎ層（５
）を第２の絶縁膜（４）の上面に公知の種結晶法（シー
ド法）で成長させて、第１図の半導体基板（Ｐ）を完成
させる。なお、シリコン半導体ｎ層（５）はシリコン半
導体ｎ中層（３）と同種の結晶性を有し、これら両者（
３１（５１の材料としてはシリコンの他、に、たとえば
、硫化鉛（Ｐ　ｂ　Ｓ）などの■−■族金属化合物が挙
げられる。
第３図は、この半導体基板（Ｐ）を用いて作製された半
導体装置（Ｓ）を示す図である。なお、同図において、
（６）は酸化膜、（７）はベース９層、（８）はエミッ
タｎ層、（９）はエミッタ電極、　ＱＯ）はベース電極
、　（１１）はコレクタ電極、　（１２）はコレクタ層
である。
以上のごとく、所定パターンで開口する２つの開口部（
１３）　（１４）を有する絶縁層（４）の全面に、単結
晶シリコン半導体ｎ層（５）がエピタキシャル成長され
ているため、半導体ｎ層（５）は半導体ｎ中層（３）の
結晶性を引き継ぐことができ、そのため非常に結晶性の
良い半導体基板を得ることができる。
また、絶縁層（４）が非晶質酸化膜の場合には、その上
に形成される単結晶シリコン半導体層は、ポリシリコン
に成ってしまうが、この発明の単結晶シリコン半導体ｎ
層（５）は実施例のごと（、半導体ｎ中層（３）の結晶
性を横方向から引き継ぐ形をとっているため、単結晶化
が行なわれ、結晶性を向上させた状況を得ることができ
る。
さらに、絶縁層（４）は半導体装置の電極分離や素子分
離などに利用できるため、半導体装置の作製工程の簡略
化が図れるとともに半導体装置の高速化や高密度化及び
高集束化を達成することができる。
その上、シード法を利用しているため、半導体ｎ中層（
３）と同種の半導体ｎ層（５）の結晶性は、その層の形
成膜厚が増すに連れて欠陥が少なくなり良質となる。
なお、酸化物単結晶膜（２）は半導体装置全体を絶縁（
アイソレーション）しているため、前述と同様な半導体
装置の高性能化に寄与することができる。
（ハ）発明の効果 この発明は単結晶半導体層の上面に所定のパターンで開
口された複数の開口部を有する第２の絶縁膜と、種結晶
法でエピタキシャル成長された第２の単結晶半導体層と
を順次積層して得られた半導体基板であるから、高密度
・高集積で高速性能を有する半導体装置用の半導体基板
を提供できるとともに、上記絶縁層によって半導体装置
の素子間分離を容易に行うことができる効果を奏する。
【図面の簡単な説明】
第１図はこの発明に係る半導体基板の一実施例の原理を
示す断面図、第２図（ａｌ〜（ｄｉはこの半導体基板の
製造工程断面図、第３図はこの半導体基板を用いた半導
体装置の原理を示す説明図である。 （Ｐｌ−一半導体基板、 （１１−シリコン結晶基板、（２）・・−第１の絶縁膜
、（３）−単結晶シリコン半導体ｎ十屓（第１の単結晶
半導体層）　、（４１−第２の絶縁膜、（５）−単結晶
シリコン半導体ｎ層（第２の単結晶半導体層）　、（８
１−エミッタ電極層、（９１−エミッタ電極、（７）、
αの、　（１１）。 （１２）−・−活性層、（１３）　、　（１４）−・−
開口部。 （・ 代理人　弁理士　　野　河　信　太　部。 “乙　　。 りＭ’、ｌ−、、−＋−，−Ｊ

Claims (1)

    【特許請求の範囲】
  1. １、シリコン結晶基板面に第１の絶縁膜を介して形成さ
    れた第１の単結晶半導体層の上面に、所定のパターンで
    開口された複数の開口部を有する第２の絶縁膜と、第１
    の単結晶半導体層と同種の結晶性を有し、種結晶法でエ
    ピタキシャル成長された第２の単結晶半導体層とを順次
    積層して得られてなる半導体基板。
JP59244277A 1984-11-19 1984-11-19 半導体基板 Pending JPS61121433A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59244277A JPS61121433A (ja) 1984-11-19 1984-11-19 半導体基板
EP85308416A EP0182651B1 (en) 1984-11-19 1985-11-19 Semiconductor substrate
US07/096,758 US4834809A (en) 1984-11-19 1987-09-09 Three dimensional semiconductor on insulator substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59244277A JPS61121433A (ja) 1984-11-19 1984-11-19 半導体基板

Publications (1)

Publication Number Publication Date
JPS61121433A true JPS61121433A (ja) 1986-06-09

Family

ID=17116351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59244277A Pending JPS61121433A (ja) 1984-11-19 1984-11-19 半導体基板

Country Status (3)

Country Link
US (1) US4834809A (ja)
EP (1) EP0182651B1 (ja)
JP (1) JPS61121433A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318655A (ja) * 1986-07-11 1988-01-26 Canon Inc 半導体装置の製造方法
JPS6344720A (ja) * 1986-04-11 1988-02-25 Canon Inc 結晶性堆積膜の形成方法
JPS63107016A (ja) * 1986-03-28 1988-05-12 Canon Inc 結晶の形成方法
JPS63182810A (ja) * 1987-01-26 1988-07-28 Canon Inc 結晶基材の製造方法
JPH01132116A (ja) * 1987-08-08 1989-05-24 Canon Inc 結晶物品及びその形成方法並びにそれを用いた半導体装置
KR100566675B1 (ko) 2004-12-14 2006-03-31 삼성전자주식회사 반도체 장치와 그 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738435B2 (ja) * 1986-06-13 1995-04-26 松下電器産業株式会社 半導体装置の製造方法
FR2640428B1 (fr) * 1988-12-09 1992-10-30 Thomson Csf Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions
US4988641A (en) * 1989-10-10 1991-01-29 Grumman Aerospace Corporation Graphotaxially forming a photosensitive detector array
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5350607A (en) * 1992-10-02 1994-09-27 United Technologies Corporation Ionized cluster beam deposition of sapphire
US5380683A (en) * 1992-10-02 1995-01-10 United Technologies Corporation Ionized cluster beam deposition of sapphire and silicon layers
JP3382114B2 (ja) * 1997-02-27 2003-03-04 株式会社東芝 半導体装置及びその製造方法
US5923067A (en) * 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
US6194253B1 (en) 1998-10-07 2001-02-27 International Business Machines Corporation Method for fabrication of silicon on insulator substrates
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
KR100401655B1 (ko) * 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368098A (en) * 1969-10-01 1983-01-11 Rockwell International Corporation Epitaxial composite and method of making
US3840409A (en) * 1970-03-16 1974-10-08 Ibm Insulating layer pedestal transistor device and process
JPS5120267B2 (ja) * 1972-05-13 1976-06-23
US3855009A (en) * 1973-09-20 1974-12-17 Texas Instruments Inc Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
JPS5820141B2 (ja) * 1976-09-20 1983-04-21 富士通株式会社 半導体装置
US4147584A (en) * 1977-12-27 1979-04-03 Burroughs Corporation Method for providing low cost wafers for use as substrates for integrated circuits
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
GB2085224B (en) * 1980-10-07 1984-08-15 Itt Ind Ltd Isolating sc device using oxygen duping
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
JPS5853822A (ja) * 1981-09-25 1983-03-30 Toshiba Corp 積層半導体装置
US4534099A (en) * 1982-10-15 1985-08-13 Standard Oil Company (Indiana) Method of making multilayer photoelectrodes and photovoltaic cells
FR2542500B1 (fr) * 1983-03-11 1986-08-29 Thomson Csf Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107016A (ja) * 1986-03-28 1988-05-12 Canon Inc 結晶の形成方法
JPS6344720A (ja) * 1986-04-11 1988-02-25 Canon Inc 結晶性堆積膜の形成方法
JP2692804B2 (ja) * 1986-04-11 1997-12-17 キヤノン株式会社 結晶性堆積膜の形成方法
JPS6318655A (ja) * 1986-07-11 1988-01-26 Canon Inc 半導体装置の製造方法
JP2515301B2 (ja) * 1986-07-11 1996-07-10 キヤノン株式会社 半導体装置の製造方法
JPS63182810A (ja) * 1987-01-26 1988-07-28 Canon Inc 結晶基材の製造方法
JPH01132116A (ja) * 1987-08-08 1989-05-24 Canon Inc 結晶物品及びその形成方法並びにそれを用いた半導体装置
KR100566675B1 (ko) 2004-12-14 2006-03-31 삼성전자주식회사 반도체 장치와 그 제조 방법

Also Published As

Publication number Publication date
US4834809A (en) 1989-05-30
EP0182651A2 (en) 1986-05-28
EP0182651A3 (en) 1987-10-14
EP0182651B1 (en) 1991-01-23

Similar Documents

Publication Publication Date Title
JPS61121433A (ja) 半導体基板
EP0317124B1 (en) Silicon on insulator semiconductor components containing thin synthetic diamond films
JPS58159322A (ja) マスク上に単結晶層を形成する方法
JPS5837949A (ja) 集積回路装置
JPH06500669A (ja) 高温超伝導体膜の結晶粒界結合
JPS62123716A (ja) 半導体装置の製造方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
KR940003745B1 (ko) 산화물 초전도체를 갖는 능동소자 및 그의 제조방법
JPS60144949A (ja) 半導体装置の製造方法
JPH02111077A (ja) 半導体整流素子
JPS6047239B2 (ja) 単結晶シリコン薄膜の製造方法
US20090053864A1 (en) Method for fabricating a semiconductor structure having heterogeneous crystalline orientations
JPH01308086A (ja) 固体電子装置
JPS6248040A (ja) 絶縁分離基板及びその製造方法
KR920007360B1 (ko) 다층구조를 갖는 반도체 제조방법
JPS5868963A (ja) 半導体装置
JPS61171148A (ja) 半導体装置用材料の製法
JPS63302524A (ja) 半導体装置の製造方法
JPH02126631A (ja) Ｓｏｉ基板の製造方法
JPS6055613A (ja) 半導体装置用基板
JPH0467786B2 (ja)
JPS6298639A (ja) 誘電体分離基板の製造方法
JPH05167089A (ja) 半導体結晶の製造方法
JPH02137336A (ja) Ｍｏｓ型電界効果トランジスタの製造方法
JPH04111482A (ja) 超電導素子および作製方法