JP4764508B2 - 表面形状センサとその製造方法 - Google Patents

表面形状センサとその製造方法 Download PDF

Info

Publication number
JP4764508B2
JP4764508B2 JP2009510640A JP2009510640A JP4764508B2 JP 4764508 B2 JP4764508 B2 JP 4764508B2 JP 2009510640 A JP2009510640 A JP 2009510640A JP 2009510640 A JP2009510640 A JP 2009510640A JP 4764508 B2 JP4764508 B2 JP 4764508B2
Authority
JP
Japan
Prior art keywords
film
insulating film
surface shape
shape sensor
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009510640A
Other languages
English (en)
Other versions
JPWO2008129602A1 (ja
Inventor
高広 山形
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008129602A1 publication Critical patent/JPWO2008129602A1/ja
Application granted granted Critical
Publication of JP4764508B2 publication Critical patent/JP4764508B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/28—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring contours or curvatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/34—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、表面形状センサとその製造方法に関し、より詳しくは、人間の指紋や動物の鼻紋などの微細な凹凸を検出する静電容量式のC-MOS型表面形状センサとその製造方法に関する。
近年、情報化社会の進展に伴い、銀行カードや電子マネーの不正使用を防止するセキュリティ技術として、個人の身体的特徴により本人確認を行う生体認証技術が実用化されている。生体認証技術には、手のひら静脈や声紋を利用するものもあるが、中でも、指紋を利用する指紋認証技術は、これまでに多くの研究がなされている。
例えば、特許文献１では、指紋に光を当て、その反射光から光学的に指紋を照合している。
そして、特許文献２では、指紋の凹凸によって発生する圧力差を圧電薄膜により読み取り、照合を行っている。
また、特許文献３では、皮膚との接触により生じる感圧シートの抵抗変化又は容量変化に基づいて照合を行っている。
しかしながら、これらの技術のうち、光学的な手法を用いる特許文献１の技術は、小型化するのが難しいうえ、汎用的に用いることができず、用途が限定されるという問題がある。また、感圧シートを用いる特許文献３の技術は、感圧シートの材料が特殊であり、更に感圧シートの加工も難しいことから、実用化が困難である。
これらの問題を解決する技術として、特許文献４には、半導体基板に形成される容量型の指紋センサ（表面形状センサ）を開示している。その指紋センサでは、半導体基板の上にアレイ状に形成された複数の検出電極膜と皮膚とが対向し、各々の検出電極膜と皮膚とがそれぞれキャパシタの電極として機能する。そのキャパシタにおける電極同士の間隔は指紋の凹凸によって変化する。従って、各検出電極膜を一つの画素として機能させ、各キャパシタの静電容量をセンシングして可視化することにより指紋のイメージが得られる。この方式の指紋センサは、光学的な方式と比較して特殊なインターフェースが不要であり、且つ小型化が可能である。
なお、この他にも、本発明に関連する技術が下記の特許文献５〜１９にも開示されている。
特開昭６１−２２１８８３号公報 特開平５−６１９６５号公報 特開平７−１６８９３０号公報 特開２００３−２６９９０７号公報 特表２０００−５１２０５３号公報 特開２００４−２１８０８７号公報 特表２００２−５４４３８０号公報 特開２００４−２５６８３７号公報 特開２００３−５８８７２号公報 特許第３６２４８４３号明細書 特表２００１−５０６３１９号公報 米国特許第６２６１６９３号明細書 米国特許第５８５８４７７号明細書 米国特許第６１４３１４２号明細書 特開２００２−２９４４７０号公報 特開２００２−１９４１２３号公報 特許第３６５８３４２号明細書 特開２００３−３０１２５７号公報 特表２００３−５３４２２３号公報
本発明の目的は、機械的強度を維持しつつ、感度向上を図ることが可能な表面形状センサとその製造方法を提供することにある。
本発明の一観点によれば、半導体基板の上方に形成された平坦な上面を有する層間絶縁膜と、前記層間絶縁膜上に形成された検出電極膜と、前記検出電極膜及び前記層間絶縁膜上に形成された、窒化シリコン膜が表面に露出する上部絶縁膜と、前記上部絶縁膜の上に形成され、前記検出電極膜の上に窓が形成されたテトラヘデラルアモルファスカーボン(ta-C)膜からなる保護絶縁膜とを有することを特徴とする表面形状センサが提供される。
本発明では、検出電極膜を覆う上部絶縁膜の上に堆積される保護絶縁膜として、テトラヘデラルアモルファスカーボン(ta-C)膜を用いている。従来、保護絶縁膜として用いられたポリイミド膜に比べて、テトラヘデラルアモルファスカーボン(ta-C)膜は強固で機械的強度が十分な材料であり、機械的な強度を維持しつつ大幅に薄くすることができる。
ところで、保護絶縁膜に指（被検体）を触れることで、指と検出電極膜との間にキャパシタが形成される。そのキャパシタの静電容量は、指の表面の凹凸（指紋）によって変化するので、この静電容量の違いを検出電極膜において読み取ることで、指紋の画像が得られる。この場合、指と検出電極膜との間隔は、上部絶縁膜と保護絶縁膜によって規制されており、これらの膜の厚さが薄いほど間隔が狭くなってキャパシタの静電容量は大きくなる。指紋の検出感度は、キャパシタの静電容量が大きい方が高まるので、指紋の検出感度が向上する。
本発明では、上記のように、機械的な強度を維持しつつ保護絶縁膜を大幅に薄くすることができるため、検出電極膜と、その上にかざされる指とを大幅に近づけることができる。これにより、キャパシタの静電容量を大きくすることができるため、指紋の検出感度の向上を図ることができる。
また、本発明の別の観点によれば、半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に検出電極膜を形成する工程と、前記検出電極膜及び層間絶縁膜の上に、窒化シリコン膜が表面に露出する上部絶縁膜を形成する工程と、前記検出電極膜の上に窓を備えたテトラヘデラルアモルファスカーボン(ta-C)膜からなる保護絶縁膜を前記上部絶縁膜の上に形成する工程とを有することを特徴とする表面形状センサの製造方法が提供される。
本発明では、検出電極膜を覆う上部絶縁膜の上に、保護絶縁膜としてテトラヘデラルアモルファスカーボン(ta-C)膜を形成している。
テトラヘデラルアモルファスカーボン(ta-C)膜は、従来、保護絶縁膜として用いられたポリイミド膜に比べて、強固で機械的強度が十分な材料であり、機械的な強度を維持しつつ大幅に薄くすることができる。これにより、キャパシタの静電容量を大きくすることができるため、指紋の検出感度の向上を図ることができる。
本発明によれば、機械的な強度を維持しつつ、指紋の検出感度の向上を図ることができる表面形状センサ及びその製造方法を提供することができる。
図１（ａ）、（ｂ）は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１）である。 図２（ａ）、（ｂ）は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その２）である。 図３（ａ）、（ｂ）は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その３）である。 図４は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その４）である。 図５は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その５）である。 図６は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その６）である。 図７は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その７）である。 図８は、本発明に至る経過の形態に係る表面形状センサの製造途中の断面図（その８）である。 図９は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その９）である。 図１０は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１０）である。 図１１は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１１）である。 図１２は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１２）である。 図１３は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１３）である。 図１４は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１４）である。 図１５は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１５）である。 図１６は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１６）である。 図１７は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１７）である。 図１８は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１８）である。 図１９は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その１９）である。 図２０は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その２０）である。 図２１は、本発明に至る経過の形態に係る表面形状センサの製造工程を示す断面図（その２１）である。 図２２は、本発明に至る経過の形態に係る表面形状センサの動作を説明する断面図である。 図２３は、本発明に至る経過の形態に係る表面形状センサの動作を説明する等価回路図である。 図２４、本発明に至る経過の形態に係る表面形状センサの断面図である。 図２５は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その１）である。 図２６は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その２）である。 図２７は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その３）である。 図２８は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その４）である。 図２９は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その５）である。 図３０は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その６）である。 図３１は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その７）である。 図３２は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その８）である。 図３３は、本発明の第１の実施の形態に係る表面形状センサの製造工程を示す断面図（その９）である。 図３４（ａ）は、本発明の第１の実施の形態に係る表面形状センサの平面構成を示す平面図であり、同図（ｂ）は、同じくセンサ部及びESD部の拡大平面図である。 図３５は、本発明の第１の実施の形態に係る表面形状センサの他の平面構成を示す平面図である。 図３６は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その１）である。 図３７は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その２）である。 図３８は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その３）である。 図３９は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その４）である。 図４０は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その５）である。 図４１は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その６）である。 図４２は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その７）である。 図４３は、本発明の第２の実施の形態に係る表面形状センサの製造工程を示す断面図（その８）である。 図４４は、本発明の第２の実施の形態に係る表面形状センサの他の構成を示す断面図である。 図４５は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その１）である。 図４６は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その２）である。 図４７は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その３）である。 図４８は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その４）である。 図４９は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その５）である。 図５０は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その６）である。 図５１は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その７）である。 図５２は、本発明の第３の実施の形態に係る表面形状センサの製造工程を示す断面図（その８）である。 図５３は、本発明の第４の実施の形態に係る表面形状センサの製造工程を示す断面図（その１）である。 図５４は、本発明の第４の実施の形態に係る表面形状センサの製造工程を示す断面図（その２）である。 図５５は、本発明の第４の実施の形態に係る表面形状センサの製造工程を示す断面図（その３）である。 図５６は、本発明の第４の実施の形態に係る表面形状センサの製造工程を示す断面図（その４）である。 図５７は、本発明の第４の実施の形態に係る表面形状センサの製造工程を示す断面図（その５）である。 図５８は、本発明の第４の実施の形態に係る表面形状センサの製造工程を示す断面図（その６）である。 図５９は、本発明の第５の実施の形態に係る表面形状センサの構成を示す断面図である。 図６０は、本発明の第６の実施の形態に係る表面形状センサの構成を示す断面図である。 図６１は、本発明の第７の実施の形態に係る表面形状センサの構成を示す断面図である。 図６２は、本発明の第８の実施の形態に係る表面形状センサの製造工程を示す断面図（その１）である。 図６３は、本発明の第８の実施の形態に係る表面形状センサの製造工程を示す断面図（その２）である。 図６４は、本発明の第８の実施の形態に係る表面形状センサの製造工程を示す断面図（その３）である。
以下に、本発明の実施の形態に係る容量型の表面形状センサについて、添付図面を参照しながら詳細に説明する。
発明に至った経過）
まず最初に、この発明に至った経過について説明する。
図２１は、この発明前の静電容量式のC-MOS型表面形状センサの一センサ領域Iと一パッド領域IIとを示す断面図である。
その表面形状センサは、図２１に示すように、下層から上層に順に、トランジスタ層部１０１と、配線層部１０２と、指紋センサ層部１０３とで層構成されている。
トランジスタ層部１０１は、半導体基板１に形成されたSRAM等を構成するMOSトランジスタTR1乃至TR3と、それらを覆う表面が平坦化された第１層間絶縁膜２３と、第１層間絶縁膜２３に埋め込まれ、MOSトランジスタTR1乃至TR3のソース／ドレイン領域１９ａ〜１９ｃと上層の一層目配線２６ａとを接続するプラグ２５ａ〜２５ｃ及び半導体基板１０と上層の一層目配線２６ａとを接続するプラグ２５ｄとにより構成されている。
配線層部１０２は、第１層間絶縁膜２３上の複数の一層目配線２６ａと、一層目配線２６ａを覆う表面が平坦な第２層間絶縁膜３０と、第２層間絶縁膜３０に埋め込まれて一層目配線２６ａと上層の二層目配線３５ａとを接続するプラグ３４と、第２層間絶縁膜３０上の複数の二層目配線３５ａ及びボンディングパッド３５ｂと、二層目配線３５ａ及びボンディングパッド３５ｂを覆う表面が平坦な第３層間絶縁膜４０とで構成されている。
指紋センサ層部１０３は、第３層間絶縁膜４０上の検出電極膜４２ａ及び接地電極膜（静電気放電電極）４２ｂと、検出電極膜４２ａ及び接地電極膜４２ｂを覆うカバー絶縁膜４６及び水分バリア絶縁膜４７と、水分バリア絶縁膜４７上に形成されて、センサ部、ESD部（静電気放電部）及びパッド部を除き、保護部を覆う保護絶縁膜４９とで構成されている。保護絶縁膜４９としてポリイミド膜が用いられている。
一つのセンサ領域Iは、センサ部と、ESD(Electro Static Discharge)部と、保護部とで構成され、指が当接されて指紋が認識される領域である。センサ部は、保護絶縁膜４９に形成された第１窓（センサ窓）４９ａ内の領域で検出電極膜４２ａがカバー絶縁膜４６及び水分バリア絶縁膜４７に被覆されてなる。ESD部は、同じ第１窓４９ａ内であって、センサ部に隣接してカバー絶縁膜４６及び水分バリア絶縁膜４７に形成されたESDホール（第１ホール）４７ａ内に接地電極膜４２ｂが露出してなる。装置の静電破壊を防ぐため、接地電極膜４２ｂを介して人体に蓄積している電荷を半導体基板１０に逃がす。保護部は、センサ部に隣接するカバー絶縁膜４６及び水分バリア絶縁膜４７の上に保護絶縁膜４９が設けられてなり、保護絶縁膜４９により指その他の接触による機械的衝撃から装置の内部を保護する。
一つのパッド領域IIは、第３層間絶縁膜４０、カバー絶縁膜４６及び水分バリア絶縁膜４７に形成された電極引出し窓（第２ホール）４７ｂ内にボンディングパッド３５ｂが露出してなり、ボンディングパッド３５ｂにはセンサチップをパッケージに搭載する際にボンディングワイヤが接合される。
次に、上記静電容量式のC-MOS型表面形状センサの製造方法について説明する。
図１〜図２１は、上記した表面形状センサの製造途中の断面図である。以下では、センサ領域Iと、パッド領域IIとをこれらの図に併記する。
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン（半導体）基板１０の表面を熱酸化することにより素子分離絶縁膜１１を形成し、この素子分離絶縁膜１１でトランジスタの活性領域を画定する。シリコン基板１０の表面から素子分離絶縁膜１１の上面までの高さは約１００nmである。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれるが、これに代えてSTI(Shallow Trench Isolation)を採用してもよい。
次いで、シリコン基板１０の活性領域にp型不純物、例えばボロンを導入して第１、第２pウェル１２、１３を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜１４となる熱酸化膜を約６〜７nmの厚さに形成する。
続いて、シリコン基板１０の上側全面に、厚さ約５０nmの非晶質シリコン膜と厚さ約１５０nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板１０上にゲート電極１５を形成すると共に、素子分離絶縁膜１１上に配線１６を形成する。
更に、ゲート電極１５をマスクにするイオン注入により、ゲート電極１５の横のシリコン基板１０にn型不純物としてリンを導入し、第１〜第３ソース／ドレインエクステンション１７ａ〜１７ｃを形成する。
その後に、シリコン基板１０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１５と配線１６の横に絶縁性スペーサ１８として残す。その絶縁膜として、例えばCVD(Chemical Vapor Deposition)法により酸化シリコン膜を形成する。
続いて、この絶縁性スペーサ１８とゲート電極１５をマスクにして、シリコン基板１０に砒素等のn型不純物を再びイオン注入することにより、ゲート電極１５の側方のシリコン基板１０に第１〜第３ソース／ドレイン領域１９ａ〜１９ｃを形成する。
更に、シリコン基板１０の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、第１〜第３ソース／ドレイン領域１９ａ〜１９ｃにおけるシリコン基板１０上にコバルトシリサイド層等の高融点シリサイド層２０を形成し、各ソース／ドレイン領域１９ａ〜１９ｃを低抵抗化する。
なお、このような高融点金属シリサイド層は、素子分離絶縁膜１１が形成されていない部分のシリコン基板１０の表層にも形成される。
その後に、素子分離絶縁膜１１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
ここまでの工程により、シリコン基板１０の活性領域には、ゲート絶縁膜１４、ゲート電極１５、及び第１〜第３ソース／ドレイン領域１９ａ〜１９ｃ等によって構成される第１〜第３MOSトランジスタTR1〜TR3が形成される。
次に、図１（ｂ）に示すように、シリコン基板１０の上側全面に、プラズマCVD法により酸化窒化シリコン(SiON)膜を厚さ約２００nmに形成し、この酸化窒化シリコン膜をカバー絶縁膜２１とする。
続いて、TEOS(tetra ethoxy silane)ガスを使用するプラズマCVD法により、第１絶縁膜２２としてカバー絶縁膜２１の上に酸化シリコン膜を厚さ約１０００nmに形成する。その後、CMP(Chemical Mechanical Polishing)法により第１絶縁膜２２を２００nm程度研磨することにより、第１絶縁膜２２の上面を平坦化する。
本製造方法では、このようにして形成されたカバー絶縁膜２１と第１絶縁膜２２により第１層間絶縁膜２３が構成される。
続いて、図２（ａ）に示すように、第１層間絶縁膜２３の上にフォトレジストを塗布し、それを露光、現像することにより、窓２４ａ〜２４ｅを備えた第１レジストパターン２４を形成する。
そして、この第１レジストパターン２４をマスクにして第１層間絶縁膜２３をドライエッチングすることにより、図示のような第１〜第５コンタクトホール２３ａ〜２３ｅを形成する。この後に、第１レジストパターン２４は除去される。
次に、図２（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第１〜第５コンタクトホール２３ａ〜２３ｅの内面と第１層間絶縁膜２３の上面に、スパッタ法によりグルー膜として厚さ約２０nmのチタン（Ti）膜と厚さ約５０nmの窒化チタン（TiN）膜とをこの順に形成する。
次いで、このグルー膜の上にCVD法によりタングステン（W）膜を形成し、このタングステン膜で第１〜第５コンタクトホール２３ａ〜２３ｅを完全に埋め込む。
そして、第１層間絶縁膜２３の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第１〜第５コンタクトホール２３ａ〜２３ｅの中に第１〜第５導電性プラグ２５ａ〜２５ｅとして残す。
続いて、図３（ａ）に示すように、各第１〜第５導電性プラグ２５ａ〜２５ｅと第１層間絶縁膜２３のそれぞれの上面に第１金属積層膜２６を形成する。その金属積層膜２６は、スパッタ法により形成され、下から順に厚さ約５００nmの銅含有アルミニウム膜、厚さ約５nmのチタン膜、及び厚さ約１５０nmの窒化チタン膜を形成してなる。
この後に、第１金属積層膜２６の上にフォトレジストを塗布し、それを露光、現像して第２レジストパターン２７を形成する。
次いで、図３（ｂ）に示すように、第２レジストパターン２７をマスクにして第１金属積層膜２６をドライエッチングすることにより一層目配線２６ａを形成する。このエッチングを終了後、第２レジストパターン２７は除去される。
次に、図４に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを使用するプラズマCVD法により、シリコン基板１０の上側全面に酸化シリコン膜を厚さ約２２００nm程度に形成し、この酸化シリコン膜を第２絶縁膜２８とする。
特に図示はしないが、TEOSガスを用いて形成された第２絶縁膜２８は、隣接する一層目配線２６ａの間に「す」が形成されやすい。その「す」が形成されたままだと、「す」の内部に水分や不純物が残留し、配線２６ａにストレスマイグレーションが発生し易くなる。
そこで、この第２絶縁膜２８を形成した後に、第２絶縁膜２８の上面をCMP法により研磨し、第２絶縁膜２８の表面に「す」を表出させる。このCMPの研磨量は、典型的には約１０００nm程度である。
その後、再びTEOSガスを使用するプラズマCVD法により、第２絶縁膜２８の上面に第１キャップ絶縁膜２９として酸化シリコン膜を形成し、このキャップ絶縁膜２９で「す」を完全に埋める。
第１キャップ絶縁膜２９は、その下の第２絶縁膜２８と共に第２層間絶縁膜（下地絶縁膜）３０を構成する。
続いて、図５に示すように、第２層間絶縁膜３０の上に第３レジストパターン３２を形成する。そして、第３レジストパターン３２の窓３２ａを通じて第２層間絶縁膜３０をドライエッチングすることにより、一層目配線２６ａに至る深さの第１ホール３０ａを形成する。
この後に、第３レジストパターン３２は除去される。
次に、図６に示す断面構造を得るまでの工程について説明する。
まず、第１ホール３０ａの内面と第２層間絶縁膜３０の上面に、スパッタ法によりグルー膜として厚さ約５０nmの窒化チタン膜を形成する。
次いで、このグルー膜の上にCVD法によりタングステン膜を厚さ約７００nmに形成し、このタングステン膜で第１ホール３０ａを完全に埋め込む。
そして、第２層間絶縁膜３０の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第１ホール３０ａの中に第６導電性プラグ３４として残す。
続いて、図７に示すように、第２層間絶縁膜３０と第６導電性プラグ３４のそれぞれの上に、スパッタ法により銅含有アルミニウム膜と窒化チタン膜とをこの順に形成し、これらの膜を第２金属積層膜３５とする。なお、この第２金属積層膜３５の膜厚は限定されないが、銅含有アルミニウム膜の厚さは約５００nmであり、窒化チタン膜の厚さは約１２０nmである。
その後に、第２金属積層膜３５の上に第４レジストパターン３６を形成する。
次いで、図８に示すように、第４レジストパターン３６をマスクにして第２金属積層膜３５をドライエッチングし、エッチングされずに残存した第２金属積層膜３５を二層目配線３５ａ及びボンディングパッド３５ｂとする。
この後に、第４レジストパターン３６は除去される。
次に、図９に示す断面構造を得るまでの工程について説明する。
まず、二層目配線３５ａ及びボンディングパッド３５ｂと第２層間絶縁膜３０の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約４００nmに形成し、この酸化シリコン膜をカバー絶縁膜３７とする。
このカバー絶縁膜３７には、二層目配線３５ａを反映して表面に凹凸が形成される。そこで、次の工程では、この凹凸を埋め込むために、カバー絶縁膜３７の上に第３絶縁膜３８として酸化シリコン膜を形成する。
本実施形態では、その第３絶縁膜３８の形成方法として埋め込み性に優れたSOG(Spin On Glass)を採用し、カバー絶縁膜３７の平坦面上での第３絶縁膜３８の厚さを約５００nmとする。
その後、この第３絶縁膜３８の上に、TEOSガスを使用するプラズマCVD法を用い、犠牲絶縁膜３９として厚さ約２０００nmの酸化シリコン膜を形成する。
このように形成された絶縁膜３７〜３９により第３層間絶縁膜４０が構成される。
上記のように埋め込み性の良いSOGにより第３絶縁膜３８を形成しても、二層目配線３５ａを反映した僅かな凹凸が第３層間絶縁膜４０の表面に残る。
そこで、次に、図１０に示すように、犠牲絶縁膜３９の上面をCMP法により研磨して平坦化する。このCMP法においける研磨量は、典型的には約１０００nmである。
次いで、図１１に示すように、各絶縁膜３７〜３９の成膜時や図１０のCMP時に第３層間絶縁膜４０中に取り込まれた水分を除去するために、窒素含有雰囲気中、例えばN2Oプラズマ雰囲気中において第３層間絶縁膜４０をアニールして脱水すると共に、その表面を窒化して水分の再吸着を防止する。
そのN2Oプラズマアニールの条件は特に限定されないが、本実施形態では、CVD装置をアニール装置として代用し、基板温度を３５０℃、処理時間を２分〜４分としてこのN2Oプラズマアニールを行う。なお、このCVD装置には、周波数が13.56 MHzでパワーが５００Wの高周波電力がプラズマ化用の電力として印加される。
このN2Oプラズマアニールは、膜中に多くの水分が含まれ得るSOGにより第３絶縁膜３８を形成する場合に特に有効である。
次に、図１２に示す断面構造を得るまでの工程について説明する。
まず、第３層間絶縁膜４０の上に第５レジストパターン４１を形成する。
次いで、この第５レジストパターン４１の窓４１ａ、４１ｂを通じて第３層間絶縁膜４０をドライエッチングすることにより、二層目配線３５ａの上の絶縁膜に第２、第３ホール４０ａ、４０ｂを形成する。
この後に、第５レジストパターン４１は除去される。
続いて、図１３に示すように、N2雰囲気において第３層間絶縁膜４０をアニールすることにより、第３層間絶縁膜４０になおも含まれる水分を各ホール４０ａ、４０ｂから外部に放出させる。
このN2アニールは、基板温度が３５０℃の条件で、N2流量を２０リットル／分、処理時間を３０分として行われる。
次に、図１４に示すように、第３層間絶縁膜４０の上面と第２、第３ホール４０ａ、４０ｂの内面に、導電膜４２として窒化チタン膜をスパッタ法により厚さ約２００nmに形成する。
導電膜４２は、窒化チタン膜に限定されず、チタン膜や窒化チタンアルミニウム膜でもよい。後述するように、導電膜４２は、指が近接する検出電極膜となるものであり、上記のようにチタンを含む材料で導電膜４４を構成することで、検出電極膜の耐腐食性が高められる。
また、Au、Ag、Pt、Pd、Rh、Ir、Ru、及びOs等の貴金属で導電膜４２を構成しても、耐腐食性の高い検出電極膜が得られる。
ここで、導電膜４２を形成する前に、図１３の工程において第３層間絶縁膜４０の水分をホール４０ａ、４０ｂから十分に逃がしておいたので、導電膜４２の形成時にホール４０ａ、４０ｂから出る脱ガスが低減され、ホール４０ａ、４０ｂ内において導電膜４２が未形成になるのを防止できる。
なお、図１３のアニール工程から長時間経過した後に導電膜４２を形成したのでは、ホール４０ａ、４０ｂに水分が吸収されてしまい、これらのホール４０ａ、４０ｂにおいて導電膜４２が未形成になる恐れがある。従って、上記のアニール工程をおこなってから１時間以内に導電膜４２を形成するのが好ましい。
更に、図１１の工程でも第３層間絶縁膜４０を脱水したので、導電膜４２の形成時に第３層間絶縁膜４０に熱が加わっても、第３層間絶縁膜４０内の二層目配線３５ａが蒸し焼きになるのを防ぐことができる。
次に、図１５に示すように、導電膜４２の上にフォトレジストを塗布し、それを露光、現像して第６レジストパターン４３を形成する。
続いて、図１６に示すように、第６レジストパターン４３をマスクにして導電膜４２をドライエッチングすることにより、第２、第３ホール４０ａ、４０ｂの内部とその周辺にのみ導電膜４２を検出電極膜４２ａ及び接地電極膜４２ｂとして残す。
各電極膜４２ａ、４２ｂは互いに独立しており、それぞれ第２、第３ホール４０ａ、４０ｂを介して二層目配線３５ａと電気的に接続される。なお、接地電極膜４２ｂは、下層のプラグ３４、２５ｄ及び一層目配線２６ａを介して接地電位に保持されるシリコン基板１０と電気的に接続される。
この後に、第６レジストパターン４３は除去される。図１７は、第６レジストパターン４３が除去された後の状態を示す。
次いで、図１８に示すように、シリコン基板１０の上側全面に、パッド領域IIに窓４５ａを有する第７レジストパターン４５を形成する。
そして、この第７レジストパターン４５の窓４５ａを通じて第３層間絶縁膜４０をエッチングすることにより、ボンディングパッド３５ｂの上にホール４０ｃを形成する。
引き続き、ボンディングパッド３５ｂの表面の窒化チタン膜をエッチングにより除去する。これにより、ホール４０ｃ内にはボンディングパッド３５ｂの銅含有アルミニウム膜が表出する。
このエッチングを終了した後に、第７レジストパターン４５は除去される。
続いて、図１９に示すように、第３層間絶縁膜４０と電極膜４２ａ、４２ｂのそれぞれの上に酸化シリコン膜を厚さ約１００nmに形成し、この酸化シリコン膜をカバー絶縁膜４６とする。このカバー絶縁膜４６は、例えば、TEOSガスを使用するプラズマCVD法により形成される。
次に、カバー絶縁膜４６の上に、水分バリア絶縁膜４７としてプラズマCVD法により窒化シリコン膜を厚さ約７００nmに形成する。この水分バリア絶縁膜４７は、例えば、TEOSガスを使用するプラズマCVD法により形成される。カバー絶縁膜４６と水分バリア絶縁膜４７とが上部絶縁膜を構成する。
この場合、比較的ストレスが大きな窒化シリコン膜を水分バリア絶縁膜４７として形成しても、酸化シリコン膜よりなるカバー絶縁膜４６がストレスを緩和するように機能するので、水分バリア絶縁膜４７に起因した膜剥がれは防止される。
次に、図２０に示すように、水分バリア絶縁膜４７の上にフォトレジストを塗布し、それを露光、現像して第８レジストパターン４８を形成する。
そして、この第８レジストパターン４８の窓４８ａ、４８ｂを通じて水分バリア絶縁膜４７とカバー絶縁膜４６とをドライエッチングする。
これにより、接地電極膜４２ｂの上のカバー絶縁膜４６及び水分バリア絶縁膜４７にESDホール（第１ホール）４７ａが形成され、このESDホール４７ａから接地電極４２ｂが露出する。
また、パッド領域IIでは、ホール４０ｃ内にボンディングパッド３５ｂが露出する電極引出し窓（第２ホール）４７ｂが形成される。
そして、第８レジストパターン４８を除去した後に、N2雰囲気中において基板温度を４３０℃とする条件で脱水処理を３０分間行う。
次に、図２１に示す断面構造を得るまでの工程について説明する。
まず、水分バリア絶縁膜４７の上に非感光性ポリイミドよりなる塗布膜を厚さ約１２００nmに塗布した後、その塗布膜をベークする。
次いで、塗布膜の上にレジストパターン（不図示）を形成し、このレジストパターンをマスクにしながら、ポリイミド用のエッチング液で塗布膜をエッチングすることで、第１窓（センサ窓）４９ａ、第２窓４９ｂを備えた最上層の保護絶縁膜４９を形成する。その保護絶縁膜４９は、その下層の回路を物理的な衝撃から保護する緩衝材として機能するものである。
更に、リンス液でレジストパターンを除去した後、基板温度３５０℃、N2流量１８リットル／分の条件で保護絶縁膜４９をキュアして硬化する。
なお、キュア時に保護絶縁膜４９の表面に不純物が付着する場合があるので、この不純物を除去する目的で、プラズマアッシングにより保護絶縁膜４９の上面を２００nm程度削る。このようなプラズマアッシングを行うことで、保護絶縁膜４９の最終的な厚さは約８００nm乃至１０００nmとなる。
保護絶縁膜４９の厚さが８００nmを切ると膜強度が落ち、緩衝材としての効果も低下するので、保護絶縁膜４９の厚さは最低でも８００nm必要である。
ここで、非感光性ポリイミドに代えて感光性ポリイミドで保護絶縁膜４９を構成することも考えられる。しかし、感光性ポリイミドは、感光剤や架橋剤が含まれるため、非感光性ポリイミドよりも軟らかく、指が直接触れられる保護絶縁膜４９として採用すると傷が付きやすいという問題がある。
これに対し、本実施形態のように非感光性ポリイミドで保護絶縁膜４９を構成すると、感光性ポリイミドを用いる場合よりも保護絶縁膜４９の硬度を高くすることができるので、デバイスを保護するのに必要な硬度を保ちながら、保護絶縁膜４９の厚さを極限まで薄くすることができる。
以上により、本実施形態に係る表面形状センサの基本構造が完成する。
次に、図２２及び図２３を参照して表面形状センサの動作について説明する。
この表面形状センサでは、図２２に示すように、保護絶縁膜４９に指（被検体）Fを触れることで、指Fと検出電極膜４２ａとの間にキャパシタCが形成される。図２３にその等価回路を示す。その等価回路によれば、この表面形状センサは、図２２に示した第１〜第３MOSトランジスタTR1〜TR3の他に、さらに第４MOSトランジスタTR4を有する。そして、各トランジスタTR1〜TR4には、行駆動線１１１、列センス線１１２、電源線１１３、リセット線１１４、チャージ制御線１１５、及びチャージ用電流源Icが図示のように接続され、いわゆる電流チャージ法によって表面形状センサが駆動する。
図２２に示されるように、そのキャパシタCの静電容量は、指Fの表面の凹凸（指紋）によって変化するので、この静電容量の違いを検出電極膜４２ａにおいて読み取ることで、指紋の画像が得られる。また、指Fに帯電している静電気は、接地電極４２ｂからシリコン基板１０に逃がされ、シリコン基板１０に形成されている回路が静電気によって破壊されるのが防止される。
指Fと検出電極膜４２ａとの間隔Deは、カバー絶縁膜４６、水分バリア絶縁膜４７と保護絶縁膜４９によって規制されており、これらの膜の厚さが薄いほど間隔Deが狭くなってキャパシタCの静電容量は大きくなる。指紋の検出感度は、キャパシタCの静電容量が大きい方が高まるので、カバー絶縁膜４６、水分バリア絶縁膜４７、保護絶縁膜４９の膜厚はなるべく薄くするのが好ましい。
しかしながら、上記構造の表面形状センサでは、実使用上の様々な面での信頼性を向上させるため、検出電極膜４２ａを形成した後に、カバー絶縁膜４６及び水分バリア絶縁膜４７を形成し、さらに緩衝材としてポリイミド膜で構成された保護絶縁膜４９を形成している。このように、何層も絶縁膜を形成すると、検出電極膜４２ａと指との距離が離れてしまい、感度が低下する恐れがあるため、本例に係る表面形状センサでは、検出電極膜４２ａと指との距離を極力縮めるようにポリイミド膜の厚さを８００nm以上としている。さらに感度を向上させるために、その厚さをもっと薄くしたいのであるが、これ以上薄くすると、ポリイミド膜に、ピンホールが発生したり摩擦による膜剥がれや膜欠損などが生じたりし、信頼性が低下するという不都合がおこる。一方で、カバー絶縁膜４６及び水分バリア絶縁膜４７の膜厚も現状の構造では信頼性を維持できる限界に近くなっており、他の方法による解決が望まれている。
このような状況で、上記した特許文献９（特開２００３−５８８７２号公報）に指紋センサの保護絶縁膜としてダイヤモンドライクカーボン（DLC）膜を用いた例が開示されている。ダイヤモンドライクカーボン（DLC）は３００℃以下の低温で成膜が可能であり、アルミニウム配線を使用する構造に対して、好ましい材料ではある。また、指紋センサの保護絶縁膜の機能を満たす範囲で最小膜厚で０．２μmと、相当薄くすることができる。しかしながら、将来さらに過酷な環境で使用されることが予想され、また、さらなる感度の向上も望まれることから、指紋センサの保護絶縁膜としてより一層薄くしても強固で機械的強度が十分な材料で構成され、かつ表面形状センサに特有の半導体製造工程に適合するようなものが望まれている。
そこで、本願発明者は種々の調査を行い、上記条件に適合する可能性を持つ指紋センサの保護絶縁膜の材料として、テトラへドラルアモルファスカーボン（Ta-C）を見出した。ところで、テトラへドラルアモルファスカーボンは、上記した特許文献のうちにも使用例がある。それによれば、磁気ヘッド或いは磁気記録媒体の保護膜として用いた例（特許文献５、特許文献８、特許文献１０、特許文献１３、特許文献１８）、エッチング用マスクとして用いた例（特許文献１６）、電子放出素子材料として用いた例（特許文献１７）、成膜方法に関する例（特許文献６、特許文献１４）、エッチング方法に関する例（特許文献１５、特許文献１６）、その他（特許文献７、特許文献１２）が開示されている。しかし、何れも、指紋センサの保護絶縁膜として用いた例はない。
そこで、上記した表面形状センサに特有の製造工程に適合させることができるかどうか、また適合させるにはどのような条件が必要かを調査した。
まず、FCVA（フィルタ処理陰極真空アーク）法を用いて、テトラへドラルアモルファスカーボン膜（Ta-C膜）を現状のポリイミド膜と同じ厚さ約８００nmで水分バリア絶縁膜４７上に形成する。
FCVA法では、直流電圧が印加された純グラファイトで構成された陰極ターゲットの表面をストライカ（陽極、アノード）で叩くことにより、陰極ターゲットとストライカの間にアーク放電が発生し、陰極ターゲットから炭素イオン、電子その他が発生する。これにより、数μｍ乃至数十μｍの中性粒子及び荷電粒子で構成されるプラズマ状態が生成される。このプラズマ状態に対して電磁気的空間フィルタにより高エネルギのイオン化された炭素のみを取り出す。その炭素イオン粒子をスキャニングして基板上にta-C膜を形成する。このとき、基板に負のバイアス電圧を印加することにより炭素イオン粒子のエネルギを可変できる。成膜条件の一例は、以下の通りである。
（成膜条件）
成膜温度（基板温度）：80 ℃以下
成膜圧力：約1×10-6 Torr
なお、ta-C膜は、蒸着法及びスパッタリング法を含むPVD（Physical Vapor Deposition）法、又はPECVD（Plasma Enhanced Chemical Vapor Deposition）法でも形成可能である。PVD法での成膜条件の一例を示すと、以下の通りである。
（成膜条件）
成膜温度（基板温度）：400 ℃以下
成膜圧力：約1×10-3 Torr
PECVD法での成膜条件の一例を示すと、以下の通りである。
（成膜条件）
成膜ガス：CH4＋H2の混合ガス、又は
CH4ガスのみ
プラズマ化電力：最大１kW
成膜温度（基板温度）：200 ℃以下
成膜圧力：約1×10-3 Torr
膜質、密着性、成膜の均一性及び再現性は、何れもFCVA法が最も良く、PECVD法、PVD法の順になる。また、膜密度も、高い方からFCVA法、PECVD法、PVD法の順になる。
Ta-C膜を形成した後、さらにその上に、テトラへドラルアモルファスカーボン膜をエッチングするためのマスクとして、厚さ１０μm程度のレジストパターンを形成した。この構成に対して下記条件でエッチングを行ったところ、レジスト膜とのエッチングの選択比がとれず、テトラへドラルアモルファスカーボン膜のエッチングは困難であった。
（エッチング条件）
エッチングガス：O2 24 ml/min
CHF3 65 ml/min
真空度 ：10.64 Pa（80 mTorr）
エッチングガスのプラズマ化電力：1600 W
次に、図２４に示すように、テトラへドラルアモルファスカーボン膜８０の膜厚を凡そ１００nm程度と薄くして水分バリア絶縁膜４７上に形成し、上記と同じ条件でエッチングしたところ、今度はエッチングできた。しかし、今度は別の２つの問題が発生した。
第１に、水分バリア絶縁膜４７下のカバー絶縁膜４６にクラックが生じるという問題が発生した。第２に、エッチングガスとして酸素含有ガスを用いているため、電極引出し窓４７ｂを通して銅含有アルミニウム膜が露出したボンディングパッド３５ｂの表面が酸化してしまうという問題が発生した。
第１の問題について調査したところ、段差部のカバー絶縁膜４６の屈曲部分Ｓでクラックを生じていた。これは、テトラへドラルアモルファスカーボン膜８０は膜強度が非常に高くて膜応力が強く、その応力が段差部のカバー絶縁膜４６の屈曲部分Ｓに集中したためと考えられる。テトラへドラルアモルファスカーボン膜８０の応力緩和に関しては、それを水分バリア絶縁膜４７上全面に被覆せずに、膜８０の一部分を除去したり、分割することで応力を緩和できると考えられるところ、表面形状センサへの適用においては、センサ部やパッド部などテトラへドラルアモルファスカーボン膜８０の開口を形成する必要があるため、応力緩和の観点からもともと有利であるが、さらに応力を緩和する必要があるということが分かった。それで、第１の問題に対しては、テトラへドラルアモルファスカーボン膜８０に対し、さらに開口部を増やしたり、さらに分割したりすること、また、テトラへドラルアモルファスカーボン膜８０を被覆する表面に段差部分Ｓが生じないようにすることが有効だと分かった。
また、第２の問題については、製造工程において、テトラへドラルアモルファスカーボン膜のエッチングが終わるまでボンディングパッド３５ｂの表面の窒化チタン膜を残し、そのエッチング時に窒化チタン膜を銅含有アルミニウム膜の酸化防止膜として用い、テトラへドラルアモルファスカーボン膜をエッチングした後に窒化チタン膜をエッチングすることで、解決できた。
以下に、上記の工夫を適用した本発明の種々の実施形態について説明する。
（第１の実施の形態）
図２５乃至図３５を参照して、本発明の第１の実施の形態に係る静電容量式のC-MOS型表面形状センサ装置及びその製造方法について説明する。
まず、図３３乃至図３４を参照してその表面形状センサ装置について説明する。
図３３は、その表面形状センサ装置の一センサ領域Ｉ及び一パッド領域IIの構造を示す断面図である。図３４（ａ）は、そのC-MOS型表面形状センサ装置内のセンサ領域I及びパッド領域IIの平面配置を示す平面図である。図３４（ｂ）は、センサ領域Iの特にセンサ部及びESD部を拡大して描いている。図３３は、図３４（ｂ）のＡ−Ａ線に沿う断面図と、図３４（ａ）のＢ−Ｂ線に沿う断面図とを合成したものである。
その表面形状センサ装置は、図３３に示すように、下層から上層に順に、トランジスタ層部１０１と、配線層部１０２と、指紋センサ層部１０３ａとで層構成されている。
トランジスタ層部１０１及び配線層部１０２は、図２１と同じ層構成を有し、指紋センサ層部１０３ａが、以下のように、図２１に示す構成と異なる。
すなわち、指紋センサ層部１０３ａは、第３層間絶縁膜４０上の検出電極膜４２ａ及び接地電極膜（静電気放電電極）４２ｂと、検出電極膜４２ａの周囲の第３層間絶縁膜４０上に形成されて検出電極膜４２ａ及び接地電極膜４２ｂの上面と面一の表面を形成する酸化シリコン膜よりなるカバー絶縁膜５１と、カバー絶縁膜５１、検出電極膜４２ａ及び接地電極膜４２ｂ上に形成された、厚さが約７００nmの窒化シリコン膜よりなる水分バリア絶縁膜５２と、水分バリア絶縁膜５２の上に形成された、センサ領域Ｉのセンサ部及びESD部を内部に含む第１窓（センサ窓）５４ａを有し、パッド領域IIのパッド部に第２窓５４ｂを有する保護絶縁膜５４とより構成されている。保護絶縁膜５４によりその下層の回路が指その他の接触による機械的衝撃から保護される。なお、カバー絶縁膜５１と水分バリア絶縁膜５２とが上部絶縁膜１１０を構成する。
保護絶縁膜５４はテトラへドラルアモルファスカーボン膜（ta-C膜）よりなる。保護絶縁膜５４の厚さは１０〜２００nmの範囲で選択して、より好ましくは５０〜１２０nmの範囲で選択して形成される。その膜厚の下限を１０nmとしている理由は、それより薄いと指その他の接触による機械的衝撃からの緩衝効果があまり得られなくなるためであり、上限を２００nmとしているのはそれより厚いとそれ自身のエッチングが困難になるためである。
センサ領域Iに設けられた保護絶縁膜５４の第１窓５４ａ内に、ESDホール（第１ホール）５２ａを介して接地電極４２ｂが露出し、パッド領域IIに設けられた保護絶縁膜５４の第２窓５４ａ内に、電極引出し窓（第２ホール）５２ｂを介してボンディングパッド３５ｂの下地の銅含有アルミニウム膜の表面が露出している。ESDホール５２ａは水分バリア絶縁膜５２を貫通して形成され、電極引出し窓５２ｂは水分バリア絶縁膜５２、カバー絶縁膜５１及び第３層間絶縁膜４０を貫通して形成されている。ボンディングパッド３５ｂにはセンサチップをパッケージに搭載する際にボンディングワイヤが接合される。
このようなセンサ領域Ｉ及びパッド領域IIが図３４(ａ)のように平面配置されている。図３４(ａ)では、説明のために、平面構成を簡略化して描いているが、実際には、もっと数多くの検出電極膜４２ａ（例えば、１０２４×１０２４個）がマトリクス状に配置され、その各々が一つの画素として機能する。また、検出電極膜４２ａ、接地電極膜４２ｂの平面サイズは特に限定されないが、本実施形態では、図示のようにL1を約５０μmとし、L2を約６μmとする。この表面形状センサでは、センス領域Ｉのセンサ部及びESD部と、パッド領域IIに保護絶縁膜５４の第１窓５４ａ、第２窓５４ｂが形成されている以外、保護絶縁膜５４により中央部及び周辺部が覆われている。
なお、上記では、保護絶縁膜５４により中央部及び周辺部が覆われているが、図３５に示すように、保護絶縁膜５４により中央部のセンサ領域Ｉのみを覆うようにしてもよい。
以上のように、本発明の実施の形態に係る表面形状センサによれば、保護絶縁膜５４としてテトラへドラルアモルファスカーボン膜を用いているため、機械的強度を維持しつつ、ポリイミド膜と比べて保護絶縁膜５４の厚さを約１００nmと大幅に薄くできる。これにより、機械的強度を維持しながら、指紋検出の感度の向上を図ることができる。
次に、図２５乃至図３３を参照して、本発明の第１の実施の形態に係る静電容量式のＣ−ＭＯＳ型表面形状センサの製造方法について説明する。図２５乃至図３３はその製造工程を示す断面図である。完成した表面形状センサの平面配置は図３４に対応する。
その製造方法にあっては、上記した図１乃至図１７の工程までは、同じ工程を経るので、その次の工程から説明する。
図１７において、パターニングにより、ホール４０ａ、４０ｂを介して二層目配線３５ａと接続し、第３層間絶縁膜４０上に延在する検出電極膜４２ａ及び接地電極膜４２ｂを形成した後、図２５に示すように、ボンディングパッド３５ｂ上に窓５０ａを有する第９レジストパターン５０を、第３層間絶縁膜４０上に形成する。
次いで、第９レジストパターン５０の窓５０ａを介して第３層間絶縁膜４０をエッチングして除去し、ボンディングパッド３５ｂ上にホール４０ｄを形成する。
第３層間絶縁膜４０のエッチングは以下の４段階で行われる。第１段階で、エッチング装置のチャンバ内に基板１０をセットしてエッチングガスとしてCF4(909sccm)とO2(102sccm)を導入し、チャンバ内の圧力を10000 mTorrに調整して１５秒間処理し、第２段階で、同じエッチングガス条件で、圧力を1000 mTorrに調整して５秒間処理し、第３段階で、同じエッチングガス条件で、処理パワー（RF電力）を１ kWとし、圧力を1000 mTorrに調整して５秒間処理し、第４段階で、エッチングガスの供給を停止して５秒間排気する。これにより、ボンディングパッド３５ｂ上の窒化チタン膜でエッチングがストップし、ホール４０ｄが形成される。よって、このホール４０ｄ内には、ボンディングパッド３５ｂ表面の窒化チタン膜が露出する。
この後に、第９レジストパターン５０は除去される。
次に、図２６に示すように、第３層間絶縁膜４０、検出電極膜４２ａ及び接地電極膜４２ｂ上に、かつホール４０ｄを覆うように、カバー絶縁膜５１としてシリコン酸化膜を厚さ約６００nmに形成する。このカバー絶縁膜５１の厚さは検出電極膜４２ａ及び接地電極膜４２ｂの厚さの１．５倍以上、即ちこの実施形態では３００nm以上とすることが好ましい。そのカバー絶縁膜５１は、例えば、TEOSを用いたプラズマCVD法により成膜する。
次に、図２７に示す断面構造を得るまでの工程について説明する。
まず、カバー絶縁膜５１をCMP法により研磨して、検出電極膜４２ａ及び接地電極膜４２ｂの間の凹部に埋め込み、検出電極膜４２ａ及び接地電極膜４２ｂが形成されている表面に段差が生じないように平坦にする。
次いで、カバー絶縁膜５１、検出電極膜４２ａ及び接地電極膜４２ｂ上に、かつホール４０ｄを覆うように、水分バリア絶縁膜５２としてシリコン窒化膜を厚さ約７００nmに形成する。そのシリコン窒化膜は、例えば、シランとアンモニアとの混合ガスを反応ガスとして用いるプラズマCVD法により、成膜温度を４００℃にして形成される。なお、カバー絶縁膜５１と水分バリア絶縁膜５２とが上部絶縁膜１１０を構成する。
次に、図２８に示すように、接地電極膜４２ｂ及びボンディングパッド３５ｂ上にそれぞれ窓５３ａ及び５３ｂを有する第１０レジストパターン５３を、水分バリア絶縁膜５２上に形成する。
次に、第１０レジストパターン５３の窓５３ａを介して水分バリア絶縁膜５２をエッチングして、接地電極膜４２ｂ表面が露出するESDホール（第１ホール）５２ａを形成するとともに、窓５３ｂを介して水分バリア絶縁膜５２及びカバー絶縁膜５１をエッチングしてボンディングパッド３５ｂ上に電極引出し窓（第２ホール）５２ｂを形成する。電極引出し窓５２ｂ内にはボンディングパッド３５ｂ表面の窒化チタン膜が露出する。
その後、第１０レジストパターン５３を除去した後に、N2雰囲気中において基板温度を４３０℃とする条件で脱水処理を３０分間行う。
次に、図２９に示すように、ESDホール５２ａ及び電極引出し窓５２ｂを覆うように、水分バリア絶縁膜５２上に、PVD法、CVD法又はFCVA法により保護絶縁膜５４となるテトラへドラルアモルファスカーボン膜（Ta-C膜）を厚さ１００nmに形成する。テトラへドラルアモルファスカーボン膜の成膜条件は、（発明に至った経過）の項で述べた成膜条件と同じとする。
次いで、図３０に示すように、保護絶縁膜５４上に、センサ部及びESD部を内部に含む窓５５ａとパッド部を内部に含む窓５５ｂとを有する第１１レジストパターン５５を厚さ約１０μmに形成する。
次に、図３１に示すように、第１１レジストパターン５５の窓５５ａを介してセンサ部及びESD部の保護絶縁膜５４を異方性エッチングし、除去して、第１窓（センサ窓）５４ａを形成し、保護部に保護絶縁膜５４を残す。同時に、窓５５ｂを介してパッド部の保護絶縁膜５４をエッチングし、除去して、第２窓５４ｂを形成する。保護絶縁膜５４であるテトラへドラルアモルファスカーボン膜のエッチング条件は以下の通りである。
（エッチング条件）
エッチングガス：O2 24 ml/min
CHF3 65 ml/min
真空度 ：10.64 Pa（80 mTorr）
エッチングガスのプラズマ化電力：1600 W
この場合、ESDホール５２ａ及び電極引出し窓５２ｂの底部にはそれぞれ、接地電極膜４２ｂ及びボンディングパッド３５ｂ表面の窒化チタン膜が露出するが、ESDホール５２及び電極引出し窓５２ｂの内面側壁には保護絶縁膜５４が残存する。これらの残存する保護絶縁膜５４は以降の製造工程に影響を与えるものでもないし、ワイヤボンディング及び静電気の放電に支障を来たすこともないのでそのまま残すものとする。
この後に、第１１レジストパターン５５は除去される。
次いで、図３２に示すように、センサ部、ESD部及び保護部を覆い、パッド部に窓５６ａを有する第１２レジストパターン５６を形成する。
次に、第１２レジストパターン５６の窓５６ａを介してボンディングパッド３５ｂ表面の窒化チタン膜をエッチングにより除去する。
窒化チタン膜のエッチングは次のようにして行われる。まず、CHF3(300sccm)とO2(50sccm)を用い、圧力を80 mTorrに調整し、処理パワー（RF電力）を1600 W印加して処理し、続いて、補償のためのエッチングを行う。補償のためのエッチングは以下の４段階で行われる。
第１段階で、CF4(909sccm)とO2(102sccm)を導入し、チャンバ内の圧力を10000 mTorrに調整して１５秒間処理し、第２段階で、同じエッチングガス条件で、圧力1000 mTorrに調整して５秒間処理し、第３段階で、同じエッチングガス条件で、処理パワーを１ kWとし、圧力1000 mTorrに調整して５秒間処理し、第４段階で、成膜ガスの供給を停止して５秒間排気する。これにより、ボンディングパッド３５ｂ上の窒化チタン膜がエッチングされて、電極引出し窓５２ｂ内にはボンディングパッド３５ｂの銅含有アルミニウム膜が表出する。
その後、第１２レジストパターン５６を除去すると、図３３に示すように、表面形状センサが完成する。
以上のように、この実施形態に係る表面形状センサの製造方法によれば、ボンディングパッド３５ｂ上にホール４０ｄを形成した（図２５）後、そのホール４０ｄを覆って保護絶縁膜５４を形成する（図２９）まで、ボンディングパッド３５ｂ表面の窒化チタン膜を残しておき、保護絶縁膜５４をパターニングした（図３０乃至図３１）後に、はじめてボンディングパッド３５ｂ表面の窒化チタン膜を除去している。
したがって、保護絶縁膜５４をパターニングする際にはボンディングパッド３５ｂの表面はチタン化合物膜により覆われているため、保護絶縁膜５４のエッチングガス（酸素含有ガス）に対して、チタン化合物膜の下のアルミニウム膜若しくはアルミニウムを主成分とする化合物膜の酸化を防ぐことができる。これにより、アルミニウム膜若しくはアルミニウムを主成分とする化合物膜が酸化されないで露出したボンディングパッド３５ｂの表面にワイヤを容易にボンディングすることが可能である。
（第２の実施の形態）
次に、図３６乃至図４３を参照して、本発明の第２の実施の形態に係る静電容量式のＣ−ＭＯＳ型表面形状センサ及びその製造方法について説明する。図３６乃至図４３は表面形状センサの製造工程を示す断面図である。
この実施の形態に係る図４３に示す表面形状センサにおいて、第１の実施の形態に係る表面形状センサと異なるところは、第１カバー絶縁膜５１、検出電極膜４２ａ及び接地電極４２ｂと、水分バリア絶縁膜５８との間に酸化シリコン膜からなる第２カバー絶縁膜５７を介在させていることである。なお、第１カバー絶縁膜５１と第２カバー絶縁膜５７と水分バリア絶縁膜５８とが上部絶縁膜１１１を構成する。
これにより、水分バリア絶縁膜５８から検出電極膜４２ａ及び接地電極４２ｂが受ける応力を緩和することができ、したがって、表面形状センサの信頼性の向上を図ることができる。
その製造方法にあっては、上記した図１乃至図１７の工程と、引き続き上記した図２５の工程とを行うので、その次の工程から説明する。
図２５において、パターニングにより、レジストパターンの窓５０ａを介して第３層間絶縁膜４０に、ボンディングパッド３５ｂ表面の窒化チタン膜が内部に露出するホール４０ｄを形成した後、図３６に示すように、第３層間絶縁膜４０、検出電極膜４２ａ及び接地電極膜４２ｂ上に、かつホール４０ｄを覆うように、第１カバー絶縁膜５１としてシリコン酸化膜を厚さ約６００nmに形成する。この第１カバー絶縁膜５１の厚さは検出電極膜４２ａ及び接地電極膜４２ｂの厚さの１．５倍以上とすることが好ましい。その第１カバー絶縁膜５１は、例えば、TEOSを用いたプラズマCVD法により成膜する。
次に、図３７に示す断面構造を得るまでの工程について説明する。
まず、第１カバー絶縁膜５１をCMP法により研磨して、検出電極膜４２ａ及び接地電極膜４２ｂの間の凹部に埋め込み、検出電極膜４２ａ及び接地電極膜４２ｂが形成されている表面に段差が生じないように平坦にする。
次いで、ホール４０ｄを覆うように、第１カバー絶縁膜５１、検出電極膜４２ａ及び接地電極膜４２ｂ上に、第２カバー絶縁膜５７としてシリコン酸化膜を厚さ約５０nmで形成する。その第２カバー絶縁膜５７は、例えば、TEOSを用いたプラズマCVD法により形成する。
次いで、第２カバー絶縁膜５７上に、かつホール４０ｄを覆うように、水分バリア絶縁膜５８としてシリコン窒化膜を厚さ約６５０nmで形成する。その水分バリア絶縁膜５８は、例えば、シランとアンモニアとの混合ガスを反応ガスとして用いるプラズマCVD法により、成膜温度を４００℃にして形成される。なお、第１カバー絶縁膜５１と第２カバー絶縁膜５７と水分バリア絶縁膜５８とが上部絶縁膜１１１を構成する。
次に、図３８に示すように、接地電極膜４２ｂ及びボンディングパッド３５ｂ上に窓５９ａ、５９ｂを有する第１３レジストパターン５９を、水分バリア絶縁膜５２上に形成する。
次に、第１３レジストパターン５９の窓５９ａを介して水分バリア絶縁膜５８及び第２カバー絶縁膜５７をエッチングして、接地電極膜４２ｂが露出する ESDホール（第１ホール）５８ａを形成するとともに、窓５９ｂを介して水分バリア絶縁膜５２、第２カバー絶縁膜５７及び第１カバー絶縁膜５１をエッチングして、ボンディングパッド３５ｂ上に電極引出し窓（第２ホール）５８ｂを形成する。電極引出し窓５８ｂ内にはボンディングパッド３５ｂ表面の窒化チタン膜が露出する。
その後、第１３レジストパターン５９を除去した後に、N2雰囲気中において基板温度を４３０℃とする条件で脱水処理を３０分間行う。
次に、図３９に示すように、水分バリア絶縁膜５８上に、かつESDホール５８ａ及び電極引出し窓５８ｂを覆うように、PVD法、CVD法又はFCVA法により保護絶縁膜６０となるテトラへドラルアモルファスカーボン膜を厚さ約１００nmに形成する。テトラへドラルアモルファスカーボン膜の成膜条件は、（発明に至った経過）の項で述べた成膜条件と同じとする。
次いで、図４０に示すように、テトラへドラルアモルファスカーボン膜上に、センサ部及びESD部を内部に含む窓６１ａとパッド部を内部に含む窓６１ｂとを有する第１４レジストパターン６１を厚さ約１０μmに形成する。
次に、図４１に示すように、第１４レジストパターン６１の窓６１ａを介して保護絶縁膜６０を異方性エッチングし、除去して、第１窓（センサ窓）６０ａを形成し、保護部に保護絶縁膜６０を残す。同時に、窓６１ｂを介してパッド部の保護絶縁膜６０をエッチングし、除去して、第２窓６０ｂを形成する。保護絶縁膜６０であるテトラへドラルアモルファスカーボン膜のエッチング条件は第１の実施形態と同じとする。
この場合、ESDホール５８ａ及び電極引出し窓５８ｂの底部にはそれぞれ、接地電極膜４２ｂ及びボンディングパッド３５ｂ表面の窒化チタン膜が露出し、ESDホール５８ａ及び電極引出し窓５８ｂの内面側壁には保護絶縁膜６０材料のテトラへドラルアモルファスカーボン膜が残存する。
その後に、第１４レジストパターン６１が除去される。
次いで、図４２に示すように、センサ部、ESD部及び保護部を覆い、パッド部に窓６２ａを有する第１５レジストパターン６２を形成する。
次に、第１５レジストパターン６２の窓６２ａを介してボンディングパッド３５ｂ表面の窒化チタン膜をエッチングにより除去する。これにより、電極引出し窓５８ｂ内にはボンディングパッド３５ｂの銅含有アルミニウム膜が表出する。窒化チタン膜のエッチング条件は第１の実施形態と同じとする。
その後、第１５レジストパターン６２を除去すると、図４３に示すように、表面形状センサが完成する。
以上のように、この実施形態に係る表面形状センサの製造方法によれば、ボンディングパッド３５ｂ上にホール４０ｄを形成した（図２５）のち、そのホール４０ｄを覆って保護絶縁膜６０を形成する（図３９）まで、ボンディングパッド３５ｂ表面の窒化チタン膜を残しておき、保護絶縁膜６０をパターニングした（図４０乃至図４１）後に、ボンディングパッド３５ｂ表面の窒化チタン膜をエッチングし、除去している（図４２）。
したがって、保護絶縁膜６０をパターニングする際にはボンディングパッド３５ｂの表面はチタン化合物膜により覆われているため、保護絶縁膜６０のエッチングガス（酸素含有ガス）に対して、チタン化合物膜の下のアルミニウム膜若しくはアルミニウムを主成分とする化合物膜の酸化を防ぐことができる。これにより、アルミニウム膜若しくはアルミニウムを主成分とする化合物膜が酸化されないで露出したボンディングパッド３５ｂの表面にワイヤを容易にボンディングすることが可能である。
なお、上記実施形態では、第２カバー絶縁膜５７としてシリコン酸化膜を用いているが、図４４に示すような変形例も適用可能である。すなわち、第２カバー絶縁膜６３としてシリコン酸化窒化膜（SiON膜）を用いてもよい。なお、第１カバー絶縁膜５１と第２カバー絶縁膜６３と水分バリア絶縁膜５８とが上部絶縁膜１１２を構成する。
この場合、シリコン酸化窒化膜は、シリコン酸化膜よりも水分ブロック性がより高いため、その上に形成される水分ブロック絶縁膜５８としてのシリコン窒化膜の膜厚をより一層薄くでき、これにより、感度が向上し、指紋の検出率が上がる。
（第３の実施の形態）
図４５乃至図５２は、本発明の第３の実施の形態に係る静電容量式のＣ−ＭＯＳ型表面形状センサ及びその製造方法について説明する。
この実施の形態に係る図５２に示す表面形状センサにおいては、第１カバー絶縁膜５１、検出電極膜４２ａ及び接地電極４２ｂと、水分バリア絶縁膜６５の間に第２カバー絶縁膜６４を介在させている点は第２及び第３の実施の形態に係る表面形状センサと同じであるが、第２のカバー絶縁膜６４として絶縁性酸化金属膜を用いている点と、絶縁性酸化金属膜を用いたことにより水分バリア絶縁膜６５の厚さを薄くしている点が第２及び第３の実施の形態に係る表面形状センサと異なる。なお、第１カバー絶縁膜５１と第２カバー絶縁膜６４と水分バリア絶縁膜６５とが上部絶縁膜１１３を構成する。
この場合、絶縁性酸化金属膜として、酸化アルミニウム膜（Al2O3）、酸化チタン(TiOx)膜、酸化ジルコニウム(ZrOx)膜、酸化マグネシウム(MgOx)膜、又は酸化マグネシウムチタニウム(MgTiOx)膜などを用いることができる。絶縁性酸化金属膜は、厚さ２０〜１００nmの範囲で選択して、より好ましくは５０〜７０nmの範囲で選択して形成される。その膜厚の下限を２０nmとしている理由は、それより薄いと水分ブロック性能が著しく低下するためであり、上限を１００nmとしているのはそれより厚いとエッチングが困難になるためである。
膜絶縁性酸化金属膜の耐水性は、酸化シリコン膜、酸化窒化シリコン膜、或いは窒化シリコン膜と比べて、はるかに高い。例えば、絶縁性酸化金属膜の５０nmの水分ブロック性能は、窒化シリコン膜の１０００nmのそれに相当する。このため、水分バリア絶縁膜６５の膜厚を大幅に薄くすることができ、この実施の形態では、絶縁性酸化金属膜を厚さ約５０nmとし、水分バリア絶縁膜６５の膜厚を約１５０nmとしている。
このように、この実施の形態によれば、第２のカバー絶縁膜６４として絶縁性酸化金属膜を用い、水分バリア絶縁膜６５の膜厚を大幅に薄くしているので、さらに検出感度の向上を図ることができる。
その製造方法にあっては、上記した図１乃至図１７の工程と、引き続き上記した図２５の工程とを行うので、その次の工程から説明する。
図２５において、パターニングにより、レジストパターン５０の窓５０ａを介して第３層間絶縁膜４０に、ボンディングパッド３５ｂ表面の窒化チタン膜が内部に露出するホール４０ｄを形成した後、図４５に示すように、検出電極膜４２ａ、接地電極膜４２ｂ及び第３層間絶縁膜４０上に、かつホール４０ｄを被覆するように、第１カバー絶縁膜５１としてシリコン酸化膜を厚さ約６００nmに形成する。例えば、第１カバー絶縁膜５１はTEOSを用いたプラズマCVD法により成膜する。この場合、第１カバー絶縁膜５１の厚さは検出電極膜４２ａ及び接地電極膜４２ｂの膜厚の１．５倍以上とすることが好ましい。
次に、図４６に示す断面構造を得るまでの工程について説明する。
まず、第１カバー絶縁膜５１をCMP法により研磨して、検出電極膜４２ａ及び接地電極膜４２ｂの間の凹部に残るようにし、検出電極膜４２ａ及び接地電極膜４２ｂが形成されている表面に段差が生じないように平坦にする。
次いで、第１カバー絶縁膜５１、検出電極膜４２ａ及び接地電極膜４２ｂ上に、かつホール４０ｄを覆うように、第２カバー絶縁膜６４として酸化アルミニウム膜（絶縁性酸化金属膜）を厚さ約５０nmに形成する。その第２カバー絶縁膜６４は、例えば、スパッタ法などのPVD法により形成する。
次いで、ビアホール４０ｄを覆うように、第２カバー絶縁膜６４上に水分バリア絶縁膜６５としてシリコン窒化膜を厚さ約１５０nmに形成する。その水分バリア絶縁膜６５は、例えば、シランとアンモニアとの混合ガスを反応ガスとして用いるプラズマCVD法により、成膜温度を４００℃にして形成される。なお、第１カバー絶縁膜５１と第２カバー絶縁膜６４と水分バリア絶縁膜６５とが上部絶縁膜１１３を構成する。
次に、図４７に示すように、水分バリア絶縁膜６５上に、ESD部及びパッド部にそれぞれ窓６６ａ、６６ｂを有する第１６レジストパターン６６を形成する。続いて、窓６６ａを介して水分バリア絶縁膜６５及び第２カバー絶縁膜６４をエッチングし、除去して接地電極膜４２ｂが内部に露出するESDホール（第１ホール）６５ａを形成する。同時に、窓６６ｂを介して水分バリア絶縁膜６５、第２カバー絶縁膜６４及び第１カバー絶縁膜５１をエッチングし、除去して電極引出し窓（第２ホール）６５ｂを形成する。電極引出し窓６５ｂ内にはボンディングパッド３５ｄ上の窒化チタン膜が露出する。
その後、第１６レジストパターン６６を除去した後に、N2雰囲気中において基板温度を４３０℃とする条件の脱水処理を３０分間行う。
次に、図４８に示すように、ESDホール６５ａ及び電極引出し窓６５ｂを被覆するように、水分バリア絶縁膜６５上に保護絶縁膜６７となるテトラへドラルアモルファスカーボン膜を厚さ約１００nmで形成する。そのテトラへドラルアモルファスカーボン膜は、PVD法、CVD法又はFCVA法により形成される。テトラへドラルアモルファスカーボン膜の成膜条件は、（発明に至った経過）の項で説明した成膜条件と同じである。
次いで、図４９に示すように、その保護絶縁膜６７上に、センサ部及びESD部を内部に含む窓６８ａを有し、かつパッド部を内部に含む窓６８ｂを有する第１７レジストパターン６８を形成する。
次に、図５０に示すように、第１７レジストパターン６８の窓６８ａを介して保護絶縁膜６７をエッチングし、除去して、第１窓（センサ窓）６７ａを形成し、ESDホール６５ａ内に接地電極膜４２ｂを露出させるとともに、保護部に保護絶縁膜６７を残す。同時に、窓６８ｂを介してパッド部の保護絶縁膜６７をエッチングし、除去して、第２窓６７ｂを形成し、電極引出し窓６５ｂ内にボンディングパッド３５ｂ表面の窒化チタン膜を露出させる。
保護絶縁膜６７であるテトラへドラルアモルファスカーボン膜のエッチングは、平行平板型プラズマエッチング装置を用いて以下のように３段階で行われる。そのエッチング条件は第１の実施形態などと異なり以下の通りである。第１段階で、チャンバ内に設けられた対向電極のうち下部電極に半導体基板１０をセットして冷却する。この状態で、チャンバ内にエッチングガスとしてCF4ガス(909 sccm)とO2ガス(102 sccm)とを導入し、圧力を10000 mTorrに調整して１５秒間処理する。続いて、第２段階で、同じエッチングガス条件で、圧力を1000 mTorrに調整して５秒間処理し、第３段階で、同じエッチングガス条件で、圧力を1000 mTorrに調整し、処理パワー（RF電力）を１kWとして５秒間処理し、第４段階で、成膜ガスの供給を停止して５秒間排気する。
その後、第１７レジストパターン６８が除去される。
次いで、図５１に示すように、パッド部に窓６９ａを有する第１８レジストパターン６９を形成する。続いて、第１８レジストパターン６９の窓６９ａを介してボンディングパッド３５ｂ表面の窒化チタン膜をエッチングにより除去し、ボンディングパッド３５ｂの銅含有アルミニウムを露出する。窒化チタン膜のエッチング条件は第１の実施形態と同じとする。
その後、第１８レジストパターン６９を除去すると、図５２に示すように、表面形状センサが完成する。
以上のように、この実施形態に係る表面形状センサの製造方法によれば、ボンディングパッド３５ｂ上にホール４０ｄを形成した（図２５）後、そのホール４０ｄを覆って保護絶縁膜６７を形成し（図４８）、そのパターニングが終了する（図５０）まで、ボンディングパッド３５ｂ表面の窒化チタン膜を残しておき、その後に、はじめてボンディングパッド３５ｂ表面の窒化チタン膜を除去している（図５１）。
したがって、保護絶縁膜６７をパターニングする際にはボンディングパッド３５ｂの表面はチタン化合物膜により覆われているため、保護絶縁膜６７のエッチングガス（酸素含有ガス）に対して、チタン化合物膜の下のアルミニウム膜若しくはアルミニウムを主成分とする化合物膜の酸化を防ぐことができる。これにより、アルミニウム膜若しくはアルミニウムを主成分とする化合物膜が酸化されないで露出したボンディングパッド３５ｂの表面にワイヤを容易にボンディングすることが可能である。
（第４の実施の形態）
図５３乃至図５８は、本発明の第４の実施の形態に係る静電容量式のＣ−ＭＯＳ型表面形状センサ及びその製造方法について説明する。
この実施の形態に係る図５８に示す表面形状センサでは、ESDホール７０ａ及びボンディングパッドの電極引出し窓７０ｂのそれぞれの側壁にテトラへドラルアモルファスカーボン膜が付着していないことを除き、第１の実施の形態に係る図３３に示す表面形状センサとほぼ同じ構造を有する。図５８中、図３３と同じ符号で示すものは図３３と同じものを表す。その他の符号７０は窒化シリコン膜よりなる水分バリア絶縁膜であり、７１はテトラへドラルアモルファスカーボン膜よりなる保護絶縁膜であり、７１ａはセンサ部及びESD部を含む領域の保護絶縁膜７１に形成された第１窓（センサ窓）であり、７１ｂは電極引出し窓７０ｂを含む領域の保護絶縁膜７１に形成された第２窓である。なお、カバー絶縁膜５１と水分バリア絶縁膜７０とが上部絶縁膜１１４を構成する。
この実施の形態に係る表面形状センサにおいても、第１の実施の形態に係る表面形状センサと同様に、保護絶縁膜７１としてテトラへドラルアモルファスカーボン膜を用いているため、機械的強度を維持しつつ、ポリイミド膜を用いた場合と比べて、保護絶縁膜７１の厚さを約１００nmと大幅に薄くできる。これにより、機械的強度を維持しながら、指紋検出の感度の向上を図ることができる。
次に、図５８の表面形状センサの製造方法について説明する。第１乃至第３の実施の形態に係る製造方法と異なるところは、ESDホール７０ａ、ボンディングパッドの電極引出し窓７０ｂを形成する前に保護絶縁膜７１をパターニングすることにより保護絶縁膜７１を保護部に残している点である。
その製造方法にあっては、上記した図１乃至図１７の工程を行うので、その次の工程から説明する。
図１７において、パターニングにより、ホール４０ａ、４０ｂを介して二層目配線３５ａと接続し、第３層間絶縁膜４０上に延在する検出電極膜４２ａ及び接地電極膜４２ｂを形成した後、図５３に示すように、検出電極膜４２ａ、接地電極膜４２ｂ及び第３層間絶縁膜４０上に第１カバー絶縁膜５１としてシリコン酸化膜を厚さ約６００nmに形成する。例えば、第１カバー絶縁膜５１はTEOSを用いたプラズマCVD法により成膜される。この場合、第１カバー絶縁膜５１の厚さは検出電極膜４２ａ及び接地電極膜４２ｂの厚さの１．５倍以上とすることが好ましい。
次に、図５４に示す断面構造を得るまでの工程について説明する。
まず、第１カバー絶縁膜５１をCMP法により研磨して、検出電極膜４２ａ及び接地電極膜４２ｂの間の凹部に埋め込み、検出電極膜４２ａ及び接地電極膜４２ｂが形成されている表面に段差が生じないように平坦にする。
次いで、平坦化された表面上に水分バリア絶縁膜７０としてシリコン窒化膜を厚さ約８００nmに形成する。その水分バリア絶縁膜７０は、例えば、シランとアンモニアとの混合ガスを反応ガスとして用いるプラズマCVD法により、成膜温度を４００℃にして形成される。なお、カバー絶縁膜５１と水分バリア絶縁膜７０とが上部絶縁膜１１４を構成する。
次に、その水分バリア絶縁膜７０上に保護絶縁膜７１となるテトラへドラルアモルファスカーボン膜を厚さ約１００nmに形成する。そのテトラへドラルアモルファスカーボン膜は、PVD法、CVD法又はFCVA法により形成される。テトラへドラルアモルファスカーボン膜の成膜条件は、（発明に至った経過）の項で説明した成膜条件と同じとする。
次いで、図５５に示すように、センサ部及びESD部を内部に含む窓７２ａ、及びパッド部を内部に含む窓７２ｂを有する第１９レジストパターン７２を保護絶縁膜７１上に形成する。続いて、第１９レジストパターン７２の窓７２ａ、７２ｂを介して保護絶縁膜７１をエッチングし、除去して、第１窓（センサ窓）７１ａ及び第２窓７１ｂを形成し、それらの窓７１ａ、７１ｂ内に水分バリア絶縁膜７０を露出させるとともに、保護絶縁膜７１をエッチングして保護部に残す。保護絶縁膜７１であるテトラへドラルアモルファスカーボン膜のエッチング条件は、第１の実施形態と同じとする。
その後、第１９レジストパターン７２が除去される。
次いで、図５６に示すように、その保護絶縁膜７１及び水分バリア絶縁膜７０上に、ESD部に窓７３ａを有する第２０レジストパターン７３を形成する。続いて、第２０レジストパターン７３の窓７３ａを介して水分バリア絶縁膜７０をエッチングし、除去して第１窓７１ａ内にESDホール（第１ホール）７０ａを形成し、そのESDホール７０ａ内に接地電極膜４２ｂを露出させる。
その後、第２０レジストパターン７３が除去される。
次いで、図５７に示すように、パッド部に窓７４ａを有する第２１レジストパターン７４を表面に形成する。続いて、第２１レジストパターン７４の窓７４ａを介して、水分バリア絶縁膜７０、第１カバー絶縁膜５１及び第３層間絶縁膜４０を順にエッチングし、除去して、第２窓７１ｂ内に電極引出し窓（第２ホール）７０ｂを形成する。
次に、ボンディングパッド３５ｂ表面の窒化チタン膜をエッチングにより除去し、銅含有アルミニウム膜を露出する。
その後、第２１レジストパターン７４を除去した後に、N2雰囲気中において基板温度を４３０℃とする条件の脱水処理を３０分間行う。このようにして、図５８に示すように、表面形状センサが完成する。
以上のように、この実施形態に係る表面形状センサの製造方法によれば、ESDホール７０ａ及び電極引出し窓７０ｂを形成する前に、上部絶縁膜１１４上に保護絶縁膜７１を形成し、その後保護絶縁膜７１をパターニングして保護部に保護絶縁膜７１を残した（図５５）後に、ESDホール７０ａ、ボンディングパッドの電極引出し窓７０ｂを形成し（図５６乃至図５７）、その後ボンディングパッド３５ｂ表面の窒化チタン膜を除去している（図５７）。
したがって、保護絶縁膜７１をパターニングする際にはボンディングパッド３５ｂの表面は上部絶縁膜１１４及び層間絶縁膜４０により覆われているため、保護絶縁膜７１のエッチングガス（酸素含有ガス）に対してボンディングパッド３５ｂが保護される。これにより、その後電極引出し窓７０ｂを通してエッチングによりアルミニウム膜若しくはアルミニウムを主成分とする化合物膜を露出させたボンディングパッド３５ｂの表面にワイヤを容易にボンディングすることが可能である。
（第５、６、７の実施の形態）
これらの実施形態においては、検出電極膜４２ａから上の層構成が、上記した第２の実施形態の図４３及び図４４と同じになる場合、及び第３の実施形態の図５２と同じになる場合に、第４の実施形態の製造方法を適用したことを特徴としている。
図５９は、本発明の第５の実施の形態に係る静電容量式のC-MOS型表面形状センサについて示す断面図である。
この実施形態に係る表面形状センサは、検出電極膜４２ａから上の層構成が上記した第２の実施形態の図４３と同じになる場合に、第４の実施形態の製造方法を適用して作製されたものである。
製造途中の工程においてエッチング対象が異なるため、その構造に適したエッチング種を用いる必要があるが、それによって作製された表面形状センサにおいては、図４３と比較して、ESDホール５８ａ及びパッド部の電極引出し窓５８ｂの側壁にテトラへドラルアモルファスカーボン膜が残っていない点が異なるだけである。図５９中、図４３の符号と同じ符号で示すものは図４３と同じものを表す。
図６０は、本発明の第６の実施の形態に係る静電容量式のC-MOS型表面形状センサについて示す断面図である。
この実施形態に係る表面形状センサは、検出電極膜４２ａから上の層構成が上記した第２の実施形態の図４４と同じになる場合に、第４の実施形態の製造方法を適用して作製されたものである。
製造途中の工程においてエッチング対象が異なるため、構造に適したエッチング種を用いる必要があるが、それによって作製された表面形状センサにおいては、図４４と比較して、ESDホール５８ａ及びパッド部の電極引出し窓５８ｂの側壁にテトラへドラルアモルファスカーボン膜が残っていない点が異なるだけである。図６０中、図４４の符号と同じ符号で示すものは図４４と同じものを表す。
図６１は、本発明の第７の実施の形態に係る静電容量式のC-MOS型表面形状センサについて示す断面図である。
この実施形態に係る表面形状センサは、検出電極膜４２ａから上の層構成が上記した第３の実施形態の図５２と同じになる場合に、第４の実施形態の製造方法を適用して作製されたものである。
途中工程においてエッチング対象が異なるため、その構造に適したエッチング種を用いる必要があるが、それによって作製された表面形状センサにおいては、図５２と比較して、ESDホール６５ａ及びパッド部の電極引出し窓６５ｂの側壁にテトラへドラルアモルファスカーボン膜が残っていない点が異なるだけである。図６１中、図５２の符号と同じ符号で示すものは図５２と同じものを表す。
以上、これらの実施の形態に係る表面形状センサにおいても、第２及び第３の実施の形態に係る表面形状センサと同様に、保護絶縁膜６０、６７としてテトラへドラルアモルファスカーボン膜を用いているため、機械的強度を維持しつつ、ポリイミド膜を用いた場合と比べて、保護絶縁膜６０、６７の厚さを約１００nmと大幅に薄くできる。これにより、機械的強度を維持しながら、指紋検出の感度の向上を図ることができる。
また、それらの製造方法も第４の実施形態を適用しているため、第４の実施形態の場合と同様に、テトラへドラルアモルファスカーボン膜のエッチングガス（酸素含有ガス）からボンディングパッド３５ｂ下地の銅含有アルミニウム膜を保護することができる。
（第８の実施の形態）
図６２乃至図６４は、本発明の第８の実施の形態に係る静電容量式のC-MOS型表面形状センサの製造方法について説明する。
この実施形態の表面形状センサでは、図６４に示すように、上記の実施形態と比較して、カバー絶縁膜７５としてSOG（Spin On Glass）膜を用いた点で異なる。なお、図６４中、図３３の符号と同じ符号で示すものは図３３と同じものを表す。その他の符号７６は水分バリア絶縁膜であり、７７はテトラへドラルアモルファスカーボン膜よりなる保護絶縁膜である。カバー絶縁膜７５と水分バリア絶縁膜７６とが上部絶縁膜１１５を構成する。
この実施の形態に係る表面形状センサにおいては、上記した実施の形態に係る表面形状センサと同様に、保護絶縁膜７７としてテトラへドラルアモルファスカーボン膜を用いているため、機械的強度を維持しつつ、ポリイミド膜を用いた場合と比べて、保護絶縁膜７７の厚さを約１００nmと大幅に薄くできる。これにより、機械的強度を維持しながら、指紋検出の感度の向上を図ることができる。
その製造方法にあっては、上記した図１乃至図１７の工程と、引き続き上記した図２５の工程とを行うので、その次の工程から説明する。
図２５において、パターニングにより、レジストパターンのホール５０ａを介して第３層間絶縁膜４０に、ボンディングパッド３５ｂ表面の窒化チタン膜が内部に露出するホール４０ｄを形成した後、図６２に示すように、塗布法により、ホール４０ｄを被覆するように、層間絶縁膜４０、検出電極膜４２ａ及び接地電極膜４２ｂ上に、カバー絶縁膜７５としてSOG膜を膜厚約３００nmで形成する。この場合、カバー絶縁膜５１の膜厚は検出電極膜４２ａ及び接地電極膜４２ｂの膜厚の１．５倍以上とすることが好ましい。SOG膜は粘性が低いため、そのままで表面を平坦化しやすい。したがって、形成したSOG膜に対してCMPなど表面を平坦化する工程を省略することができる。
次に、図６３に示すように、ホール４０ｄを被覆するように、カバー絶縁膜７５の上に水分バリア絶縁膜７６としてシリコン窒化膜を膜厚約７００nmで形成する。なお、カバー絶縁膜７５と水分バリア絶縁膜７６とが上部絶縁膜１１５を構成する。
次いで、図３７から図４２の工程と同じ工程を経て、図６４の構造が形成される。それらの工程のうちSOG膜のエッチング工程において、CHF3 (300 sccm)とO2 (50 sccm)の混合ガスを用い、圧力を80 mTorrに調整し、処理パワー（RF電力）を１600 WとしてSOG膜をエッチングする。
図６４において、符号７６ａは接地電極膜４２ｂ上に形成されたESDホール（第１ホール）であり、７６ｂはボンディングパッド３５ｂ上に形成された電極引出し窓（第２ホール）である。電極引出し窓７６ｂ内に露出したボンディングパッド３５ｂでは、表面の窒化チタン膜が除去されて銅含有アルミニウム膜が露出している。また、符号７７は、水分バリア絶縁膜７６上に形成されたテトラへドラルアモルファスカーボン膜よりなる保護絶縁膜であり、そのテトラへドラルアモルファスカーボン膜はPVD法、CVD法或いはFCVA法により膜厚約１００nmで形成され、上記したエッチング条件のうち何れかにより選択的にエッチングされて保護部を被覆している。
なお、ESDホール７６ａ、電極引出し窓７６ｂの側壁には、図３８乃至図３９と同様な製造工程により、テトラへドラルアモルファスカーボン膜が残っている。これらは、後のワイヤボンディングや、素子動作に影響を及ぼすものではない。
以上、本発明の第８の実施の形態に係る表面形状センサの製造方法によれば、第１カバー絶縁膜のSOG膜に対してCMPなど表面を平坦化する工程を省略することができるため、工程の簡略化を図ることができる。
また、ボンディングパッド３５ｂ上にホール４０ｄを形成した（図２５）後、そのホール４０ｄを覆って保護絶縁膜７７を形成し（図３９）、それをパターニングする（図４０乃至図４１）まで、ボンディングパッド３５ｂ表面の窒化チタン膜を残しておき、保護絶縁膜７７をパターニングした（図４１）後に、はじめてボンディングパッド３５ｂ表面の窒化チタン膜を除去している（図４２）。
したがって、保護絶縁膜７７をパターニングする際にはボンディングパッド３５ｂの表面はチタン化合物膜により覆われているため、保護絶縁膜７７のエッチングガス（酸素含有ガス）に対して、チタン化合物膜の下のアルミニウム膜若しくはアルミニウムを主成分とする化合物膜の酸化を防ぐことができる。これにより、アルミニウム膜若しくはアルミニウムを主成分とする化合物膜が酸化されないで露出したボンディングパッド３５ｂの表面にワイヤを容易にボンディングすることが可能である。
以上、実施の形態によりこの発明の表面形状センサ及びその製造方法を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。

Claims (10)

  1. 半導体基板の上方に形成された平坦な上面を有する層間絶縁膜と、
    前記層間絶縁膜上に形成された検出電極膜と、
    前記検出電極膜及び前記層間絶縁膜上に形成された、窒化シリコン膜が表面に露出する上部絶縁膜と、
    前記上部絶縁膜の上に形成され、前記検出電極膜の上に窓が形成されたテトラヘデラルアモルファスカーボン(ta-C)膜からなる保護絶縁膜と
    を有することを特徴とする表面形状センサ。
  2. 前記上部絶縁膜は、少なくとも前記検出電極膜の周囲の層間絶縁膜上に形成されて、前記検出電極膜を含む表面を平坦化する第１カバー絶縁膜と、該第１カバー絶縁膜及び前記検出電極膜の上方に形成された前記窒化シリコン膜とを含むことを特徴とする請求項１に記載の表面形状センサ。
  3. 前記第１カバー絶縁膜により平坦化された表面上であって、前記窒化シリコン膜の下に形成された第２カバー絶縁膜を有することを特徴とする請求項２に記載の表面形状センサ。
  4. 前記第２カバー絶縁膜は、酸化シリコン膜、酸化窒化シリコン膜又は絶縁性酸化金属膜のうち何れか一であることを特徴とする請求項３に記載の表面形状センサ。
  5. 前記絶縁性酸化金属膜は、酸化アルミニウム膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜及び酸化マグネシウムチタニウム膜のうち何れか一であることを特徴とする請求項４に記載の表面形状センサ。
  6. 前記保護絶縁膜の厚さは、１０〜２００nmであることを特徴とする請求項１に記載の表面形状センサ。
  7. 半導体基板の上方に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上に検出電極膜を形成する工程と、
    前記検出電極膜及び層間絶縁膜の上に、窒化シリコン膜が表面に露出する上部絶縁膜を形成する工程と、
    前記検出電極膜の上に窓を備えたテトラヘデラルアモルファスカーボン(ta-C)膜からなる保護絶縁膜を前記上部絶縁膜の上に形成する工程と
    を有することを特徴とする表面形状センサの製造方法。
  8. 前記上部絶縁膜を形成する工程は、少なくとも前記検出電極膜の周囲の層間絶縁膜上に、前記検出電極膜を含む表面を平坦化する第１カバー絶縁膜を形成する工程と、該第１カバー絶縁膜により平坦化された表面の上方に窒化シリコン膜を形成する工程とを含むことを特徴とする請求項７に記載の表面形状センサの製造方法。
  9. 前記第１カバー絶縁膜は、塗布型の酸化シリコン膜であることを特徴とする請求項８に記載の表面形状センサの製造方法。
  10. 前記窒化シリコン膜を形成する工程の前に、前記第１カバー絶縁膜により平坦化された表面上に第２カバー絶縁膜を形成することを特徴とする請求項８に記載の表面形状センサの製造方法。
JP2009510640A 2007-04-05 2007-04-05 表面形状センサとその製造方法 Expired - Fee Related JP4764508B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/057670 WO2008129602A1 (ja) 2007-04-05 2007-04-05 表面形状センサとその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008129602A1 JPWO2008129602A1 (ja) 2010-07-22
JP4764508B2 true JP4764508B2 (ja) 2011-09-07

Family

ID=39875151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510640A Expired - Fee Related JP4764508B2 (ja) 2007-04-05 2007-04-05 表面形状センサとその製造方法

Country Status (5)

Country Link
US (1) US8294230B2 (ja)
JP (1) JP4764508B2 (ja)
KR (1) KR101113145B1 (ja)
CN (1) CN101663558B (ja)
WO (1) WO2008129602A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183593B2 (en) * 2009-10-16 2012-05-22 Oracle America, Inc. Semiconductor die with integrated electro-static discharge device
US9481777B2 (en) 2012-03-30 2016-11-01 The Procter & Gamble Company Method of dewatering in a continuous high internal phase emulsion foam forming process
KR20140053607A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US10020403B2 (en) * 2014-05-27 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9984915B2 (en) * 2014-05-30 2018-05-29 Infineon Technologies Ag Semiconductor wafer and method for processing a semiconductor wafer
CN107040621A (zh) * 2014-06-16 2017-08-11 深圳市汇顶科技股份有限公司 一种移动终端
JP6387850B2 (ja) * 2015-02-10 2018-09-12 株式会社デンソー 半導体装置およびその製造方法
CN106056033B (zh) 2015-04-14 2019-07-05 李美燕 复合基板感测装置及其制造方法
TWI563253B (en) 2015-04-14 2016-12-21 Lee Mei Yen Composite substrate sensor device and method of manufacturing such sensor device
US10402617B2 (en) * 2015-09-30 2019-09-03 Apple Inc. Input devices incorporating biometric sensors
CN106991361A (zh) * 2016-01-21 2017-07-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
TWI591544B (zh) * 2016-03-30 2017-07-11 義隆電子股份有限公司 具靜電防護的指紋感測器
US10147704B2 (en) * 2016-05-17 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
CN108121933B (zh) * 2016-11-28 2022-02-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
KR20180087921A (ko) * 2017-01-25 2018-08-03 삼성디스플레이 주식회사 차량용 표시 장치 및 이를 포함하는 차량 제어 시스템
CN108734709B (zh) * 2018-05-29 2022-03-25 西安工程大学 一种绝缘子凸缘形状参数识别与破坏检测方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61221883A (ja) 1985-03-25 1986-10-02 Fujitsu Ltd 個人照合装置
US4728186A (en) 1985-03-03 1988-03-01 Fujitsu Limited Uneven-surface data detection apparatus
EP0292318B1 (en) * 1987-05-22 1993-05-26 Oki Electric Industry Company, Limited Direct-contact-type image sensor
JP3003311B2 (ja) 1991-08-30 2000-01-24 松下電器産業株式会社 指紋センサ
US5559504A (en) 1993-01-08 1996-09-24 Kabushiki Kaisha Toshiba Surface shape sensor, identification device using this sensor, and protected system using this device
JPH07168930A (ja) 1993-01-08 1995-07-04 Toshiba Corp 表面形状センサ、並びにそれを用いた個体認証装置および被起動型システム
DE4433380A1 (de) 1994-09-20 1996-03-21 Roland Man Druckmasch Greiferzylinder
EP0906636B1 (en) 1996-05-31 2005-05-25 Akashic Memories Corporation Highly tetrahedral amorphous carbon films and methods and ion-beam source for their production
US5858477A (en) 1996-12-10 1999-01-12 Akashic Memories Corporation Method for producing recording media having protective overcoats of highly tetrahedral amorphous carbon
WO1998041666A1 (en) 1997-03-20 1998-09-24 Motorola Inc. Method for forming a carbon film
KR100413860B1 (ko) * 1998-07-09 2004-01-07 인피니언 테크놀로지스 아게 반도체 지문 센서
US6261693B1 (en) 1999-05-03 2001-07-17 Guardian Industries Corporation Highly tetrahedral amorphous carbon coating on glass
US6338901B1 (en) 1999-05-03 2002-01-15 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
US6808606B2 (en) 1999-05-03 2004-10-26 Guardian Industries Corp. Method of manufacturing window using ion beam milling of glass substrate(s)
US6447891B1 (en) 1999-05-03 2002-09-10 Guardian Industries Corp. Low-E coating system including protective DLC
US6740211B2 (en) 2001-12-18 2004-05-25 Guardian Industries Corp. Method of manufacturing windshield using ion beam milling of glass substrate(s)
US6335086B1 (en) 1999-05-03 2002-01-01 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
US6280834B1 (en) 1999-05-03 2001-08-28 Guardian Industries Corporation Hydrophobic coating including DLC and/or FAS on substrate
US6475573B1 (en) 1999-05-03 2002-11-05 Guardian Industries Corp. Method of depositing DLC inclusive coating on substrate
US6461731B1 (en) 1999-05-03 2002-10-08 Guardian Industries Corp. Solar management coating system including protective DLC
US6284377B1 (en) 1999-05-03 2001-09-04 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
US6312808B1 (en) 1999-05-03 2001-11-06 Guardian Industries Corporation Hydrophobic coating with DLC & FAS on substrate
US6277480B1 (en) 1999-05-03 2001-08-21 Guardian Industries Corporation Coated article including a DLC inclusive layer(s) and a layer(s) deposited using siloxane gas, and corresponding method
US6368664B1 (en) 1999-05-03 2002-04-09 Guardian Industries Corp. Method of ion beam milling substrate prior to depositing diamond like carbon layer thereon
US6273488B1 (en) 1999-05-03 2001-08-14 Guardian Industries Corporation System and method for removing liquid from rear window of a vehicle
US6491987B2 (en) 1999-05-03 2002-12-10 Guardian Indusries Corp. Process for depositing DLC inclusive coating with surface roughness on substrate
US6303225B1 (en) 2000-05-24 2001-10-16 Guardian Industries Corporation Hydrophilic coating including DLC on substrate
GB9910842D0 (en) 1999-05-10 1999-07-07 Univ Nanyang Composite coatings
US6423995B1 (en) * 1999-07-26 2002-07-23 Stmicroelectronics, Inc. Scratch protection for direct contact sensors
US6713179B2 (en) 2000-05-24 2004-03-30 Guardian Industries Corp. Hydrophilic DLC on substrate with UV exposure
JP3658342B2 (ja) 2000-05-30 2005-06-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置
JP2002194123A (ja) 2000-12-26 2002-07-10 Sony Corp エッチング方法
JP3624843B2 (ja) 2001-03-16 2005-03-02 株式会社島津製作所 保護膜および保護膜作成方法
JP2002294470A (ja) 2001-04-02 2002-10-09 Sony Corp エッチング方法
WO2002088415A1 (fr) * 2001-04-23 2002-11-07 Sony Corporation Procede de formation d'une couche
JP2003058872A (ja) * 2001-08-21 2003-02-28 Sony Corp 指紋検出装置、その製造方法及び成膜装置
JP3887252B2 (ja) * 2002-03-15 2007-02-28 日本電信電話株式会社 表面形状認識用センサの製造方法
JP2003301257A (ja) 2002-04-12 2003-10-24 Hitachi Ltd 炭素質皮膜の形成方法及び磁気ディスクの製造方法
US6923891B2 (en) 2003-01-10 2005-08-02 Nanofilm Technologies International Pte Ltd. Copper interconnects
JP4253515B2 (ja) 2003-02-24 2009-04-15 富士通株式会社 カーボン保護膜の製造方法、磁気記録媒体の製造方法及び磁気ヘッドの製造方法、並びに成膜装置
JP4003750B2 (ja) 2003-04-17 2007-11-07 セイコーエプソン株式会社 静電容量検出装置
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
US7300556B2 (en) * 2003-08-29 2007-11-27 Hitachi Global Storage Technologies Netherlands B.V. Method for depositing a thin film adhesion layer
KR100561851B1 (ko) * 2003-11-18 2006-03-16 삼성전자주식회사 지문 인식 센서 및 그 제조 방법
KR100714710B1 (ko) 2006-02-22 2007-05-04 삼성전자주식회사 입출력 작업에 의해 블로킹된 스레드를 강제 종료하는 장치및 방법
JP5045028B2 (ja) * 2006-08-16 2012-10-10 富士通セミコンダクター株式会社 表面形状センサとその製造方法

Also Published As

Publication number Publication date
KR20100005044A (ko) 2010-01-13
CN101663558A (zh) 2010-03-03
US20090309180A1 (en) 2009-12-17
CN101663558B (zh) 2011-06-22
US8294230B2 (en) 2012-10-23
KR101113145B1 (ko) 2012-03-13
WO2008129602A1 (ja) 2008-10-30
JPWO2008129602A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4764508B2 (ja) 表面形状センサとその製造方法
JP5141550B2 (ja) 半導体装置及びその製造方法
JP3980387B2 (ja) 容量検出型センサ及びその製造方法
JP2001208509A (ja) 表面形状認識用半導体装置およびその製造方法
JP5045028B2 (ja) 表面形状センサとその製造方法
JP4901105B2 (ja) 半導体装置の製造方法
US20070296010A1 (en) Pick-up structure for dram capacitors and dram process
JP2009071242A (ja) 半導体装置及びその製造方法
JP2002076142A (ja) キャパシタの電荷貯蔵電極の形成方法
JP2009071241A (ja) 半導体装置及びその製造方法
KR20100004976A (ko) 반도체 장치 및 그 제조 방법
JP4422644B2 (ja) 半導体装置の製造方法
KR100723585B1 (ko) 반도체 장치 및 그 제조 방법
WO2005067051A1 (ja) 半導体装置、半導体装置の製造方法
JP2004023078A (ja) 半導体装置の製造方法
WO2007116501A1 (ja) 半導体装置及びその製造方法
JP2008300656A (ja) 表面形状センサとその製造方法
JP2001120519A (ja) 指紋認識用半導体装置およびその製造方法
JP4833031B2 (ja) 表面形状センサとその製造方法
US20090108319A1 (en) Dram stack capacitor and fabrication method thereof
JP4952700B2 (ja) 半導体装置及びその製造方法
JP4319147B2 (ja) 半導体装置の製造方法
JP2003035507A (ja) 表面形状認識用センサおよびこの製造方法
JP2007155608A (ja) 表面形状認識用センサ、その製造方法
TWI261919B (en) Method of manufacturing a non-volatile memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4764508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees