JP4952700B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4952700B2 JP4952700B2 JP2008288116A JP2008288116A JP4952700B2 JP 4952700 B2 JP4952700 B2 JP 4952700B2 JP 2008288116 A JP2008288116 A JP 2008288116A JP 2008288116 A JP2008288116 A JP 2008288116A JP 4952700 B2 JP4952700 B2 JP 4952700B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- insulating film
- ferroelectric capacitor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
次に、第1の参考例について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図2A乃至図2Hは、第1の参考例に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、第2の参考例について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図4A乃至図4Cは、第2の参考例に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、第3の参考例について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図5A乃至図5Cは、第3の参考例に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、第4の参考例について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図6A乃至図6Jは、第4の参考例に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、本発明の第1の実施形態について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図8A乃至図8Hは、本発明の第1の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、第5の参考例について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図10A乃至図10Cは、第5の参考例に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、本発明の第2の実施形態について説明する。第2の実施形態では、図15及び図16に示すように、Al2O3膜を2層以上形成する。即ち、Al2O3膜82及び55を形成すると共に、更に上層にAl2O3膜83及び84を形成する。
強誘電体キャパシタと、
前記強誘電体キャパシタの電極に接続される配線を形成させる隙間を有し、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜と、
前記絶縁膜の隙間に形成され、前記強誘電体キャパシタの電極に接続された配線を備えた配線層と、
を有し、
前記配線の表面は前記絶縁膜から露出していることを特徴とする半導体装置。
前記配線層は、前記配線の表面に形成された導電性バリア膜を有することを特徴とする付記1に記載の半導体装置。
前記導電性バリア膜は、金属窒化物膜であることを特徴とする付記2に記載の半導体装置。
前記配線は、Al又はCuの少なくとも一方を含有していることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタの電極に接続される配線を形成させる隙間を有し、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜と、前記絶縁膜の隙間に形成され、前記強誘電体キャパシタの電極に接続され、表面が前記絶縁膜から露出している配線層とを有する強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部とを有する半導体装置であって、
前記絶縁膜は少なくとも強誘電体メモリセル部に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタの電極に接続される配線を形成させる隙間を有し、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜と、前記絶縁膜の隙間に形成され、前記強誘電体キャパシタの電極に接続され、表面が前記絶縁膜から露出している配線層とを有する強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部と、パッド部とを有する半導体装置であって、
前記絶縁膜は少なくとも強誘電体メモリセル部および周辺回路部に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタの電極に接続される配線を形成させる隙間を有し、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜と、前記絶縁膜の隙間に形成され、前記強誘電体キャパシタの電極に接続され、表面が前記絶縁膜から露出している配線層とを有する強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部と、パッド部と、スクライブ領域部とを有する半導体装置であって、
前記絶縁膜は少なくとも強誘電体メモリセル部および周辺回路部およびパッド部に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタの電極に接続される配線を形成させる隙間を有し、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜と、前記絶縁膜の隙間に形成され、前記強誘電体キャパシタの電極に接続され、表面が前記絶縁膜から露出している配線層とを有する強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部と、パッド部と、スクライブ領域部とを有する強誘電体メモリチップが半導体基板に複数形成されてなる半導体装置であって、
前記絶縁膜は半導体基板全面に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、
前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜と、
を有し、
前記絶縁膜は、前記強誘電体キャパシタを構成する上部電極の表面よりも下に形成され、前記上部電極の表面は前記絶縁膜から露出していることを特徴とする半導体装置。
前記絶縁膜は、前記上部電極の側方に形成されていることを特徴とする付記9に記載の半導体装置。
前記絶縁膜は、前記強誘電体キャパシタの側面を覆っていることを特徴とする付記9に記載の半導体装置。
前記絶縁膜は、酸化物膜、窒化物膜及び炭化物膜からなる群から選択された1種の膜であることを特徴とする付記1乃至11のいずれか1項に記載の半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタを構成する上部電極の表面よりも下に形成され、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜とを有し、前記上部電極の表面は前記絶縁膜から露出している強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部とを有する半導体装置であって、
前記絶縁膜は少なくとも強誘電体メモリセル部に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタを構成する上部電極の表面よりも下に形成され、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜とを有し、前記上部電極の表面は前記絶縁膜から露出している強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部と、パッド部とを有する半導体装置であって、
前記絶縁膜は少なくとも強誘電体メモリセル部および周辺回路部に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタを構成する上部電極の表面よりも下に形成され、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜とを有し、前記上部電極の表面は前記絶縁膜から露出している強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部と、パッド部、スクライブ領域部とを有する半導体装置であって、
前記絶縁膜は少なくとも強誘電体メモリセル部および周辺回路部およびパッド部に形成されていることを特徴とする半導体装置。
強誘電体キャパシタと、前記強誘電体キャパシタを構成する上部電極の表面よりも下に形成され、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜とを有し、前記上部電極の表面は前記絶縁膜から露出している強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部と、パッド部と、スクライブ領域部とを有する強誘電体メモリチップが半導体基板に複数形成されてなる半導体装置であって、
前記絶縁膜は半導体基板全面に形成されていることを特徴とする半導体装置。
強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの電極に直接接続された配線を備えた配線層を形成する工程と、
を有し、
前記配線層を形成する工程は、前記配線の隙間に、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜を、前記配線の表面を露出させて形成する工程を有することを特徴とする半導体装置の製造方法。
前記配線層を形成する工程は、前記配線の表面に導電性バリア膜を形成する工程を有することを特徴とする付記17に記載の半導体装置の製造方法。
前記導電性バリア膜として、金属窒化物膜を形成することを特徴とする付記18に記載の半導体装置の製造方法。
前記配線として、Alを含有するものを形成することを特徴とする付記17乃至19のいずれか1項に記載の半導体装置の製造方法。
前記配線層を形成する工程は、Cuを含有する配線をダマシン法により形成する工程を有することを特徴とする付記17乃至20のいずれか1項に記載の半導体装置の製造方法。
前記導電性バリア膜をストッパとしてCMP処理により前記絶縁膜を平坦化する工程を有することを特徴とする付記18又は19に記載の半導体装置の製造方法。
強誘電体メモリを複数有する強誘電体メモリセル部と、周辺回路部とを有する半導体装置の製造方法であって、
強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの電極に接続される配線層を形成する工程と、
前記配線層の配線形成部以外の部位であって、少なくとも前記強誘電体メモリセル部の部位に、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜を、前記配線の表面が露出するように形成する工程と、
を有することを特徴とする半導体装置の製造方法。
強誘電体キャパシタを形成する工程と、
記強誘電体キャパシタを構成する上部電極の表面よりも下に、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する絶縁膜を、前記上部電極の表面を露出させて形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記絶縁膜を、前記上部電極の側方に形成することを特徴とする付記24に記載の半導体装置の製造方法。
前記絶縁膜により、前記強誘電体キャパシタの側面を覆うことを特徴とする付記24に記載の半導体装置の製造方法。
前記絶縁膜として、酸化物膜、窒化物膜及び炭化物膜からなる群から選択された1種の膜を形成することを特徴とする付記17乃至26のいずれか1項に記載の半導体装置の製造方法。
前記上部電極の材料をストッパとして、CMP処理により前記絶縁膜を平坦化する工程を有することを特徴とする付記24乃至26のいずれか1項に記載の半導体装置の製造方法。
強誘電体キャパシタと、
前記強誘電体キャパシタの電極に接続された配線を備えた配線層と、
前記絶縁膜の隙間に形成される絶縁膜、あるいは前記強誘電体キャパシタを構成する上部電極よりも下に形成され前記上部電極の表面が露出している絶縁膜の内、いずれか一方又は両方について、絶縁膜を二層以上形成することを特徴とする半導体装置。
10a:容量絶縁膜
11a:上部電極
12、13、41、42、55、82:Al2O3膜
101:強誘電体キャパシタ
102:MOSトランジスタ
103:ビット線
104:ワード線
105:プレート線
Claims (3)
- 下部電極、強誘電体層及び上部電極を有する強誘電体キャパシタと、
前記強誘電体キャパシタの側面を覆い、平坦化された上面の位置が、前記強誘電体層の上面の位置よりも高く、前記上部電極の上面の位置よりも低い第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する第2の絶縁膜と、
を有し、
前記第2の絶縁膜は、前記上部電極の上面よりも下に形成され、前記上部電極の上面は前記第2の絶縁膜から露出していることを特徴とする半導体装置。 - 前記第2の絶縁膜は、前記上部電極の側方に形成されていることを特徴とする請求項1に記載の半導体装置。
- 下部電極、強誘電体層及び上部電極を有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの側面を覆い、上面の位置が、前記強誘電体層の上面の位置よりも高く、前記上部電極の上面の位置よりも低い第1の絶縁膜を形成する工程と、
前記上部電極の上面よりも下に、前記強誘電体キャパシタへの水素又は水分の侵入を抑制する第2の絶縁膜を、前記上部電極の上面を露出させて前記第1の絶縁膜上に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288116A JP4952700B2 (ja) | 2008-11-10 | 2008-11-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288116A JP4952700B2 (ja) | 2008-11-10 | 2008-11-10 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099010A Division JP4422644B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044192A JP2009044192A (ja) | 2009-02-26 |
JP4952700B2 true JP4952700B2 (ja) | 2012-06-13 |
Family
ID=40444510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008288116A Expired - Fee Related JP4952700B2 (ja) | 2008-11-10 | 2008-11-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952700B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6295983B2 (ja) * | 2015-03-05 | 2018-03-20 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095861A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004186518A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
JP2004281935A (ja) * | 2003-03-18 | 2004-10-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-11-10 JP JP2008288116A patent/JP4952700B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009044192A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6713310B2 (en) | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same | |
JP4422644B2 (ja) | 半導体装置の製造方法 | |
US20080237866A1 (en) | Semiconductor device with strengthened pads | |
US8324671B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4791191B2 (ja) | 半導体装置及びその製造方法 | |
US20060175642A1 (en) | Semiconductor device and method of manufacturing the same | |
US20100052021A1 (en) | Semiconductor memory device | |
JP2005217189A (ja) | 容量素子及びその製造方法 | |
US8367541B2 (en) | Semiconductor device suitable for a ferroelectric memory and manufacturing method of the same | |
JP4450222B2 (ja) | 強誘電体メモリ及びその製造方法 | |
JP4371005B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4893304B2 (ja) | 半導体装置及びその製造方法 | |
JP2009099767A (ja) | 半導体記憶装置およびその製造方法 | |
JP2010225928A (ja) | 半導体記憶装置及びその製造方法 | |
JP4899666B2 (ja) | 半導体装置及びその製造方法 | |
JP2005057103A (ja) | 半導体装置及びその製造方法 | |
JP4952700B2 (ja) | 半導体装置及びその製造方法 | |
JP5190198B2 (ja) | 半導体装置及びその製造方法 | |
JP4968063B2 (ja) | 半導体装置及びその製造方法 | |
US7297558B2 (en) | Method of manufacturing semiconductor device | |
JP2006086292A (ja) | 半導体記憶装置およびその製造方法 | |
JP2006253194A (ja) | 半導体装置およびその製造方法 | |
US20080296646A1 (en) | Semiconductor memory device and method for fabricating the same | |
JP2011124478A (ja) | 半導体記憶装置及びその製造方法 | |
JP2006073560A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4952700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |