JPH10201088A - 定電圧電源回路および半導体集積回路並びにicカード - Google Patents
定電圧電源回路および半導体集積回路並びにicカードInfo
- Publication number
- JPH10201088A JPH10201088A JP9006166A JP616697A JPH10201088A JP H10201088 A JPH10201088 A JP H10201088A JP 9006166 A JP9006166 A JP 9006166A JP 616697 A JP616697 A JP 616697A JP H10201088 A JPH10201088 A JP H10201088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 電源フィルタ容量を大きくとれない場合にお
いても、整流回路によって生成した電圧から安定した出
力電圧を得ることができる定電圧電源回路が必要となっ
た。 【解決手段】 バンドギャップ基準電圧発生回路(2
1)からの基準電圧Vrefをレベルシフト回路(Q1,
Q2,I0)によってレベルシフトし、その電圧を抵抗
分圧回路(R1,R2)で分割してインバーテッド・ダ
ーリントン回路からなる出力段(Q3,Q4,C2)に
入力して出力電流を流すようにした。
いても、整流回路によって生成した電圧から安定した出
力電圧を得ることができる定電圧電源回路が必要となっ
た。 【解決手段】 バンドギャップ基準電圧発生回路(2
1)からの基準電圧Vrefをレベルシフト回路(Q1,
Q2,I0)によってレベルシフトし、その電圧を抵抗
分圧回路(R1,R2)で分割してインバーテッド・ダ
ーリントン回路からなる出力段(Q3,Q4,C2)に
入力して出力電流を流すようにした。
Description
【0001】
【発明の属する技術分野】本発明は、半導体集積回路に
おける定電圧電源回路に適用して有効な技術に関し、特
に非接触型ICカードに用いられるトランシーバ用半導
体集積回路における定電圧電源回路に利用して有効な技
術に関する。
おける定電圧電源回路に適用して有効な技術に関し、特
に非接触型ICカードに用いられるトランシーバ用半導
体集積回路における定電圧電源回路に利用して有効な技
術に関する。
【0002】
【従来の技術】非接触型ICカードとして、コイルの相
互誘導現象を利用してデータの送受信および電力の供給
を受けるようにしたものが提案されている。かかる非接
触型ICカードに用いられるトランシーバ用半導体集積
回路においては、電磁結合を使用してコイルを介して入
力される交流信号から電源電圧および受信データ信号が
生成される。このようなトランシーバ用半導体集積回路
においては、コイルが接続される端子間にダイオードブ
リッジからなる整流回路が設けられ、この整流回路によ
って発生された電圧から安定な電源電圧を得るために定
電圧電源回路が設けられる。
互誘導現象を利用してデータの送受信および電力の供給
を受けるようにしたものが提案されている。かかる非接
触型ICカードに用いられるトランシーバ用半導体集積
回路においては、電磁結合を使用してコイルを介して入
力される交流信号から電源電圧および受信データ信号が
生成される。このようなトランシーバ用半導体集積回路
においては、コイルが接続される端子間にダイオードブ
リッジからなる整流回路が設けられ、この整流回路によ
って発生された電圧から安定な電源電圧を得るために定
電圧電源回路が設けられる。
【0003】本発明者等は、非接触型ICカードに用い
られるトランシーバ用半導体集積回路における定電圧電
源回路について検討した。
られるトランシーバ用半導体集積回路における定電圧電
源回路について検討した。
【0004】従来、定電圧電源回路としては、例えば図
7(A),(B)に示すような回路があった。
7(A),(B)に示すような回路があった。
【0005】このうち、図7(A)に示す回路は、オペ
アンプAMPを利用してその反転入力端子に出力電圧V
oを抵抗R1,R2で分割した電圧を帰還させるととも
に、非反転入力端子に基準電圧Vrefを印加して、この
基準電圧を上記抵抗R1,R2の抵抗比で決まる増幅率
で増幅した信号でトランジスタQ1をバイアスして出力
電流を流しコレクタから安定した出力電圧Voを得るよ
うにしたものである。一方、図7(B)に示す回路は、
ツェナーダイオードDzに電流を流し、これによって発
生したツェナー電圧をバイポーラトランジスタQ1のベ
ースに印加してそのコレクタから安定した出力電圧Vo
を取り出すようにしたものである。
アンプAMPを利用してその反転入力端子に出力電圧V
oを抵抗R1,R2で分割した電圧を帰還させるととも
に、非反転入力端子に基準電圧Vrefを印加して、この
基準電圧を上記抵抗R1,R2の抵抗比で決まる増幅率
で増幅した信号でトランジスタQ1をバイアスして出力
電流を流しコレクタから安定した出力電圧Voを得るよ
うにしたものである。一方、図7(B)に示す回路は、
ツェナーダイオードDzに電流を流し、これによって発
生したツェナー電圧をバイポーラトランジスタQ1のベ
ースに印加してそのコレクタから安定した出力電圧Vo
を取り出すようにしたものである。
【0006】
【発明が解決しようとする課題】図7(A)の回路にあ
っては、オペアンプの応答性を落として電源フィルタ容
量を大きくすることで安定性を確保するようにしてい
た。ところが、ICカードにおいては内蔵できる電源フ
ィルタ容量の値が0.1μF以下と小さく、しかも電力
を供給する交流波形にデータが重畳される非接触型IC
カードの場合には電源フィルタ容量のみではデータによ
る電圧変化を取り除くことができない。そこで、この電
圧変化をなくすためにオペアンプの応答性を高くするこ
とも考えられるが、そのようにすると出力トランジスタ
からオペアンプへの帰還ループの安定性が悪くなり、回
路が発振してしまったり、電源が立ち上がるときにリン
ギングが発生して実用上問題があることが明らかになっ
た。
っては、オペアンプの応答性を落として電源フィルタ容
量を大きくすることで安定性を確保するようにしてい
た。ところが、ICカードにおいては内蔵できる電源フ
ィルタ容量の値が0.1μF以下と小さく、しかも電力
を供給する交流波形にデータが重畳される非接触型IC
カードの場合には電源フィルタ容量のみではデータによ
る電圧変化を取り除くことができない。そこで、この電
圧変化をなくすためにオペアンプの応答性を高くするこ
とも考えられるが、そのようにすると出力トランジスタ
からオペアンプへの帰還ループの安定性が悪くなり、回
路が発振してしまったり、電源が立ち上がるときにリン
ギングが発生して実用上問題があることが明らかになっ
た。
【0007】また、ICカードに搭載されるマイクロコ
ンピュータチップには電気的に書込み消去可能なEEP
ROMが内蔵されるが、このEEPROMに書込みを行
なう際に、10mA、200nS程度の書込みパルス電
流が流れるため、電源フィルタ容量CFが小さくかつオ
ペアンプAMPの応答性が悪いと出力電圧の変動として
表れてしまうという欠点がある。
ンピュータチップには電気的に書込み消去可能なEEP
ROMが内蔵されるが、このEEPROMに書込みを行
なう際に、10mA、200nS程度の書込みパルス電
流が流れるため、電源フィルタ容量CFが小さくかつオ
ペアンプAMPの応答性が悪いと出力電圧の変動として
表れてしまうという欠点がある。
【0008】一方、図7(B)の回路にあっては、半導
体集積回路のプロセスによってツェナーダイオードを半
導体チップ上にバイポーラトランジスタやMOSFET
と一緒に形成することが困難であるとともに、電圧を自
由に設定することができないという問題点がある。
体集積回路のプロセスによってツェナーダイオードを半
導体チップ上にバイポーラトランジスタやMOSFET
と一緒に形成することが困難であるとともに、電圧を自
由に設定することができないという問題点がある。
【0009】本発明の目的は、電源フィルタ容量を大き
くとれない場合において、整流回路によって生成した電
圧から安定した出力電圧を得ることができる定電圧電源
回路を提供することにある。
くとれない場合において、整流回路によって生成した電
圧から安定した出力電圧を得ることができる定電圧電源
回路を提供することにある。
【0010】本発明の他の目的は、出力電流の急激な変
動に対しても安定した出力電圧を得ることができる定電
圧電源回路を提供することにある。
動に対しても安定した出力電圧を得ることができる定電
圧電源回路を提供することにある。
【0011】本発明の他の目的は、半導体集積回路にお
いて温度変化や電源電圧の変動にかかわらず一定の電圧
を発生することができるバンドギャップ基準電圧発生回
路からの基準電圧に基づいて安定した出力電圧を得るこ
とができる定電圧電源回路回路を提供することにある。
いて温度変化や電源電圧の変動にかかわらず一定の電圧
を発生することができるバンドギャップ基準電圧発生回
路からの基準電圧に基づいて安定した出力電圧を得るこ
とができる定電圧電源回路回路を提供することにある。
【0012】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【0014】すなわち、本発明の定電圧電源回路は、バ
ンドギャップ基準電圧発生回路からの基準電圧をレベル
シフト回路によってレベルシフトし、その電圧を抵抗分
圧回路で分割してインバーテッド・ダーリントン回路等
からなる出力回路に入力して出力電流を流すようにした
ものである。
ンドギャップ基準電圧発生回路からの基準電圧をレベル
シフト回路によってレベルシフトし、その電圧を抵抗分
圧回路で分割してインバーテッド・ダーリントン回路等
からなる出力回路に入力して出力電流を流すようにした
ものである。
【0015】上記した手段によれば、入力電圧が高くな
ると出力回路に流れる電流が増加し、入力電圧が低くな
ると出力回路に流れる電流が減少して出力電圧の変動を
吸収するので安定した電源電圧が得られる。しかも、上
記定電圧電源回路は帰還ループに利得の大きなオペアン
プが存在しないため、小さな電源フィルタ容量であって
も出力電流の変動によって発振することがなく安定した
電源電圧が得られる。
ると出力回路に流れる電流が増加し、入力電圧が低くな
ると出力回路に流れる電流が減少して出力電圧の変動を
吸収するので安定した電源電圧が得られる。しかも、上
記定電圧電源回路は帰還ループに利得の大きなオペアン
プが存在しないため、小さな電源フィルタ容量であって
も出力電流の変動によって発振することがなく安定した
電源電圧が得られる。
【0016】また、上記出力回路をインバーテッド・ダ
ーリントン回路で構成しその出力側トランジスタのベー
ス・コレクタ間に容量を接続することによって、出力電
流が急激に変化して電源電圧が変動しても上記トランジ
スタのベースに同相帰還して電源電圧の変動を打ち消す
ように出力電流を補償させ、安定した出力電圧を得るこ
とができる。
ーリントン回路で構成しその出力側トランジスタのベー
ス・コレクタ間に容量を接続することによって、出力電
流が急激に変化して電源電圧が変動しても上記トランジ
スタのベースに同相帰還して電源電圧の変動を打ち消す
ように出力電流を補償させ、安定した出力電圧を得るこ
とができる。
【0017】
【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。
面を用いて説明する。
【0018】図1は本発明に係る定電圧電源回路を備え
た非接触型ICカードに用いられるトランシーバ用IC
10の構成およびこれを搭載したICカード全体の概略
構成を示すブロック図である。
た非接触型ICカードに用いられるトランシーバ用IC
10の構成およびこれを搭載したICカード全体の概略
構成を示すブロック図である。
【0019】この実施例のトランシーバ用ICを搭載し
たICカードは、例えばプリント配線層により渦巻き状
に形成されたコイルLと、該コイルLの両端子に接続さ
れデータの送受信および電源電圧の生成を行なうトラン
シーバ用IC10と、該トランシーバ用IC10に接続
されデータの処理、記憶および送信データの形成を行な
うマイクロコンピュータチップ20と、上記トランシー
バ用IC10に接続された外付けのコンデンサCF,C
t1,Ct2等により構成されている。図には1つの渦
巻きパターンからなるコイルが示されているが、外部の
リード・ライト装置のヘッドの構成に応じて同様の渦巻
きパターンを2つ有するコイルとされる場合もある。
たICカードは、例えばプリント配線層により渦巻き状
に形成されたコイルLと、該コイルLの両端子に接続さ
れデータの送受信および電源電圧の生成を行なうトラン
シーバ用IC10と、該トランシーバ用IC10に接続
されデータの処理、記憶および送信データの形成を行な
うマイクロコンピュータチップ20と、上記トランシー
バ用IC10に接続された外付けのコンデンサCF,C
t1,Ct2等により構成されている。図には1つの渦
巻きパターンからなるコイルが示されているが、外部の
リード・ライト装置のヘッドの構成に応じて同様の渦巻
きパターンを2つ有するコイルとされる場合もある。
【0020】上記マイクロコンピュータチップ20は記
憶装置として電気的に書込み・消去が可能なEEPRO
Mを内蔵しており、ICカードがリード・ライト装置か
ら排出されて電源の供給を受けない状態においてもデー
タを保持できるように構成されている。
憶装置として電気的に書込み・消去が可能なEEPRO
Mを内蔵しており、ICカードがリード・ライト装置か
ら排出されて電源の供給を受けない状態においてもデー
タを保持できるように構成されている。
【0021】特に制限されないが、トランシーバ用IC
10内の各ブロックを構成する回路素子は、公知の半導
体集積回路の製造技術によって、単結晶シリコンのよう
な1個の半導体基板上において形成される。
10内の各ブロックを構成する回路素子は、公知の半導
体集積回路の製造技術によって、単結晶シリコンのよう
な1個の半導体基板上において形成される。
【0022】1はトランシーバ用IC10の外部端子T
1,T2に接続(外付け)された電磁結合手段としての
コイルLより入力された交流信号を整流して直流電源電
圧を生成するダイオードブリッジからなる整流回路で、
この整流回路1の出力ノードは外部端子T3に接続さ
れ、この外部端子T3には10nFのような比較的大き
な容量値を有する電源フィルタ容量CFが接続可能にさ
れている。2は整流回路1によって整流された電圧の変
動を吸収して6〜20Vの所定の電位の電源電圧Vccを
生成する定電圧電源回路としての電圧リミッタ回路、3
は生成された電源電圧Vccを安定化させるシリーズレギ
ュレータからなる電源安定化回路で、この電源安定化回
路3から出力された電源電圧VDDは当該チップ内部の各
回路に供給されるとともに、外部端子T4に接続された
マイクロコンピュータチップ20へも供給される。
1,T2に接続(外付け)された電磁結合手段としての
コイルLより入力された交流信号を整流して直流電源電
圧を生成するダイオードブリッジからなる整流回路で、
この整流回路1の出力ノードは外部端子T3に接続さ
れ、この外部端子T3には10nFのような比較的大き
な容量値を有する電源フィルタ容量CFが接続可能にさ
れている。2は整流回路1によって整流された電圧の変
動を吸収して6〜20Vの所定の電位の電源電圧Vccを
生成する定電圧電源回路としての電圧リミッタ回路、3
は生成された電源電圧Vccを安定化させるシリーズレギ
ュレータからなる電源安定化回路で、この電源安定化回
路3から出力された電源電圧VDDは当該チップ内部の各
回路に供給されるとともに、外部端子T4に接続された
マイクロコンピュータチップ20へも供給される。
【0023】4は上記電源安定化回路3から出力される
電源電圧VDDを監視して電源投入時にパワーオンリセッ
ト信号を発生するパワーオンリセット発生回路、5は外
部のマイクロコンピュータチップ20に対するリセット
パルスPrを発生するリセットパルス発生回路である。
このリセットパルス発生回路5は、上記パワーオンリセ
ット発生回路4の出力がハイレベルに立ち上がってから
後述のPLL回路からなるクロック発生回路より出力さ
れるクロック信号を所定数計数したときに、リセットパ
ルスPrを形成して外部端子T5よりマイクロコンピュ
ータチップ20へ出力する。
電源電圧VDDを監視して電源投入時にパワーオンリセッ
ト信号を発生するパワーオンリセット発生回路、5は外
部のマイクロコンピュータチップ20に対するリセット
パルスPrを発生するリセットパルス発生回路である。
このリセットパルス発生回路5は、上記パワーオンリセ
ット発生回路4の出力がハイレベルに立ち上がってから
後述のPLL回路からなるクロック発生回路より出力さ
れるクロック信号を所定数計数したときに、リセットパ
ルスPrを形成して外部端子T5よりマイクロコンピュ
ータチップ20へ出力する。
【0024】6は上記コイル接続用外部端子T1,T2
に接続され入力交流信号を波形整形して出力するデータ
受信回路、7は波形整形された信号から「0」,「1」
のデータを再生するデータ復調回路で、復調されたデー
タは外部端子T6よりマイクロコンピュータチップ20
へ出力される。この実施例のトランシーバ用ICは、特
に制限されないが、PSK(Phase Shift Keying)変調
された信号の位相変化を検出してデータを復調するよう
に構成されている。上記データ復調回路7は、例えば後
述のクロック発生回路から供給されるクロック信号に同
期して、上記データ受信回路6から出力された信号をラ
ッチするフリップフロップ等により構成することができ
る。
に接続され入力交流信号を波形整形して出力するデータ
受信回路、7は波形整形された信号から「0」,「1」
のデータを再生するデータ復調回路で、復調されたデー
タは外部端子T6よりマイクロコンピュータチップ20
へ出力される。この実施例のトランシーバ用ICは、特
に制限されないが、PSK(Phase Shift Keying)変調
された信号の位相変化を検出してデータを復調するよう
に構成されている。上記データ復調回路7は、例えば後
述のクロック発生回路から供給されるクロック信号に同
期して、上記データ受信回路6から出力された信号をラ
ッチするフリップフロップ等により構成することができ
る。
【0025】8は上記データ受信回路6で波形整形され
た信号に基づいて入力交流信号に含まれている4.91
MHzの周波数の基準クロック信号に同期したクロック
信号CLKを発生するクロック発生回路で、発生された
クロックCLKはチップ内のリセットパルス発生回路5
や外部端子T7を介してチップ外部のマイクロコンピュ
ータ20等へ供給される。9は外部端子T8を介してマ
イクロコンピュータチップ20より入力されるシリアル
送信データに基づいて、外部端子T9,T10にドレイ
ン端子が接続されているドライブMOSFET Qd
1,Qd2をオン、オフ駆動して、コンデンサCt1,
Ct2とコイルLとからなる共振回路を共振状態および
非共振状態に切り換えることでデータを送信するバッフ
ァ回路等からなるデータ送信回路である。
た信号に基づいて入力交流信号に含まれている4.91
MHzの周波数の基準クロック信号に同期したクロック
信号CLKを発生するクロック発生回路で、発生された
クロックCLKはチップ内のリセットパルス発生回路5
や外部端子T7を介してチップ外部のマイクロコンピュ
ータ20等へ供給される。9は外部端子T8を介してマ
イクロコンピュータチップ20より入力されるシリアル
送信データに基づいて、外部端子T9,T10にドレイ
ン端子が接続されているドライブMOSFET Qd
1,Qd2をオン、オフ駆動して、コンデンサCt1,
Ct2とコイルLとからなる共振回路を共振状態および
非共振状態に切り換えることでデータを送信するバッフ
ァ回路等からなるデータ送信回路である。
【0026】この実施例のPLL回路からなる上記クロ
ック発生回路8は、外部から入力された交流信号から抽
出された基準クロック信号CKinと帰還クロック信号C
Kfの位相差を検出する位相比較器80と、抵抗R1,
R2と容量C1とからなり位相差に応じた制御電圧Vc
oを発生するループフィルタ83と、このループフィル
タ83からの制御電圧Vcoに応じた周波数で発振する
電圧制御発振器84と、上記ループフィルタ83の出力
電圧Vcoを監視してPLLの誤ロックを防止する信号
および発振器の発振許容信号を形成して上記チャージポ
ンプ82及び電圧制御発振器84に供給する誤ロック防
止回路85と、上記電圧制御発振器84の発振信号を分
周する分周器86とにより構成されている。
ック発生回路8は、外部から入力された交流信号から抽
出された基準クロック信号CKinと帰還クロック信号C
Kfの位相差を検出する位相比較器80と、抵抗R1,
R2と容量C1とからなり位相差に応じた制御電圧Vc
oを発生するループフィルタ83と、このループフィル
タ83からの制御電圧Vcoに応じた周波数で発振する
電圧制御発振器84と、上記ループフィルタ83の出力
電圧Vcoを監視してPLLの誤ロックを防止する信号
および発振器の発振許容信号を形成して上記チャージポ
ンプ82及び電圧制御発振器84に供給する誤ロック防
止回路85と、上記電圧制御発振器84の発振信号を分
周する分周器86とにより構成されている。
【0027】上記分周器86より出力されたクロック信
号CLKは帰還クロックCKfとして上記位相比較器8
1に帰還されるとともに、システムクロックとして上記
データ復調回路7およびリセットパルス発生回路5並び
に外部のマイクロコンピュータチップ20に対して供給
される。
号CLKは帰還クロックCKfとして上記位相比較器8
1に帰還されるとともに、システムクロックとして上記
データ復調回路7およびリセットパルス発生回路5並び
に外部のマイクロコンピュータチップ20に対して供給
される。
【0028】図2には、上記定電圧電源回路としての電
圧リミッタ回路2の実施例が示されている。
圧リミッタ回路2の実施例が示されている。
【0029】この実施例の電圧リミッタ回路2は、シリ
コンのバンドギャップに相当する電圧(1.0〜1.2
V)の電圧を発生するバンドギャップ基準電圧発生回路
21と、帰還ループを有しないシャント型定電圧回路2
2とからなる。定電圧回路22は、前記整流回路1から
の電圧Viが入力される端子にコレクタが、またエミッ
タに定電流源I0が接続され、ベースにバンドギャップ
基準電圧発生回路21からの基準電圧Vrefが印加され
たnpn型バイポーラ・トランジスタQ1と、該トラン
ジスタQ1とエミッタ共通接続されかつベースとコレク
タとが結合されたnpnトランジスタQ2と、該トラン
ジスタQ2のコレクタと電源ラインとの間に直列に接続
された抵抗R1,R2からなる分圧回路と、前記抵抗R
1,R2の接続ノードn1にベースが接続されたpnp
トランジスタQ3およびQ3にダーリントン接続された
npnトランジスタQ4からなるインバーテッド・ダー
リントン回路と、上記トランジスタQ4のベース・コレ
クタ間に接続された容量C2とにより構成されている。
この容量C2の値としては30pF程度に設定すればよ
い。なお、CFは外部端子T3に外付けされる電源フィ
ルタ容量であり、その値は10nF程度である。
コンのバンドギャップに相当する電圧(1.0〜1.2
V)の電圧を発生するバンドギャップ基準電圧発生回路
21と、帰還ループを有しないシャント型定電圧回路2
2とからなる。定電圧回路22は、前記整流回路1から
の電圧Viが入力される端子にコレクタが、またエミッ
タに定電流源I0が接続され、ベースにバンドギャップ
基準電圧発生回路21からの基準電圧Vrefが印加され
たnpn型バイポーラ・トランジスタQ1と、該トラン
ジスタQ1とエミッタ共通接続されかつベースとコレク
タとが結合されたnpnトランジスタQ2と、該トラン
ジスタQ2のコレクタと電源ラインとの間に直列に接続
された抵抗R1,R2からなる分圧回路と、前記抵抗R
1,R2の接続ノードn1にベースが接続されたpnp
トランジスタQ3およびQ3にダーリントン接続された
npnトランジスタQ4からなるインバーテッド・ダー
リントン回路と、上記トランジスタQ4のベース・コレ
クタ間に接続された容量C2とにより構成されている。
この容量C2の値としては30pF程度に設定すればよ
い。なお、CFは外部端子T3に外付けされる電源フィ
ルタ容量であり、その値は10nF程度である。
【0030】上記電圧リミッタ回路2はトランジスタQ
1とQ2とがレベルシフト回路として動作し、レベルシ
フトされた電圧を抵抗R1,R2からなる分圧回路で分
割してインバーテッド・ダーリントン回路に入力して出
力電流を流すものであり、抵抗R1,R2の抵抗値をr
1,r2、トランジスタQ3のベース・エミッタ間電圧
をVbeQ3とすると、その出力電圧Voは、次式 Vo=VREF+((R1/R2)+1)・VbeQ3 で表される。
1とQ2とがレベルシフト回路として動作し、レベルシ
フトされた電圧を抵抗R1,R2からなる分圧回路で分
割してインバーテッド・ダーリントン回路に入力して出
力電流を流すものであり、抵抗R1,R2の抵抗値をr
1,r2、トランジスタQ3のベース・エミッタ間電圧
をVbeQ3とすると、その出力電圧Voは、次式 Vo=VREF+((R1/R2)+1)・VbeQ3 で表される。
【0031】この実施例の電圧リミッタ回路2は、入力
電圧Viが高くなるとトランジスタQ3のベース・エミ
ッタ間電圧が抵抗R1とR2で決まる比率で増加し、Q
3のコレクタ電圧すなわちQ4のベース電位が上昇して
Q4のコレクタ電流を増加させるように作用する。一
方、入力電圧Viが低くなるとトランジスタQ3のベー
ス・エミッタ間電圧が抵抗R1とR2で決まる比率で低
下し、Q3のコレクタ電圧すなわちQ4のベース電位が
降下してQ4のコレクタ電流を減少させるように作用す
る。これによって安定した出力電圧Voが得られる。し
かも、抵抗分圧回路で出力回路に電圧を与えているの
で、抵抗比を変えるだけで簡単に所望のレベルの電源電
圧を出力することができる。
電圧Viが高くなるとトランジスタQ3のベース・エミ
ッタ間電圧が抵抗R1とR2で決まる比率で増加し、Q
3のコレクタ電圧すなわちQ4のベース電位が上昇して
Q4のコレクタ電流を増加させるように作用する。一
方、入力電圧Viが低くなるとトランジスタQ3のベー
ス・エミッタ間電圧が抵抗R1とR2で決まる比率で低
下し、Q3のコレクタ電圧すなわちQ4のベース電位が
降下してQ4のコレクタ電流を減少させるように作用す
る。これによって安定した出力電圧Voが得られる。し
かも、抵抗分圧回路で出力回路に電圧を与えているの
で、抵抗比を変えるだけで簡単に所望のレベルの電源電
圧を出力することができる。
【0032】また、上記インバーテッド・ダーリントン
回路の出力側トランジスタQ4のベース・コレクタ間に
容量C2が接続されているので、出力電流が急激に変化
して電源電圧が変動しても上記トランジスタQ4のベー
スに同相帰還して電源電圧の変動を打ち消すように出力
電流を補償するため、安定した出力電圧を得ることがで
きる。
回路の出力側トランジスタQ4のベース・コレクタ間に
容量C2が接続されているので、出力電流が急激に変化
して電源電圧が変動しても上記トランジスタQ4のベー
スに同相帰還して電源電圧の変動を打ち消すように出力
電流を補償するため、安定した出力電圧を得ることがで
きる。
【0033】さらに、電磁結合の非接触型ICカードに
用いられるトランシーバICにおいては、図1の実施例
で説明したようにコイルLは受信用のみならずデータ送
信用にも使用されるものであり、送信時に送信データに
応じて駆動用トランジスタQd1,Qd2がコンデンサ
Ct1,Ct2を介してコイルを共振させていわゆるQ
を変化させるが、このとき整流回路に入力される交流波
形は送信データに応じて振幅が変化するすなわちAM変
調がかかったような交流電圧が入力されてしまう。定電
圧電源回路として図7(B)のようなオペアンプを用い
た帰還型の回路を使用する場合には、電源フィルタ容量
CFが小さいときにはオペアンプの応答性を高くしない
と安定した電源電圧を発生できないが、応答性を高くす
ると上記のようなAM変調のかかった交流電圧が入力さ
れた場合にその振幅変動がそのまま電源電圧の変動とし
て表れてしまう。
用いられるトランシーバICにおいては、図1の実施例
で説明したようにコイルLは受信用のみならずデータ送
信用にも使用されるものであり、送信時に送信データに
応じて駆動用トランジスタQd1,Qd2がコンデンサ
Ct1,Ct2を介してコイルを共振させていわゆるQ
を変化させるが、このとき整流回路に入力される交流波
形は送信データに応じて振幅が変化するすなわちAM変
調がかかったような交流電圧が入力されてしまう。定電
圧電源回路として図7(B)のようなオペアンプを用い
た帰還型の回路を使用する場合には、電源フィルタ容量
CFが小さいときにはオペアンプの応答性を高くしない
と安定した電源電圧を発生できないが、応答性を高くす
ると上記のようなAM変調のかかった交流電圧が入力さ
れた場合にその振幅変動がそのまま電源電圧の変動とし
て表れてしまう。
【0034】これに対し、前記実施例の定電圧電源回路
にあっては、基準電圧をレベルシフト回路によってレベ
ルシフトし、その電圧を抵抗分圧回路で分割して出力回
路に入力して出力電流を流すようにしているので、入力
される交流電圧にAM変調がかかっていても出力される
電源電圧にはその変動が表れないという利点がある。そ
の結果、実施例の定電圧電源回路を電圧リミッタ回路と
して使用したトランシーバ用ICにおいては、電圧リミ
ッタ回路の次段に設けられている電源安定化回路を省略
して電圧リミッタ回路で発生された電源電圧を直接内部
回路や外部のマイクロコンピュータチップ等に供給する
ことも可能である。
にあっては、基準電圧をレベルシフト回路によってレベ
ルシフトし、その電圧を抵抗分圧回路で分割して出力回
路に入力して出力電流を流すようにしているので、入力
される交流電圧にAM変調がかかっていても出力される
電源電圧にはその変動が表れないという利点がある。そ
の結果、実施例の定電圧電源回路を電圧リミッタ回路と
して使用したトランシーバ用ICにおいては、電圧リミ
ッタ回路の次段に設けられている電源安定化回路を省略
して電圧リミッタ回路で発生された電源電圧を直接内部
回路や外部のマイクロコンピュータチップ等に供給する
ことも可能である。
【0035】図3には、電圧リミッタ回路2の第2の実
施例が示されている。
施例が示されている。
【0036】図3において、図2の回路と同一の回路部
分には同一の符号が付されている。この実施例の回路は
基本的な構成は図2の回路と同じであり、同様の作用効
果を有する。第1の実施例回路に加えてこの実施例で
は、図2の抵抗分圧回路を4個の抵抗R1〜R4で構成
して各抵抗間のノードn1〜n3の電位のいずれか一つ
を配線変更等により選択してインバーテッド・ダーリン
トン回路に入力できるようにすることで出力電圧Voの
レベルを選択できるようにしている。また、出力トラン
ジスタQ4にさらにダーリントン接続されたトランジス
タQ5を設け、電流増幅率を高くしている。
分には同一の符号が付されている。この実施例の回路は
基本的な構成は図2の回路と同じであり、同様の作用効
果を有する。第1の実施例回路に加えてこの実施例で
は、図2の抵抗分圧回路を4個の抵抗R1〜R4で構成
して各抵抗間のノードn1〜n3の電位のいずれか一つ
を配線変更等により選択してインバーテッド・ダーリン
トン回路に入力できるようにすることで出力電圧Voの
レベルを選択できるようにしている。また、出力トラン
ジスタQ4にさらにダーリントン接続されたトランジス
タQ5を設け、電流増幅率を高くしている。
【0037】さらに、この実施例では、出力段のトラン
ジスタQ3のベースとコレクタ間に容量C3を接続して
ある。これによって、インバーテッド・ダーリントン回
路の発振を防止している。容量C3の値としては20p
F程度あれば充分である。また、上記トランジスタQ3
のコレクタと接地点との間、Q3のコレクタとQ4のベ
ースとの間およびQ5のベースとコレクタとの間にそれ
ぞれ抵抗R5,R6,R7が接続されている。これらの
抵抗は、インバーテッド・ダーリントン回路が素子のリ
ーク電流により誤動作するのを防止したり、トランジス
タQ3〜Q5にバイアス電流を流すことで電源電圧低下
時の応答速度を高めるためのものである。
ジスタQ3のベースとコレクタ間に容量C3を接続して
ある。これによって、インバーテッド・ダーリントン回
路の発振を防止している。容量C3の値としては20p
F程度あれば充分である。また、上記トランジスタQ3
のコレクタと接地点との間、Q3のコレクタとQ4のベ
ースとの間およびQ5のベースとコレクタとの間にそれ
ぞれ抵抗R5,R6,R7が接続されている。これらの
抵抗は、インバーテッド・ダーリントン回路が素子のリ
ーク電流により誤動作するのを防止したり、トランジス
タQ3〜Q5にバイアス電流を流すことで電源電圧低下
時の応答速度を高めるためのものである。
【0038】なお、この実施例には定電流源I0がより
具体的な回路として示されている。すなわちレベルシフ
ト回路を構成するトランジスタQ1,Q2の共通エミッ
タと接地点との間にカレントミラー回路を構成するトラ
ンジスタQ6が接続され、該トランジスタQ6とカレン
トミラー接続されたトランジスタQ7のコレクタに抵抗
R8を介して接続されたトランジスタQ8のベースにバ
ンドギャップ基準電圧発生回路21からの基準電圧Vre
fが印加されてカレントミラー回路のトランジスタQ7
に所定の電流を流すように構成されている。
具体的な回路として示されている。すなわちレベルシフ
ト回路を構成するトランジスタQ1,Q2の共通エミッ
タと接地点との間にカレントミラー回路を構成するトラ
ンジスタQ6が接続され、該トランジスタQ6とカレン
トミラー接続されたトランジスタQ7のコレクタに抵抗
R8を介して接続されたトランジスタQ8のベースにバ
ンドギャップ基準電圧発生回路21からの基準電圧Vre
fが印加されてカレントミラー回路のトランジスタQ7
に所定の電流を流すように構成されている。
【0039】図4〜図6には、図2の電圧リミッタ回路
2の変形例が示されている。
2の変形例が示されている。
【0040】このうち図4の回路は、図2の実施例にお
ける抵抗R1の代わりにダイオードD1を用いるように
したものである。また、図5の回路は出力段をインバー
テッド・ダーリントン回路の代わりにpnpトランジス
タQ3のみで構成したもの、さらに図6の回路はバイポ
ーラ・トランジスタの代わりにMOSFETを用いたも
のである。これらの回路は図2の電圧リミッタ回路とほ
ぼ同様の作用効果を有する。
ける抵抗R1の代わりにダイオードD1を用いるように
したものである。また、図5の回路は出力段をインバー
テッド・ダーリントン回路の代わりにpnpトランジス
タQ3のみで構成したもの、さらに図6の回路はバイポ
ーラ・トランジスタの代わりにMOSFETを用いたも
のである。これらの回路は図2の電圧リミッタ回路とほ
ぼ同様の作用効果を有する。
【0041】以上説明したように上記実施例の定電圧電
源回路は、バンドギャップ基準電圧発生回路からの基準
電圧をレベルシフト回路によってレベルシフトし、その
電圧を抵抗分圧回路で分割してインバーテッド・ダーリ
ントン回路等からなる出力回路に入力して出力電流を流
すようにしたので、入力電圧が高くなると出力回路に流
れる電流が増加し、入力電圧が低くなると出力回路に流
れる電流が減少して出力電圧の変動を吸収するため、安
定した電源電圧が得られるとともに、上記定電圧電源回
路は帰還ループに利得の大きなオペアンプが存在しない
ため、小さな電源フィルタ容量であっても出力電流の変
動によって発振することがなく安定した電源電圧を得る
ことができる。また、抵抗分圧回路で出力回路に電圧を
与えているので、抵抗比を変えるだけで簡単に所望のレ
ベルの電源電圧を得ることができるという効果がある。
源回路は、バンドギャップ基準電圧発生回路からの基準
電圧をレベルシフト回路によってレベルシフトし、その
電圧を抵抗分圧回路で分割してインバーテッド・ダーリ
ントン回路等からなる出力回路に入力して出力電流を流
すようにしたので、入力電圧が高くなると出力回路に流
れる電流が増加し、入力電圧が低くなると出力回路に流
れる電流が減少して出力電圧の変動を吸収するため、安
定した電源電圧が得られるとともに、上記定電圧電源回
路は帰還ループに利得の大きなオペアンプが存在しない
ため、小さな電源フィルタ容量であっても出力電流の変
動によって発振することがなく安定した電源電圧を得る
ことができる。また、抵抗分圧回路で出力回路に電圧を
与えているので、抵抗比を変えるだけで簡単に所望のレ
ベルの電源電圧を得ることができるという効果がある。
【0042】また、上記出力回路をインバーテッド・ダ
ーリントン回路で構成しその出力側トランジスタのベー
ス・コレクタ間に容量を接続するようにしたので、出力
電流が急激に変化して電源電圧が変動しても上記トラン
ジスタのベースに同相帰還して電源電圧の変動を打ち消
すように出力電流を補償するため、安定した出力電圧を
得ることができる。特に、電磁結合の非接触型ICカー
ドに用いられるトランシーバICにおける定電圧電源回
路に適用した場合には、ICカードに搭載されるマイク
ロコンピュータチップに内蔵されているEEPROMに
書込みを行なう際に書込みパルス電流が流れてしまう
が、上記実施例の定電圧電源回路は電源フィルタ容量の
値が小さくても出力電流の変化に対して速やかに追従
し、電源電圧の変動を押さえることができるという効果
がある。
ーリントン回路で構成しその出力側トランジスタのベー
ス・コレクタ間に容量を接続するようにしたので、出力
電流が急激に変化して電源電圧が変動しても上記トラン
ジスタのベースに同相帰還して電源電圧の変動を打ち消
すように出力電流を補償するため、安定した出力電圧を
得ることができる。特に、電磁結合の非接触型ICカー
ドに用いられるトランシーバICにおける定電圧電源回
路に適用した場合には、ICカードに搭載されるマイク
ロコンピュータチップに内蔵されているEEPROMに
書込みを行なう際に書込みパルス電流が流れてしまう
が、上記実施例の定電圧電源回路は電源フィルタ容量の
値が小さくても出力電流の変化に対して速やかに追従
し、電源電圧の変動を押さえることができるという効果
がある。
【0043】さらに、前記実施例の定電圧電源回路にあ
っては、基準電圧をレベルシフト回路によってレベルシ
フトし、その電圧を抵抗分圧回路で分割して出力回路に
入力して出力電流を流すようにしているので、入力され
る交流電圧にAM変調がかかっていても出力される電源
電圧にはその変動が表れないため、実施例の定電圧電源
回路を電圧リミッタ回路として使用したトランシーバ用
ICにおいては、電圧リミッタ回路の次段に設けられて
いる電源安定化回路を省略して電圧リミッタ回路で発生
された電源電圧を直接内部回路や外部のマイクロコンピ
ュータチップ等に供給することができるようになるとい
う効果がある。
っては、基準電圧をレベルシフト回路によってレベルシ
フトし、その電圧を抵抗分圧回路で分割して出力回路に
入力して出力電流を流すようにしているので、入力され
る交流電圧にAM変調がかかっていても出力される電源
電圧にはその変動が表れないため、実施例の定電圧電源
回路を電圧リミッタ回路として使用したトランシーバ用
ICにおいては、電圧リミッタ回路の次段に設けられて
いる電源安定化回路を省略して電圧リミッタ回路で発生
された電源電圧を直接内部回路や外部のマイクロコンピ
ュータチップ等に供給することができるようになるとい
う効果がある。
【0044】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えばレベルシフト回路を構成するト
ランジスタQ2の代わりにダイオードを用いるようにし
ても良い。
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えばレベルシフト回路を構成するト
ランジスタQ2の代わりにダイオードを用いるようにし
ても良い。
【0045】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である電磁結
合の非接触型ICカードに用いられるトランシーバIC
における定電圧電源回路に適用した場合について説明し
たが、本発明はそれに限定されるものでなく、交流信号
もしくは交流電圧を整流して直流電源電圧を発生する定
電圧電源回路を必要とする半導体集積回路一般に利用す
ることができる。
なされた発明をその背景となった利用分野である電磁結
合の非接触型ICカードに用いられるトランシーバIC
における定電圧電源回路に適用した場合について説明し
たが、本発明はそれに限定されるものでなく、交流信号
もしくは交流電圧を整流して直流電源電圧を発生する定
電圧電源回路を必要とする半導体集積回路一般に利用す
ることができる。
【0046】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【0047】すなわち、電源フィルタ容量を大きくとれ
ない場合において、整流回路によって生成した電圧から
安定した出力電圧を得ることができるとともに、出力電
流の急激な変動に対しても安定した出力電圧を得ること
ができる定電圧電源回路を実現することができる。
ない場合において、整流回路によって生成した電圧から
安定した出力電圧を得ることができるとともに、出力電
流の急激な変動に対しても安定した出力電圧を得ること
ができる定電圧電源回路を実現することができる。
【図1】本発明に係る定電圧電源回路を備えた非接触型
ICカードに用いられるトランシーバ用ICの構成を示
すブロック図である。
ICカードに用いられるトランシーバ用ICの構成を示
すブロック図である。
【図2】定電圧電源回路の実施例を示す回路構成図であ
る。
る。
【図3】定電圧電源回路における出力波形を示す波形図
である。
である。
【図4】定電圧電源回路の第2の実施例を示す回路図で
ある。
ある。
【図5】定電圧電源回路の第3の実施例を示す回路図で
ある。
ある。
【図6】定電圧電源回路の第4の実施例を示す回路図で
ある。
ある。
【図7】本発明に先立って検討した定電圧電源回路の構
成例を示す回路図である。
成例を示す回路図である。
L コイル 1 整流回路 2 電圧リミッタ回路(定電圧電源回路) 3 電源安定化回路 4 パワーオンリセット発生回路 5 リセットパルス発生回路 6 データ受信回路 7 データ復調回路 8 クロック発生回路 9 データ送信回路 10 トランシーバ用半導体集積回路 20 マイクロコンピュータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H02J 17/00 (72)発明者 大河原 浩 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内 (72)発明者 安藤 公明 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内
Claims (7)
- 【請求項1】 基準電圧をレベルシフトするレベルシフ
ト回路と、該レベルシフト回路によりレベルシフトされ
た電圧と電源電圧とを分圧して所定のレベルの電圧を形
成する分圧回路と、該分圧回路により形成された電圧を
入力とし入力電圧に応じた出力電流を上記電源電圧より
流す出力回路とにより構成されてなることを特徴とする
定電圧電源回路。 - 【請求項2】 上記基準電圧はバンドギャップ基準電圧
発生回路で発生された電圧であることを特徴とする請求
項1に記載の定電圧電源回路。 - 【請求項3】 上記レベルシフト回路は、上記基準電圧
がベースもしくはゲートに印加されコレクタもしくはド
レインに入力電圧が印加された第1のトランジスタと、
該トランジスタとエミッタもしくはソースが共通に接続
されベース・コレクタ間もしくはゲート・ドレイン間が
結合された第2のトランジスタと、上記第1および第2
のトランジスタの共通エミッタもしくは共通ソースに接
続され、上記第2のトランジスタのコレクタもしくはド
レインを出力端子とするように構成されていることを特
徴とする請求項1または2に記載の定電圧電源回路。 - 【請求項4】 上記出力回路は、インバーテッド・ダー
リントン回路により構成され、その出力側トランジスタ
のベース・コレクタ間に容量が接続されていることを特
徴とする請求項1、2または3に記載の定電圧電源回
路。 - 【請求項5】 電磁結合手段が接続される外部端子と、
該外部端子に接続された電磁結合手段を介して入力され
た交流電圧を整流して直流電圧を形成する整流回路と、
該整流回路で形成された電圧から所定のレベルの電源電
圧を形成する請求項1〜4に記載の定電圧電源回路とを
備えてなることを特徴とするICカードのトランシーバ
用半導体集積回路。 - 【請求項6】 上記定電圧電源回路の次段に、該定電圧
電源回路で形成された電源電圧を安定化させる電源安定
化回路を備えてなることを特徴とする請求項5に記載の
ICカードのトランシーバ用半導体集積回路。 - 【請求項7】 1枚のカード状基板の上に、請求項6に
記載のトランシーバ用半導体集積回路と、該半導体集積
回路に接続された電磁結合手段と、マイクロコンピュー
タチップとが搭載され、上記トランシーバ用半導体集積
回路の定電圧電源回路もしくは電源安定化回路から上記
マイクロコンピュータチップに対して電源電圧の供給が
行なわれるとともに、上記マイクロコンピュータチップ
は上記トランシーバ用半導体集積回路を介して外部装置
との間のデータの送受信を行なうように構成されてなる
ことを特徴とする非接触型ICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9006166A JPH10201088A (ja) | 1997-01-17 | 1997-01-17 | 定電圧電源回路および半導体集積回路並びにicカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9006166A JPH10201088A (ja) | 1997-01-17 | 1997-01-17 | 定電圧電源回路および半導体集積回路並びにicカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10201088A true JPH10201088A (ja) | 1998-07-31 |
Family
ID=11630959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9006166A Withdrawn JPH10201088A (ja) | 1997-01-17 | 1997-01-17 | 定電圧電源回路および半導体集積回路並びにicカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10201088A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1202216A1 (en) * | 2000-10-31 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Power supply circuit and RF transponder IC card |
US6967470B2 (en) | 2001-07-30 | 2005-11-22 | Oki Electric Industry Co., Ltd. | Voltage regulator combining a series type regulator with a shunt type regulator having a constant current source |
WO2006090474A1 (ja) * | 2005-02-25 | 2006-08-31 | Fujitsu Limited | シャントレギュレータおよび電子機器 |
KR100700849B1 (ko) * | 1999-06-02 | 2007-03-29 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 |
JP2007206081A (ja) * | 2001-03-19 | 2007-08-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、検査基板、検査装置 |
JP2008035694A (ja) * | 2006-06-30 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US7902845B2 (en) | 2001-03-19 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
CN102103387A (zh) * | 2009-12-18 | 2011-06-22 | 上海华虹集成电路有限责任公司 | 自适应电流平衡的稳压电路 |
JP2013537034A (ja) * | 2010-08-31 | 2013-09-26 | 日本テキサス・インスツルメンツ株式会社 | Ac電源のための過電圧保護 |
-
1997
- 1997-01-17 JP JP9006166A patent/JPH10201088A/ja not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100700849B1 (ko) * | 1999-06-02 | 2007-03-29 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 |
EP1202216A1 (en) * | 2000-10-31 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Power supply circuit and RF transponder IC card |
US6677811B2 (en) | 2000-10-31 | 2004-01-13 | Matsushita Electric Industrial Co., Ltd. | Power supply circuit and RF transponder IC |
US8664967B2 (en) | 2001-03-19 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
JP2007206081A (ja) * | 2001-03-19 | 2007-08-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、検査基板、検査装置 |
US7902845B2 (en) | 2001-03-19 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
US6967470B2 (en) | 2001-07-30 | 2005-11-22 | Oki Electric Industry Co., Ltd. | Voltage regulator combining a series type regulator with a shunt type regulator having a constant current source |
JP4480761B2 (ja) * | 2005-02-25 | 2010-06-16 | 富士通株式会社 | シャントレギュレータおよび電子機器 |
US7586716B2 (en) | 2005-02-25 | 2009-09-08 | Fujitsu Limited | Regulator with shunt over-current by-pass |
JPWO2006090474A1 (ja) * | 2005-02-25 | 2008-07-24 | 富士通株式会社 | シャントレギュレータおよび電子機器 |
WO2006090474A1 (ja) * | 2005-02-25 | 2006-08-31 | Fujitsu Limited | シャントレギュレータおよび電子機器 |
JP2008035694A (ja) * | 2006-06-30 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
CN102103387A (zh) * | 2009-12-18 | 2011-06-22 | 上海华虹集成电路有限责任公司 | 自适应电流平衡的稳压电路 |
JP2013537034A (ja) * | 2010-08-31 | 2013-09-26 | 日本テキサス・インスツルメンツ株式会社 | Ac電源のための過電圧保護 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10207580A (ja) | パワーオンリセット発生回路および半導体集積回路並びにicカード | |
JP4812066B2 (ja) | 半導体集積回路 | |
US6943637B2 (en) | Voltage controlled oscillator circuit for a low power electronic device | |
US5652549A (en) | Integrated circuit ring oscillator having line driver with double line feedback | |
JP2004159222A (ja) | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 | |
JP2007300623A (ja) | 電源回路組込み型発振回路 | |
JPH10210751A (ja) | 整流回路および半導体集積回路並びにicカード | |
JPH10201088A (ja) | 定電圧電源回路および半導体集積回路並びにicカード | |
US5438289A (en) | Comparator circuit | |
JP3193805B2 (ja) | Pll回路 | |
US6472929B2 (en) | Semiconductor device | |
UA34424C2 (uk) | Радіотелефон та генератор для формування сигналу із заданою частотою (варіанти) | |
EP0535883B1 (en) | Voltage controlled oscillator employing negative resistance | |
US7541881B2 (en) | Power supply noise insensitive charge pump, loop filter, VCO control, and VCO | |
US5382923A (en) | Charge-pump circuit for use in phase locked loop | |
JPH10209782A (ja) | 電圧制限回路および半導体集積回路並びにicカード | |
US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
JP2001244846A (ja) | 非接触データ伝送の場合におけるlf信号捕捉用集積回路レイアウト | |
EP1196997B1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
JPH10210096A (ja) | 復調回路および半導体集積回路並びにicカード | |
US6788160B2 (en) | Oscillator circuit connected to a voltage source providing a substantially constant supply voltage | |
US5467059A (en) | Temperature-stabilized oscillator circuit having heating elements that can be externally influenced | |
US4763086A (en) | Automatic gain control for tank type voltage controlled oscillator | |
JPH10224153A (ja) | 超再生復調回路及びその発振用トランジスタ装置 | |
JPH10209929A (ja) | クロック発生回路および半導体集積回路並びにicカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |