JPH10201088A - 定電圧電源回路および半導体集積回路並びにｉｃカード - Google Patents

Abstract

(57)【要約】 【課題】 電源フィルタ容量を大きくとれない場合にお
いても、整流回路によって生成した電圧から安定した出
力電圧を得ることができる定電圧電源回路が必要となっ
た。 【解決手段】 バンドギャップ基準電圧発生回路（２
１）からの基準電圧Ｖrefをレベルシフト回路（Ｑ１，
Ｑ２，Ｉ０）によってレベルシフトし、その電圧を抵抗
分圧回路（Ｒ１，Ｒ２）で分割してインバーテッド・ダ
ーリントン回路からなる出力段（Ｑ３，Ｑ４，Ｃ２）に
入力して出力電流を流すようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
おける定電圧電源回路に適用して有効な技術に関し、特
に非接触型ＩＣカードに用いられるトランシーバ用半導
体集積回路における定電圧電源回路に利用して有効な技
術に関する。

【０００２】

【従来の技術】非接触型ＩＣカードとして、コイルの相
互誘導現象を利用してデータの送受信および電力の供給
を受けるようにしたものが提案されている。かかる非接
触型ＩＣカードに用いられるトランシーバ用半導体集積
回路においては、電磁結合を使用してコイルを介して入
力される交流信号から電源電圧および受信データ信号が
生成される。このようなトランシーバ用半導体集積回路
においては、コイルが接続される端子間にダイオードブ
リッジからなる整流回路が設けられ、この整流回路によ
って発生された電圧から安定な電源電圧を得るために定
電圧電源回路が設けられる。

【０００３】本発明者等は、非接触型ＩＣカードに用い
られるトランシーバ用半導体集積回路における定電圧電
源回路について検討した。

【０００４】従来、定電圧電源回路としては、例えば図
７（Ａ），（Ｂ）に示すような回路があった。

【０００５】このうち、図７（Ａ）に示す回路は、オペ
アンプＡＭＰを利用してその反転入力端子に出力電圧Ｖ
ｏを抵抗Ｒ１，Ｒ２で分割した電圧を帰還させるととも
に、非反転入力端子に基準電圧Ｖrefを印加して、この
基準電圧を上記抵抗Ｒ１，Ｒ２の抵抗比で決まる増幅率
で増幅した信号でトランジスタＱ１をバイアスして出力
電流を流しコレクタから安定した出力電圧Ｖｏを得るよ
うにしたものである。一方、図７（Ｂ）に示す回路は、
ツェナーダイオードＤｚに電流を流し、これによって発
生したツェナー電圧をバイポーラトランジスタＱ１のベ
ースに印加してそのコレクタから安定した出力電圧Ｖｏ
を取り出すようにしたものである。

【０００６】

【発明が解決しようとする課題】図７（Ａ）の回路にあ
っては、オペアンプの応答性を落として電源フィルタ容
量を大きくすることで安定性を確保するようにしてい
た。ところが、ＩＣカードにおいては内蔵できる電源フ
ィルタ容量の値が０．１μＦ以下と小さく、しかも電力
を供給する交流波形にデータが重畳される非接触型ＩＣ
カードの場合には電源フィルタ容量のみではデータによ
る電圧変化を取り除くことができない。そこで、この電
圧変化をなくすためにオペアンプの応答性を高くするこ
とも考えられるが、そのようにすると出力トランジスタ
からオペアンプへの帰還ループの安定性が悪くなり、回
路が発振してしまったり、電源が立ち上がるときにリン
ギングが発生して実用上問題があることが明らかになっ
た。

【０００７】また、ＩＣカードに搭載されるマイクロコ
ンピュータチップには電気的に書込み消去可能なＥＥＰ
ＲＯＭが内蔵されるが、このＥＥＰＲＯＭに書込みを行
なう際に、１０ｍＡ、２００ｎＳ程度の書込みパルス電
流が流れるため、電源フィルタ容量ＣＦが小さくかつオ
ペアンプＡＭＰの応答性が悪いと出力電圧の変動として
表れてしまうという欠点がある。

【０００８】一方、図７（Ｂ）の回路にあっては、半導
体集積回路のプロセスによってツェナーダイオードを半
導体チップ上にバイポーラトランジスタやＭＯＳＦＥＴ
と一緒に形成することが困難であるとともに、電圧を自
由に設定することができないという問題点がある。

【０００９】本発明の目的は、電源フィルタ容量を大き
くとれない場合において、整流回路によって生成した電
圧から安定した出力電圧を得ることができる定電圧電源
回路を提供することにある。

【００１０】本発明の他の目的は、出力電流の急激な変
動に対しても安定した出力電圧を得ることができる定電
圧電源回路を提供することにある。

【００１１】本発明の他の目的は、半導体集積回路にお
いて温度変化や電源電圧の変動にかかわらず一定の電圧
を発生することができるバンドギャップ基準電圧発生回
路からの基準電圧に基づいて安定した出力電圧を得るこ
とができる定電圧電源回路回路を提供することにある。

【００１２】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１４】すなわち、本発明の定電圧電源回路は、バ
ンドギャップ基準電圧発生回路からの基準電圧をレベル
シフト回路によってレベルシフトし、その電圧を抵抗分
圧回路で分割してインバーテッド・ダーリントン回路等
からなる出力回路に入力して出力電流を流すようにした
ものである。

【００１５】上記した手段によれば、入力電圧が高くな
ると出力回路に流れる電流が増加し、入力電圧が低くな
ると出力回路に流れる電流が減少して出力電圧の変動を
吸収するので安定した電源電圧が得られる。しかも、上
記定電圧電源回路は帰還ループに利得の大きなオペアン
プが存在しないため、小さな電源フィルタ容量であって
も出力電流の変動によって発振することがなく安定した
電源電圧が得られる。

【００１６】また、上記出力回路をインバーテッド・ダ
ーリントン回路で構成しその出力側トランジスタのベー
ス・コレクタ間に容量を接続することによって、出力電
流が急激に変化して電源電圧が変動しても上記トランジ
スタのベースに同相帰還して電源電圧の変動を打ち消す
ように出力電流を補償させ、安定した出力電圧を得るこ
とができる。

【００１７】

【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。

【００１８】図１は本発明に係る定電圧電源回路を備え
た非接触型ＩＣカードに用いられるトランシーバ用ＩＣ
１０の構成およびこれを搭載したＩＣカード全体の概略
構成を示すブロック図である。

【００１９】この実施例のトランシーバ用ＩＣを搭載し
たＩＣカードは、例えばプリント配線層により渦巻き状
に形成されたコイルＬと、該コイルＬの両端子に接続さ
れデータの送受信および電源電圧の生成を行なうトラン
シーバ用ＩＣ１０と、該トランシーバ用ＩＣ１０に接続
されデータの処理、記憶および送信データの形成を行な
うマイクロコンピュータチップ２０と、上記トランシー
バ用ＩＣ１０に接続された外付けのコンデンサＣＦ，Ｃ
ｔ１，Ｃｔ２等により構成されている。図には１つの渦
巻きパターンからなるコイルが示されているが、外部の
リード・ライト装置のヘッドの構成に応じて同様の渦巻
きパターンを２つ有するコイルとされる場合もある。

【００２０】上記マイクロコンピュータチップ２０は記
憶装置として電気的に書込み・消去が可能なＥＥＰＲＯ
Ｍを内蔵しており、ＩＣカードがリード・ライト装置か
ら排出されて電源の供給を受けない状態においてもデー
タを保持できるように構成されている。

【００２１】特に制限されないが、トランシーバ用ＩＣ
１０内の各ブロックを構成する回路素子は、公知の半導
体集積回路の製造技術によって、単結晶シリコンのよう
な１個の半導体基板上において形成される。

【００２２】１はトランシーバ用ＩＣ１０の外部端子Ｔ
１，Ｔ２に接続（外付け）された電磁結合手段としての
コイルＬより入力された交流信号を整流して直流電源電
圧を生成するダイオードブリッジからなる整流回路で、
この整流回路１の出力ノードは外部端子Ｔ３に接続さ
れ、この外部端子Ｔ３には１０ｎＦのような比較的大き
な容量値を有する電源フィルタ容量ＣＦが接続可能にさ
れている。２は整流回路１によって整流された電圧の変
動を吸収して６〜２０Ｖの所定の電位の電源電圧Ｖccを
生成する定電圧電源回路としての電圧リミッタ回路、３
は生成された電源電圧Ｖccを安定化させるシリーズレギ
ュレータからなる電源安定化回路で、この電源安定化回
路３から出力された電源電圧ＶDDは当該チップ内部の各
回路に供給されるとともに、外部端子Ｔ４に接続された
マイクロコンピュータチップ２０へも供給される。

【００２３】４は上記電源安定化回路３から出力される
電源電圧ＶDDを監視して電源投入時にパワーオンリセッ
ト信号を発生するパワーオンリセット発生回路、５は外
部のマイクロコンピュータチップ２０に対するリセット
パルスＰｒを発生するリセットパルス発生回路である。
このリセットパルス発生回路５は、上記パワーオンリセ
ット発生回路４の出力がハイレベルに立ち上がってから
後述のＰＬＬ回路からなるクロック発生回路より出力さ
れるクロック信号を所定数計数したときに、リセットパ
ルスＰｒを形成して外部端子Ｔ５よりマイクロコンピュ
ータチップ２０へ出力する。

【００２４】６は上記コイル接続用外部端子Ｔ１，Ｔ２
に接続され入力交流信号を波形整形して出力するデータ
受信回路、７は波形整形された信号から「０」，「１」
のデータを再生するデータ復調回路で、復調されたデー
タは外部端子Ｔ６よりマイクロコンピュータチップ２０
へ出力される。この実施例のトランシーバ用ＩＣは、特
に制限されないが、ＰＳＫ（Phase Shift Keying）変調
された信号の位相変化を検出してデータを復調するよう
に構成されている。上記データ復調回路７は、例えば後
述のクロック発生回路から供給されるクロック信号に同
期して、上記データ受信回路６から出力された信号をラ
ッチするフリップフロップ等により構成することができ
る。

【００２５】８は上記データ受信回路６で波形整形され
た信号に基づいて入力交流信号に含まれている４．９１
ＭＨｚの周波数の基準クロック信号に同期したクロック
信号ＣＬＫを発生するクロック発生回路で、発生された
クロックＣＬＫはチップ内のリセットパルス発生回路５
や外部端子Ｔ７を介してチップ外部のマイクロコンピュ
ータ２０等へ供給される。９は外部端子Ｔ８を介してマ
イクロコンピュータチップ２０より入力されるシリアル
送信データに基づいて、外部端子Ｔ９，Ｔ１０にドレイ
ン端子が接続されているドライブＭＯＳＦＥＴ Ｑｄ
１，Ｑｄ２をオン、オフ駆動して、コンデンサＣｔ１，
Ｃｔ２とコイルＬとからなる共振回路を共振状態および
非共振状態に切り換えることでデータを送信するバッフ
ァ回路等からなるデータ送信回路である。

【００２６】この実施例のＰＬＬ回路からなる上記クロ
ック発生回路８は、外部から入力された交流信号から抽
出された基準クロック信号ＣＫinと帰還クロック信号Ｃ
Ｋｆの位相差を検出する位相比較器８０と、抵抗Ｒ１，
Ｒ２と容量Ｃ１とからなり位相差に応じた制御電圧Ｖｃ
ｏを発生するループフィルタ８３と、このループフィル
タ８３からの制御電圧Ｖｃｏに応じた周波数で発振する
電圧制御発振器８４と、上記ループフィルタ８３の出力
電圧Ｖｃｏを監視してＰＬＬの誤ロックを防止する信号
および発振器の発振許容信号を形成して上記チャージポ
ンプ８２及び電圧制御発振器８４に供給する誤ロック防
止回路８５と、上記電圧制御発振器８４の発振信号を分
周する分周器８６とにより構成されている。

【００２７】上記分周器８６より出力されたクロック信
号ＣＬＫは帰還クロックＣＫｆとして上記位相比較器８
１に帰還されるとともに、システムクロックとして上記
データ復調回路７およびリセットパルス発生回路５並び
に外部のマイクロコンピュータチップ２０に対して供給
される。

【００２８】図２には、上記定電圧電源回路としての電
圧リミッタ回路２の実施例が示されている。

【００２９】この実施例の電圧リミッタ回路２は、シリ
コンのバンドギャップに相当する電圧（１．０〜１．２
Ｖ）の電圧を発生するバンドギャップ基準電圧発生回路
２１と、帰還ループを有しないシャント型定電圧回路２
２とからなる。定電圧回路２２は、前記整流回路１から
の電圧Ｖｉが入力される端子にコレクタが、またエミッ
タに定電流源Ｉ０が接続され、ベースにバンドギャップ
基準電圧発生回路２１からの基準電圧Ｖrefが印加され
たｎｐｎ型バイポーラ・トランジスタＱ１と、該トラン
ジスタＱ１とエミッタ共通接続されかつベースとコレク
タとが結合されたｎｐｎトランジスタＱ２と、該トラン
ジスタＱ２のコレクタと電源ラインとの間に直列に接続
された抵抗Ｒ１，Ｒ２からなる分圧回路と、前記抵抗Ｒ
１，Ｒ２の接続ノードｎ１にベースが接続されたｐｎｐ
トランジスタＱ３およびＱ３にダーリントン接続された
ｎｐｎトランジスタＱ４からなるインバーテッド・ダー
リントン回路と、上記トランジスタＱ４のベース・コレ
クタ間に接続された容量Ｃ２とにより構成されている。
この容量Ｃ２の値としては３０ｐＦ程度に設定すればよ
い。なお、ＣＦは外部端子Ｔ３に外付けされる電源フィ
ルタ容量であり、その値は１０ｎＦ程度である。

【００３０】上記電圧リミッタ回路２はトランジスタＱ
１とＱ２とがレベルシフト回路として動作し、レベルシ
フトされた電圧を抵抗Ｒ１，Ｒ２からなる分圧回路で分
割してインバーテッド・ダーリントン回路に入力して出
力電流を流すものであり、抵抗Ｒ１，Ｒ２の抵抗値をｒ
１，ｒ２、トランジスタＱ３のベース・エミッタ間電圧
をＶbeQ3とすると、その出力電圧Ｖｏは、次式 Ｖｏ＝ＶREF＋（(Ｒ１／Ｒ２)＋１）・ＶbeQ3 で表される。

【００３１】この実施例の電圧リミッタ回路２は、入力
電圧Ｖｉが高くなるとトランジスタＱ３のベース・エミ
ッタ間電圧が抵抗Ｒ１とＲ２で決まる比率で増加し、Ｑ
３のコレクタ電圧すなわちＱ４のベース電位が上昇して
Ｑ４のコレクタ電流を増加させるように作用する。一
方、入力電圧Ｖｉが低くなるとトランジスタＱ３のベー
ス・エミッタ間電圧が抵抗Ｒ１とＲ２で決まる比率で低
下し、Ｑ３のコレクタ電圧すなわちＱ４のベース電位が
降下してＱ４のコレクタ電流を減少させるように作用す
る。これによって安定した出力電圧Ｖｏが得られる。し
かも、抵抗分圧回路で出力回路に電圧を与えているの
で、抵抗比を変えるだけで簡単に所望のレベルの電源電
圧を出力することができる。

【００３２】また、上記インバーテッド・ダーリントン
回路の出力側トランジスタＱ４のベース・コレクタ間に
容量Ｃ２が接続されているので、出力電流が急激に変化
して電源電圧が変動しても上記トランジスタＱ４のベー
スに同相帰還して電源電圧の変動を打ち消すように出力
電流を補償するため、安定した出力電圧を得ることがで
きる。

【００３３】さらに、電磁結合の非接触型ＩＣカードに
用いられるトランシーバＩＣにおいては、図１の実施例
で説明したようにコイルＬは受信用のみならずデータ送
信用にも使用されるものであり、送信時に送信データに
応じて駆動用トランジスタＱｄ１，Ｑｄ２がコンデンサ
Ｃｔ１，Ｃｔ２を介してコイルを共振させていわゆるＱ
を変化させるが、このとき整流回路に入力される交流波
形は送信データに応じて振幅が変化するすなわちＡＭ変
調がかかったような交流電圧が入力されてしまう。定電
圧電源回路として図７（Ｂ）のようなオペアンプを用い
た帰還型の回路を使用する場合には、電源フィルタ容量
ＣＦが小さいときにはオペアンプの応答性を高くしない
と安定した電源電圧を発生できないが、応答性を高くす
ると上記のようなＡＭ変調のかかった交流電圧が入力さ
れた場合にその振幅変動がそのまま電源電圧の変動とし
て表れてしまう。

【００３４】これに対し、前記実施例の定電圧電源回路
にあっては、基準電圧をレベルシフト回路によってレベ
ルシフトし、その電圧を抵抗分圧回路で分割して出力回
路に入力して出力電流を流すようにしているので、入力
される交流電圧にＡＭ変調がかかっていても出力される
電源電圧にはその変動が表れないという利点がある。そ
の結果、実施例の定電圧電源回路を電圧リミッタ回路と
して使用したトランシーバ用ＩＣにおいては、電圧リミ
ッタ回路の次段に設けられている電源安定化回路を省略
して電圧リミッタ回路で発生された電源電圧を直接内部
回路や外部のマイクロコンピュータチップ等に供給する
ことも可能である。

【００３５】図３には、電圧リミッタ回路２の第２の実
施例が示されている。

【００３６】図３において、図２の回路と同一の回路部
分には同一の符号が付されている。この実施例の回路は
基本的な構成は図２の回路と同じであり、同様の作用効
果を有する。第１の実施例回路に加えてこの実施例で
は、図２の抵抗分圧回路を４個の抵抗Ｒ１〜Ｒ４で構成
して各抵抗間のノードｎ１〜ｎ３の電位のいずれか一つ
を配線変更等により選択してインバーテッド・ダーリン
トン回路に入力できるようにすることで出力電圧Ｖｏの
レベルを選択できるようにしている。また、出力トラン
ジスタＱ４にさらにダーリントン接続されたトランジス
タＱ５を設け、電流増幅率を高くしている。

【００３７】さらに、この実施例では、出力段のトラン
ジスタＱ３のベースとコレクタ間に容量Ｃ３を接続して
ある。これによって、インバーテッド・ダーリントン回
路の発振を防止している。容量Ｃ３の値としては２０ｐ
Ｆ程度あれば充分である。また、上記トランジスタＱ３
のコレクタと接地点との間、Ｑ３のコレクタとＱ４のベ
ースとの間およびＱ５のベースとコレクタとの間にそれ
ぞれ抵抗Ｒ５，Ｒ６，Ｒ７が接続されている。これらの
抵抗は、インバーテッド・ダーリントン回路が素子のリ
ーク電流により誤動作するのを防止したり、トランジス
タＱ３〜Ｑ５にバイアス電流を流すことで電源電圧低下
時の応答速度を高めるためのものである。

【００３８】なお、この実施例には定電流源Ｉ０がより
具体的な回路として示されている。すなわちレベルシフ
ト回路を構成するトランジスタＱ１，Ｑ２の共通エミッ
タと接地点との間にカレントミラー回路を構成するトラ
ンジスタＱ６が接続され、該トランジスタＱ６とカレン
トミラー接続されたトランジスタＱ７のコレクタに抵抗
Ｒ８を介して接続されたトランジスタＱ８のベースにバ
ンドギャップ基準電圧発生回路２１からの基準電圧Ｖre
fが印加されてカレントミラー回路のトランジスタＱ７
に所定の電流を流すように構成されている。

【００３９】図４〜図６には、図２の電圧リミッタ回路
２の変形例が示されている。

【００４０】このうち図４の回路は、図２の実施例にお
ける抵抗Ｒ１の代わりにダイオードＤ１を用いるように
したものである。また、図５の回路は出力段をインバー
テッド・ダーリントン回路の代わりにｐｎｐトランジス
タＱ３のみで構成したもの、さらに図６の回路はバイポ
ーラ・トランジスタの代わりにＭＯＳＦＥＴを用いたも
のである。これらの回路は図２の電圧リミッタ回路とほ
ぼ同様の作用効果を有する。

【００４１】以上説明したように上記実施例の定電圧電
源回路は、バンドギャップ基準電圧発生回路からの基準
電圧をレベルシフト回路によってレベルシフトし、その
電圧を抵抗分圧回路で分割してインバーテッド・ダーリ
ントン回路等からなる出力回路に入力して出力電流を流
すようにしたので、入力電圧が高くなると出力回路に流
れる電流が増加し、入力電圧が低くなると出力回路に流
れる電流が減少して出力電圧の変動を吸収するため、安
定した電源電圧が得られるとともに、上記定電圧電源回
路は帰還ループに利得の大きなオペアンプが存在しない
ため、小さな電源フィルタ容量であっても出力電流の変
動によって発振することがなく安定した電源電圧を得る
ことができる。また、抵抗分圧回路で出力回路に電圧を
与えているので、抵抗比を変えるだけで簡単に所望のレ
ベルの電源電圧を得ることができるという効果がある。

【００４２】また、上記出力回路をインバーテッド・ダ
ーリントン回路で構成しその出力側トランジスタのベー
ス・コレクタ間に容量を接続するようにしたので、出力
電流が急激に変化して電源電圧が変動しても上記トラン
ジスタのベースに同相帰還して電源電圧の変動を打ち消
すように出力電流を補償するため、安定した出力電圧を
得ることができる。特に、電磁結合の非接触型ＩＣカー
ドに用いられるトランシーバＩＣにおける定電圧電源回
路に適用した場合には、ＩＣカードに搭載されるマイク
ロコンピュータチップに内蔵されているＥＥＰＲＯＭに
書込みを行なう際に書込みパルス電流が流れてしまう
が、上記実施例の定電圧電源回路は電源フィルタ容量の
値が小さくても出力電流の変化に対して速やかに追従
し、電源電圧の変動を押さえることができるという効果
がある。

【００４３】さらに、前記実施例の定電圧電源回路にあ
っては、基準電圧をレベルシフト回路によってレベルシ
フトし、その電圧を抵抗分圧回路で分割して出力回路に
入力して出力電流を流すようにしているので、入力され
る交流電圧にＡＭ変調がかかっていても出力される電源
電圧にはその変動が表れないため、実施例の定電圧電源
回路を電圧リミッタ回路として使用したトランシーバ用
ＩＣにおいては、電圧リミッタ回路の次段に設けられて
いる電源安定化回路を省略して電圧リミッタ回路で発生
された電源電圧を直接内部回路や外部のマイクロコンピ
ュータチップ等に供給することができるようになるとい
う効果がある。

【００４４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えばレベルシフト回路を構成するト
ランジスタＱ２の代わりにダイオードを用いるようにし
ても良い。

【００４５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である電磁結
合の非接触型ＩＣカードに用いられるトランシーバＩＣ
における定電圧電源回路に適用した場合について説明し
たが、本発明はそれに限定されるものでなく、交流信号
もしくは交流電圧を整流して直流電源電圧を発生する定
電圧電源回路を必要とする半導体集積回路一般に利用す
ることができる。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００４７】すなわち、電源フィルタ容量を大きくとれ
ない場合において、整流回路によって生成した電圧から
安定した出力電圧を得ることができるとともに、出力電
流の急激な変動に対しても安定した出力電圧を得ること
ができる定電圧電源回路を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る定電圧電源回路を備えた非接触型
ＩＣカードに用いられるトランシーバ用ＩＣの構成を示
すブロック図である。

【図２】定電圧電源回路の実施例を示す回路構成図であ
る。

【図３】定電圧電源回路における出力波形を示す波形図
である。

【図４】定電圧電源回路の第２の実施例を示す回路図で
ある。

【図５】定電圧電源回路の第３の実施例を示す回路図で
ある。

【図６】定電圧電源回路の第４の実施例を示す回路図で
ある。

【図７】本発明に先立って検討した定電圧電源回路の構
成例を示す回路図である。

【符号の説明】

Ｌ コイル １ 整流回路 ２ 電圧リミッタ回路（定電圧電源回路） ３ 電源安定化回路 ４ パワーオンリセット発生回路 ５ リセットパルス発生回路 ６ データ受信回路 ７ データ復調回路 ８ クロック発生回路 ９ データ送信回路 １０ トランシーバ用半導体集積回路 ２０ マイクロコンピュータ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０２Ｊ 17/00 (72)発明者 大河原 浩 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 安藤 公明 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基準電圧をレベルシフトするレベルシフ
   ト回路と、該レベルシフト回路によりレベルシフトされ
   た電圧と電源電圧とを分圧して所定のレベルの電圧を形
   成する分圧回路と、該分圧回路により形成された電圧を
   入力とし入力電圧に応じた出力電流を上記電源電圧より
   流す出力回路とにより構成されてなることを特徴とする
   定電圧電源回路。
2. 【請求項２】 上記基準電圧はバンドギャップ基準電圧
   発生回路で発生された電圧であることを特徴とする請求
   項１に記載の定電圧電源回路。
3. 【請求項３】 上記レベルシフト回路は、上記基準電圧
   がベースもしくはゲートに印加されコレクタもしくはド
   レインに入力電圧が印加された第１のトランジスタと、
   該トランジスタとエミッタもしくはソースが共通に接続
   されベース・コレクタ間もしくはゲート・ドレイン間が
   結合された第２のトランジスタと、上記第１および第２
   のトランジスタの共通エミッタもしくは共通ソースに接
   続され、上記第２のトランジスタのコレクタもしくはド
   レインを出力端子とするように構成されていることを特
   徴とする請求項１または２に記載の定電圧電源回路。
4. 【請求項４】 上記出力回路は、インバーテッド・ダー
   リントン回路により構成され、その出力側トランジスタ
   のベース・コレクタ間に容量が接続されていることを特
   徴とする請求項１、２または３に記載の定電圧電源回
   路。
5. 【請求項５】 電磁結合手段が接続される外部端子と、
   該外部端子に接続された電磁結合手段を介して入力され
   た交流電圧を整流して直流電圧を形成する整流回路と、
   該整流回路で形成された電圧から所定のレベルの電源電
   圧を形成する請求項１〜４に記載の定電圧電源回路とを
   備えてなることを特徴とするＩＣカードのトランシーバ
   用半導体集積回路。
6. 【請求項６】 上記定電圧電源回路の次段に、該定電圧
   電源回路で形成された電源電圧を安定化させる電源安定
   化回路を備えてなることを特徴とする請求項５に記載の
   ＩＣカードのトランシーバ用半導体集積回路。
7. 【請求項７】 １枚のカード状基板の上に、請求項６に
   記載のトランシーバ用半導体集積回路と、該半導体集積
   回路に接続された電磁結合手段と、マイクロコンピュー
   タチップとが搭載され、上記トランシーバ用半導体集積
   回路の定電圧電源回路もしくは電源安定化回路から上記
   マイクロコンピュータチップに対して電源電圧の供給が
   行なわれるとともに、上記マイクロコンピュータチップ
   は上記トランシーバ用半導体集積回路を介して外部装置
   との間のデータの送受信を行なうように構成されてなる
   ことを特徴とする非接触型ＩＣカード。