JP4747185B2 - 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 - Google Patents

電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 Download PDF

Info

Publication number
JP4747185B2
JP4747185B2 JP2008120492A JP2008120492A JP4747185B2 JP 4747185 B2 JP4747185 B2 JP 4747185B2 JP 2008120492 A JP2008120492 A JP 2008120492A JP 2008120492 A JP2008120492 A JP 2008120492A JP 4747185 B2 JP4747185 B2 JP 4747185B2
Authority
JP
Japan
Prior art keywords
layer
tft
width
conductive layers
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008120492A
Other languages
English (en)
Other versions
JP2008287253A (ja
Inventor
恩 雅 金
正 魯 李
樹 美 李
奉 周 申
美 眞 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040050445A external-priority patent/KR100563067B1/ko
Priority claimed from KR1020040050446A external-priority patent/KR100563068B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2008287253A publication Critical patent/JP2008287253A/ja
Application granted granted Critical
Publication of JP4747185B2 publication Critical patent/JP4747185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、電子装置、薄膜トランジスタ(TFT:Thin Film Transistor)構造体及びそれを備える平板ディスプレイ装置に関わり、静電気による静電破壊を防止ないし低減させることができる構造の電子装置、TFT構造体及びそれを備える平板ディスプレイ装置に関する。
画像の表示において、多様な種類のディスプレイ装置が使われるが、近年、従来のブラウン管、すなわちCRT(Cathode Ray Tube、陰極線管)に取って代わる多様な平板ディスプレイ装置が使われる。平板ディスプレイ装置は、発光形態によって自発光型と非自発光型とに分類できる。自発光型ディスプレイ装置には、平面ブラウン管、プラズマディスプレイ装置、真空蛍光表示装置、電界放出ディスプレイ装置、無機電界発光ディスプレイ装置、および有機電界発光ディスプレイ装置があり、非自発光型ディス
プレイ装置には、液晶ディスプレイ装置がある。有機電界発光装置は、上記のように自発光型の装置であることから、バックライトのような別途の発光装置が不要となり、低電力及び高効率の作動が可能であり、青色発光が可能で、近年、注目を浴びている平面ディスプレイ装置である。
有機電界発光ディスプレイ装置は、有機物薄膜に陰極及び陽極を通じて注入された電子と正孔とが再結合して励起子を形成し、形成された励起子からのエネルギーによって特定な波長の光が発生する現象を利用する自発光型ディスプレイ装置である。有機電界発光ディスプレイ装置は、低電圧で駆動が可能であり、軽量の薄型で、視野角が大きいだけでなく、応答速度も速いという利点を有する。
有機電界発光ディスプレイ装置の有機電界発光部は、基板上に積層式に形成される陽極としての第1電極、有機発光部、及び陰極としての第2電極より構成される。有機発光部は、有機発光層(EML:EMitting Layer)を備えるが、このEMLで正孔と電子とが再結合して、励起子を形成し、光が発生する。発光効率をさらに高めるためには、正孔と電子とをEMLにさらに円滑に輸送しなければならず、このために陰極とEMLとの間には、電子輸送層(ETL:Electron Transport Layer)が配置され、陽極とEMLとの間には、正孔輸送層(HTL:Hole Transport Layer)が配置され、また、陽極とHTLとの間に、正孔注入層(HIL:Hole Injection Layer)が配置されることもあり、陰極とETLとの間に、電子注入層(EIL:Electron Injction Layer)が配置されることもある。
一方、有機電界発光ディスプレイ装置は、駆動方式によって、受動駆動方式のPM(Passive Matrix)型と、能動駆動方式のAM(Active Matrix)型とに区分される。前記PM型は、単純に陽極及び陰極がそれぞれカラムとローとに配列されて、陰極には、ロー駆動回路からスキャニング信号が供給され、この時、複数のローのうち、一つのローのみが選択される。また、カラム駆動回路には、各画素にデータ信号が入力される。一方、前記AM型は、TFTを利用して、各画素当り入力される信号を制御するものであって、膨大な量の信号を処理するに適して、動画を表示するためのディスプレイ装置として多く使われている。
このような従来の技術によるAM型有機電界発光ディスプレイ装置は、製造時に発生する静電気によって、ディスプレイ領域内の不良画素を含みうる。
図1Aは、明点として表示された不良画素を備える有機電界発光ディスプレイ装置を示し、図1Bは、図1Aのディスプレイ領域中で図面符号「A」と表示される正常画素についての部分拡大図であり、図1Cは、図1Aのディスプレイ領域中で図面符号「B」と表示される不良画素についての部分拡大図であるが、図1A及び図1Bは、それぞれ基板側から透視された図面である。
それぞれの画素1a,1bには、電界発光部が含まれるが、駆動TFT(図示せず)からの電気的信号を伝達する発光TFT Ma,Mbを備える。発光TFT Ma,Mbのソース電極は、導電層5を通じて駆動TFT(図示せず)と電気的に接続される。
図1Dには、図1Cの図面符号「B’」についての部分模式図が示されている。導電層5は、その他の導電層と交差されうる。導電層5は、例えば、他のTFTに電気的信号を印加するためのスキャンライン及び/または(本明細書において「A および/または B」とは、「A及びB、または、AまたはBのいずれか一方」を意味する。)スキャンライン延長部は、ゲートライン3a,3bと少なくとも一部で交差する。このようなゲートライン3a,3bは、設計仕様に合うように長手方向に沿って幅が変動する幅変動部Awを備えるが、ゲートライン3a,3bは、導電層5と交差部Acとを形成するように配置される。
しかし、導電層を形成する過程時、幅変動部Awのような角形部分では、静電気放電(Electro Static Discarge:ESD)が容易に誘発される。すなわち、図1D及び図1Eに示されたように、幅変動部Awを備える導電層としてのゲートライン3a,3bが隣接する導電層との交差部Acに配置される場合、静電気が集中して放電が容易に誘発されることによって、これら導電層間に介在される絶縁層を破損させて、導電層間のショートが発生する可能性が高まる。したがって、図1A及び図1Cに示されたように、図1Bに示された画素と図1Cに示された画素とには、同じ電気的信号が入力されたにも拘わらず、図1Cの場合、他の導電層5,3bとのショートによって、所望の電気的信号とは異なる電気的信号がTFT Mbに印加されることによって、画素1bは、正常的な画素1aより大きい発光輝度を有する明点として作動する。
このように、TFTの導電層間で起こる静電気による絶縁層の破損は、導電層間のショートを発生させ、構成要素の誤作動を誘発する。これは、特にディスプレイ領域全体において、高度の均一性を要求する平板ディスプレイ装置に致命的な画面品質低下の問題をもたらす。
本発明が解決しようとする目的は、導電層間の静電気によって起こる絶縁層の破損(絶縁破壊)による不良発生を低減ないし防止できる構造のTFT構造体及びそれを備える平板ディスプレイ装置を提供することである。
を異ならせて互いに交差する二層以上の導電層を備える電子装置において、前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って幅を異ならせる幅変動部を備え、前記交差部における前記幅変動部の幅変動比Ww/Wcは1より小さく、前記幅変動部の外郭線の同一平面上何れか二つの地点をつなぐ線分と、前記幅変動部を備える導電層の長手方向の線分との間の角度は、90°未満であることを特徴とする電子装置を提供する。
本発明のさらに他の一面によれば、層を異ならせて互いに交差する二層以上の導電層を備えるTFT構造体において、前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って幅を異ならせる幅変動部を備え、前記交差部における前記幅変動部の幅変動比Ww/Wcは1より小さく、前記幅変動部の外郭線の同一平面上何れか二つの地点をつなぐ線分と、前記幅変動部を備える導電層の長手方向の線分との間の角度は、90°未満であることを特徴とするTFT構造体を提供する。
本発明のさらに他の一面によれば、基板の一面上に形成されるTFT層と、前記TFT層と電気的に接続される一つ以上の画素を備える画素層と、を備え、前記TFT層は、層を異ならせて互いに交差する二層以上の導電層を備え、前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って幅を異ならせる幅変動部を備え、前記交差部における前記幅変動部の幅変動比Ww/Wcは1より小さく、前記幅変動部の外郭線の同一平面上何れか二つの地点をつなぐ線分と、前記幅変動部を備える導電層の長手方向の線分との間の角度は、90°未満であることを特徴とする平板ディスプレイ装置を提供する。
本発明のさらに他の一面によれば、層を異ならせて互いに交差する二層以上の導電層を備える電子装置において、前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って断面積が変わる部分を備え、前記交差部における前記断面積が変わる部分の幅変動比Ww/Wcは1より小さく、前記断面積が変わる部分の外郭線の同一平面上何れか二つの地点をつなぐ線分と、前記幅変動部を備える導電層の長手方向の線分との間の角度は、90°未満であることを特徴とする電子装置を提供する。
本発明のさらに他の一面によれば、層を異ならせて互いに交差する二層以上の導電層を備えるTFT構造体において、前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って断面積が変わる部分を備え、前記交差部における前記断面積が変わる部分の幅変動比Ww/Wcは1より小さく、前記断面積が変わる部分の外郭線の同一平面上何れか二つの地点をつなぐ線分と、前記断面積が変わる部分を備える導電層の長手方向の線分との間の角度は、90°未満であることを特徴とするTFT構造体を提供する。
本発明のさらに他の一面によれば、基板の一面上に形成されるTFT層と、前記TFT層と電気的に接続される一つ以上の画素を備える画素層とを備え、前記TFT層は、層を異ならせて互いに交差する二層以上の導電層を備え、前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って断面積が変わる部分を備え、前記交差部における前記断面積が変わる部分の幅変動比Ww/Wcは1より小さく、前記断面積が変わる部分の外郭線の同一平面上何れか二つの地点をつなぐ線分と、前記断面積が変わる部分を備える導電層の長手方向の線分との間の角度は、90°未満であることを特徴とする平板ディスプレイ装置を提供する。
本発明は、次のような効果がある。
第一に、二層以上のTFTに備えられ、層を異ならせて互いに交差する二層以上の導電層を含み、前記導電層のうち少なくとも何れか一層の導電層は、幅変動部を備える。前記幅変動部での幅変動は、連続的に及び/またはラウンド方式で変動が行われるので幅変動部での静電気集中を防止することができる。この結果、製造及び/または作動過程などで発生し得る静電気による導電層間の絶縁層の損傷を防止及び/または低減させて、絶縁破壊による製品不良を防止できる。
第二に、TFT層を備える有機電界発光ディスプレイ装置のような平板ディスプレイ装置において、層を異ならせて互いに交差する二層以上の導電層を含み、何れか一層の導電層は、幅変動部を備える。前記幅変動部での幅変動は、連続的及び/またはラウンド方式で変動が行われるので、幅変動部での静電気集中を防止しすることができる。この結果、製造及び/または作動過程で発生し得る静電気による導電層間の絶縁層の損傷を防止及び/または低減させて、絶縁破壊による不良画素の発生を防止することによって、画面品質を向上させることができる。
以下、添付された図面を参照して本発明を詳細に説明する。
図2Aには、本発明の一実施形態による平板ディスプレイ装置の一例である有機電界発光ディスプレイ装置の平面図が概略的に示されている。
基板110の一面上には、有機電界発光ディスプレイ素子のような発光素子が配置されたディスプレイ領域200、ディスプレイ領域200の外側に沿って塗布されて、基板110と密封部材としての密封基板(図示せず)とを密封させる密封部800、各種端子が配置された端子領域700を備えるが、これは、本発明を説明するための一例であって、本発明がこれに限定されず、密封部材としての密封層が備えられるなど多様な変形が可能である。
ディスプレイ領域200と密封部800との間には、ディスプレイ領域200に駆動電源を供給するための駆動電源供給ライン300が配置される。図2Aは、本発明の一例であって、駆動電源供給ラインの配置は、これに限定されないが、ディスプレイ領域全体にわたって均一な駆動電源を供給することによって、輝度の不均一を改善させうるという点で、駆動電源供給ライン300は、ディスプレイ領域を取り囲むように形成されることが望ましい。
駆動電源供給ライン300は、駆動電源ライン310と連結されるが、駆動電源ライン310は、ディスプレイ領域200を横切って配置され、保護層180(図2Cを参照)の下部に配置されたソース電極170a(図2Cを参照)と電気的に接続される。
また、ディスプレイ領域200の外側には、垂直駆動回路部500水平駆動回路部600が配置される。垂直駆動回路部500は、ディスプレイ領域200にスキャン信号を印加するスキャン駆動回路部となることもあり、水平駆動回路部600は、ディスプレイ領域200にデータ信号を印加するデータ駆動回路部となることもある。これらは、場合によって、外装ICやCOG状に密封領域の外部に配置されることもある。
一方、ディスプレイ領域200の外側には、ディスプレイ領域200に電極電源を供給する電極電源供給ライン410が配置される。これは、ディスプレイ領域200の上部に形成された、例えば、第2電極層と電極電源供給ライン410との間に形成された絶縁層のビアホール430を通じて電気的に接続される。
駆動電源供給ライン300、電極電源供給ライン410、水平駆動回路部600および垂直駆動回路部500は、配線を通じて、それぞれの構成要素についての端子320,420,520,620より構成され、密封領域の外側に配置される端子領域700と電気的に接続される。
ディスプレイ領域200を構成する一画素は、図2B及び図2Cを参照して説明する。図2Bには、図2Aの「C」と表示された、TFT層(TFT構造体)と画素層とを備えるディスプレイ領域の一画素(n行m列)についての回路図が概略的に示されている。ここで、TFT層とは、少なくとも一つのTFTと、その外部のキャパシタの役割をする素子とを備えて、画素層を駆動する役割を担う層を意味する。本発明の一実施形態による有機電界発光素子は、TFT層に5個のトランジスタと2個のキャパシタとを備え、それぞれのTFTは、PMOS型TFTを用いているが、これは、本発明を説明するための一例であって、本発明は、これに限定されない。
ディスプレイ領域200(図2Aを参照)には、垂直駆動回路部500から複数の第1スキャンラインを通じて第1スキャン信号が入力され、複数の第2スキャンラインを通じて第2スキャン信号が入力される。「C」と表示されたn行m列の画素には、第1スキャンライン及び第2スキャンラインを通じて第1スキャン信号S[n],S[n−1]及び第2スキャン信号E[n]が入力され、データラインを通じてデータ信号としてのデータ電圧Vdata[m]が入力される。
第1TFT M1は、第2TFT M2を通じて印加されるデータ電圧に対応して、有機電界発光素子に電気的信号として電流を印加する。
第2TFT M2は、第1スキャンラインに印加される第n選択信号S[n]に応答して、データラインに印加されるデータ電圧Vdataをスイッチングする。
第3TFT M3は、第1スキャンラインに印加される第n−1選択信号S[n−1]に応答して、第1TFT M1をダイオードコネクションさせる。
第4TFT M4は、第1スキャンラインに印加される第n−1選択信号S[n−1]に応答して、第1キャパシタC1の一側端子に一定の電圧を印加する。
第5TFT M5は、第2スキャンラインに印加される発光信号E[n]に応答して、第1TFT M1から供給される電流を有機電界発光素子の電界発光部に伝達する。
第1キャパシタC1は、第1TFT M1のゲートとソースとの間の電圧の少なくとも一部を、設定されたフレーム時間の間に維持し、第2キャパシタC2は、しきい電圧が補償された形態のデータ電圧を第1TFT M1のゲートに印加する。
このようなTFT層と画素層とを備える有機電界発光素子は、次のように作動する。第n−1選択信号S[n−1]によって第3TFT M3が‘オン’状態になって、駆動TFTとしての第1TFT M1は、ダイオードコネクション状態になり、第5TFT M5が‘オフ’状態になって、第1TFT M1のしきい電圧がキャパシタC2に保存される。
第n−1選択信号S[n−1]を通じて、第3TFT M3が「オフ」になり、第n選択信号S[n]を通じて第1TFT M1が「オン」状態になった後、データ電圧を印加すれば、しきい電圧が補償された形態のデータ電圧が第1TFT M1のゲートに印加される。
このとき、第n発光信号E[n]を通じて第5TFT M5が「オン」状態になれば、第1TFT M1のゲートに印加される電圧によって調整された電流信号が、第5TFT
M5を通じて有機電界発光素子に伝えられることによって、発光がなされる。
一方、本発明による画素層RpとTFT層RT、すなわち、駆動TFTとしての第1TFT M1と、有機電界発光部を含む画素層と、これに電気的信号を印加するためのスイッチングTFTとしての第5TFT M5と、を備える有機電界発光ディスプレイ装置の部分断面図が、図2Cに示されている。
第1TFT M1のようなTFT層は、基板110の一面上に形成されている。基板110の一面上に形成されたバッファ層120の上部に、第1TFT M1の半導体活性層130が形成される。半導体活性層130は、非晶質シリコン層より構成されるか、または多結晶シリコン層より構成されることもある。図面に詳細に示されていないが、半導体活性層130は、N型またはP型のドーパントでドーピングされるソース及びドレイン領域と、チャンネル領域とより構成されるが、半導体活性層130を備えるTFTは、有機半導体で構成するなど、多様な構成が可能である。
半導体活性層130の上部には、第1TFTのゲート電極150が配置されるが、ゲート電極150は、隣接層との密着性、積層される層の表面平坦性、そして加工性を考慮して、例えば、MoW、Al系のような物質より形成されることが望ましいが、これに限定されるものではない。
ゲート電極150と半導体活性層130との間には、これらを絶縁させるためのゲート絶縁層140が位置する。ゲート電極150及びゲート絶縁層140の上部には、絶縁層としての中間層160が単一層及び/または複数層として形成され、その上部には、第1TFT M1のソース/ドレイン電極170a,170bが形成されるが、ソース/ドレイン電極170a,170bは、MoWのような金属より形成され、半導体活性層130とのさらに円滑なオーミックコンタクトをなすために、以後に熱処理されうる。
ソース/ドレイン電極170a,170bの上部には、下部層を保護及び/または平坦化させるためのパッシベーション層及び/または平坦化層より構成されうる絶縁層としての保護層180が形成される。本発明の一実施形態による保護層180は、図2Cに示されたように、SiNxのような無機物を使用した単一層より形成することもあり、BCB(Benzo Cyclo Butene)またはアクリルのような有機物層より構成することもあり、場合によっては、複数の層より形成することもあるなど、多様な構成が可能である。
第1TFT M1は、ドレイン電極170bの延長部170cを通じてスイッチングTFTとしての第5TFT M5と電気的に接続される。第5TFT M5の第5半導体活性層230は、バッファ層120が形成された基板110の一面上に形成される。第5半導体活性層230は、ゲート絶縁層140を通じて上部に形成される第2スキャンライン及び/または第5ゲート電極250と絶縁される。第5ゲート電極250の一面上には、絶縁層としての中間層160と、第5ソース/ドレイン電極270a,270bとが形成されるが、第5ソース/ドレイン電極270a,270bと第5半導体活性層230とは、中間層160及びゲート絶縁層140に形成されたコンタクトホールを通じて電気的に接続される。第5ソース/ドレイン電極270a,270bの上部には、絶縁層としての一層以上の保護層180が形成され、保護層180の上部には、第1電極層290、第2電極層400及びこれら間に配置される電界発光部292を備える画素層が形成されるが、画素層の形成過程は、次の通りである。
まず、第1電極層290が形成された後、画素開口部294を除外した領域として、保護層180の上部には、画素定義層291が形成される。画素開口部294、第1電極層290の一面上には、発光層を備える有機電界発光部292が配置され、その上部には、第2電極層400が全面形成されうる。
有機電界発光部292は、低分子または高分子有機膜より構成されうるが、低分子有機膜を使用する場合、HIL、HTL、EML、ETL、EILが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も、銅フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニル−ベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq3)をはじめとして、多様な材料を適用できる。これら低分子有機膜は、真空蒸着の方法で形成される。
高分子有機膜の場合には、大体、HTL及びEMLより備えられた構造を有し、このとき、前記HTLとしてポリエチレンジオキシドチオフェン(PEDOT)を使用し、EMLとしてポリフェニレンビニリデン(PPV:Poly−Phenylene Vinylene)系及びポリフルオレン系のような高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法で形成することもできるなど、多様な構成が可能である。
有機電界発光部292の一面の上部には、カソード電極としての第2電極層400が全面蒸着されるが、第2電極層400は、このような全面蒸着形態に限定されず、また、類型によってAl/Ca、ITO、Mg−Agのような材料より形成されることもあり、単一層ではない複数層より形成されることもあり、LiFのようなアルカリまたはアルカリ土金属フルオライド層がさらに備えられるなど、多様な類型に構成されうる。
一方、第1TFT M1と第5TFT M5との間に、第1スキャンライン及び/またはスキャンライン延長部240が形成されるが、第1スキャンライン240は、第1TFT M1のドレイン電極170bの延長部170cと層を異ならせて交差するように形成される。第1スキャンライン240は、第n−1選択信号S[n−1]が伝えられる導電層であって、図2Bに示すように、第3及び第4TFT M3,M4に第n−1走査信号S[n−1]を伝達するが、それぞれのTFTの設計仕様が異なるので、第1スキャンライン240は、長手方向に沿って幅を異ならせる幅変動部Awを備える。すなわち、図2Cに部分平面図として示すように、ドレイン電極170bから延びた延長部170cの下部には、層を異ならせるが、少なくとも一部で延長部170cと交差する交差部Acを備える導電層としての第1スキャンライン240が配線されるが、第1スキャンライン240は、長手方向に沿って異なる第1幅Wc及び第2幅Wwの幅を有する幅変動部Awを備える。このような幅変動部Awは、その断面積が変わる部分と解釈されることもできる。
これと同時に、幅変動部Awを備える導電層240の隣接する導電層170cとの非交差部には、ダミー部241が備えられる。静電気を誘発する電荷を幅変動部Awに集中させず、ダミー部241に集中させることによって、幅変動部AwでESDによる絶縁破壊が発生しないようにする。
一方、静電気がさらに容易にダミー部241に集中できるように、第1スキャンライン240から延びたダミー部241の有効長Wdに対する有効幅Wsの比は、交差部での幅変動比Ww/Wcより小さな値を有することが望ましい。すなわち、Ws/Wd<Ww/Wc<1のような関係を有することが望ましい。
前記実施形態で、ダミー部を備える導電層として、ゲート電極ないしゲートラインとして作動する第1スキャンライン240について記述されたが、これは、本発明を説明するための一例であって、本発明は、これに限定されるものではない。
すなわち、図2Cで、一つのダミー部が第1TFT M1に向かって第1スキャンライン(または、その延長導電層)に形成されたが、ダミー部を備える導電層は、ソース/ドレイン電極と同じ層に形成されることもでき、図2Dに示すように、二つ以上のダミー部が形成されることもでき、第1TFT M1と逆方向に形成されることもできる等、ダミー部が隣接する導電層との非交差部に形成される範囲で多様な変形が可能である。
図2Cの有機電界発光部の部分レイアウトの平面図が、図2Eに示されているが、このように幅変動部を備える何れかの一導電層であって隣接する導電層との非交差部にダミー部を備え、ESDを幅変動部で発生させず、その外の導電層が介在されていないダミー部側で発生させることによって、TFT層の導電層が静電気による絶縁破壊を防止し、これによる隣接する導電層間のショートを防止して、不良画素の発生を低減ないし防止できる。
さらに一方、図3Aないし図3Cには、本発明の他の一実施形態が示されている。第1TFT M1と第5TFT M5との間に第1スキャンライン及び/またはスキャンライン延長部240(以下、「スキャンライン」)が形成されるが、第1スキャンライン240は、第1TFT M1のドレイン電極170bの延長部170cと層を異ならせて交差するように形成される。第1スキャンライン240は、第n−1選択信号S[n−1]が伝えられる導電層であって、図2Bに示すように、第3及び第4TFT M3,M4に第n−1走査信号S[n−1]を伝達するが、それぞれのTFTの設計仕様が異なるので、第1スキャンライン240は、長手方向に沿って幅を異ならせる幅変動部Awを備える。すなわち、図3Aで、部分平面図として示すように、ドレイン電極170bから延びた延長部170cの下部には、層を異ならせるが、少なくとも一部で延長部170cと交差する交差部Acを備える導電層としての第1スキャンライン240が配線されるが、第1スキャンライン240は、長手方向に沿って幅変動部Awを備えるが、第1スキャンライン240の長手方向に沿う上下流における第1スキャンライン240は、異なる第1幅Wc及び第2幅Wwの幅を有する。
第1スキャンライン240の幅変動部Awでの幅変動は、連続的になされる。すなわち、図3Aに示されたように、P1、P2で表示された地点(図2B参照)は、導電層が互いに交差する位置であって、ESDによる損傷を受けることが容易であるが、本発明による幅変動部Awでの幅変動は、従来の幅変動部(図1B参照)とは違って、第1スキャンライン240に沿って連続的になされることによって、ESDによる損傷を受け易い位置に静電気電荷の集中する可能性が大きい角部分、特に、コーナ部分が90°以下である部分を除去することによって、静電気を誘発する電荷が幅変動部Awに集中しないようにして、幅変動部AwでESDによる絶縁破壊を防止ないし低減させることができる。
このように、静電気を誘発する電荷が幅変動部Awに集中しないようするために、幅が連続的に変動する幅変動部Awの外郭線に形成されたコーナは、鈍角を備え、ラウンド構造を有することが望ましい。図3Aの部分拡大された図3Bに示すように、幅変動部Awの外郭線であって同一平面上にある一地点01と他の一地点02とをつなぐ線分0102と、第1スキャンライン240の長手方向の線分0103とがなす間の角度θは、90°未満であることが望ましく、第1スキャンライン240の幅変動をさらになだらかに形成することによって、静電気電荷が集中することをさらに防止するために、線分0102と線分0103とのなす間の角度θは、45°以下であることが望ましい。
図3Aの有機電界発光部画素の部分レイアウト平面図が図3Cに示されているが、少なくとも隣接する導電層と交差する何れか一の導電層の幅変動部は、鈍角を有するなど、幅の変動がなだらかに形成されることによって、TFT層の導電層の静電気による絶縁破壊を防止し、隣接する導電層間のショートを防止して、不良画素の発生を低減ないし防止できる。
前記実施形態は、本発明を説明するための一例であって、本発明は、これに限定されない。すなわち、前記実施形態は、ドレイン電極の延長部とスキャンラインとの間について記述されたが、これに限定されず、その他の導電層の間にも適用可能である。また、前記実施形態は、トップゲート型の5トランジスタ2キャパシタを有するTFT及びそれを備える有機電界発光ディスプレイ装置について記述したが、幅変動部を備えるある導電層が、隣接する導電層との非交差部にダミー部を備える範囲や、またはある導電層の幅変動部は、同一平面上の幅変動部の外郭線の二つの地点をつなぐ線分と、幅変動部を備える導電層の長手方向と平行な線分との間の角が90°未満である範囲で備えられるトランジスタ及びキャパシタの数、そしてトランジスタの類型に関係なく、無機電界発光ディスプレイ装置、及び/または液晶ディスプレイ装置などにも十分に適用され得るなど、本発明の構成を含む範囲内で多様な変形を考慮できる。または、本発明は、互いに交差する導電層を有する多様な電子装置にも適用可能である。
本発明は、添付された図面に示された一実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であることが分かる。したがって、本発明の真の保護範囲は、特許請求の範囲によって決定されなければならない。
本発明によるTFT構造体は、平板ディスプレイ装置以外にも、電子ペーパ、スマートカード、RFタグ、ロールアップディスプレイ、PDAのような多様な電子装置に適用可能である。
従来の技術による有機電界発光ディスプレイ装置のディスプレイ領域を示す線図である。 図1Aの「A」についての部分拡大図である。 図1Aの「B」についての部分拡大図である。 図1Cの「B’」についての部分模式図である。 図1Cの「B’」についての部分断面図である。 本発明の一実施形態による有機電界発光ディスプレイ装置の概略的な平面図である。 図2Aの「C」についての概略的な回路図である。 図2Aの「C」の一部についての部分断面図である。 図2Cの一部についての変形例を示す部分平面図である。 本発明の一実施形態による有機電界発光ディスプレイ装置の一画素についての部分拡大図である。 図2Aの「C」の一部についてのさらに他の部分断面図である。 図3Aの「D」についての部分拡大図である。 本発明のさらに他の一実施形態による有機電界発光ディスプレイ装置の一画素についての部分拡大図である。
符号の説明
110 基板、
120 バッファ層、
130 半導体活性層、
140 ゲート絶縁層、
150 ゲート電極、
160 中間層、
170 ソース/ドレイン電極、
170a ソース電極、
170b ドレイン電極、
170c 延長部、
180 保護層、
230 第5半導体活性層、
240 第1スキャンライン、
241 ダミー部、
250 第5ゲート電極、
270 第5ソース/ドレイン電極、
270a 第5ソース電極、
270b 第5ドレイン電極、
290 第1電極層、
291 画素定義層、
292 有機電界発光部、
294 画素開口部、
400 第2電極層、
RP 画素層、
RT TFT層、
M1、M5 第1及び第5薄膜トランジスタ、
WC、WW 第1及び第2幅、
AC 交差部、
AW 変動部、
Ws 有効幅、
Wd 有効長、
P1、P2 導電層が交差される位置。

Claims (1)

  1. 層を異ならせて互いに交差する二層以上の導電層を含む電子装置において、
    前記導電層のうち少なくとも何れか一層の導電層は、前記二層以上の導電層が交差する交差部において、長手方向に沿って幅を最大幅Wcから最小幅Wwに異ならせる幅変動部を備え、
    前記交差部における前記幅変動部の幅変動比Ww/Wcは1より小さく、前記幅変動部の外郭線の同一平面上の任意の二つの地点をつなぐ線分と、前記幅変動部を備える導電層の長手方向の線分との間の角度は、90°未満であり、前記外郭線に形成されたコーナは、ラウンド構造であることを特徴とする電子装置。
JP2008120492A 2004-06-30 2008-05-02 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 Active JP4747185B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040050445A KR100563067B1 (ko) 2004-06-30 2004-06-30 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR10-2004-0050446 2004-06-30
KR1020040050446A KR100563068B1 (ko) 2004-06-30 2004-06-30 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR10-2004-0050445 2004-06-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005188971A Division JP4216270B2 (ja) 2004-06-30 2005-06-28 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2008287253A JP2008287253A (ja) 2008-11-27
JP4747185B2 true JP4747185B2 (ja) 2011-08-17

Family

ID=34979857

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005188971A Active JP4216270B2 (ja) 2004-06-30 2005-06-28 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
JP2008120492A Active JP4747185B2 (ja) 2004-06-30 2008-05-02 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005188971A Active JP4216270B2 (ja) 2004-06-30 2005-06-28 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置

Country Status (3)

Country Link
US (2) US7709839B2 (ja)
EP (2) EP1612864B1 (ja)
JP (2) JP4216270B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570977B1 (ko) * 2003-10-14 2006-04-13 삼성에스디아이 주식회사 유기전계발광표시장치
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI280073B (en) * 2005-09-15 2007-04-21 Au Optronics Corp Organic light emitting diode display panel
JP4800125B2 (ja) * 2006-06-28 2011-10-26 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路装置とその製造方法
KR100836472B1 (ko) 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
KR101174881B1 (ko) * 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US20120286402A1 (en) * 2011-05-12 2012-11-15 Chin-Te Kuo Protuberant structure and method for making the same
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
CN103515941B (zh) * 2012-06-21 2015-12-02 京东方科技集团股份有限公司 静电放电保护电路、阵列基板和显示装置
US9082870B2 (en) * 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
FR3006578B1 (fr) * 2013-06-07 2015-05-29 Sofradim Production Prothese a base d’un textile pour voie laparoscopique
CN110515248B (zh) * 2015-10-16 2022-12-13 群创光电股份有限公司 显示装置
CN112566351B (zh) * 2019-09-10 2023-02-17 群创光电股份有限公司 电子装置
CN113917735B (zh) * 2021-11-22 2023-11-10 京东方科技集团股份有限公司 一种发光装置、背光源以及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02236278A (ja) 1986-07-14 1990-09-19 Res Dev Corp Of Japan 超微紛体の超薄膜被覆法
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US5014110A (en) * 1988-06-03 1991-05-07 Mitsubishi Denki Kabushiki Kaisha Wiring structures for semiconductor memory device
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH055896A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス表示装置
JP2762820B2 (ja) 1992-02-21 1998-06-04 株式会社日立製作所 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置
JPH05259300A (ja) * 1992-03-13 1993-10-08 Sony Corp 半導体装置
JP3507117B2 (ja) * 1993-02-26 2004-03-15 キヤノン株式会社 Tft基板及び該基板を有する液晶表示装置
JP2901499B2 (ja) 1994-07-20 1999-06-07 日本電気株式会社 アクティブマトリクス基板
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
EP0791186A1 (en) 1995-09-11 1997-08-27 Flat Panel Display Co. Fpd Liquid crystal display device
US6014191A (en) 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
JP4112672B2 (ja) * 1998-04-08 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
DE19908428C2 (de) * 1999-02-26 2000-12-07 Siemens Ag Halbleiterspeicheranordnung mit Bitleitungs-Twist
KR100346045B1 (ko) * 1999-10-25 2002-07-24 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시장치용 어레이기판 제조방법
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
US6559904B1 (en) * 2000-11-01 2003-05-06 Lg Philips Lcd Co, Ltd. Liquid crystal display with high aperture ratio
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP2003140188A (ja) * 2001-11-07 2003-05-14 Hitachi Ltd 液晶表示装置
JP4004781B2 (ja) 2001-11-21 2007-11-07 シャープ株式会社 アクティブマトリクス表示装置
JP4067090B2 (ja) 2002-10-03 2008-03-26 シャープ株式会社 Tft基板およびその製造方法

Also Published As

Publication number Publication date
US7705356B2 (en) 2010-04-27
JP2008287253A (ja) 2008-11-27
US7709839B2 (en) 2010-05-04
JP4216270B2 (ja) 2009-01-28
US20060006417A1 (en) 2006-01-12
US20080128701A1 (en) 2008-06-05
EP2287913A2 (en) 2011-02-23
EP1612864B1 (en) 2015-06-24
EP1612864A3 (en) 2006-05-10
EP1612864A2 (en) 2006-01-04
JP2006018283A (ja) 2006-01-19
EP2287913A3 (en) 2012-05-23

Similar Documents

Publication Publication Date Title
JP4747185B2 (ja) 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
KR100573149B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
JP4206388B2 (ja) 平板ディスプレイ装置
JP4208854B2 (ja) 電界発光ディスプレイ装置及びその製造方法
US7705359B2 (en) Electronic device, thin film transistor structure and flat panel display having the same
KR100553745B1 (ko) 평판표시장치
JP2005049808A (ja) 平板表示装置
KR20110080905A (ko) 유기 발광 표시 장치
KR20070056304A (ko) 유기 발광 표시장치 및 이의 제조 방법
KR20080016129A (ko) 유기 발광 표시 장치
KR100683679B1 (ko) 유기 발광 소자
KR100563067B1 (ko) 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR100683678B1 (ko) 유기 발광 소자
KR100563068B1 (ko) 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR100683675B1 (ko) 유기 발광 소자

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100115

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4747185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250